KR100353823B1 - 강유전체 메모리 소자의 기준 전압 발생 장치 - Google Patents

강유전체 메모리 소자의 기준 전압 발생 장치 Download PDF

Info

Publication number
KR100353823B1
KR100353823B1 KR1020000036836A KR20000036836A KR100353823B1 KR 100353823 B1 KR100353823 B1 KR 100353823B1 KR 1020000036836 A KR1020000036836 A KR 1020000036836A KR 20000036836 A KR20000036836 A KR 20000036836A KR 100353823 B1 KR100353823 B1 KR 100353823B1
Authority
KR
South Korea
Prior art keywords
storage node
reference voltage
line
voltage generator
gate terminal
Prior art date
Application number
KR1020000036836A
Other languages
English (en)
Other versions
KR20020002612A (ko
Inventor
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036836A priority Critical patent/KR100353823B1/ko
Publication of KR20020002612A publication Critical patent/KR20020002612A/ko
Application granted granted Critical
Publication of KR100353823B1 publication Critical patent/KR100353823B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은, 강유전체 커패시터의 분극 상태가 스위칭되지 않도록 2개의 레퍼런스셀 중 어느 한 레퍼런스셀에 "로우" 데이터를 저장하고, 나머지 한 레퍼런스셀에 선형 커패시터를 구비하여 이 선형 커패시터를 조정함으로써 분극 상태의 스위칭 없이 안정된 기준 전압을 발생할 수 있도록 한 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 제1 비트라인 및 제1 스토리지 노드 사이에 연결되며 게이트단이 레퍼런스워드라인에 연결되는 제1 트랜지스터; 및 레퍼런스플레이트라인 및 상기 제1 스토리지 노드 사이에 연결되는 선형 커패시터를 구비한 제1 레퍼런스셀; 상기 제1 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 레퍼런스프리차지라인에 연결되는 제2 트랜지스터; 상기 제1 비트라인 및 제2 스토리지 노드 사이에 연결되며 게이트단이 상기 레퍼런스워드라인에 연결되는 제3 트랜지스터; 및 상기 제2 스토리지 노드 및 상기 레퍼런스플레이트라인 사이에 연결되며, 분극 상태의 스위칭이 발생하지 않는 제1 레벨의 데이터를 저장하고 있는 강유전체 커패시터를 구비한 제2 레퍼런스셀; 및 상기 제2 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 상기 레퍼런스프리차지라인에 연결되는 제4 트랜지스터를 포함한다.

Description

강유전체 메모리 소자의 기준 전압 발생 장치{APPARATUS FOR GENERATING REFERENCE VOLTAGE IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 강유전체 반도체 메모리 소자에 관한 것으로서, 특히 저장된 정보의 '읽기' 시 감지 증폭 동작의 기준 전압이 되는 기준 전압을 발생하기 위한 기준 전압 발생 장치에 관한 것이다.
일반적으로, 강유전체 반도체 메모리 소자의 데이터 읽기 동작은 데이터를 저장하고 있는 강유전체 커패시터 양단에 전압을 인가하여 유기되는 전하량의 변화 정도를 감지하여 데이터화함으로써 강유전체 커패시터에 저장된 정보를 읽는다.
따라서, 읽기 동작 시 감지 증폭기에서 유기되는 전하량의 변화를 감지하고 이를 증폭하기 위해 데이터 "1"을 읽을 때의 전압값과 데이터 "0"을 읽을 때의 전압값 사이의 중간 레벨을 가지는 기준 전압을 발생시키는 별도의 기준 전압 발생 장치가 필요하다.
도 1은 종래 기술에 따른 기준 전압 발생 장치의 회로도(미국 특허 USP 5,424,975)이다.
도면에서, 종래의 기준 전압 발생 장치는 "로우(low)" 데이터가 저장된 레퍼런스셀(100)과 "하이(high)"데이터가 저장된 레퍼런스셀(110)과, 레퍼런스프리차지신호에 응답하여 각 레퍼런스셀(100, 110)을 프리차지하는 2개의 트랜지스터(N2, N3)를 구비하여 강유전체 메모리 소자의 데이터 읽기 동작 시 필요한 기준 전압을 생성한다. 이때, 레퍼런스셀(100, 110)은 각각 강유전체 메모리 셀과 동일하게 1개의 강유전체 커패시터(C1 또는 C2)와 1개의 스위칭 트랜지스터(N0 또는 N1)로 이루어지고, 부비트라인(/BL)에 공통으로 연결된다.
도 1을 참조하여, 종래의 기준 전압 발생 장치의 동작을 설명한다.
레퍼런스셀(100, 110)에 저장된 셀 데이터를 읽기 위하여 레퍼런스워드라인(RWL, Reference Word Line) 및 레퍼런스플레이트라인(Reference Plate Line)(RPL0, RPL1)을 "하이"로 구동하면, 레퍼런스셀(100, 110)의 스위칭 트랜지스터(N0, N1)가 턴온되어 강유전체 커패시터(C0, C1)와 부비트라인(/BL) 사이에 전하 공유가 일어나게 되고, 이 전하 공유에 의해 부비트라인(/BL)이 기준 전압 레벨을 가지게 된다.
이후, 레퍼런스셀(100, 110)의 강유전체 커패시터(C0, C1)에 각각의 데이터(로우 또는 하이)를 다시 저장하여 그다음의 기준 전압 발생을 대비한다.
상기한 바와 같은 종래의 기준 전압 발생 장치는 2개의 레퍼런스셀 중 "하이" 데이터가 저장된 레퍼런스셀(110) 내 강유전체 커패시터의 분극 상태가 양에서 음 또는 음에서 양으로 스위칭되어 이 스위칭 횟수가 증가함에 따라 강유전체 커패시터가 노화됨으로써 안정적인 기준 전압 발생이 어렵다.
본 발명은, 강유전체 커패시터의 분극 상태가 스위칭되지 않도록 2개의 레퍼런스셀 중 어느 한 레퍼런스셀에 "로우" 데이터를 저장하고, 나머지 한 레퍼런스셀에 선형 커패시터를 구비하여 이 선형 커패시터를 조정함으로써 분극 상태의 스위칭 없이 안정된 기준 전압을 발생할 수 있도록 한 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 기준 전압 발생 장치의 회로도.
도 2는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도.
도 3은 본 발명의 일실시예에 따른 상기 도 2의 기준전압발생장치를 채용하여 구성한 강유전체 메모리 소자의 일실시 구성도.
도 4는 상기 도 3의 강유전체 메모리 소자를 구동시키기 위한 신호도.
도 5는 강유전체 커패시터의 특성 곡선.
* 도면의 주요 부분에 대한 설명
200, 210 : 레퍼런스셀
C2 : 선형 커패시터
NT0, NT1, NT2, NT3 : 트랜지스터
C3 : 강유전체 커패시터
상기 목적을 달성하기 위한 본 발명은, 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 제1 비트라인 및 제1 스토리지 노드 사이에 연결되며 게이트단이 레퍼런스워드라인에 연결되는 제1 트랜지스터; 및 레퍼런스플레이트라인 및 상기 제1 스토리지 노드 사이에 연결되는 선형 커패시터를 구비한 제1 레퍼런스셀; 상기 제1 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 레퍼런스프리차지라인에 연결되는 제2 트랜지스터; 상기 제1 비트라인 및 제2 스토리지 노드 사이에 연결되며 게이트단이 상기 레퍼런스워드라인에 연결되는 제3 트랜지스터; 및 상기 제2 스토리지 노드 및 상기 레퍼런스플레이트라인 사이에 연결되며, 분극 상태의 스위칭이 발생하지 않는 제1 레벨의 데이터를 저장하고 있는 강유전체 커패시터를 구비한 제2 레퍼런스셀; 및 상기 제2 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 상기 레퍼런스프리차지라인에 연결되는 제4 트랜지스터를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도로서, 부비트라인(/BL) 및 스토리지 노드(SN1) 사이에 연결되며 게이트단이레퍼런스워드라인(RWL)에 연결되는 스위칭 트랜지스터(NT0)와 레퍼런스플레이트라인(RPL) 및 스토리지 노드(SN1) 사이에 연결되는 선형 커패시터(C2)를 구비한 레퍼런스셀(200), 스토리지 노드(SN1) 및 접지전원단 사이에 연결되며 게이트단이 레퍼런스프리차지라인(Reference PreCharge Line)(RPCG)에 연결되는 프리차지용 트랜지스터(NT2), 부비트라인(/BL) 및 스토리지 노드(SN2) 사이에 연결되며 게이트단이 레퍼런스워드라인(RWL)에 연결되는 스위칭 트랜지스터(NT1)와 스토리지 노드(SN2) 및 레퍼런스플레이트라인(RPL) 사이에 연결되며 "로우" 데이터를 저장하고 있는 강유전체 커패시터(C3)를 구비한 레퍼런스셀(210), 및 스토리지 노드(SN2) 및 접지전원단 사이에 연결되며 게이트단이 레퍼런스프리차지라인(RPCG)에 연결되는 프리차지용 트랜지스터(NT3)로 이루어진다.
먼저, 대기상태에서 레퍼런스워드라인(RWL)을 "로우"로, 레퍼런스프리차지라인(RPCG)을 "하이"로, 레퍼런스플레이트라인(RPL)을 "로우"로 각각 구동하면, 프리차지용 트랜지스터(NT2, NT3)가 턴온되어 선형 커패시터(C2) 및 강유전체 커패시터(C3) 각각의 양단 전압차는 0V가 되고, 강유전체 커패시터(C3)는 "로우" 데이터를 저장하게 된다.
다음으로, 레퍼런스프리차지라인(RPCG)을 "로우"로 구동한 후 레퍼런스워드라인(RWL)을 "하이"로, 레퍼런스플레이트라인(RPL)을 "하이"로 구동하면 스위칭 트랜지스터(NT0, NT1)가 턴온되어 선형 커패시터(C2), 강유전체 커패시터(C2) 및 부비트라인(/BL) 사이에 전하 공유가 일어나게 되고, 이 전하 공유에 의해 부비트라인(/BL)이 기준 전압 레벨을 가지게 된다.
도 3은 본 발명의 일실시예에 따른 상기 도 2의 기준전압발생장치를 채용하여 구성한 강유전체 메모리 소자의 일실시 구성도이다.
본 발명의 강유전체 메모리 소자는 상기 도 2의 기준 전압 발생 장치를 비트라인별로 어레이한 기준 전압 발생부(300)와, 강유전체 커패시터를 구비하여 데이터를 저장하는 메모리 셀 어레이부(310)와, 정비트라인(BL1 내지 BL4)과 부비트라인(/BL1 내지 /BL4)의 미세한 전압차를 감지하여 증폭하는 감지 증폭부(320)를 포함한다.
여기서, 메모리 셀 어레이부(310) 및 감지 증폭기(320)는 일반적인 구성으로, 그 구성에 대한 상세 설명은 생략한다.
그리고, 기준 전압 발생부(300)는 상기 도 2의 기준 전압 발생 장치를 정 또는 부비트라인 각각에 대해 어레이한 것이며, 각각의 기준 전압 발생 장치의 내부 회로는 상기 도 2와 동일하고, 기준 전압 발생 장치 간의 연결관계에 대한 상세한 설명은 생략한다.
도 4는 상기 도 3의 강유전체 메모리 소자를 구동시키기 위한 신호도이다.
도 4를 참조하여 도 3의 동작을 설명하되, 상기 도 3의 강유전체 메모리 소자는 오픈 비트 라인 구조로서 정비트라인에서 데이터를 읽고 쓰는 경우에 부비트라인이 감지 증폭을 위한 기준 전압 라인이 되고, 부비트라인에서 데이터를 읽고 쓰는 경우에 정비트라인이 기준 전압 라인이 된다. 설명의 편리함을 위해 여기서는 정비트라인에서 데이터를 읽고 쓰는 경우에 대해 설명한다.
메모리 셀의 강유전체 커패시터(FC)에 저장된 데이터를 읽는 경우, 즉 메모리 셀의 정비트라인(BL1)에 강유전체 커패시터(FC)의 데이터가 실리고, 부비트라인(/BL1)에 기준 전압이 실려 감지 증폭기(321)에서 정비트라인(BL1) 및 부비트라인(/BL1)의 전압차를 감지 증폭하여 강유전체 커패시터(FC)에 저장된 데이터를 읽을 수 있다.
이를 위해 먼저, 도 4의 "A" 구간에서와 같이 레퍼런스프리차지라인(RPCG)이 "하이" 레벨로 인에이블되면, 기준 전압 발생부(300) 내에 어레이된 기준 전압 발생 장치의 선형 커패시터 및 강유전체 커패시터 각각의 양단 전압차가 0V로 되고, 강유전체 커패시터에 "로우" 데이터가 저장된다.
이후, 도 4의 t1에서 레퍼런스프리차지라인(RPCG)이 "로우"로 디스에이블되고, t2에서 워드라인(TOPWL1) 및 레퍼런스워드라인(BOTRWL)이 "하이"로 인에이블된 후 t3에서 플레이트라인(TOPPL1)과 레퍼런스플레이트라인(TOPPL1)이 "하이"로 인에이블되면, 정비트라인(BL1)에 메모리 셀의 데이터가 실리게 되어 전하 공유를 통해 정비트라인(BL1)은 강유전체 커패시터(FC)에 저장된 데이터에 따라 V0 또는 V1 레벨이 되고, 이때 부비트라인(/BL)은 레퍼런스셀의 강유전체 커패시터와 선형 커패시터와의 전하 공유를 통해 기준 전압 레벨(VREF)이 된다. 이후, t5에서 감지 증폭기가 동작하여 정비트라인과 부비트라인의 기준 전압(VREF)의 전위차를 감지 증폭하여 강유전체 메모리 셀의 데이터가 "0"인지 "1"인지를 판별한다. 도 4의 t6에서부터의 구간은 데이터를 읽으면서 파괴된 메모리 셀의 데이터를 재저장하는 구간이다.
이와 같이 진행되는 강유전체 메모리 소자의 읽기 동작 시 레퍼런스셀에 구비된 강유전체 커패시터의 분극 상태가 스위칭되지 않음으로써 강유전체 커패시터의 노화가 일어나지 않으며, 이때 발생되는 기준 전압은 선형 커패시터의 전하와 도 5에 도시된 Qns에 의하여 V0보다는 높고, V1보다는 낮은 레벨을 유지하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명의 기준 전압 발생 장치는, 강유전체 커패시터의 분극 상태가 스위칭되지 않도록 2개의 레퍼런스셀 중 어느 한 레퍼런스셀에 "로우" 데이터를 저장하고, 나머지 한 레퍼런스셀에 선형 커패시터를 구비하여 이 선형 커패시터의 조정을 통해 분극 상태의 스위칭 없이 항상 안정적인 기준 전압을 발생할 수 있는 효과가 있다.
그에 따라, 본 발명의 기준 전압 발생 장치를 구비한 강유전체 메모리 소자의 신뢰성을 높일 수 있는 추가의 효과가 기대된다.

Claims (2)

  1. 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서,
    제1 비트라인 및 제1 스토리지 노드 사이에 연결되며 게이트단이 레퍼런스워드라인에 연결되는 제1 트랜지스터; 및
    레퍼런스플레이트라인 및 상기 제1 스토리지 노드 사이에 연결되는 선형 커패시터를 구비한 제1 레퍼런스셀;
    상기 제1 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 레퍼런스프리차지라인에 연결되는 제2 트랜지스터;
    상기 제1 비트라인 및 제2 스토리지 노드 사이에 연결되며 게이트단이 상기 레퍼런스워드라인에 연결되는 제3 트랜지스터; 및
    상기 제2 스토리지 노드 및 상기 레퍼런스플레이트라인 사이에 연결되며, 분극 상태의 스위칭이 발생하지 않는 제1 레벨의 데이터를 저장하고 있는 강유전체 커패시터를 구비한 제2 레퍼런스셀; 및
    상기 제2 스토리지 노드 및 접지전원단 사이에 연결되며 게이트단이 상기 레퍼런스프리차지라인에 연결되는 제4 트랜지스터
    를 포함하여 이루어지는 기준 전압 발생 장치.
  2. 제 1 항에 있어서, 상기 제1 레벨의 데이터는,
    로우 데이터인 기준 전압 발생 장치.
KR1020000036836A 2000-06-30 2000-06-30 강유전체 메모리 소자의 기준 전압 발생 장치 KR100353823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036836A KR100353823B1 (ko) 2000-06-30 2000-06-30 강유전체 메모리 소자의 기준 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036836A KR100353823B1 (ko) 2000-06-30 2000-06-30 강유전체 메모리 소자의 기준 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20020002612A KR20020002612A (ko) 2002-01-10
KR100353823B1 true KR100353823B1 (ko) 2002-09-27

Family

ID=19675139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036836A KR100353823B1 (ko) 2000-06-30 2000-06-30 강유전체 메모리 소자의 기준 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR100353823B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669548B1 (ko) * 2004-11-17 2007-01-15 주식회사 하이닉스반도체 불휘발성 강유전체 메모리

Also Published As

Publication number Publication date
KR20020002612A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
KR100290436B1 (ko) 강유전체메모리
US7295456B2 (en) Chain ferroelectric random access memory (CFRAM) having an intrinsic transistor connected in parallel with a ferroelectric capacitor
JP3183076B2 (ja) 強誘電体メモリ装置
JP4531886B2 (ja) 強誘電体メモリ装置
JPH08203266A (ja) 強誘電体メモリ装置
US6288931B1 (en) Ferroelectric memory device having cell groups containing capacitors commonly coupled to transistor
US6341081B2 (en) Circuit for driving nonvolatile ferroelectric memory
KR100275107B1 (ko) 강유전체메모리장치및그구동방법
CN115171750A (zh) 存储器及其访问方法、电子设备
KR100275109B1 (ko) 강유전체메모리장치및그동작방법
KR20020019411A (ko) 반도체 기억 장치
KR100256226B1 (ko) 레퍼런스 전압 발생 장치
KR100353823B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
US20050248974A1 (en) Non-volatile ferroelectric cell array block having hierarchy transfer sensing architecture
KR100296917B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100569564B1 (ko) 비트라인 프리차지전압 제어회로
KR100373345B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
JPH09134594A (ja) 半導体不揮発メモリ
JP2004178734A (ja) メモリ装置
JP2706584B2 (ja) 不揮発性記憶装置
KR100333697B1 (ko) 강유전체기억소자
KR100306373B1 (ko) 강유전기억소자에서의기준전압발생기및그구동방법
KR20050080224A (ko) 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법
KR20010113299A (ko) 강유전체 메모리 소자의 기준전압 생성 셀 및 그 구동 방법
KR20010061292A (ko) 강유전체 메모리 장치에서의 기준전압발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee