CN100401461C - 半导体电路器件模拟方法和半导体电路器件模拟器 - Google Patents
半导体电路器件模拟方法和半导体电路器件模拟器 Download PDFInfo
- Publication number
- CN100401461C CN100401461C CNB2003801002555A CN200380100255A CN100401461C CN 100401461 C CN100401461 C CN 100401461C CN B2003801002555 A CNB2003801002555 A CN B2003801002555A CN 200380100255 A CN200380100255 A CN 200380100255A CN 100401461 C CN100401461 C CN 100401461C
- Authority
- CN
- China
- Prior art keywords
- constant
- degradation
- centerdot
- obtains
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种半导体电路器件模拟方法和半导体电路器件模拟器,用于精确地模拟晶体管的特性的退化程度和恢复程度,以便设计更高可靠性的半导体器件。如果在晶体管的栅极上施加负栅压(负偏压)Vg,则晶体管的特性会退化。当停止施加该负栅压Vg时(也就是当施加无偏电压时),晶体管的退化的特性会恢复。取栅压施加时间t的对数log(t),使用与负偏压相关的常数CD、BD,计算退化程度ΔPD(t)=CD+BD×log(t)。使用与无偏电压相关的常数CR、BR,计算恢复程度ΔPR(t)=CR+BR×log(t)。将退化程度(ΔPD)、恢复程度(ΔPR)和基础退化(XD)相加。最好将时间的流逝分成多个时间区,通过对每一个时间区使用不同的退化函数和恢复函数,从而对每一个时间区确定退化程度和恢复程度。
Description
技术领域
本发明涉及晶体管以及由晶体管构成的半导体电路器件的特性的模拟方法,以及用于实现该方法的半导体电路器件特性模拟器。
本发明尤其涉及由于NBTI(Negative Bias TemperatureInstability,负偏压温度不稳定性)现象导致的MIS(金属绝缘半导体)晶体管和包括MIS晶体管的半导体电路器件的特性退化的模拟方法,以及用于实现该方法的模拟器。
背景技术
作为正在被开发的高密度、高集成度和小型化的半导体集成电路器件,包括MIS晶体管等,比如构成半导体集成电路器件的MOS晶体管,的半导体电路器件的尺寸的微型化技术的开发引人注目。
在技术开发中,由于晶体管特性的退化,包括MIS晶体管等比如MOS晶体管的半导体电路器件的可靠性是一个重大的问题。
随着MOS晶体管特性的退化,例如,漏极电流随着时间退化。漏极电流的退化导致特性的退化,电路的延迟时间随着时间而增加。当延迟时间的增加超过一定程度时,半导体集成电路中或者与外部之间的信号输入输出操作就可能出现定时错误,从而导致包括该半导体集成电路的整个系统出现错误操作。
在以前,主要在MOS晶体管的特性退化方面研究了热载流子退化。例如,日本待审专利公开No.11-135388和日本待审专利公开No.2001-352059描述了有关热载流子退化的内容。
热载流子退化现象是这样一种现象:由于强电场而在MOS晶体管的漏极端产生具有高能量的电子和电子空穴(下面称为“热载流子”),这些热载流子使栅极氧化物膜的特性退化。
1985年在IEEE上提出的“幸运电子模型”(Lucky Electronmodel)(以下称为LE模型)用公式1表示如下,它是当前使用的一种用于模拟热载流子退化的现有技术,是一种计算特性退化模型的方法,该特性退化模型限于与由于强电场导致的高能热电子有关的现象。
这里,ΔP表示当过去时间time时晶体管特性的退化量,Ids表示晶体管的源极/漏极电流,Ib表示衬底电流,w表示沟道宽度,m和n是常数。
以前,用LE模型表示的晶体管退化,也就是,用源极/漏极电流Ids和衬底电流Id表示的晶体管退化,是最值得注意的退化现象。
但是,随着MOS晶体管变得小型化,发现了一种新的退化现象,称为NBTI(负偏压温度不稳定性),确认了这种现象是一个问题。
NBTI退化现象指的是这样一种现象:当在高温条件下对构成晶体管的半导体衬底中的晶体管栅极连续施加负电压(负偏压)时,晶体管的特性比如驱动能力(激励能力,drive ability)退化。尤其是,在MIS型晶体管比如具有表面沟道结构的p型MOS晶体管(其中用氮化物作为栅极绝缘膜)中,由于NBTI退化现象导致的特性退化就很大。
在MOS晶体管中,NBTI退化现象被解释为在硅衬底和氧化物硅绝缘膜之间的边界上发生的化学反应的平衡状态的高温条件导致的现象,其随着负电压的施加而变。在NBTI退化现象中,尽管晶体管特性的退化总体上随时间而进展,但是退化量会在短时间内升降。已经在针对NBTI退化现象进行改进晶体管结构以便不产生特性退化的研究。并且,基于存在NBTI退化现象的假设,也已经在寻找通过精确地知晓细节并对NBTI退化现象进行计算,来通过模拟设计具有高可靠性的半导体器件的方法。
但是,传统的模拟方法,例如LE模型,不能充分地处理NBTI退化现象中的特性退化的变化,因此其不足以正确地评估由于NBTI退化现象而导致的退化量,从而设计具有高可靠性的半导体器件或者半导体集成电路。结果,难以根据晶体管的特性退化来正确地设置设计裕度。
当设计裕度被设置得比所需要的大时,半导体芯片面积就会变大,从一个晶片制造的半导体芯片的数量就降低。因此,应当尽可能地避免设置比实际需要大的裕度。
另一方面,当未设置必要的充分大的设计裕度时,半导体电路器件的寿命就会变短。
但是,在传统的方法中,由于没有正确地表达退化的直流部分的变化,指出了有很高的可能是NBTI退化现象中的退化量被高估了。下面将解释退化的直流部分。
另外,在NBTI退化现象中,由于工作时晶体管的温度以及作为负偏压而施加的负电平栅压而导致的晶体管特性退化的变化完全不为所知。但是,当不把晶体管特性退化考虑进来时,就存在不能正确地认识NBTI退化现象,从而不能正确地估计退化的问题。例如,有可能低估或者高估退化量。
发明内容
本发明的一个目的是提供一种方法,通过正确地估计将晶体管退化现象考虑在内时的特性退化量的变化,来正确地模拟包括晶体管的电路的特性退化现象。
本发明还有一个目的是提供一种半导体特性模拟器,用于有效地实施上述模拟方法。
本发明还有一个目的是使得能够有效地生产半导体电路器件:通过使用上述模拟方法和/或半导体特性模拟器,设计具有高可靠性的半导体电路器件。
根据本发明的第一方面,提供了一种半导体电路器件模拟方法,用于利用计算处理装置来模拟向包括MIS晶体管的半导体电路器件施加负偏压和无偏电压(bias free voltage)时的电路特性,该方法包括:第一步,用于获得所述晶体管的特性的基础退化量(XD),所述基础退化量与施加给所述晶体管的负偏压、所述晶体管的工作温度和形成所述晶体管之后经过的时间有关;第二步,用于计算在向所述晶体管施加所述负偏压的第一期间,所述晶体管随着施加负偏压的持续时间而退化的退化量(ΔPD);第三步,用于计算所述退化的晶体管的特性随着第二期间的持续时间的恢复量(ΔPR),所述第二期间是停止对所述晶体管施加所述负偏压,或者对所述晶体管施加电平高于所述负偏压的无偏电压的期间;以及第四步,用于将所述基础退化量(XD)和所述退化量(ΔPD)相加,并从相加结果中减去所述恢复量(ΔPR),从而计算总退化量(P)。
最好,对于通过将一段过去的时间分为多个(j)时间区而获得的每一个时间区(Δtj),计算一直到寿命“lt”的退化量的变化量(exp(β(Vgj-Vg0)×Δtj),并根据下述公式计算总退化量(P):
其中,time是时间,
Q是表示晶体管特性的常数,
k是波尔兹曼常数,
T0是晶体管的基准绝对工作温度(K),
T是晶体管的绝对工作温度,
α和β是通过试验获得的常数;
Vg0是参考栅压,
Vgj是在时间j的栅压,
C是一个常数,
lt是寿命。
最好,在所述第二步判断所述晶体管是否由于施加所述负偏压而退化,当产生退化时计算所述退化量(ΔPD)。
根据以下公式中的任何一个进行退化量(ΔPD)的计算:
(1)ΔPD(t)=CD+BD×log(t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
(2)ΔPD(t)=CD+BD×log(t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
(3)ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压和所述晶体管的温度确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是由工作中的所述晶体管的温度确定的常数,由以下公式定义,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压,
其中,CDVT、QDC、BDVT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度(K),
k是波尔兹曼常数。
最好,在所述第三步中判断所述晶体管的退化是否由于施加所述无偏电压而产生恢复,当产生恢复时,进行所述恢复量(ΔPR)的计算。
根据下述公式中的任何一个进行恢复量(ΔPR)的计算:
(1)ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
(2)ΔPR=CR+BR×log(t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
αCRV和αBRV是从试验获得的常数,
βCRV和βBRV是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
(3)ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是与晶体管的温度有关的常数,由下面的公式确定,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压,
其中,CRVMT、QDC、BRVMT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度,
k是波尔兹曼常数。
最好,当所述晶体管的特性退化到预定的容许退化值时,将直到达到该退化值之前的累计时间作为该晶体管的寿命在所述第一步中输出。
最好,该模拟方法还包括下述步骤:根据在所述第一步中获得的各晶体管的总退化量,从多个晶体管中仅仅选择一个总退化量比预定的设定值大的晶体管,对该晶体管再次进行特性模拟。
最好,该模拟方法还包括:从在所述第一步中获得的多个晶体管的退化量建立一个晶体管的退化量表的步骤;以及:参考所述退化量表,对于多个各由MIS晶体管组成的基本电路中的每一个获得一个退化量的步骤。
最好,该模拟方法还包括下述步骤:对于所述各晶体管的多组栅压条件以及多个晶体管的工作温度条件,依次计算每一个晶体管的特性退化和特性恢复。
最好该模拟方法还包括下述步骤:通过在所述晶体管的特性恢复到一个预定值时设置一个新的栅压来计算所述恢复量。
根据本发明的第二方面,提供了一种模拟向包括MIS晶体管的半导体电路器件施加负偏压和无偏电压(bias free voltage)时的电路特性的模拟方法,包括:条件输入步骤,用于输入所述半导体电路器件的使用条件;模拟退化前的电路的步骤,用于根据所述输入的使用条件进行所述半导体电路器件中的一个晶体管的工作的模拟,并计算该晶体管的有效栅压;退化量模拟步骤,用于计算所述晶体管的特性的退化量(ΔPD)和恢复量(ΔPR),计算所述晶体管的寿命,并计算总退化量(P);计算退化后的所述晶体管的特性并模拟所述半导体电路器件的工作的步骤;以及输出所述模拟结果的步骤。
根据本发明的第三和第四方面,提供一种模拟器,用于实现上述第一和第二方面的模拟方法。
在本发明的半导体特性模拟方法中,获取基本退化量XD、退化变化量ΔPD、特性恢复量ΔPR和总退化量P。根据这些量,通过将退化量相对于基础退化量XD的变化(增加)以及特性的恢复(退化量相对于基础退化量XD的降低)考虑进来而进行特性变化的模拟。据之获得晶体管特性的退化量,该退化量取决于在形成晶体管之后的测量步骤或者老化步骤(burn-in step,烧进步骤)中第一次施加电压之后过去的时间,或者交付使用之后过去的时间。
附图说明
图1A和图1B的视图图示了在本发明的第一实施例中,晶体管特性的退化和恢复以及它们与栅压的相关性;
图2A和2B的视图图示了晶体管特性退化量的栅压依赖性;
图3A和3B的视图图示了晶体管特性恢复量的栅压依赖性;
图4的视图图解了在本发明的第二实施例中,通过分出多个时间区而计算晶体管特性的基础退化量的方法;
图5的视图图示了根据本发明的第三实施例,半导体器件特性模拟器的配置;
图6的视图图示了本发明第三实施例中的常数测量装置的配置;
图7的流程图图示了根据本发明第三实施例,半导体器件特性模拟器的计算处理的内容;
图8的流程图图示了图7所示的步骤2的处理细节;
图9的流程图图示了图7所示步骤3的处理细节;
图10的流程图图示了图7所示步骤5的处理细节;
图11的视图图示了根据本发明第四实施例的半导体器件特性模拟器的配置;
图12的流程图图示了本发明第四实施例的半导体器件特性模拟器的计算处理的内容。
具体实施方式
下面参照附图描述本发明的半导体特性模拟方法和半导体特性模拟设备的优选实施例。
第一实施例
本发明的发明人从试验数据发现了MIS晶体管的NBTI(负偏压温度不稳定性)退化现象的细节,特别是晶体管的特性退化现象和特性退化之后晶体管特性的恢复现象的细节,根据这些试验数据,发现了用于模拟NBTI退化现象、表达所述退化现象和恢复现象的经验公式。
图1A和图1B简要地图示了作为NBTI退化现象的晶体管特性比如驱动(激励)能力和阈电压随着时间的变化,并图示了一个例子,其中,晶体管特性由于施加给晶体管栅极的栅压而随时间退化。图1A图示了栅压Vg的脉冲波形随时间的变化。在图1B中,纵轴表示任何特性量的总退化量ΔP,横轴表示时间的流逝。
如图1A和1B所示,当在期间TD中对晶体管施加一个负电平的栅压Vg(第二栅压Vg2)作为负偏压时,晶体管的退化特性上升,也就是曲线D(退化特性继续)。另一方面,当在期间TR结束对晶体管施加作为负偏压的栅压Vg2时,或者施加一个第一栅压Vg1例如Vg1=0作为电平比第二栅压Vg2高的无偏电压(bais free voltage)时,晶体管的退化特性下降,也就是曲线R(退化特性恢复)。
当向晶体管的栅极定期地或者非定期地施加交替变化到作为无偏电压的第一栅压Vg1和作为负偏压的负电平第二栅压Vg2的脉冲栅压Vg时,如图1A所示,退化进程和退化恢复不断地重复,但是总退化量P仍然随着时间而增加。
在对晶体管的栅极施加负电平栅压Vg(Vg2)的各个期间TD,连接退化的最小值或者恢复的最大值(最低点)的曲线L1也称为退化量的直流部分,它没有考虑进晶体管特性的变化,也就是晶体管的退化和恢复。在下面,直流部分的退化量被称为“基础退化量”XD。
传统上,晶体管特性退化的变化只考虑基础退化量XD而不考虑特性的恢复,因此与实际的特性退化不同。在本发明中,将特性的恢复也考虑进来。
在图1B中,晶体管特性的退化随着施加给晶体管的负电平(L)的栅压(第二栅压)Vg2而产生的期间,也就是曲线D上升的时间区TD,被称为“退化期间”。晶体管特性随着作为无偏电压的高电平(H)(例如Vg=0)栅压(第一栅压)Vg1的施加或者随着结束作为负偏压的负电平(L)的第二栅压Vg2的施加而恢复的期间,也就是曲线R的时间区TR,称为“恢复期间”。
在下面,在退化期间TD,相对于基础退化量XD的退化增加量被称为“退化量的变化量”,或者简称为“退化量”,写作符号ΔPD。在恢复期间TR,相对于基础退化量的退化减少量称为“恢复量”,写作符号ΔPR。
〔退化量ΔPD的计算〕
在本发明的实施例中,作为本发明的发明人分析试验测量结果的结果,获得下面的公式2。也就是,计算对晶体管施加作为负偏压的负电平(L)第二栅压Vg2之后过去的时间t的对数log(t),来计算晶体管的退化量ΔPD。
ΔPD(t)=CD+BD·log(t)(2)
其中,CD和BD是常数。
log(t)可以用自然对数ln(t)取代。
退化量ΔPD是一个在退化期间TD从退化期间TD起点的基础退化量XD发展的退化量,表示晶体管特性的退化量,或者相对于初始特性的退化率(deterioration rate)。作为特性退化量或者相对于初始特性的退化率,例如有作为晶体管的特性值的退化率比如阈值Vth和Swing,以及退化率,比如互导gm、源极漏极电流Ids、截止电流Ioff、栅极电流Ig和Swing。又例如,存在电路模拟器比如SPICE模拟器的常数Vth0、u0和rdsw等的退化率或者退化量。
下面说明获取常数CD和BD的方法。
(1)当仅考虑负偏压时:
如图1A和1B所示,退化量随时间的变化ΔPD依赖于施加作为负偏压的栅压Vg也就是第二栅压Vg2的持续时间。因此,常数CD和BD由对晶体管施加第二栅压Vg2的持续时间确定。
作为本发明的一个实施例,通过公式3或者公式4获得取决于施加栅压Vg(Vg2)的持续时间的常数CD,所述公式是基于试验数据获得的。
其中,CDV和nCV是从试验获得的常数。
其中,CDV、αCV和βCV是从试验获得的常数。
以与常数CD相同的方式,利用公式5或者公式6获得取决于施加作为负偏压的栅压Vg也就是第二栅压Vg2的持续时间的常数BD。
其中,BDV和nBV是从试验获得的常数。
其中,BDV、αBV和βBV是从试验获得的常数。
实际上,当使用公式3和公式5时,可以重建许多试验数据,但是当使用公式4和公式6时,部分试验结果匹配得更好。因此最好相应地使用两个公式。
(2)当考虑负偏压和无偏电压时:
退化量ΔPD不仅与当前施加给晶体管的作为负偏压的栅压Vg(Vg2)有关,而且与刚刚在施加第二栅压Vg2之前的栅压Vgp也就是无偏电压有关。
图2A和图2B图示了退化量ΔPD与刚刚在对晶体管的栅极施加负电平的第二栅压Vg2之前的栅压Vgp的相关性。图2A图示了施加给晶体管的栅压Vg的变化。在图2B中,纵轴表示任何特性量的总退化量P,横轴表示时间。
在图2A中,例如假设对栅极分别施加两种栅压,也就是高压Vg1a和低压Vg1b,作为第一栅压Vg1,其电平高于恢复期间T1的负电平第二栅压Vg2的电平。作为一个例子,假设Vg1a=0V,Vg1b=-0.6V。
如图2B所示,在退化期间T2,当对晶体管的栅极施加电平比电压Vg1b低的第二栅压Vg2时,晶体管特性退化。根据在恢复期间T1施加给晶体管的第一栅压Vg1是高压Vg1a还是低压Vg1b,在施加第二栅压Vg2的退化期间T2中晶体管的退化量是不同的。当在恢复期间T1施加高压Vg1a时,晶体管特性随着曲线D1而退化。另一方面,当在恢复期间T1施加低压Vg1b时,晶体管特性随着曲线D2而退化。也就是,从图2B的图解可以知道,退化期间T2的第二栅压Vg2和恢复期间T1的第一栅压Vg1之间的电压差ΔV(=Vg1-Vg2)越大,退化量就越大。
在本实施例中,基于试验数据,对于用当前在期间T2中施加的栅压Vg表达与施加持续时间的相关性的公式3到6,加上退化量ΔPD的与栅压Vgp(第一栅压Vg1)的高度相关的分量,从而得到公式7或8以及公式9或10。所述栅压Vgp(第一栅压Vg1)是刚刚在期间T1中施加第二栅压Vg2之前施加于晶体管栅极的栅压。
CDV、nCV、CDVP、nCVP、αCV、βCV、αCVP和βCVP都是从试验获得的常数。
其中,BDV、nBV、BDVP、nBVP、αBV、βBV、αBVP和βBVP都是从试验获得的常数。
应用于公式2的常数CD和BD与在退化期间TD施加的栅压Vg,也就是第二栅压Vg2,和在恢复期间TRr施加的栅压Vgp也就是第一栅压Vg1,有关。
(3)当考虑温度依赖性时:
退化量ΔPD还与晶体管工作时的温度有关。
作为退化量ΔPD的温度依赖性,在下面的公式11和12中示出了公式7到10中的常数CD和BD与绝对温度T之间的关系。
其中,CDVT、QDC、BDVT和QDB是从试验获得的常数。T是试验中晶体管的绝对工作温度,T0是晶体管的基准绝对工作温度。k是波尔兹曼常数。
当把公式11和12应用于公式5和7或者公式6和8时,获得将温度依赖性考虑在内的常数CD和BD。当把这样获得的常数CD和BD应用于公式2时,就计算出将温度依赖性考虑在内的退化量ΔP。结果,可以计算出精确的退化量ΔP。
〔恢复量ΔPR的计算〕
根据试验测量结果,本发明的发明人发现了在NBTI退化现象中,退化之后特性的恢复状态的细节,并基于试验数据找到了表达所述恢复的经验公式。该经验公式被表示为下面的公式13:
ΔPR(t)=CR+BR·log(t)(13)
其中,CR和BR是常数。
log(t)可以用自然对数ln(t)取代。
在本实施例中,如公式13所示,用时间t的对数log(t)计算恢复量ΔPR,所述时间t是在恢复期间T1施加栅压Vg(在图2A中是Vg1)之后过去的时间。也就是,利用在期间T2的退化之后在期间T1中从开始恢复时起过去的时间t来计算恢复量ΔPR。
(1)与最大栅压的相关性:
恢复量ΔPR随时间的变化与栅压Vg的高度相关。另外,恢复量ΔPR还与在过去作为退化期间的负偏压施加的最大栅压Vgm相关。
图3A和3B图示了恢复量ΔPR与最大栅压Vgm的相关性。图3A和3B图示了MIS晶体管特性由于栅压而产生的退化。其中,图3A图示了栅压Vg。在图3B中,纵轴表示任何特性量的总退化量ΔP,横轴表示时间的对数。
在图3A中,例如对晶体管的栅极分别施加具有最大幅度的负电平最大栅压Vgm,以及具有与最大栅压Vgm相比绝对值(幅度)较小的高电平栅压Vgx。如图3B所示,当在退化期间TD对晶体管施加最大栅压Vgm和栅压Vgx时,晶体管退化,然后,晶体管特性在恢复期间TR分别沿着曲线R3和R4恢复。从试验结果可知,表示恢复量随时间的变化的曲线R3和R4的倾斜角主要取决于在过去施加的最大栅压Vgm。也就是,在图3B中,R3和R4的倾斜角取决于最大栅压Vgm,基本上是相同的。
在本实施例中,使用基于试验数据获得的公式14和公式15获得与最大栅压Vgm相关的常数CR。
另外,利用公式16或者公式17,获得与最大栅压Vgm相关的常数BR。
CRVM、nCRVM、αCRVM和βCRVM是从试验获得的常数。
BRVM、nBRVM、αBRVM和βBRVM是从试验获得的常数。
与退化量ΔPD的计算一样,实际上,使用公式14和公式16恢复量ΔPR也能够重建许多试验数据,但是使用公式15和17时部分试验结果能够更好地匹配。因此提供了两个公式。
(2)与最大栅压和当前施加栅压的相关性
恢复量ΔPR不仅与过去施加于晶体管栅极的最大栅压Vgm相关,而且与当前施加的栅压Vg相关。
对于基于试验数据获得的控制恢复量ΔPR的常数CR和BR,通过向表达在过去施加的最大栅压的相关性的公式14和17加入当前在恢复期间施加的栅压Vg(无偏电压)的相关性,得到公式18和19或者公式20和21。
...(19)
...(21)
CRVM、nCRVM、αCRVM、βCRVM、αCRV和βCRV是从试验获得的常数。
BRVM、nBRVM、αBRVM、βBRVM、αBRV和βBRV是从试验获得的常数。
基于公式18到21,从在晶体管特性的恢复之前(t<0)施加的具有较高绝对值的负电平最大栅压Vgm和当前在恢复期间施加的栅压Vg(无偏电压)计算常数CR和BR,将结果例如应用于公式13来计算恢复量ΔPR。
(3)温度相关性
恢复量ΔPR还与晶体管工作时的温度相关。
作为恢复量ΔPR的温度相关性,用公式22和23表达了公式18到21(或者公式14到17)中的常数CRVM和BRVM与绝对温度T之间的关系。
其中,CRVMT、QRC、BRVMT和QRB是从试验获得的常数,等等。T是试验下晶体管的绝对温度,T0是基准温度。
〔总退化量P的计算〕
如公式24所示,在退化期间TD产生的总退化量P是基础退化量XD(t)和退化量ΔPD(t)的和。
P=ΔPD(t)+XD(t)…(24)
在恢复期间TR产生的总退化量P是从基础退化量XD(t)和在刚刚在对晶体管的栅极施加栅压之前的退化期间的退化量ΔPD(t)的和中减去恢复量ΔPR(t)而得到的,如公式25所示。
P=ΔPD(t)-ΔPR(t)+XD(t)…(25)
下面的公式26到29是NBTI退化现象中的基础退化量XD(t)的计算公式。
也就是,下面的公式26到29依次计算施加负电平(L)第二栅压Vg2(负偏压)的退化期间的总累计时间作为第一时间time1,以及施加第一栅压Vg1(无偏电压)的总累计时间作为第二时间time2。
XD(t)=C·eQ/k·(1/T0-1/T)·(eγ/Vg1·time1+eγ/Vg2·time2)n
...(26)
XD(t)=C·eQ/k·(1/T0-1/T)·(eα+β·Vg1·time1+eα+β·Vg2·time2)n
...(27)
符号t是在施加栅压Vg1或者Vg2之后过去的时间。C、α、β、γ、n和Q是从试验获得的常数,等等。
公式26和27表示了当施加脉冲栅压信号Vg时例如如图1A所示的基础退化量XD(t)。所述脉冲栅压信号由负电平(L)第二栅压Vg2和高电平(H)第一栅压Vg1构成。
公式28和29表示当向晶体管的栅极施加具有多个电压值的任何栅压Vgi(i=1,2,3,...)时任何一段过去的时间timei(i=1,2,3,...)的基础退化量XD(t)。也就是,公式26和27是公式28和29的一般公式。
在下面将要说明的本实施例的晶体管电路模拟中,设定了判断是否执行退化量ΔPD的计算和是否执行恢复量ΔPR的计算的标准。
例如,当负电平栅压Vg达到特定值的电平或者较低电平时,就判定晶体管的特性退化的变化开始了,并计算由公式2和公式3到12中的任何一个所表示的退化量,进一步,利用计算出的退化量ΔPD获得公式24所表达的总退化量P。
同样,当栅压Vg达到特定值或者更大值时,就判定退化特性的恢复开始了,计算公式13和公式14到23中的任何一个表示的恢复量ΔPR,进一步,用计算出来的恢复量ΔPR获得公式25所表示的总退化量P。
根据本发明的第一实施例,通过应用新的NBTI方法来处理晶体管的退化和恢复现象,对于晶体管特性可以获得接近实际退化量和恢复量的模拟结果,从而,在设计更高级微型化的半导体电路时(例如,在设计规则小于180nm的情况下),可以得到在高速时最优的可靠性退化裕度。
如前所述,通过模拟精确的可靠性退化裕度,当与现有技术相比退化量降低时,MIS晶体管的尺寸可以变小,因此,产品的晶片占用面积降低,结果,在每一个晶片上能够生产的半导体电路器件产品的数量增加,从而降低生产成本。另一方面,当与现有技术相比退化量增加时,预先采取应对措施以获得高度可靠的电路,从而满足半导体器件的寿命要求。
第二实施例
在第一实施例中,为了说明的简单,用公式26到29表示基础退化量XD(t)。但是本发明的发明人发现可以在多个时间区中用多个不同的函数来表达实际的基础退化量XD(t),而不是象传统方法中那样用对一个时间区定义的一个函数。
图4图示了基础退化量XD(t)随时间的变化,其中,为了说明的目的,比较了传统的计算方法和本发明的计算方法。
虚直线表示用传统的计算公式计算的基础退化量XD’随时间的变化,实的折线表示本发明的实施例中的基础退化量。
在本发明的实施例中,例如在三个划分的时间区(t<t1,t1<t<t2,t<t2)中,在各时间区中用不同的函数表示各时间区中的基础退化量XD1、XD2和XD3。例如,在图4所示的例子中使用公式30和31。
在公式30和31中,符号Vg0是作为参考(基准)的栅压,Vgj是在点j的栅压,Δtj是施加Vgj时的时间,time是转换到Vg0和基准绝对温度T0的时间。lt是寿命。符号j是表示时间区的下标,stime--k是在Vg0和T0的条件下时间区j开始时的时间,etime-k是在Vgo和T0的条件下时间区j结束时的时间。
当用公式30和31获得总退化量P时,例如,预先计算退化量ΔPD或者恢复量ΔPR,用公式30计算到目前为止过去的时间time,将结果代入公式31得到基础退化量XD。
用公式24或者公式25获得总退化量P。
用公式30和公式31获得的退化量是接近实际晶体管特性值的值。也就是,该退化量精确地表示了实际退化量,并且,根据本发明的实施例,可以改善传统的方法,利用传统的方法,由于模拟的不精确,估计的退化量比实际的要大。
根据本发明的第二实施例,通过应用一种新的NBTI方法来处理晶体管的退化和恢复现象,对于晶体管特性可以获得接近实际退化量和恢复量的模拟结果,从而,在设计更高级微型化的半导体电路时(例如,在设计规则小于180nm的情况下),可以得到在高速时最优的可靠性退化裕度。
另外,在本发明的第二实施例中,如图4的例子所示,通过对每一个预定的时间区使用不同的退化公式来计算每一个时间区的退化量,可以使晶体管的退化量总体上接近实际量。根据本发明的第二实施例,如图4所示,可以使退化量小于用传统方法获得的退化量值。根据本发明的第二实施例,通过把作为新的NBTI退化现象的晶体管退化的变化考虑在内,可以模拟更精确的退化量。
根据本发明的第二实施例,在许多情况下,与传统模拟的结果相比,退化量增加了。
另外,根据本发明的第二实施例,通过将新的NBTI恢复现象考虑在内,可以模拟更为精确的最终退化量。
根据本发明的第二实施例,在许多情况下与传统方法相比,退化量广泛地下降。
如前所述,通过模拟精确的可靠性退化裕度,当与现有技术相比退化量降低时,MIS晶体管的尺寸可以变小,因此,产品的晶片占用面积降低,结果,在每一个晶片上能够生产的半导体电路器件产品的数量增加,从而降低生产成本。另一方面,当与现有技术相比退化量增加时,预先采取应对措施以获得高度可靠的电路,从而满足半导体器件的寿命要求。
第三实施例
下面,作为本发明的第三实施例,说明用于实现上述第一实施例的半导体特性模拟器的一个实施例。
本发明的第三实施例的模拟器依次执行对半导体生产步骤中施加于晶体管并由用户使用的多个应力条件以及使用条件的处理,模拟晶体管或者包括晶体管的电路的特性的退化和恢复,并对于由MIS晶体管等构成的电路,评估晶体管或者包括晶体管的电路的特性变化。
依次计算晶体管特性的部分或者全部退化,以及晶体管特性的部分或者全部恢复,例如,在半导体生产步骤中对晶体管施加电压的晶体管特性测量步骤中MIS晶体管特性的退化和恢复,在测量步骤之后由于放置期间(let-stand period)而产生的晶体管特性恢复,在作为生产步骤的烧进(老化)步骤中晶体管特性的退化和恢复(烧进(老化)步骤是通过加热晶体管过滤初始失效(故障)),在烧进(老化)步骤之后的放置期间中晶体管特性的恢复,当用户使用时对晶体管施加电压和由于晶体管的工作而发热时发生的晶体管特性的退化和恢复,以及在用户使用后的放置期间中晶体管特性的恢复。从而,能够更精确地模拟退化量。在许多情况下,通过本发明的实施例的上述方法获得的退化量例如与象传统方法那样只考虑烧进(老化)步骤而获得的退化量相比大大降低了。
图5的视图图示了根据本发明的半导体特性模拟器1的配置。
该半导体特性模拟器1由用于计算如第一实施例所述的晶体管特性的退化和恢复的计算机系统构成,包括,例如,用于执行计算和控制的处理器(CPU)2,存储模拟模型和用于模型的必要数据的存储器3,用于接收用于模拟的必要条件等作为输入数据的输入部分4,以及用于输出模拟结果的输出部分5,以及用于连接处理器2、存储器3、输入部分4和输出部分5的总线6。
注意,半导体特性模拟器1可以被配置为包括多个上述结构,其中,各半导体特性模拟器1进行分布式处理。
存储器3存储通过试验获得的一组常数7、作为被模拟的对象电路的连接关系数据的网表(net list)8,以及用于执行模拟的模型9等,它们对于在第一实施例中解释的模拟都是必要的。
被模拟的对象电路的网表7以及对象电路的模拟模型的参考目标,例如晶体管的SPICE电路模拟器的参数的参考目标,被从输入部分4输入到处理器2中。
另外,为了依次对包括晶体管的电路的多个使用条件进行处理,并精确地模拟该晶体管或者包括该晶体管的电路的特性的退化和恢复,在模拟电路和晶体管的特性退化时,从输入部分4向处理器2输入电路和晶体管的使用条件,比如工作温度、应用电压和在该条件下经过的时间。
另外,为了评估通过模拟获得的退化量,从输入部分4向处理器2输入一个退化容许值作为退化后的电路和各晶体管的失效(故障)判断基准。
处理器2比较作为模拟的结果而获得的退化量与所述退化容许值,并优化退化后的电路。
所述输出部分将作为在处理器2中进行模拟的结果而获得的晶体管的寿命、退化量、总退化量和退化后的特性输出。
用具有图6所示配置的设备来测量用半导体特性模拟器1模拟晶体管或者包括晶体管的电路所需的常数组7。在图6中,用测量装置11测量晶体管特性。所述测量装置11由用于测量晶体管特性例如源极漏极电流Ids的DC检测器组成。一个测量装置控制部分12例如由计算机构成,根据测量装置11对晶体管特性进行测量获得的测量结果计算如第一实施例所述的常数组,并将其输入模拟器1,存储在存储器3中。因此,该测量装置控制部分12控制测量装置11来测量晶体管特性数据,根据测量结果自动执行常数的计算。
半导体特性模拟器1使用所述结果来在多个使用条件下依次模拟晶体管的退化。
对于晶体管的每一个门信号宽度(gate length),测量装置11和测量装置控制部分12,例如,测量用于模拟晶体管特性的常数,进一步测量与每一个晶体管的源极和漏极之间的电压相关的各种数据,将所述结果输出到半导体特性模拟器1,并存储到存储器3中。
如上所述,通过用测量装置11和测量装置控制部分12使模拟所需数据的测量自动化,并通过使用测量结果计算常数,可以在短时间内获得大量的参数,从而可以迅速地(高速)计算晶体管特性的退化和恢复,从而能够精确地模拟新的NBTI退化现象和恢复现象。
下面参照图7到图10描述半导体特性模拟器1的操作。
为了解释所述模拟的总体处理,半导体器件特性模拟器1首先接收被模拟的对象电路的网表7以及模拟模型8的参考目标(referencedestination)例如晶体管的SPICE电路模拟器的参数的参考目标。然后,半导体特性模拟器1激活模拟模型8,开始目标电路的特性以及构成该目标电路的晶体管的特性的退化的模拟。
图7是一个流程图,图示了半导体特性模拟器1的计算内容。
步骤S1:输入模拟的使用条件。
通过半导体特性模拟器1的输入部分4向处理器2输入在晶体管电路的特性测量步骤中作为模拟对象的晶体管电路的使用条件,例如晶体管工作温度以及其它温度,栅压以及其它电压,晶体管在该条件下工作时过去的时间,等等。
步骤S2:退化前电路的模拟。
处理器2根据用于评估晶体管电路由于退化而产生的特性变化的模型9来模拟在晶体管退化之前的电路特性,并将结果存储到存储器3中。下面将参照图8说明处理的细节。
步骤S3:每一个晶体管退化量的模拟。
根据针对构成对象电路的每一个MIS晶体管的模型9,例如利用在第一实施例中解释的公式2到31所定义的计算方法,所述处理器2计算直到达到从输入部分4输入的使用条件和规定的流逝时间之前的退化量、恢复量、总退化量和它们与栅压和温度的关系。处理器2从输出部分5输出所获得的晶体管的寿命和退化量。下面将结合图9描述上述处理的细节。
步骤S4:下一个使用条件的判断。
如果,在用户继续在例如上述特性测量步骤之后的放置期间(left-stand period)的条件下继续操作时,继续在其它使用条件下进行模拟,则在烧进步骤的操作之后有不同的温度,以及栅极施加电压和其它电压,则处理器2返回步骤S1,接收来自输入部分4的下一个使用条件的输入,并根据模型9在该条件下重复退化前电路特性的模拟(步骤S2),以及每一个晶体管的模拟(步骤S3)。
当没有其它使用条件继续时,处理器2前进到步骤S5。
步骤S5:退化后电路的模拟。为了评估电路由于退化而产生的特性变化,处理器2根据如上所述按照模型9在多个使用条件下获得的总退化量来模拟电路特性。
后面将参照图10详细说明处理的细节。
步骤S6:模拟结果的输出。
处理器2显示并比较退化后模拟结果与存储在存储器3中的退化前电路特性,并评估由于退化而造成的电路特性变化。
另外,处理器2例如从通过上述基于模型9的模拟获得并存储在存储器3中的在各条件下各晶体管的退化量,建立一个退化量库,从而能够将这些退化量用于由相同的晶体管构成的其它电路的特性退化模拟。
处理器2还基于退化后模拟结果,根据模型9计算由于特性退化而导致的电路延迟时间的增加,建立一个各电路的延迟量的库,并将其存储在存储器3中,以便它们能够被用于其它电路的特性退化模拟。
图8图示了图7所示步骤S2中退化前电路特性模拟的内容。
步骤S11:电路模拟。
处理器2例如使用作为存储在存储器3中的模型9的一部分的电路模拟器、SPICE或者其它电路模拟器,来执行模拟,提取退化前电路特性。
模拟结果被表示为例如栅压和源极漏极电压随时间的变化。
步骤S12:有效栅压的计算。
处理器2从根据模型9由上述方法获得的模拟结果计算每一个MIS晶体管的有效栅压,并前进到图7中的步骤S3。
在处理器2中有效栅压的计算是使用由测量装置11计算并存储在存储器3中的一组常数7进行的。
图9图示了图7所示步骤S3中的每一个晶体管的退化模拟方法。
步骤S21:退化和恢复量的计算。
对于每一个MIS晶体管,处理器2例如使用公式2到31计算直到达到从输入部分4输入的使用条件和规定的流逝时间之前晶体管的退化量和恢复量,以及它们与电压和温度的相关性。
步骤S22:寿命的计算。
根据模型9,处理器2使用对于每一个MIS晶体管输入的一个退化容许值作为失效(故障)判断基准,并计算直到瞬时总退化量达到该退化容许值之前的晶体管寿命。
处理器2中退化量和恢复量的计算以及寿命的计算由测量装置11进行测量,并使用测量装置控制部分12计算的并存储在存储器3中的常数组进行。
处理器2从输出部分5输出计算得到的退化量和寿命。
步骤S23:总退化量的计算。
根据对于从输入部分4输入的所有使用条件在过去计算的退化量,处理器2计算每一个MIS晶体管的总退化量,前进到图7的步骤S4。处理器2例如在当前使用条件下检查计算出的退化量ΔPD的最大值和恢复量ΔPR的最小值。也就是,从将过去和当前所有的使用条件考虑在内计算的结果,处理器2使用公式30计算时间time,并将代入公式31获得的值作为基础退化量XD。
从公式24和公式25获得直到此时的总退化量P。
图10图示了在图7所示的步骤S5中退化后电路特性的模拟。
步骤S31:退化后特性的计算。
从直到此时在各条件下计算的总退化量,处理器2计算MIS晶体管的退化后模型参数,比如SPICE中退化后的Vth0、u0和rdsw,并从输出部分5输出计算出的结果。
步骤S32:电路模拟。
使用计算出的模型参数,处理器2执行电路比如SPICE的模拟,计算退化后的电路特性。如前所述,由半导体特性模拟器1对由MIS晶体管等组成的电路依次模拟在多种使用条件下产生的晶体管的退化特性和恢复特性,并评估电路的特性变化。
注意,在实际晶体管电路的使用条件下,不同于周期性的应力施加状态(stress imposing state)(比如在晶体管工作期间作为例子加以说明的对晶体管施加栅压),存在许多作为非周期性的期间的在如上所述的处理之后的非周期性放置期间,比如在半导体生产步骤中测量晶体管特性之后的放置期间、在烧进(老化)步骤之后的放置期间,以及在用户使用之后关闭电源之后的放置期间。
在这样的非周期性放置期间,在某些情况下,晶体管和电路的特性继续恢复到能够恢复到接近完全无退化的状态。
本实施例的模拟器检测在晶体管特性的充分恢复之后检测到特性被充分恢复,并将这个事实反映到总退化量的计算中。例如,处理器2判断用公式30和31计算的总退化量P恢复到特定值,并且,在这种情况下,再次设置计算退化和恢复所需的参数或者部分参数。例如,此时,恢复量和最大栅压Vgm的依赖关系消失,因此在计算恢复量时重置最大栅压Vgm的值。
根据本发明的第三实施例,通过处理新的NBTI的退化和恢复现象,对于包括晶体管的电路的特性的退化和/或恢复量,可以获得接近实际值的精确值,从而,在设计更高级微型化的半导体电路时(例如,在设计规则小于180nm的情况下),可以得到在高速时最优的可靠性退化裕度。
在本实施例中,通过考虑多种使用条件,比如实际的半导体生产步骤和用户使用时,可以模拟更为精确的退化量。与在传统方法中只考虑一个步骤获得的退化量相比,用这样的方法在本发明的实施例中获得的退化量一般普遍降低。
根据本发明的实施例,通过将模拟所需的常数的计算以及用测量装置11和测量装置控制部分12进行的试验数据的测量自动化,可以在短时间内获得模拟所需的大量参数,另外,结果被输入半导体特性模拟器1,在这里,可以高速计算退化和恢复,从而可以精确地发现新的NBTI的退化现象和恢复现象。
第四实施例
下面将描述根据本发明的半导体特性模拟器的其它实施例。
本发明第四实施例的模拟器可以适用于超大规模集成电路(VLSI)的特性退化的模拟。
当模拟超大规模集成电路的特性时,由于电路的结构大而复杂,如果使用一个半导体特性模拟器对所有晶体管进行退化和恢复的模拟,会花非常长的时间。因此,用对晶体管或者基本电路的退化模拟获得的结果,预先建立晶体管或者基本电路的退化量库。然后,当要对对象电路进行退化模拟时,可以使用该退化量库迅速地获得对象电路的晶体管和包括晶体管的基本电路的退化量。
图11的视图图示了根据本发明第四实施例的半导体特性模拟器20的配置。
该半导体特性模拟器20的配置与图5所示第三实施例中的半导体特性模拟器1基本相同。注意,存储在存储器中的为计算所需的数据是不同的。另外,整个模拟器的工作过程也不同于图5所示半导体特性模拟器1的工作过程。
在第四实施例中,对于与第三实施例相同的部件,使用相同的附图标记。
半导体特性模拟器20例如包括一个处理器(CPU)2、一个用于存储模拟模型和模拟所需数据的存储器3、一个用于接收模拟的必要条件作为输入的输入部分4、一个输出模拟结果的输出部分5,以及在处理器2、存储器3、输入部分4和输出部分5之间进行连接的总线6。
注意,图5所示的半导体特性模拟器1可以包括多个上述结构。
除了模拟所需的通过试验获得的一组常数之外,存储器3还存储一个作为被模拟的对象电路的连接关系数据的网表8,和一个用于进行模拟的模型9、作为从预先对晶体管进行模拟的结果建立的退化量数据的退化量库21、作为构成作为模拟对象的超大规模集成电路的对象电路的基本电路的数据的基本电路库22,以及表示对象电路的电路配置的电路图数据23,等等。
从所述输入部分4向处理器2输入模拟的对象电路的使用条件,比如工作温度、发热温度和其它温度、在半导体电路器件的特性测试步骤中的栅压和其它电压,以及在所述条件下过去的时间。另外,从输入部分4向处理器2输入容许退化值,作为失效(故障)判断基准。
输出部分5输出作为处理器2的模拟结果的退化后特性和失效(故障)位置。
另外,为了确定模拟所需的常数组,测量试验数据,提供用于计算常数的测量装置比如测量装置11和测量装置控制部分12并连接到半导体特性模拟器20。
作为所述退化量库21,对于每一个基本电路组,配置并准备一个退化量。例如可以从如第三实施例所述预先被检测的晶体管得到的其它电路退化模拟结果建立所述退化量库21,或者可以基于所有晶体管都退化到最大值的假设来计算退化量从而建立所述库。这可以例如使用公式30和31容易地计算。
模拟器20中的所述库包括退化量库21和由基本电路组的数据组成的基本电路库22,使用所述退化量库21和所述基本电路库22,可以高速地、高精度地计算作为一个电路图23的对象电路的特性的退化。
下面参照图12的流程图说明半导体特性模拟器20的处理内容。图12是一个流程图,图示了半导体特性模拟器20的计算处理的内容。
作为半导体特性模拟器20中的总体处理操作,首先输入被模拟的对象电路的模拟模型8的参考目标(reference destination),例如晶体管的SPICE电路模拟的参数的基参考目标。接下来,执行模拟模型8,开始对象电路的特性和构成对象电路的晶体管的特性的退化量和恢复量的模拟。
步骤S41:初始电路的模拟。
在执行步骤S44的精确电路模拟之前,处理器2使用模型9进行初始电路模拟。
具体地,处理器2使用退化量库21和基本电路库22,对于作为由被包括在基本电路库22中的基本电路组组成的电路图23的对象电路高速计算基本电路的退化量。
步骤S42:抽出具有较多退化的电路。
处理器2仅仅抽取输入的失效判断基准的退化量表明存在不可忽略较大退化量的电路。处理器2还同时抽取对象电路的工作波形和工作模式。
步骤S43:合并网表。
处理器2合并网表8,以便,例如,能够由抽取的电路、所述工作波形和所述基本电路库22执行SPICE模拟。
步骤S44:精确模拟。
处理器2使用存储在存储器3中的网表8来执行更为精确的电路模拟,例如如在第二实施例中所述。
步骤S45:失效判断。
基于在步骤S44中的精确电路模拟结果,处理器2使用输入的失效判断基准对电路进行失效判断。
步骤S46:输出模拟结果。
例如基于来自输出部分5的失效判断结果,作为模拟结果的判断结果,处理器2输出被判定为失效的位置以及退化后电路的延迟值。
根据第四实施例,与第三实施例中的方式一样,对于超大规模集成电路也可以高速精确模拟退化量和恢复量。也就是,根据本发明的第四实施例,与第三实施例相同,通过处理退化现象和退化现象中的恢复,在设计更微型化的半导体电路时,可以以最优的方式高速得到接近实际电路的模拟结果,也就是退化量和恢复量,以及可靠性退化裕度。
根据第四实施例,与用于计算退化量的传统计算公式不同,可以通过分成多个时间区并对每一个时间区计算合适的退化量和恢复量,获得接近实际晶体管电路的退化量和恢复量的结果。在许多情况下,用本实施例获得的退化量相对于用传统方法获得退化量降低了。
根据本实施例,通过将特性退化的变化考虑进来,可以模拟更为精确的退化量。在本实施例中以这种方式获得的退化量在许多情况下增加了。
根据本实施例,通过将晶体管特性的恢复考虑进来,可以更为精确地模拟最终退化量。在许多情况下,在本实施例中用这种方法获得的退化量普遍降低。
根据本实施例,通过考虑从半导体器件的生产到用户的使用的多种使用条件,可以模拟更为精确的退化量和恢复量,与只考虑一个步骤获得的退化量相比,退化量可以普遍降低。
另外,根据本发明的实施例,即使在超大规模集成电路的情况下,也可以高速精确地模拟退化量和恢复量。
如上所述,通过精确地模拟晶体管电路的可靠性退化裕度,当用这里的实施例获得的退化量与用现有技术获得的退化量相比减小时,可以将MIS晶体管的尺寸做小。结果,可以降低产品中的晶片占用面积,从而可以提高每晶片上能够生产的产品数量,从而降低生产成本。
另一方面,当用本发明的实施例获得的退化量与用现有技术的方法获得的退化量相比变大时,就可以设计这样的电路,其中,采取措施,使得将可靠性考虑在内,产品可以在预定寿命内正常使用。
如上所述,已经说明了本发明的优选实施例。但是本发明不限于上面说明的实施例,而是可以在本发明的范围内进行各种变化。
Claims (31)
1.一种半导体电路器件模拟方法,用于利用计算处理装置来模拟向包括MIS晶体管的半导体电路器件施加负偏压和无偏电压时的电路特性,该方法包括:
第一步,用于获得所述晶体管的特性的基础退化量XD,所述基础退化量与施加给所述晶体管的负偏压、所述晶体管的工作温度和形成所述晶体管之后经过的时间有关;
第二步,用于计算在向所述晶体管施加所述负偏压的第一期间,所述晶体管随着施加负偏压的持续时间而退化的退化量ΔPD;
第三步,用于计算所述退化的晶体管的特性随着第二期间的持续时间的恢复量ΔPR,所述第二期间是停止对所述晶体管施加所述负偏压,或者对所述晶体管施加电平高于所述负偏压的无偏电压的期间;以及
第四步,用于将所述基础退化量XD和所述退化量ΔPD相加,并从相加结果中减去所述恢复量ΔPR,从而计算总退化量P。
2.如权利要求1所述的模拟方法,其中,对于通过将一段时间分为多个时间区而获得的每一个时间区Δtj,计算一直到寿命“lt”的退化量的变化量exp(β(Vgj-Vg0))×Δtj,并根据下述公式计算总退化量P:
其中,time是时间,
Q是表示晶体管特性的常数,
k是波尔兹曼常数,
T0是晶体管的基准绝对工作温度K,
T是晶体管的绝对工作温度,
α和β是通过试验获得的常数;
Vg0是参考栅压,
Vgj是在时间j的栅压,
C是一个常数,
lt是寿命。
3.如权利要求1所述的模拟方法,其中,在所述第二步判断所述晶体管是否由于施加所述负偏压而退化,当产生退化时计算所述退化量ΔPD。
4.如权利要求3所述的模拟方法,其中,根据以下公式在所述第二步中进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
5.如权利要求3所述的模拟方法,其中,根据以下公式在所述第二步中进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
6.如权利要求3所述的模拟方法,其中,根据以下公式在所述第二步中进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压和所述晶体管的温度确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是由工作中的所述晶体管的温度确定的常数,由以下公式定义,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压,
其中,CDVT、QDC、BDVT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度K,
k是波尔兹曼常数。
7.如权利要求1所述的模拟方法,其中,在所述第三步中判断所述晶体管的退化是否由于施加所述无偏电压而产生恢复,当产生恢复时,进行所述恢复量ΔPR的计算。
8.如权利要求7所述的模拟方法,其中,根据下述公式进行所述第三步中恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
9.如权利要求7所述的模拟方法,其中,根据下述公式进行所述第三步中恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
αCRV和αBRV是从试验获得的常数,
βCRV和βBRV是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
10.如权利要求8所述的模拟方法,其中,根据下述公式进行所述第三步中恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是与晶体管的温度有关的常数,由下面的公式确定,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压,
其中,CRVMT、QDC、BRVMT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度,
k是波尔兹曼常数。
11.如权利要求1到10之一所述的模拟方法,其中,当所述晶体管的特性退化到预定的容许退化值时,将直到达到该退化值之前的累计时间作为该晶体管的寿命在所述第一步中输出。
12.如权利要求1到10之一所述的模拟方法,还包括下述步骤:根据在所述第一步中获得的各晶体管的总退化量,从多个晶体管中仅仅选择一个总退化量比预定的设定值大的晶体管,对该晶体管再次进行特性模拟。
13.如权利要求1到10之一所述的模拟方法,还包括:
从在所述第一步中获得的多个晶体管的退化量建立一个晶体管的退化量表的步骤;以及
参考所述退化量表,对于多个各由MIS晶体管组成的基本电路中的每一个获得一个退化量的步骤。
14.如权利要求1到10之一所述的模拟方法,还包括下述步骤:对于所述各晶体管的多组栅压条件以及多个晶体管的工作温度条件,依次计算每一个晶体管的特性退化和特性恢复。
15.如权利要求1到10之一所述的模拟方法,还包括下述步骤:通过在所述晶体管的特性恢复到一个预定值时设置一个新的栅压来计算所述恢复量。
16.一种模拟向包括MIS晶体管的半导体电路器件施加负偏压和无偏电压时的电路特性的模拟方法,包括:
条件输入步骤,用于输入所述半导体电路器件的使用条件;
模拟退化前的电路的步骤,用于根据所述输入的使用条件进行所述半导体电路器件中的一个晶体管的工作的模拟,并计算该晶体管的有效栅压;
退化量模拟步骤,用于计算所述晶体管的特性的退化量ΔPD和恢复量ΔPR,计算所述晶体管的寿命,并计算总退化量P;
计算退化后的所述晶体管的特性并模拟所述半导体电路器件的工作的步骤;以及
输出所述模拟结果的步骤。
17.一种模拟器,用于对向包括MIS晶体管的半导体电路器件施加负偏压和无偏电压时的电路特性进行模拟,该模拟器包括:
第一计算装置,用于获得所述晶体管的特性的基础退化量XD,所述基础退化量与施加给所述晶体管的负偏压、所述晶体管的工作温度和形成所述晶体管之后经过的时间有关;
第二计算装置,用于计算在向所述晶体管施加负偏压的第一期间,所述晶体管随着施加负偏压的持续时间而退化的退化量ΔPD;
第三计算装置,用于计算所述退化的晶体管的特性随着第二期间的持续时间而恢复的恢复量ΔPR,所述第二期间是停止对所述晶体管施加所述负偏压,或者对所述晶体管施加电平高于所述负偏压的无偏电压的期间;
第四计算装置,用于将所述基础退化量XD和所述退化量ΔPD相加,并从相加结果中减去所述恢复量ΔPR,从而计算总退化量P。
18.如权利要求17所述的模拟器,其中,对于通过将一段时间分为多个时间区而获得的每一个时间区Δtj,所述第一计算装置计算退化量的变化量exp(β(Vgj-Vg0))×Δtj,并根据下述公式计算总退化量P:
其中,time是时间,
Q是表示晶体管特性的常数,
k是波尔兹曼常数,
T0是晶体管的基准绝对工作温度K,
T是晶体管的绝对工作温度,
α和β是通过试验获得的常数;
Vg0是参考栅压,
Vgj是在时间j的栅压,
C是一个常数,
lt是寿命。
19.如权利要求17所述的模拟器,其中,所述第二计算装置判断所述晶体管是否由于施加所述负偏压而退化,当产生退化时计算所述退化量ΔPD。
20.如权利要求19所述的模拟器,其中,根据以下公式在所述第二计算装置中进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
21.如权利要求19所述的模拟器,其中,所述第二计算装置根据以下公式进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是从试验获得的常数,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压。
22.如权利要求19所述的模拟器,其中,所述第二计算装置根据以下公式进行退化量ΔPD的计算:
ΔPD(t)=CD+BD×log (t)
其中,CD和BD是根据负偏压和所述晶体管的温度确定的常数,由下面的公式定义,
t是施加所述负偏压后过去的时间,
或者:
其中:CDV和BDV是由工作中的所述晶体管的温度确定的常数,由以下公式定义,
nCV和nBV是从试验获得的常数,
αCV、βCV、αBV、βBV是从试验获得的常数,
Vg是作为施加给所述晶体管的负偏压的栅压,
其中,CDVT、QDC、BDVT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度K,
k是波尔兹曼常数。
23.如权利要求17所述的模拟器,其中,所述第三计算装置判断所述晶体管的退化是否由于施加所述无偏电压而产生恢复,当产生恢复时,进行所述恢复量ΔPR的计算。
24.如权利要求23所述的模拟器,其中,所述第三计算装置根据下述公式进行恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
25.如权利要求23所述的模拟器,其中,所述第三计算装置根据下述公式进行恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是从试验获得的常数,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
αCRV和αBRV是从试验获得的常数,
βCRV和βBRV是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压。
26.如权利要求23所述的模拟器,其中,所述第三计算装置根据下述公式进行恢复量ΔPR的计算:
ΔPR=CR+BR×log (t)
其中,CR和BR是下述公式定义的常数:
或者:
其中:CRVM和BRVM是与晶体管的温度有关的常数,由下面的公式确定,
nCRVM和nBRVM是从试验获得的常数,
αCRVM和αBRVM是从试验获得的常数,
βCRVM和βBRVM是从试验获得的常数,
Vgm是在施加负偏压期间的最大栅压,
其中,CRVMT、QDC、BRVMT和QDB是从试验获得的常数,其中:
T是晶体管的绝对工作温度,
T0是晶体管的基准绝对工作温度,
k是波尔兹曼常数。
27.如权利要求17到26之一所述的模拟器,其中,当所述晶体管的特性退化到预定的容许退化值时,所述第一计算装置将直到达到该退化值之前的累计时间作为该晶体管的寿命输出。
28.如权利要求17到26之一所述的模拟器,还包括第五计算装置,用于:根据在所述第一计算装置中获得的各晶体管的总退化量,从多个晶体管中仅仅选择一个总退化量比预定的设定值大的晶体管,对该晶体管再次进行特性模拟。
29.如权利要求17到26之一所述的模拟器,还包括:
第六计算装置,用于从在所述第一计算装置中获得的多个晶体管的退化量建立一个晶体管的退化量表;以及
第六计算装置,用于:参考所述退化量表,对于多个各由MIS晶体管组成的基本电路中的每一个获得一个退化量。
30.如权利要求17到26之一所述的模拟器,还包括第七计算装置,用于:对于所述各晶体管的多组栅压条件以及多个晶体管的工作温度条件,依次计算每一个晶体管的特性退化和特性恢复。
31.如权利要求17到26之一所述的模拟器,还包括第八计算装置,用于:通过在检测到所述晶体管的特性恢复到一个预定值时设置一个新的栅压来计算所述恢复量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368046A JP4214775B2 (ja) | 2002-12-19 | 2002-12-19 | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ |
JP368046/2002 | 2002-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1692471A CN1692471A (zh) | 2005-11-02 |
CN100401461C true CN100401461C (zh) | 2008-07-09 |
Family
ID=32677106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801002555A Expired - Fee Related CN100401461C (zh) | 2002-12-19 | 2003-12-19 | 半导体电路器件模拟方法和半导体电路器件模拟器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7240308B2 (zh) |
JP (1) | JP4214775B2 (zh) |
KR (1) | KR20050083556A (zh) |
CN (1) | CN100401461C (zh) |
TW (1) | TWI236040B (zh) |
WO (1) | WO2004057652A1 (zh) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7458052B1 (en) | 2004-08-30 | 2008-11-25 | Gradient Design Automation, Inc. | Method and apparatus for normalizing thermal gradients over semiconductor chip designs |
US7353471B1 (en) * | 2004-08-05 | 2008-04-01 | Gradient Design Automation Inc. | Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance |
US7203920B2 (en) * | 2004-01-28 | 2007-04-10 | Gradient Design Automation Inc. | Method and apparatus for retrofitting semiconductor chip performance analysis tools with full-chip thermal analysis capabilities |
US7472363B1 (en) * | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
US7401304B2 (en) * | 2004-01-28 | 2008-07-15 | Gradient Design Automation Inc. | Method and apparatus for thermal modeling and analysis of semiconductor chip designs |
US20090048801A1 (en) * | 2004-01-28 | 2009-02-19 | Rajit Chandra | Method and apparatus for generating thermal test vectors |
US20090224356A1 (en) * | 2004-01-28 | 2009-09-10 | Rajit Chandra | Method and apparatus for thermally aware design improvement |
WO2007070879A1 (en) * | 2005-12-17 | 2007-06-21 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
US20090077508A1 (en) * | 2004-01-28 | 2009-03-19 | Rubin Daniel I | Accelerated life testing of semiconductor chips |
US7383520B2 (en) * | 2004-08-05 | 2008-06-03 | Gradient Design Automation Inc. | Method and apparatus for optimizing thermal management system performance using full-chip thermal analysis of semiconductor chip designs |
US8286111B2 (en) * | 2004-03-11 | 2012-10-09 | Gradient Design Automation Inc. | Thermal simulation using adaptive 3D and hierarchical grid mechanisms |
US8019580B1 (en) | 2007-04-12 | 2011-09-13 | Gradient Design Automation Inc. | Transient thermal analysis |
US7296247B1 (en) * | 2004-08-17 | 2007-11-13 | Xilinx, Inc. | Method and apparatus to improve pass transistor performance |
JP2006140284A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ |
JP2008053692A (ja) * | 2006-07-28 | 2008-03-06 | Matsushita Electric Ind Co Ltd | トランジスタのbt劣化のシミュレーションモデルおよびシミュレーションモデル化方法 |
US7594210B2 (en) * | 2006-11-16 | 2009-09-22 | Clk Design Automation, Inc. | Timing variation characterization |
US7793243B1 (en) | 2006-12-04 | 2010-09-07 | Clk Design Automation, Inc. | Multi-engine static analysis |
US7600204B1 (en) * | 2007-02-14 | 2009-10-06 | Xilinx, Inc. | Method for simulation of negative bias and temperature instability |
US8935146B2 (en) * | 2007-03-05 | 2015-01-13 | Fujitsu Semiconductor Limited | Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter |
WO2008155830A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | 回路シミュレーションモデル生成装置、回路シミュレーションモデル生成プログラム、回路シミュレーションモデル生成方法及び回路シミュレーション装置 |
US7750400B2 (en) | 2008-08-15 | 2010-07-06 | Texas Instruments Incorporated | Integrated circuit modeling, design, and fabrication based on degradation mechanisms |
KR101478554B1 (ko) * | 2008-10-02 | 2015-01-06 | 삼성전자 주식회사 | 오버 슈트 전압의 산출 방법 및 그를 이용한 게이트 절연막열화분석방법 |
CN101739471B (zh) * | 2008-11-13 | 2011-09-28 | 上海华虹Nec电子有限公司 | 双极型晶体管工艺偏差模型参数的在线测试及提取方法 |
CN102054066B (zh) * | 2009-10-30 | 2015-12-09 | 新思科技(上海)有限公司 | 集成电路的退化分析方法及装置 |
JP5394943B2 (ja) * | 2010-01-15 | 2014-01-22 | ラピスセミコンダクタ株式会社 | 試験結果記憶方法、試験結果表示方法、及び試験結果表示装置 |
CN102363891B (zh) * | 2011-11-18 | 2013-09-25 | 山东金宝电子股份有限公司 | 替代压延铜箔用于挠性覆铜板生产的双光电解铜箔及其生产工艺 |
CN102437025B (zh) * | 2011-12-02 | 2013-04-24 | 南京大学 | 一种消除pmos中负偏压温度不稳定性影响的方法 |
US9323870B2 (en) | 2012-05-01 | 2016-04-26 | Advanced Micro Devices, Inc. | Method and apparatus for improved integrated circuit temperature evaluation and IC design |
US20140095139A1 (en) * | 2012-10-03 | 2014-04-03 | Lsi Corporation | Hot-carrier injection reliability checks based on back bias effect on threshold voltage |
US20140304445A1 (en) * | 2013-04-09 | 2014-10-09 | William Michael Gervasi | Memory bus loading and conditioning module |
CN103324813B (zh) * | 2013-07-11 | 2016-01-20 | 深圳大学 | Mos器件非均匀界面退化电荷的数值模拟方法及系统 |
US9857409B2 (en) | 2013-08-27 | 2018-01-02 | Synopsys, Inc. | Negative bias thermal instability stress testing of transistors |
CN104699880B (zh) * | 2013-12-10 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的评估方法和rc时序测试方法 |
CN103744008B (zh) * | 2013-12-12 | 2016-02-03 | 华为技术有限公司 | 确定电路老化性能的方法和装置 |
KR102268591B1 (ko) * | 2014-08-18 | 2021-06-25 | 삼성전자주식회사 | 회로의 자가 발열 특성을 예측하는 시뮬레이션 시스템 및 그것의 회로 설계 방법 |
US9996650B2 (en) | 2015-03-17 | 2018-06-12 | International Business Machines Corporation | Modeling the performance of a field effect transistor having a dynamically depleted channel region |
CN105067985B (zh) * | 2015-07-22 | 2018-01-02 | 工业和信息化部电子第五研究所 | 基于nbti效应pmos管参数退化的失效预警装置 |
US10621494B2 (en) * | 2017-11-08 | 2020-04-14 | Samsung Electronics Co., Ltd. | System and method for circuit simulation based on recurrent neural networks |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323709A (ja) * | 1999-03-09 | 2000-11-24 | Fujitsu Ltd | ホットキャリア劣化シミュレーション方法、半導体装置の製造方法、およびコンピュータ可読記録媒体 |
JP2001308317A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2001352059A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | Pmosトランジスタの特性劣化シミュレーション方法 |
US20020022949A1 (en) * | 2000-03-17 | 2002-02-21 | Hirokazu Yonezawa | Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587994B1 (en) * | 1999-03-09 | 2003-07-01 | Fujitsu Limited | Hot-carrier degradation simulation of a semiconductor device |
JP2001267260A (ja) * | 2000-03-22 | 2001-09-28 | Oki Electric Ind Co Ltd | 半導体モデリング方法 |
JP2003264292A (ja) * | 2002-03-11 | 2003-09-19 | Fujitsu Display Technologies Corp | シミュレーション方法 |
-
2002
- 2002-12-19 JP JP2002368046A patent/JP4214775B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-18 TW TW092135987A patent/TWI236040B/zh not_active IP Right Cessation
- 2003-12-19 WO PCT/JP2003/016385 patent/WO2004057652A1/ja active Application Filing
- 2003-12-19 US US10/502,621 patent/US7240308B2/en not_active Expired - Fee Related
- 2003-12-19 KR KR1020047012901A patent/KR20050083556A/ko not_active Application Discontinuation
- 2003-12-19 CN CNB2003801002555A patent/CN100401461C/zh not_active Expired - Fee Related
-
2007
- 2007-04-27 US US11/796,262 patent/US20070209027A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323709A (ja) * | 1999-03-09 | 2000-11-24 | Fujitsu Ltd | ホットキャリア劣化シミュレーション方法、半導体装置の製造方法、およびコンピュータ可読記録媒体 |
US20020022949A1 (en) * | 2000-03-17 | 2002-02-21 | Hirokazu Yonezawa | Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method |
JP2001308317A (ja) * | 2000-04-18 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
JP2001352059A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | Pmosトランジスタの特性劣化シミュレーション方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050138581A1 (en) | 2005-06-23 |
WO2004057652A1 (ja) | 2004-07-08 |
US20070209027A1 (en) | 2007-09-06 |
CN1692471A (zh) | 2005-11-02 |
JP4214775B2 (ja) | 2009-01-28 |
US7240308B2 (en) | 2007-07-03 |
TWI236040B (en) | 2005-07-11 |
JP2004200461A (ja) | 2004-07-15 |
TW200416799A (en) | 2004-09-01 |
KR20050083556A (ko) | 2005-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100401461C (zh) | 半导体电路器件模拟方法和半导体电路器件模拟器 | |
JP2004200461A5 (zh) | ||
US5825673A (en) | Device, method, and software products for extracting circuit-simulation parameters | |
US20060107241A1 (en) | Evaluation device and circuit design method used for the same | |
KR0146641B1 (ko) | Mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법 | |
US8380478B2 (en) | Statistical evaluation of circuit robustness separating local and global variation | |
US20070261011A1 (en) | Modeling small mosfets using ensemble devices | |
Liu et al. | Statistical test development for analog circuits under high process variations | |
US7013440B2 (en) | Apparatus and methods for interconnect characterization in electronic circuitry | |
Singhal et al. | Statistical device models from worst case files and electrical test data | |
US8285524B2 (en) | Simulation method for transistor unsuitable for existing model | |
US9268743B2 (en) | Method for determining a mathematical model of the electric behavior of a PN junction diode, and corresponding device | |
US7065720B2 (en) | Apparatus and methods for current-based models for characterization of electronic circuitry | |
US8271254B2 (en) | Simulation model of BT instability of transistor | |
Mutnury et al. | Macro-modeling of non-linear I/O drivers using spline functions and finite time difference approximation | |
Gomez et al. | Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing | |
US20060190859A1 (en) | Negative bias temperature instability modeling | |
CN104657558B (zh) | 提取lod效应模型的方法 | |
Liu et al. | Fast hierarchical process variability analysis and parametric test development for analog/RF circuits | |
Mukherjee et al. | Rapid yield estimation as a computer aid for analog circuit design | |
Bagheriye et al. | Life-time prognostics of dependable VLSI-SoCs using machine-learning | |
Beznia et al. | Accurate estimation of analog test metrics with extreme circuits | |
US7246051B2 (en) | Method for extrapolating model parameters of spice | |
US7496491B2 (en) | Delay calculation method capable of calculating delay time with small margin of error | |
JP2006118880A (ja) | 半導体集積回路の検査方法及び検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080709 Termination date: 20100119 |