CN100388413C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100388413C
CN100388413C CNB2004100851541A CN200410085154A CN100388413C CN 100388413 C CN100388413 C CN 100388413C CN B2004100851541 A CNB2004100851541 A CN B2004100851541A CN 200410085154 A CN200410085154 A CN 200410085154A CN 100388413 C CN100388413 C CN 100388413C
Authority
CN
China
Prior art keywords
semiconductor device
wafer
monitoring
mentioned
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100851541A
Other languages
English (en)
Other versions
CN1595609A (zh
Inventor
石井和敏
小山内润
北岛裕一郎
南志昌
上村启介
和气美和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1595609A publication Critical patent/CN1595609A/zh
Application granted granted Critical
Publication of CN100388413C publication Critical patent/CN100388413C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。

Description

半导体器件的制造方法
技术领域
本发明是半导体器件的制造方法。特别涉及包含在半导体器件的制造工序过程中的监测方法和对后续监测信息的制造工序的反映方法的半导体器件的制造方法。
背景技术
在物品制作中，制造分散性是损害了产品的特性(包含功能、性能及形状)的均匀性的性能，是扩大产品规格、维持制造成品率(品质降低)，还是维持产品规格、降低制造成品率(成本上升)，对于制造业者来说，是一种重大的决断。其中，对于作为代表性的批量生产产品的半导体器件的制造方法，融合了成本优先的制造方法和品质优先的制造方法的经过了改进的制造方法已试行了若干种。在说明上述改进了的制造方法之前，首先说明半导体器件的一般的制造方法。
半导体器件系形成了多个晶体管或二极管等的电子元件以及电连接这些电子元件的布线的半导体芯片(例如，厚0.5mm、纵10mm、横8mm)被密封进与其使用形态对应的封装中，并被组装进计算机等电子装置中加以利用。半导体器件的制造工序如图2所示的微制造工序流程那样，由将形成多个半导体芯片的数十片晶片集中起来一起(成批)制造的制造前工序X和将在晶片上所形成的半导体芯片切割成一个一个、安装进封装中、进行产品检查的制造后工序Y构成。像FPLD(数字IC)及熔断丝存储器等那样，虽然也有在制造后工序Y结束后由用户决定功能的例外的半导体器件，但半导体器件的电学特性在晶片上形成了半导体芯片的时刻，换言之在制造前工序X结束时刻就大体上被决定。以下，假定不考虑起因于制造后工序Y的特性变动。从而，在本说明书中，关于半导体器件的制造工序，仅说明制造前工序X，而制造后工序Y的说明则请见非专利文献1。
在这里，应用图3的一般的制造工序流程来说明半导体器件的制造前工序X(例如，参照非专利文献1)。该半导体器件也被称为CMOS半导体器件。
1.场氧化膜形成
在半导体衬底，例如P型半导体衬底表面附近用热氧化等有选择地在局部形成膜厚不同的绝缘膜(图3，工序J)。
2.N阱形成
用离子注入法对半导体衬底表面有选择地注入供N阱形成用的Phos(磷)等，形成N阱(图3，工序K)。
3.LOCOS(LOCal Oxidation of Silicon：硅的局部氧化)隔离
用离子注入法在P型半导体衬底表面附近有选择地将P型沟道中止区形成用的BF2等注入到半导体衬底表面后，用LOCOS法等有选择地形成元件隔离用绝缘膜和沟道中止区(图3，工序L)。
4.沟道掺杂
用离子注入法在形成未来MOS晶体管的元件形成用有源区对半导体衬底表面有选择地注入阈值电压控制用的Phos等，形成杂质注入区(图3，工序M)。
5.栅氧化
除去元件形成用有源区的半导体衬底表面附近的氧化膜，用热氧化等形成栅氧化膜(图3，工序N)。
6.多晶硅栅
在栅氧化膜上用CVD技术、光刻技术、刻蚀技术有选择地形成多晶硅栅(图3，工序O)。
7.源/漏形成
在P型半导体衬底表面用CVD法或热氧化法形成氧化膜后，在元件形成用有源区的所期望区域以对多晶硅栅和氧化膜自对准的方式用离子注入法将源/漏(SD)形成用的杂质原子注入到半导体衬底表面，形成N型源区和N型漏区、P型源区和P型漏区(图3，工序P)。
8.层间绝缘膜形成
在P型半导体衬底表面用CVD法等淀积氧化膜，形成层间绝缘膜(图3，工序Q)。
9.接触孔形成
在层间绝缘膜163的所期望的区域用光刻技术、刻蚀技术有选择地形成接触孔(图3，工序R)。
10.金属布线形成
在层间绝缘膜上用溅射技术、光刻技术、刻蚀技术等有选择地形成金属布线(图3，工序S)。
11.保护膜
在金属布线上淀积保护膜270，在所期望的区域(外部连接端子区等的金属布线)有选择地开窗(图3，工序T)。
12.晶片检查
通过晶片探针使半导体芯片与IC测试器进行电连接，检查半导体器件的电学特性等(图3，工序U)。
如上所述，半导体器件经过了很长的制造工序才被制造出来。如仔细地看该制造工序，则是远远超过100个步骤的复杂的制造工序。
半导体器件的电学特性由上述半导体芯片中所包含的电路元件的特性决定。半导体器件的代表性的电路元件即MOS晶体管的非饱和时的电学特性如习见的那样用式1来近似。
Id＝μC(W/L)(Vg-Vt)Vd 式1
式中：
Id：晶体管的漏电流
μ：晶体管的载流子迁移率
C：晶体管的每单位面积栅电容
W：晶体管的栅长度
L：晶体管的栅宽度
Vg：晶体管的栅·源间电压
Vd：晶体管的漏·源间电压
Vt：晶体管的阈值电压
从式1可知，晶体管的电流特性用多个特性参数决定。进而，阈值电压Vt用式2决定。
Vt＝VF+2ФF+(QA+QB)/C 式2
式中：
VF：平带电压
ФF：杂质引起的费米能级的位移
QA：氧化膜与硅表面的每单位面积界面电荷
QB：耗尽层的每单位面积电荷
C：晶体管的每单位面积栅电容
用上述超过100个步骤的制造工序制造的晶体管的电学特性因长的制造工序的影响而往往有大的分散性。在使半导体器件商品化的情况下，在考虑了这种分散性后兼顾品质和成本来决定产品规格，进行电路设计，使得半导体器件的电学特性满足产品规格。但是，在市场的强烈要求下，往往不得不牺牲成本而使精度的良好性那样的高品质优先。对电学特性分散性敏感的特性参数，例如阈值电压Vt，在批间，当然在晶片间或批内，甚至在半导体芯片内也往往产生大的分散性。迄今希望实现吸收像阈值电压Vt那样的对半导体器件的电学特性分散性的贡献率大的参数的分散性以使之减少的制造方法
迄今一直在提出解决上述课题的减少阈值电压Vt的分散性的半导体器件制造方法。该制造方法是在例如图2的一般性的制造工序流程中增加使图14的分散性减少的工序的制造方法。上述减少分散性的工序是包含下述工序的制造方法：测定观测在制造工序过程中产品的完成情况的完成情况观测工序F；利用该观测信息，设定在半导体器件的后续制造工序中所包含的分散性减少工序H的制造条件的条件设定工序G；以及在所设定的制造条件下，吸收电学特性分散性以制造半导体器件的分散性减少工序H。上述3道工序可看作扩展了上述的晶片检查(图3，工序U)的工序。
解决上述课题的第1现有技术是测定(或者模拟)在现行制造条件下制造过程中的半导体芯片内所包含的电子元件的阈值电压Vt，从半导体器件的现行制造条件及其测定结果，调节决定下一批制造的下一次制造条件，减少半导体器件的阈值电压Vt的分散性，减少电学特性分散性的反馈式制造方法(例如，参照专利文献1)。解决上述课题的第2现有技术是调节在制造过程中的半导体芯片内所包含的无源元件的值(例如电阻值)，在每个芯片内吸收阈值电压Vt等的分散性，减少半导体器件的电学特性分散性的微调式制造方法(例如，参照专利文献2)。以下简单地说明这些现有技术，但详细的说明则请见专利文献。
使制造分散性减少的现有的半导体器件制造方法即反馈式制造方法是在新制造半导体器件的情况下从制造工序的现行制造条件设定下一次制造条件的方法。即，这是测定在上述现行制造条件下所制造的半导体产品的阈值电压Vt，测定或者评价现在制造中的半导体器件的完成情况(图15，工序F)，然后遵照预先准备好的判定基准，重新评价并决定下一次制造条件(图15，工序G)，在上述下一次制造条件下制造下一次的半导体器件(图15，工序H)的减少半导体器件的电学特性分散性的制造方法。按照该反馈式制造方法，利用现在的分散性信息，调整下一次的制造条件，减少半导体器件的电学特性分散性。在图15中示出了具体的下一次制造条件的决定方法。
使制造分散性减少的现有的另外的半导体器件制造方法即微调式制造方法利用如图18所示那样的微调电路。在图18的微调电路中，在外部输入端子300与外部输入端子301之间，在电学上串联连接电阻220与电阻221，而熔断丝230、231分别与电阻220、221并联连接，进而，晶体管210的栅电极与电阻220和电阻221的连接点连接。晶体管210的漏区经内部电路240与外部输入输出端子303连接，源区经内部电路241与外部输入输出端子304连接。本半导体器件的微调电路的熔断丝230、231例如用多晶硅形成，但也可以是铝等金属薄膜。在这里，电阻220、221对、熔断丝230、231对可根据需要设置多个。
微调式制造方法是测定观测在制造工序中半导体器件的完成情况(图16，工序F)，逐个决定微调电路的熔断丝切断部位，以便吸收各个半导体芯片的电学特性分散性(图16，工序G)，微调各个半导体器件(图16，工序H)的减少半导体器件的电学特性分散性的制造方法。
[专利文献1]特开2002-83958号公报(第8页，图1)
[专利文献2]特开平07-086521号公报(第5页，图1)
[非专利文献1]初始的半导体工艺(大39页，图2.12)
发明内容
但是，在该现有的制造方法中，有以下那样的课题。
在图15的现有技术即反馈式制造方法中，由于一开始采用类推、引用等方法从现行制造工序(现有技术)设定新的制造工序的初始条件，接着在上述初始制造条件下进行全部工序的试作或模拟，接着测定或观测其完成情况，接着遵照预先准备好的判定基准，重新评价初始制造条件，决定下一次制造条件，所以无法将测定完成情况的工序F和决定制造条件的工序G应用于现在制造中的半导体器件。一直有这样的课题：将制造讫的半导体器件的晶片检查结果反馈到下一次的制造条件改进中，虽可实现制造工序的改进，但对于减少在制造工序中的半导体器件的直接的分散性却没有贡献。
在图16的现有技术即微调式制造方法中，通过测定在制造工序过程中的半导体器件本身，可将测定完成情况的工序F和决定制造条件的工序G应用于现在制造中的半导体器件。但是，在该方法中，由于在测定时(几乎在所有的场合都是接触型的测定)对半导体器件要造成品质损伤，并且要事先设置将测定结果反映到半导体器件内的微调电路，所以因该冗余电路招致半导体器件的芯片面积增加，从而造成批量生产效率降低，成本上升。
本发明的目的在于，在不增大半导体器件的芯片面积的情况下，提供使制造中的半导体器件的分散性减少的制造方法。
这是由制造形成作为产品的半导体器件的晶片(以后，称为主体晶片)的制造前工序X(以后，称为主体晶片制造工序)和制造形成监测元件200的晶片(以后，称为监测晶片)的监测晶片制造工序(图1，工序Z)构成的半导体制造方法，作为这样一种半导体制造方法，其中，主体晶片制造工序X和监测晶片制造工序Z共有将半导体器件的完成情况复制到监测元件200中的监测工序(图1，工序C)，主体晶片制造工序X在监测工序C后包含分散性减少工序(图1，工序H )，监测晶片制造工序Z在监测工序C后包含测定监测元件200的特性的完成情况观测工序(图1，工序F)和用后续的观测信息设定分散性减少工序H的制造条件的条件设定工序(图1，工序G)。在这里，将该半导体制造方法称为前馈式制造方法。
本发明的实施形态在后面将作详细说明，但如图1所示，由于在制造工序过程中，将半导体器件的分散性状态复制到监测元件200(图4)中(图1，工序C)，观测制造中的半导体器件的完成情况(图1，工序F)，从该观测信息推定半导体器件完成时的完成情况(图1，工序G1)，根据该推定信息，用模拟方式设定在后续的制造工序中所包含的分散性减少工序的制造条件(图1，工序G2)，在所设定的制造条件下减少电学特性分散性，制造在制造中的半导体器件(图1，工序H)，所以可大幅度减少制造中的半导体器件的电学特性分散性。即，按照本发明，没有对作为产品的半导体器件的品质损伤，也无需冗余电路，就能减少半导体器件的分散性。
此外，由于通过将放大复制了半导体器件的完成情况的监测元件200在经过与经过长工序的主体晶片不同的短工序的监测晶片上形成并加以利用，在短时间内进行廉价的监测成为可能，得到质和量均高的观测信息，所以能更准确地设定完成情况测定工序F的制造条件。因而，本发明的前馈式制造方法可使半导体器件的电学特性分散性更加减少，可实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。
附图说明
图1是本发明的前馈式制造方法的制造工序流程示意图。
图2是半导体器件的一般的微制造工序流程。
图3是半导体器件制造方法的前工序的一般的制造工序流程。
图4是在本发明实施例中所利用的监测元件200的示意图。
图5是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图6是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图7是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图8是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图9是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图10是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图11是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图12是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图13是在本发明实施例中所利用的代表性的半导体器件制造方法的工序顺序剖面图。
图14是在现有的半导体器件制造方法中吸收电学特性分散性的制造工序流程的示意图。
图15是在现有技术1的半导体器件制造方法中吸收电学特性分散性的制造工序流程。
图16是在现有技术2的半导体器件制造方法中吸收电学特性分散性的制造工序流程。
图17是在现有技术1的反馈式制造方法中所利用的制造条件决定流程图。
图18是在现有技术2的微调式制造方法中所利用的微调电路的示意电路图。
图19是在本发明实施例中所利用的代表性的DDD工序的工序顺序剖面图。
图20是在本发明实施例的杂质注入量决定中所利用的技术曲线图。
图21是本发明实施例的杂质注入量决定的流程图。
图22是在本发明实施例中所推定的晶体管的阈值电压在主体晶片内分布的示意图。
图23是在本发明实施例中所利用的监测工序中表示P型半导体衬底(主体晶片)和监测元件(监测晶片)被设置于氧化炉管内的状态的示意图。
图24是在本发明实施例中所利用的监测工序中表示P型半导体衬底(主体晶片)和监测元件(监测晶片)被设置于氧化炉管内的状态的示意图。
图25是说明在栅氧化膜形成工序中减少本发明实施例的阱形成工序导致的阈值电压的分散性的方法的示意图。
图26是说明依据在栅氧化膜形成工序中减少本发明实施例的阱形成工序导致的阈值电压的分散性的的方法而得到的对氧化炉内的晶片设定方法的图。
具体实施方式
图1是本发明的半导体器件的制造方法的制造工序流程的示意图。本发明实施例的制造方法由制造形成作为产品的半导体器件的晶片的主体晶片制造工序X和制造形成监测元件200的晶片(以后，称为监测晶片)的监测晶片制造工序Z构成。主体晶片制造工序X和监测晶片制造工序Z仅共有监测工序C。监测工序C是将在主体晶片中所形成的半导体器件的完成情况复制到在监测晶片上所形成的监测元件200中的重要工序。
在主体晶片制造工序X中，基本上可利用制造工序流程(图3)。图1中所示的监测工序C根据需要从图3的制造工序流程中选定。该监测工序C也可进行多道工序选定。在这里，假定在一般的制造工序流程(图3)中将被指定为监测工序C的工序，例如栅氧化膜工序N以前的工序称为主体前处理工序B，将监测工序C以后的后续制造工序称为主体后处理工序D。在主体后处理工序D中，包含分散性减少工序H。分散性减少工序H与监测工序C相对应地，如果需要就被设定为多道工序。后续前处理工序D1和后续后处理工序D2根据需要在分散性减少工序H的前后从图3的制造工序流程中被选定。
现在用工序顺序剖面图(图5～13，图19)详细说明应用于本发明的实施例的半导体器件的制造前工序X。本发明的实施例并不限定于上述的工序顺序剖面图，可应用于一般的半导体器件的制造前工序。不用说，并不限定于MOS半导体器件，也可应用于双极半导体器件及化合物半导体等的制造方法。
1.场氧化膜
在半导体衬底，例如P型半导体衬底102的表面附近用热氧化等有选择地在局部形成膜厚不同的绝缘膜，得到300nm～1000nm左右的氧化膜103和50nm～100nm左右的氧化膜104。在这里，虽然可用P型的半导体衬底，但也可用N型的半导体衬底(图5)。
2.N阱
N阱111用离子注入法对主体晶片表面注入杂质，例如磷，其杂质量为3.0×1012/cm2左右，形成阱杂质注入区而成。这被称为阱杂质注入工序。接着，用离子注入法掺进主体晶片内的杂质原来是电学上未激活的，通过热处理而被激活，并且可使注入时的损伤得到恢复。进而，为了在N阱111内制作PMOS晶体管，必须形成具有某种程度深度的N阱111，一般来说，在微细化了的晶体管中，对于1～3μm、高耐压的晶体管，阱深为3～8μm左右。在该热处理中，为了得到所需要的杂质分布，例如要用电炉在1100～1200℃在数小时～十几小时的条件下进行热扩散。这被称为阱热扩散工序(图6)。阱热扩散工序系将多片(150片左右)大直径晶片同时在高温下进行长时间处理。在这里虽然采用了N阱111，但也可采用P阱或两种阱。
3.LOCOS
用离子注入法在P型半导体衬底102表面附近有选择地将P型沟道中止区142形成用的B、BF2等注入到半导体衬底表面后，用LOCOS法等有选择地形成元件隔离用绝缘膜130、P型沟道中止区142(图7)。在这里，在采用LOCOS法形成元件隔离用氧化膜的情况下，热氧化工序系将多片(150片左右)大直径晶片同时以高氧化速率在高温下进行长时间处理。
4.沟道掺杂
用离子注入法在形成未来MOS晶体管的元件形成用有源区132对半导体衬底表面有选择地注入阈值电压控制用的Phos、As、B、BF2等，形成杂质注入区201。形成杂质注入区201的区域往往根据MOS晶体管的导电类型、阈值电压等的需要分别形成为多个区域，还往往按照半导体器件的规格，离子注入量等的容许范围显著地收窄(图8)。本沟道掺杂工序M即使在下一栅氧化膜工序N后进行，也能得到同样的半导体器件。
5.栅氧化
除去元件形成用有源区132的半导体衬底表面附近的氧化膜，用热氧化等形成栅氧化膜161(图9)。在这里，栅氧化膜161的膜厚虽然因半导体器件的规格不同而有各种各样，但却是决定MOS晶体管的阈值电压的重要的工艺参数。此外，在其后(栅氧化膜161形成后)，在图8中说明过的形成未来MOS晶体管的元件形成用有源区132上，也往往用离子注入法有选择地将阈值电压控制用的Phos、B、BF2等注入到半导体衬底表面，形成杂质注入区201。
6.多晶硅
在栅氧化膜161上用CVD技术、光刻技术、刻蚀技术有选择地形成多晶硅栅170(图10)。在这里，多晶硅栅170的加工宽度虽然因半导体器件的规格不同而有各种各样，但却是决定MOS晶体管的驱动能力的重要的工艺参数。另外，在这里，虽然未图示，但其后在形成氧化膜后，往往形成电阻用的第2层的多晶硅层。
7.源/漏形成
在P型半导体衬底102表面用CVD法或热氧化法形成氧化膜164后，在元件形成用有源区132的所期望区域以对多晶硅栅170和氧化膜164自对准的方式用离子注入法将源/漏形成用的Phos、As、B、BF2等注入到半导体衬底表面，形成N型源区181、N型漏区191、P型源区182、P型漏区192(图11)。在这里，各自的源、漏往往采用称之为LDD(轻掺杂漏)的具有低浓度的杂质区的结构及称之为DDD(双扩散漏)的在900℃～1100℃左右在氮或稀释氧气氛中通过扩散而形成的具有低浓度的杂质区的结构。对此，在本源/漏形成工序P中在形成源/漏前，往往采用通过在900℃～1100℃左右、氮或稀释氧气氛中将离子注入后的杂质进行热扩散而形成的具有低浓度杂质区134的结构(图19)。该工序以后被称为DDD工序。
8.层间绝缘膜
在P型半导体衬底102表面用CVD法等淀积氧化膜，在800～900℃左右的稀释氧气氛中进行退火，形成层间绝缘膜163(图12)。
9.接触孔、金属布线、保护膜
在层间绝缘膜163的所期望的区域用光刻技术、刻蚀技术有选择地形成接触孔250，用湿法刻蚀或回流法等使接触孔的形状平滑地成形。用溅射技术、光刻技术、刻蚀技术等有选择地形成金属布线260，用CVD法等淀积保护膜270，对所期望的区域(外部连接端子区等)有选择地开窗。在这里，记述了形成单层的金属布线260的情况，但该金属布线也往往经层间绝缘膜，形成多个层叠结构。另外，金属布线还往往具有以阻挡层金属为下层，以抗反射膜为上层的结构。此外，还往往包含工艺损伤恢复用的在350℃～450℃、氢气氛中的退火工序(图13)。
(实施例1)
作为本发明的特征的监测晶片制造工序Z由对监测晶片进行前处理(图1，工序A)，借助于与主体晶片同时处理，复制主体晶片的特性(图1，工序C )，对监测元件200进行后处理(图1，工序E)，测定监测元件200的特性(图1，工序F)，决定分散性减少工序H的制造条件(图1，工序G)的工序构成。在这里，在将主体晶片的制造过程中的完成情况复制到监测晶片中的监测工序C中，将主体晶片和监测晶片在同一装置内同时进行处理。在本实施例中，在监测工序C中，作为复制半导体器件的制造过程中的完成情况的监测元件200，利用图4所示的MOS二极管。以下，以监测晶片制造工序Z为中心，详细说明本发明前馈制造方法的实施例。
1.监测晶片前处理工序
假定监测晶片为与主体晶片的P型半导体衬底102同一浓度的P型半导体衬底102。监测晶片的监测工序C以前的制造工序最好是从主体晶片的监测工序C以前的制造工序简化了的制造工序。具体地说，在上述监测晶片中在与主体晶片的N阱工序K相同的条件下要进行N阱形成(低杂质浓度区形成)所需的N型杂质注入。本实施例的监测晶片前处理工序A与主体前处理工序B相比，省略了场氧化工序J，操作简便并缩短时间，这对成本方面也是有利的(图1，工序A)。
2.监测工序
该监测工序C是将主体晶片的制造完成情况复制到监测晶片中的重要工序。即，这是将对控制半导体器件制造完成时的完成情况的上述贡献大的参数作出预测的工序影响(监测状况)准确地复制到监测晶片中的工序。在本实施例中，作为监测工序C，定为在制造分散性大的N阱形成工序K中所包含的阱热扩散工序。由于阱热扩散工序系排列多片(150片左右)大直径晶片，同时在1000℃～1200℃左右的高温下进行长时间处理，所以在晶片间、晶片内，热经历产生差异，是使大的制造分散性发生的可能性高的工序。制造分散性以阱的扩散深度表现出来，产生了杂质浓度分布的分散性，在制造前工序X结束时，作为MOS晶体管的阈值电压Vt的分散性而明显化。将监测晶片与经过了主体前工序处理B的主体晶片同时进行处理。之所以称为同时处理，是因为它更准确地复制了上述工序影响的缘故，只要主体晶片与监测晶片的处理条件相同，主体晶片与监测晶片的同时处理就不是本发明的必要条件。这是一个复制精度的问题，为了更准确地复制上述工序影响，最好同时处理。同样地，对监测晶片来说，由分散性容许范围与栅氧化工序的分散性范围的相互关系决定了插入位置及插入片数(图1，工序C)。如图23所示，如果是卧式扩散炉，在炉体的中心附近和两端这3处插入监测元件500，即可预测在炉内的哪一位置处所处理的主体晶片400中发生异常。
一般来说，如考虑主体晶片不断被装入且流动，则最好预先准备在监测工序之前经过了处理的监测晶片。进而，最好预先准备使用了存储半导体器件和监测元件的编号等的计算机的系统，以便被理解为装入扩散炉的规定位置的主体半导体器件与监测元件的特性(后面将详述)相关。
3.监测晶片后处理工序
对监测晶片来说，如图4所示，在栅绝缘膜161上形成多晶硅栅170作为栅电极，以便进行其后的电学测定。进而，为了降低测定时测量仪的测定针与监测元件200的接触电阻，也可在多晶硅栅170上敷设金属布线260。
在监测晶片后处理工序(图1，工序E)中，在上述阱热扩散工序后，一般来说，也可采用熟知的方法加进除半导体器件的制造工序所需的N阱的热扩散工序以外的后述的主要高温热工序(例如DDD工序)，以便能将与主体晶片同时处理(图1，工序C)过的监测晶片的监测状态进行放大并以高灵敏度进行测定。这是因为可准确地观测主体晶片的工序影响的缘故。其后，为了形成相当于主体晶片的沟道掺杂工序M的例如低浓度杂质区134，向监测晶片表面以注入杂质量A注入磷，使注入浓度为9.0×1011/cm2。其后，在栅绝缘膜161上形成多晶硅栅170作为栅电极。进而，为了降低测定时测量仪的测定针与监测元件200的接触电阻，也可在多晶硅栅170上敷设金属布线260。在这里，虽然用多晶硅栅170形成栅电极，但金属布线260例如也往往可用铝硅形成(图1，工序E)。
设想主体的半导体器件的栅氧化膜工序N以后的上述主要高温热工序的经历为以下6类工序。
(1)多晶硅栅170(用CVD法等形成)，
(2)氧化膜164(用CVD法或热氧化法形成)，
(3)低浓度的杂质区(采用DDD结构时的在900℃～1100℃左右氮或稀释氧气氛中扩散)，
(4)层间绝缘膜163(用CVD法等淀积氧化膜，在800℃～900℃左右、稀释氧气氛中退火)，
(5)形状平滑的接触孔(用回流法成形时)，
(6)工艺损伤恢复(在350℃～450℃左右，在氢气氛中的退火工序)。
上述的所谓“使主体的半导体器件的栅氧化膜工序N以后的热经历类似”，是指在施加较高的温度的工序内，使也在最高温下进行长时间处理(3)的工序中的最高温度和处理时间的经历相同。特别是，也往往选择温度高的多道工序。这是因为杂质扩散主要受温度影响大的缘故。
4.完成情况测定工序
接着，观测监测元件200的工序影响(工序F)。在本实施例中，从监测晶片的监测元件200的CV特性去求杂质注入区201的杂质浓度分布的分散性，取得阈值电压Vt或平带电压Vf等的观测信息。这时，也可包含主体晶片内分布进行测定。这时，测定的项目除CV特性外，可以是位于监测元件200表面的氧化膜的膜厚，也可以是直接测定衬底表面浓度的方法(图1，工序F)。
5.特性推定工序
从由用CV法测得的监测晶片的电容值算出的阈值电压Vt可预测阈值电压Vt。这时也可包含主体晶片内分布进行预测。例如，在N阱111内所形成的PMOS晶体管的目标阈值电压Vt定为0.8V。从该监测晶片的CV测定的结果算出的PMOS晶体管的阈值电压Vt定为0.75V。这时，从上述观测信息可推定在各晶片中配置了多个的半导体器件的栅氧化膜厚度tox和杂质浓度分布，从预先得知的监测晶片的阈值电压Vt与在主体晶片上形成的晶体管的阈值电压Vt的相互关系(图20a)取得推定主体晶片的阈值电压Vt的推定信息(图1，工序G1)。
6.条件决定工序
在本实施例中，选定主体后处理工序D的沟道掺杂工序M作为分散性减少工序H。根据上述推定信息，用模拟方式决定沟道掺杂工序M的离子注入条件，以便能充分地减少上述阈值电压Vt的分散性。在本实施例1中，为了实现PMOS晶体管的阈值电压Vt为0.8V，要计算注入到P型半导体衬底102上的杂质注入区201中的杂质量，将比监测晶片高10％的浓度的杂质决定为注入到杂质注入区201中的杂质浓度(图20b)。这时，也可包含主体晶片内分布作出决定，详述得到更高精度的PMOS的阈值的情况。在热扩散工序时，还在P型半导体衬底102上测定最邻接的监测晶片的面内分布，这是预测P型半导体衬底102的面内分布的方法。通过增加监测晶片的插入片数，更高精度的阈值的预测成为可能。从预测得到的阈值，在半导体器件制造用晶片内的每个区域通过设定注入到P型半导体衬底102的杂质注入区201中的杂质的条件，可得到所期望的PMOS的阈值。
具体地说，在图中示出了半导体器件制造用晶片的每个区域的杂质量决定方法。为了得到监测晶片的面内分布，例如如图22所示，将监测晶片面内按虚线分割成各个区域。算出按虚线分割成的每个区域的从CV测定得到的电学特性的平均值，表示晶片面内的分布。从该监测晶片的面内分布，用图20(a)和20(b)预测半导体器件制造用晶片的面内分布，设定每个区域的杂质注入量。使该设定值在离子注入图上反映出来。
在这里，由于热处理造成的分布是主要原因，设想在晶片的外围部和中央部，阈值形成分布。这时的离子注入条件是使晶片旋转，在外围区域和中央区域微调注入时间，这种方法是有效的。通过设定离子注入装置的注入图，注入时间的调整成为可能。另外，通过微调离子束的聚焦，可设定外围和中央区域的大小。
例如，在P型半导体衬底102上，将N阱111内P型MOSFET的目标阈值定为0.8V。这时，从以9.0×1011/cm2的浓度注入了磷的监测晶片的电学特性算出的在P型半导体衬底102上N阱111内P型MOSFET的半导体器件制造用晶片的中心区域的阈值定为0.8V，外围区域的阈值定为0.78V。从该结果可知，由于注入到向外围区域的P型半导体衬底102上的沟道形成区150中的杂质量与监测晶片相比，仅外围区域注入高出百分之几浓度的杂质，所以设定向外围区域的离子注入时间较长。在半导体器件制造用晶片内的每个区域通过设定杂质量，可在晶片内也均匀地得到所期望的阈值。
根据上述推定信息及监测晶片的设置部位和片数，由图20(c)决对每1片晶片或每多片晶片决定沟道掺杂工序M的离子注入条件，例如杂质注入时间(图1，工序G2)。
7.分散性减少工序
在本实施例1中，将沟道掺杂工序M定为分散性减少工序H。经过了监测工序C的主体晶片在用条件决定工序G2决定的离子注入条件下，对每1片晶片或每多片晶片实施主体晶片的沟道掺杂处理。这时，如果也包含主体晶片内分布实施沟道掺杂处理，则更增高了主体晶片的阈值电压分散性减少效果，但这是在考虑了半导体器件的制造成本后决定的(图1，工序H)。另外，在实施例中，虽然将沟道掺杂工序M定为分散性减少工序H，但按照主体晶片制造工序，也可将栅氧化膜工序N或源/漏形成工序P定为分散性减少工序H。
8.后续后处理工序
经过了分散性减少工序H的主体晶片经包含晶片检查工序U的后续后处理工序，制造前工序X结束。
(实施例2)
在本实施例2中，将在源/漏形成工序P中所包含的DDD工序定为分散性减少工序H。监测晶片前处理工序和监测工序与实施例1相同。从监测元件200的测定，由预想的半导体器件的阈值电压Vt决定分散性减少工序H的制造条件。在形成源和漏的低浓度扩散区134的DDD工序中，由于处理温度为1000～1100℃左右，比阱热扩散工序的温度为低，所以处理温度分散性小，并且处理温度控制容易。因此，作为用于控制半导体器件的阈值电压的分散性减少工序H，选择了DDD工序，作为应调整的制造条件，选择了DDD工序的处理温度，这对于实现本发明是适当的。另外，在DDD工序中也可选择处理时间作为应调整的制造条件。在DDD工序中，不仅进行源和漏的低浓度区的扩散，而且也有使沟道区的浓度分布改变的效果，通过调整处理温度或处理时间，可得到沟道区的所期望的浓度分布。
在本实施例中，将DDD的扩散工序定为分散性减少工序H，但不言而喻，即使采用实施例1中所示的其它的主要高温热工序，也可得到同样的效果。
(实施例3)
在本实施例3中，将栅氧化膜形成工序N定为分散性减少工序H。利用栅氧化膜形成工序N中的栅氧化膜厚度tox的半导体器件的阈值电压Vt的调整方法的具体的实施例示于图25。在应用本发明的制造方法之前，必须掌握因所使用的氧化炉管内位置而导致的栅氧化膜厚度tox不同的趋势(图24)。使用图4所示那样的结构的监测元件200，从监测元件200的电学特性可知，通过算出栅氧化膜厚度tox，可得到更准确的氧化炉管内的栅氧化膜厚度tox的分布。另外，有必要调查与半导体器件的栅氧化膜的相关关系图。栅氧化膜厚度tox与阈值电压Vt的相关关系图虽然有可能从阈值电压Vt的理论公式算出，但为了更加提高精度，希望在实际上测定在使半导体器件的栅氧化膜厚度tox变化时的阈值电压Vt，推导出相互关系。如图25所示，阱扩散工序中的阈值电压Vt的分散性与来自监测元件200的预测值有关，假定如①、②、③中所示那样发生。将②的情况中的栅氧化膜厚度tox与阈值电压Vt的相关关系定为理想状态的特性，将得到其时所期望的阈值电压Vt的栅氧化膜厚度tox定为膜厚B。栅氧化膜形成工序的制造条件设定为图26的(b)区域的栅氧化膜厚度tox为膜厚B。如果用氧化炉内位置来表示，则如图26所示，为[1]、[5]的位置。由于所预测的阈值电压Vt在①的情况下比理想状态的②的阈值电压Vt为高，所以为了得到所期望的阈值电压Vt，有必要将栅氧化膜厚度tox形成得比膜厚B要薄。因而，如图25所示，设定为膜厚A。由于栅氧化膜厚度tox比膜厚B薄，所以栅氧化膜厚度tox为图26所示的(c)区域，氧化炉的炉内位置按[2]、[3]、[4]进行处理。由于所预测的阈值电压Vt在③的情况下比理想状态的②的阈值电压Vt为低，所以为了得到所期望的阈值电压Vt，有必要将栅氧化膜厚度tox形成得比膜厚B要厚。因而，如图25所示，设定为膜厚C。由于栅氧化膜厚度tox比膜厚B厚，所以栅氧化膜厚度tox为图26的(a)区域，氧化炉的炉内位置按[6]进行处理。
在本实施例中，示出了将炉内位置分割成6个区域的例子，但也可通过增加所分割的区域，提高本调整方法的精度。在本实施例中，虽然举卧式氧化炉为例，但在立式氧化炉等的形状不同的装置中，通过应用上述方法，也可使分散性减少。
由以上的说明可知，监测工序C虽然是将主体晶片的完成情况准确地复制到监测晶片中的工序，但晶片前处理工序A和监测晶片后处理工序E必须是形成监测元件200的工序，以便能将复制了的完成情况的分散性放大后观测。
在上述实施例中，在监测晶片中所用的衬底的浓度定为与主体晶片的衬底的浓度相同，但按照所观测的特性，降低衬底的浓度10％到50％左右的一方也具有提高监测灵敏度的特性。另外，按照特性，由于衬底浓度高的一方也具有能敏锐地被捕捉的特性，所以有必要与所注目的特性一致地选择可观测最良好的特性的衬底的浓度。
此外，在上述实施例中，将成为分散性的原因的工序作为在N阱工序K中所包含的阱热扩散工序加以说明，但用同样的思路，本发明可将成为半导体器件的电学特性分散性的原因的LOCOS工序L、多晶硅栅工序O、沟道掺杂工序M、包含上述DDD工序的源/漏形成工序P、各种刻蚀工序应用于监测工序C中。另外，分散性减少工序H在实施例1中也作为沟道掺杂工序M说明过，在实施例2中也作为DDD的扩散工序说明过，在实施例3中也作为栅氧化膜形成工序说明过，但也可将层间绝缘膜形成工序Q及保护膜形成工序T等作为分散性减少工序H。可考虑工艺的特性来选定监测工序C及分散性减少工序H。另外，还可将监测工序C及分散性减少工序H设定为多道，但也可考虑成本而设定之。
此外，如果定期地观察监测元件200的观测结果，则由于得知在N阱工序K中的重要的参数(炉内温度、炉内氧浓度、处理时间)是否不变，所以可进行在制造装置的管理及氧化·扩散处理工序中所用的处理流程的管理，如果看到制造参数发生变动，则可进行参数的调整。当然，在进行制造参数的调整时，如果看到监测元件200的观测结果的变动量，则判明应该调整哪个制造参数，或者判明参数的调整量。
另外，在制造工序中的损伤发生工序和损伤恢复工序中也可有效利用本发明。
工业上的可利用性
本发明由于以应用于一般的半导体器件的制造为目的，故可在广泛的范围内应用。例如，通过应用于同时包含要求高电压工作的MOS晶体管和要求低电压低电流工作的MOS晶体管的半导体器件，具体地说，控制锂离子电池的充放电的电源管理用半导体器件的制造，可充分地发挥实现高品质、低成本的半导体的本发明的效果，但不言而喻，并不限于此。

Claims (17)

1.一种半导体器件的制造方法，从包含制造形成半导体器件的主体晶片的多道工序的主体晶片制造工序中选定1道工序作为监测工序，从上述监测工序后续的主体后处理工序中选定1道工序作为分散性减少工序，制造形成监测元件的监测晶片的监测晶片制造工序具有：监测前处理工序、上述监测工序、监测后处理工序、测定监测元件的特性的完成情况观测工序、以及根据在上述完成情况观测工序中测定的工序影响来决定上述分散性减少工序的制造条件的条件设定工序，在用上述条件设定工序所决定的制造条件下，进行上述主体后处理工序，其特征在于：
上述监测工序是构成阱形成工序的阱热扩散工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：
在上述监测工序中，同时进行上述主体晶片和上述监测晶片的处理。
3.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
上述完成情况观测工序是监测元件的CV测定。
4.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
上述条件设定工序包括：预测在上述主体晶片中所形成的晶体管的阈值电压的特性推定工序、和决定主体后处理工序的制造条件的条件决定工序。
5.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
将对沟道区注入杂质的工序定为分散性减少工序。
6.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
将源/漏形成工序中所包含的杂质的扩散工序定为分散性减少工序。
7.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
将栅氧化膜形成工序定为分散性减少工序。
8.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
上述监测前处理工序具有：在上述监测晶片表面上形成第一导电类型或第二导电类型的低杂质浓度区的工序。
9.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
具有：形成调整上述监测晶片的衬底表面浓度的低浓度杂质区的上述监测后处理工序。
10.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
具有：从上述监测元件的观测结果预测在阱热扩散工序中与监测元件同时处理了的主体晶片中所包含的半导体元件的完成情况的完成情况推定工序。
11.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
在从上述监测元件的观测结果预测到在主体晶片中所包含的半导体器件的电学特性分散的情况下，变更上述主体后处理工序的制造条件。
12.如权利要求3所述的半导体器件的制造方法，其特征在于：
上述完成情况观测工序包含监测元件的CV测定，上述完成情况推定工序具有推定主体晶片的晶体管的阈值电压的工序。
13.如权利要求12所述的半导体器件的制造方法，其特征在于：
上述完成情况观测工序包含监测元件的CV测定，上述完成情况推定工序具有推定主体晶片的晶体管的阈值电压的在主体晶片的晶片内分布的工序。
14.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
具有：反映上述监测晶片的观测结果，决定作为上述分散性减少工序的沟道掺杂工序的杂质注入量的上述条件决定工序。
15.如权利要求14所述的半导体器件的制造方法，其特征在于：
具有：反映上述监测晶片的观测结果，包含主体晶片的晶片内分布地决定作为上述分散性减少工序的上述沟道掺杂工序的杂质注入量的上述条件决定工序。
16.如权利要求11所述的半导体器件的制造方法，其特征在于：
具有：在金属布线上不形成保护膜地使测量仪的测定针与上述金属布线直接接触来测定器件特性的工序。
17.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
应用上述监测元件的观测结果，进行上述阱热扩散工序的制造装置的管理。
CNB2004100851541A 2003-09-09 2004-09-09 半导体器件的制造方法 Expired - Fee Related CN100388413C (zh)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP316591/03 2003-09-09
JP316588/2003 2003-09-09
JP316588/03 2003-09-09
JP2003316589 2003-09-09
JP316591/2003 2003-09-09
JP2003316591 2003-09-09
JP316590/2003 2003-09-09
JP2003316590 2003-09-09
JP316589/03 2003-09-09
JP316590/03 2003-09-09
JP2003316588 2003-09-09
JP316589/2003 2003-09-09
JP259653/2004 2004-09-07
JP259653/04 2004-09-07
JP2004259653A JP4880888B2 (ja) 2003-09-09 2004-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1595609A CN1595609A (zh) 2005-03-16
CN100388413C true CN100388413C (zh) 2008-05-14

Family

ID=34557745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100851541A Expired - Fee Related CN100388413C (zh) 2003-09-09 2004-09-09 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US7192790B2 (zh)
JP (1) JP4880888B2 (zh)
CN (1) CN100388413C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407820B2 (en) * 2005-02-09 2008-08-05 Macronix International Co., Ltd. Method for monitoring oxide film deposition
US8315729B2 (en) * 2010-05-06 2012-11-20 International Business Machines Corporation Enhancing investigation of variability by inclusion of similar objects with known differences to the original ones
US8407632B2 (en) 2010-09-14 2013-03-26 International Business Machines Corporation Detecting dose and focus variations during photolithography
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
JP6784127B2 (ja) * 2016-10-04 2020-11-11 株式会社村田製作所 半導体デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753556A (en) * 1992-04-17 1998-05-19 Nippondenso Co., Ltd. Method of fabricating a MIS transistor
US5773315A (en) * 1996-10-28 1998-06-30 Advanced Micro Devices, Inc. Product wafer yield prediction method employing a unit cell approach
US6065869A (en) * 1999-03-02 2000-05-23 United Silicon Incorporated Method of in-line temperature monitoring
US6258613B1 (en) * 1998-11-26 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Control methods of semiconductor manufacturing process, semiconductor manufacturing equipment, and semiconductor manufacturing environment
JP2002083958A (ja) * 2000-09-08 2002-03-22 Sony Corp イオン注入条件の設定方法および半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200301A (ja) * 1984-03-26 1985-10-09 Hitachi Ltd 半導体製造プロセス制御システム
JPH09321286A (ja) * 1996-05-28 1997-12-12 Matsushita Electric Ind Co Ltd 半導体装置のしきい値電圧の制御方法，半導体装置及びその製造方法
JPH1084025A (ja) * 1996-09-06 1998-03-31 Toshiba Corp トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法
JPH10163080A (ja) * 1996-11-27 1998-06-19 Matsushita Electron Corp 半導体製造システム
JP3381693B2 (ja) * 1999-12-17 2003-03-04 日本電気株式会社 半導体装置の製造方法
US6640151B1 (en) * 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
JP2001196580A (ja) * 2000-01-12 2001-07-19 Kmt Semiconductor Ltd 電界効果トランジスタの製造方法
JP4024981B2 (ja) * 2000-02-23 2007-12-19 株式会社ルネサステクノロジ 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
JP2001308317A (ja) * 2000-04-18 2001-11-02 Nec Corp 半導体装置の製造方法
JP2001332723A (ja) * 2000-05-19 2001-11-30 Nec Corp 半導体装置の製造方法
JP2002016117A (ja) * 2000-06-26 2002-01-18 Hitachi Ltd 半導体ウェハの処理温度測定方法及び温度測定手段を備える半導体ウェハ
EP1319244A1 (en) * 2000-09-20 2003-06-18 Kla-Tencor Inc. Methods and systems for semiconductor fabrication processes
US6304999B1 (en) * 2000-10-23 2001-10-16 Advanced Micro Devices, Inc. Method and apparatus for embedded process control framework in tool systems
JP2002190509A (ja) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp 検査解析方法及び半導体装置
US6482660B2 (en) * 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
JP2003022945A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp 工程管理装置、工程管理方法および工程を管理するためのプログラム
US6618120B2 (en) * 2001-10-11 2003-09-09 Nikon Corporation Devices and methods for compensating for tilting of a leveling table in a microlithography apparatus
US6756243B2 (en) * 2001-10-30 2004-06-29 Advanced Micro Devices, Inc. Method and apparatus for cascade control using integrated metrology
JP4018438B2 (ja) * 2002-04-30 2007-12-05 キヤノン株式会社 半導体露光装置を管理する管理システム
US6797577B2 (en) * 2002-09-13 2004-09-28 Texas Instruments Incorporated One mask PNP (or NPN) transistor allowing high performance
US7254453B2 (en) * 2002-11-21 2007-08-07 Advanced Micro Devices, Inc. Secondary process controller for supplementing a primary process controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753556A (en) * 1992-04-17 1998-05-19 Nippondenso Co., Ltd. Method of fabricating a MIS transistor
US5773315A (en) * 1996-10-28 1998-06-30 Advanced Micro Devices, Inc. Product wafer yield prediction method employing a unit cell approach
US6258613B1 (en) * 1998-11-26 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Control methods of semiconductor manufacturing process, semiconductor manufacturing equipment, and semiconductor manufacturing environment
US6065869A (en) * 1999-03-02 2000-05-23 United Silicon Incorporated Method of in-line temperature monitoring
JP2002083958A (ja) * 2000-09-08 2002-03-22 Sony Corp イオン注入条件の設定方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20050124081A1 (en) 2005-06-09
JP2005109454A (ja) 2005-04-21
US7192790B2 (en) 2007-03-20
CN1595609A (zh) 2005-03-16
JP4880888B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
CN100394537C (zh) 半导体器件的制造方法
US7820517B2 (en) Control of hot carrier injection in a metal-oxide semiconductor device
US6274439B1 (en) Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings
Lou et al. A novel single-device DC method for extraction of the effective mobility and source-drain resistances of fresh and hot-carrier degraded drain-engineered MOSFET's
CN100388413C (zh) 半导体器件的制造方法
US8163572B2 (en) Method for evaluating impurity distribution under gate electrode without damaging silicon substrate
CN101783299B (zh) Mos晶体管的形成方法及其阈值电压调节方法
CN100431095C (zh) 半导体器件的制造方法
US20090098670A1 (en) Semiconductor device for monitoring current characteristic and monitoring method for current characteristic of semiconductor device
CN100431094C (zh) 半导体器件的制造方法
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
CN100399498C (zh) 半导体器件的制造方法
US5841294A (en) Method for measuring leakage current in junction region of semiconductor device
JPH0571190B2 (zh)
JP2001176986A (ja) 半導体装置の製造方法
US11588042B2 (en) Semiconductor device
US8809077B2 (en) Method of manufacturing semiconductor device
CN117153885A (zh) 分离栅沟槽mosfet器件及制备方法
KR20000066156A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160311

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20200909

CF01 Termination of patent right due to non-payment of annual fee