CN100378945C - 三维集成电路装置以及集成电路基板的对准方法 - Google Patents

三维集成电路装置以及集成电路基板的对准方法 Download PDF

Info

Publication number
CN100378945C
CN100378945C CNB2006100016132A CN200610001613A CN100378945C CN 100378945 C CN100378945 C CN 100378945C CN B2006100016132 A CNB2006100016132 A CN B2006100016132A CN 200610001613 A CN200610001613 A CN 200610001613A CN 100378945 C CN100378945 C CN 100378945C
Authority
CN
China
Prior art keywords
substrate
alignment mark
alignment
back side
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100016132A
Other languages
English (en)
Other versions
CN1893012A (zh
Inventor
陈学忠
罗吉进
范淑贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1893012A publication Critical patent/CN1893012A/zh
Application granted granted Critical
Publication of CN100378945C publication Critical patent/CN100378945C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

一种三维集成电路装置以及集成电路基板的对准方法，该集成电路基板的对准方法，包括：提供一第一基板，上述第一基板具有一第一正面、一第一背面以及一第一对准标记，第一正面具有多个第一集成电路结构，第一对准标记形成于第一正面或第一背面。提供一第二基板，上述第二基板具有一第二正面、一第二背面以及一第二对准标记，第二正面具有多个第二集成电路结构，第二对准标记形成于第二正面或者第二背面。提供一第一光学感测器以及一第二光学感测器，分别感测第一、第二对准标记进而对准第一、第二基板，其中第一、第二对准标记是面朝相反方向，并分别正对于第一、第二光学感测器。本发明具有较佳的准确度，且可减少不必要的制程步骤。

Description

三维集成电路装置以及集成电路基板的对准方法
技术领域
本发明有关于一种集成电路基板对准方法，特别是有关于一种通过在半导体基板上形成对准结构(alignment structures)，用以制造三维集成电路装置的对准方法。
背景技术
一般而言，现有集成电路基板的定位方式通常是透过在基板的正面形成若干个对准标记。举例而言，如图1A所示的半导体晶圆W主要是包括一硅基板S以及一电路层C，其中电路层C设置于半导体晶圆W的正面WF，并且在电路层C内部形成有多个集成电路结构，此外硅基板S则是位于半导体晶圆W的背面WB。于图1A中，多个对准标记M是形成于前述半导体晶圆W的正面WF，借以作为定位与对准之用。
然而，针对一些特定的集成电路制程，例如在金属化(matellization)或金属镶嵌(damascene)制程中，由晶圆正面WF来侦测前述对准标记M往往会遭遇到困难，因为在电路层C中具有不透光的金属材质，并且将妨碍一般光学感测器的运作。在这种情况下，一般是必须施加额外的制程来去除部分不透光的金属材质，如此一来才能增加光线的穿透率，进而提高对准标记M的能见度，但是如此做法则势必会增加制造成本。
为了解决上述困难，从晶圆背面WB有效地辨识对准标记M是可行的方案之一，现有的解决之道是采用如图1A中所示的红外线感测器D，透过红外线感测器D能够由晶圆背面WB撷取每一个对准标记M的影像，进而可对半导体晶圆W实施定位与对准的动作。然而，在较先进的半导体制程当中，制程精度往往必须小于0.1um，甚至必须到达90nm或更小的精度水准；有鉴于红外线的波长一般是大于0.75um，因此采用红外线感测器D虽可克服前述的问题点，却难以达到理想的精度。
接着请参阅如图1B所示的三维集成电路装置，例如具有微机电(MEMs)或绝缘层上覆硅(SOI)的集成电路装置，其主要是由一第一基板W1以及一第二基板W2面对面地结合所组成，其中在第一、第二正面WF1、WF2分别形成有多个集成电路结构。特别地是，上述第一、第二基板W1、W2可分别通过设置于第一正面WF1以及第二正面WF2上的对准标记M相互地对准。
如前所述，由于在电路层内部不透光的金属材质会妨碍光线的行进，且不利于一般光学感测器的使用，因此从第一基板W1的第一背面WB1以及第二基板的第二背面WB2来感测对准标记M确实具有其困难度，此外即使采用红外线感测器亦具有精度不佳的缺点。有鉴于此，如何能在三维集成电路制程当中，针对基板的对准方法寻求较佳的解决之道始成为一重要的课题。
发明内容
有鉴于现有方式的缺点，本发明提供一种集成电路基板的对准方法，包括：提供一第一基板，上述第一基板具有一第一正面、一第一背面以及一第一对准标记，第一正面具有多个第一集成电路结构，第一对准标记形成于第一正面或第一背面。提供一第二基板，上述第二基板具有一第二正面、一第二背面以及一第二对准标记，第二正面具有多个第二集成电路结构，第二对准标记形成于第二正面或者第二背面。提供一第一光学感测器以及一第二光学感测器，分别感测第一、第二对准标记进而对准第一、第二基板，其中第一、第二对准标记是面朝相反方向，并分别正对于第一、第二光学感测器。
本发明所述集成电路基板的对准方法，前述第一对准标记形成于第一背面，第二对准标记形成于第二背面，且第一正面是朝向第二正面。
本发明所述集成电路基板的对准方法，前述第一对准标记形成于第一背面，第二对准标记形成于第二正面，且第一正面是朝向第二背面。
本发明所述集成电路基板的对准方法，前述第一对准标记形成于第一正面，第二对准标记形成于第二正面，且第一背面是朝向第二背面。
本发明所述集成电路基板的对准方法，前述对准方法还包括：形成一内侧对准标记于第二基板，其中上述内侧对准标记是朝向第一基板。形成一穿孔于第一基板，其中上述穿孔是正对于内侧对准标记。利用第一光学感测器经由前述穿孔直接感测前述内侧对准标记。
本发明所述集成电路基板的对准方法，前述对准方法还包括：在第一基板外围形成一第一对准缺口。在第二基板外围形成一第二对准缺口。利用第一、第二光学感测器感测第一、第二对准缺口，借以对准第一、第二基板。
本发明所述集成电路基板的对准方法，前述第一、第二光学感测器是分别用以接收第一、第二对准标记所反射的可见光。
本发明所述集成电路基板的对准方法，前述对准方法还包括：在第一、第二基板之间设置一间隔基板。
本发明还提供一种具有对准结构的三维集成电路装置，包括一第一基板以及一第二基板。上述第一基板具有一第一正面、一第一背面以及一第一对准标记，其中第一正面具有多个第一集成电路结构，且第一对准标记是形成于第一正面或者第一背面。上述第二基板具有一第二正面、一第二背面以及一第二对准标记，其中第二正面具有多个第二集成电路结构，且第二对准标记是形成于第二正面或者第二背面；其中，前述第一、第二对准标记是面朝向三维集成电路装置的外侧。
本发明所述三维集成电路装置，前述第一对准标记形成于第一背面，第二对准标记形成于第二背面，并且第一正面是朝向第二正面。
本发明所述三维集成电路装置，前述第一对准标记形成于第一背面，第二对准标记形成于第二正面，并且第一正面是朝向第二背面。
本发明所述三维集成电路装置，前述第一对准标记形成于第一正面，第二对准标记形成于第二正面，并且第一背面是朝向第二背面。
本发明所述三维集成电路装置，前述第二基板还具有一内侧对准标记，上述内侧对准标记是朝向第一基板，且第一基板还具有一穿孔，上述穿孔是正对于内侧对准标记，以利于实施光学感测。
本发明所述三维集成电路装置，前述穿孔是为一激光穿孔。
本发明所述三维集成电路装置，前述第一基板还包括一第一对准缺口，第二基板还包括一第二对准缺口，上述第一、第二对准缺口分别位于第一、第二基板外围，且第二对准缺口是对应于第一对准缺口，借以对准第一、第二基板。
本发明所述三维集成电路装置，前述三维集成电路装置还包括一第三基板，上述第三基板是连接第一、第二基板。
本发明所述三维集成电路装置，前述三维集成电路装置还包括一间隔基板，设置于第一、第二基板之间。
本发明所述三维集成电路装置，前述第一基板具有多个第一对准标记，且第二基板具有多个第二对准标记，上述第二对准标记是对应于第一对准标记。
本发明所述三维集成电路装置，前述第一基板是为一半导体基板。
本发明所述三维集成电路装置以及集成电路基板的对准方法，相较于传统的基板对准方式不仅具有较佳的准确度，并且可减少不必要的制程步骤。此外，本发明是特别适用于两个或两个以上基板在结合时的对准，并可用以制作三维集成电路装置。
附图说明
图1A是表示现有具有对准标记的半导体晶圆；
图1B是表示现有三维集成电路装置中第一、第二基板相互连结的示意图；
图2A是表示本发明中三维集成电路装置与光学感测系统的示意图；
图2B是表示在第一、第二基板之间设置一间隔基板的示意图；
图3是表示在第一、第二基板外围设置对准缺口的示意图；
图4是表示在第一基板设置穿孔，并在第二基板设置内侧对准标记的示意图；
图5是表示第一、第二基板以背对背的方式相互连接的示意图；
图6是表示第一基板的第一正面与第二基板的第二背面相互连接的示意图。
具体实施方式
为使本发明的上述及其他目的、特征和优点能更明显易懂，下文特举具体的较佳实施例，并配合所附图式做详细说明。
首先请参阅图2A，该图是表示本发明中三维集成电路装置与光学感测系统的示意图。如图所示，上述三维集成电路装置T主要是由一第一基板W1以及一第二基板W2面对面地相互连接所组成，于本实施例中的第一、第二基板W1、W2例如为半导体晶圆，并可采用现有集成电路制程将两个半导体晶圆相互地连接在一起。前述第一基板W1具有一第一正面WF1、一第一背面WB1以及多个第一对准标记M1，其中第一正面WF1上形成有多个第一集成电路结构，且第一对准标记M1则是形成于第一背面WB1。上述第二基板W2具有一第二正面WF2、一第二背面WB2以及多个第二对准标记M2，其中第二正面WF2形成有多个第二集成电路结构，且第二对准标记M2则是形成于第二背面WB2。
于图2A中，光学感测系统P是用以感测前述第一、第二对准标记M1、M2的位置，借以精确地使第一、第二基板W1、W2相互对准。如图所示，上述光学感测系统P主要包括一第一光学感测器P1、一第二光学感测器P2以及一处理器，其中第一、第二光学感测器P1、P2是分别用以感测前述第一、第二对准标记M1、M2，并可分别传送一位置信号至处理器，上述处理器根据接收到的第一、第二对准标记M1、M2位置信号，可输出一调整信号至一移动平台(未图示)，借以适当地移动第一基板W1以及第二基板W2，进而使第一、第二基板W1、W2相互地对准。
如图2A所示，前述第一、第二对准标记M1、M2是位于三维集成电路装置T的外侧，且面朝相反的方向；其中，第一、第二对准标记M1、M2分别正对于第一、第二光学感测器P1、P2，如此一来可利于第一、第二光学感测器P1、P2直接感测第一、第二对准标记M1、M2所反射的可见光，且不致受到任何阻碍。于一较佳实施例中，前述三维集成电路装置T亦可由两个以上的半导体晶圆或基板相互连接所组成，如图2B所示，例如可另外设置一硅材质的间隔基板W3于第一、第二基板W1、W2之间。
此外，亦可设置其他辅助对准标记借以提升第一、第二基板W1、W2的对准精度。如图3所示，在第一、第二基板W1、W2外围分别设有多个第一对准缺口N1以及第二对准缺口N2，其中第二对准缺口N2是对应于第一对准缺口N1。透过光学感测系统P不仅可用以感测第一、第二对准标记M1、M2，同时可感测前述第一、第二对准缺口N1、N2，接着处理器是根据第一、第二对准标记M1、M 2以及第一、第二对准缺口N1、N2的位置信号输出一调整信号，进而适当地移动第一基板W1以及第二基板W2，借以使得第一、第二基板W1、W2可精确地对准。
再请参阅图4，于另一较佳实施例中，前述第二基板W2除了在第二背面WB2设有多个第二对准标记M2外，在第二正面WF2同时设有一内侧对准标记M2’，其中内侧对准标记M2’是正对于第一基板W1；此外，在第一基板W1上更设有一穿孔H1，对应于前述内侧对准标记M2’，其中前述穿孔H1例如为一激光穿孔。如此一来，前述第一光学感测器P1可经由穿孔H1直接感测内侧对准标记M2’而不会受到任何阻碍。
于图4中，第一光学感测器P1是直接感测位于第一基板W1上的第一对准标记M1、第一对准缺口N1以及位于第二正面WF2上的内侧对准标记M2’，而第二光学感测器P2则是直接感测位于第二背面WB2上的第二对准标记M2以及第二对准缺口N2。前述光学感测系统P可借此输出一调整信号来适当地移动第一基板W1或第二基板W2，借以使得第一、第二基板W1、W2可精确地对准。
接着请参阅图5，于另一较佳实施例中，亦可由第一、第二基板W1、W2以背对背的方式相互连接组成三维集成电路装置T，其中多个第一对准标记M1则是形成于第一基板W1的第一正面WF1，而多个第二对准标记M2则形成于第二基板W2的第二正面WF2。如图所示，前述第一、第二对准标记M1、M2皆是位于三维集成电路装置T的外侧，并分别正对于第一、第二光学感测器P1、P2，如以一来可利于第一、第二光学感测器P1、P2直接感测第一、第二对准标记M1、M2而不致受到任何阻碍。
再请参阅图6，于另一较佳实施例中，第一基板W1的第一正面WF1是与第二基板W2的第二背面WB2相互连接，进而组成三维集成电路装置T。特别地是，多个第一对准标记M1是形成于第一基板W1的第一背面WB1，而多个第二对准标记M2则形成于第二基板W2的第二正面WF2；由于第一、第二对准标记M1、M2同样是位于三维集成电路装置T的外侧，并分别正对于第一、第二光学感测器P1、P2，因此可利于第一、第二光学感测器P1、P2直接感测第一、第二对准标记M1、M2而不致受到任何阻碍。
由于前述对准标记在设置于集成电路基板的背面时不会影响到基板正面的集成电路结构，故可提升基板正面的可用空间，进而提升生产效率。此外，本发明中的第一、第二对准标记M1、M2是形成于三维集成电路装置T外侧，因此可直接透过第一、第二光学感测器P1、P2准确且无碍地感测第一、第二对准标记M1、M2。
综上所述，本发明相较于传统的基板对准方式不仅具有较佳的准确度，并且可减少不必要的制程步骤；其中前述基板(例如半导体基板)亦可同时在正面以及背面设置对准标记，或者配合前述的穿孔以及对准缺口作为辅助。此外，本发明是特别适用于两个或两个以上基板在结合时的对准，并可用以制作三维集成电路装置。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
C：硅基板
D：红外线感测器
H1：穿孔
M：对准标记
M1：第一对准标记
M2：第二对准标记
M2’：内侧对准标记
N1：第一对准缺口
N2：第二对准缺口
P：光学感测系统
P1：第一光学感测器
P2：第二光学感测器
S：电路层
T：三维集成电路装置
W：半导体晶圆
WF：正面
WB：背面
W1：第一基板
WF1：第一正面
WB1：第一背面
W2：第二基板
WF2：第二正面
WB2：第二背面
W3：间隔基板

Claims (12)

1.一种集成电路基板的对准方法，其特征在于，所述集成电路基板的对准方法包括：
提供一第一基板，该第一基板具有一第一正面、一第一背面以及一第一对准标记，其中该第一正面具有多个第一集成电路结构，且该第一对准标记是形成于该第一正面或者该第一背面；
提供一第二基板，该第二基板具有一第二正面、一第二背面以及一第二对准标记，其中该第二正面具有多个第二集成电路结构，且该第二对准标记是形成于该第二正面或者该第二背面；以及
提供一第一光学感测器以及一第二光学感测器，用以分别感测该第一、第二对准标记进而对准该第一、第二基板，其中该第一、第二对准标记是面朝相反方向，并分别正对于该第一、第二光学感测器。
2.根据权利要求1所述的集成电路基板的对准方法，其特征在于，该第一对准标记形成于该第一背面，该第二对准标记形成于该第二背面，并且该第一正面是朝向该第二正面。
3.根据权利要求1所述的集成电路基板的对准方法，其特征在于，该第一对准标记形成于该第一背面，该第二对准标记形成于该第二正面，并且该第一正面是朝向该第二背面。
4.根据权利要求1所述的集成电路基板的对准方法，其特征在于，该第一对准标记形成于该第一正面，该第二对准标记形成于该第二正面，并且该第一背面是朝向该第二背面。
5.根据权利要求1所述的集成电路基板的对准方法，其特征在于，该对准方法还包括：
形成一内侧对准标记于该第二基板，其中该内侧对准标记是朝向该第一基板；
形成一穿孔于该第一基板，其中该穿孔对应于该内侧对准标记；以及
利用该第一光学感测器经由该穿孔直接感测该内侧对准标记。
6.根据权利要求1所述的集成电路基板的对准方法，其特征在于，该对准方法还包括：
在该第一基板外围形成一第一对准缺口；
在该第二基板外围形成一第二对准缺口；以及
利用该第一、第二光学感测器感测该第一、第二对准缺口，借以对准该第一、第二基板。
7.一种三维集成电路装置，其特征在于，所述三维集成电路装置包括：
一第一基板，具有一第一正面、一第一背面以及一第一对准标记，其中该第一正面具有多个第一集成电路结构，且该第一对准标记是形成于该第一正面或者该第一背面；以及
一第二基板，具有一第二正面、一第二背面以及一第二对准标记，其中该第二正面具有多个第二集成电路结构，且该第二对准标记是形成于该第二正面或者该第二背面，其中该第一、第二对准标记是面朝向该三维集成电路装置的外侧。
8.根据权利要求7所述的三维集成电路装置，其特征在于，该第一对准标记形成于该第一背面，该第二对准标记形成于该第二背面，并且该第一正面是朝向该第二正面。
9.根据权利要求7所述的三维集成电路装置，其特征在于，该第一对准标记形成于该第一背面，该第二对准标记形成于该第二正面，并且该第一正面是朝向该第二背面。
10.根据权利要求7所述的三维集成电路装置，其特征在于，该第一对准标记形成于该第一正面，该第二对准标记形成于该第二正面，并且该第一背面是朝向该第二背面。
11.根据权利要求7所述的三维集成电路装置，其特征在于，该第二基板还具有一内侧对准标记，该内侧对准标记是朝向该第一基板，且该第一基板还具有一穿孔，该穿孔是正对于该内侧对准标记，以利于实施光学感测。
12.根据权利要求7所述的三维集成电路装置，其特征在于，该第一基板还包括一第一对准缺口，该第二基板还包括一第二对准缺口，该第一、第二对准缺口分别位于该第一、第二基板外围，且该第二对准缺口是对应于该第一对准缺口，用以对准该第一、第二基板。
CNB2006100016132A 2005-07-06 2006-01-13 三维集成电路装置以及集成电路基板的对准方法 Expired - Fee Related CN100378945C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/174,511 2005-07-06
US11/174,511 US7371663B2 (en) 2005-07-06 2005-07-06 Three dimensional IC device and alignment methods of IC device substrates

Publications (2)

Publication Number Publication Date
CN1893012A CN1893012A (zh) 2007-01-10
CN100378945C true CN100378945C (zh) 2008-04-02

Family

ID=37597706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100016132A Expired - Fee Related CN100378945C (zh) 2005-07-06 2006-01-13 三维集成电路装置以及集成电路基板的对准方法

Country Status (3)

Country Link
US (2) US7371663B2 (zh)
CN (1) CN100378945C (zh)
TW (1) TWI265586B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180200A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 識別マークの読取方法及び識別マークの読取装置
US7796337B2 (en) * 2007-03-13 2010-09-14 Visera Technologies Company Limited Optical microstructure plate and fabrication mold thereof
US8247773B2 (en) * 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8192194B2 (en) * 2009-01-29 2012-06-05 Pioneer Corporation Mold and method for manufacturing the same
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
EP3731258A1 (de) 2009-09-22 2020-10-28 EV Group E. Thallner GmbH Vorrichtung zum ausrichten zweier substrate
US8947664B2 (en) * 2009-12-23 2015-02-03 Infineon Technologies Ag Apparatus and method for aligning a wafer's backside to a wafer's frontside
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
CN102315197B (zh) * 2010-07-09 2013-04-17 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法
CN103329243B (zh) * 2010-10-26 2016-06-29 Ev集团E·索尔纳有限责任公司 用于确定旋转轴位置的方法
US8489225B2 (en) * 2011-03-08 2013-07-16 International Business Machines Corporation Wafer alignment system with optical coherence tomography
CN102867796B (zh) * 2011-07-05 2015-02-25 中国科学院微电子研究所 3d集成电路结构以及检测芯片结构是否对齐的方法
CN102956630B (zh) * 2011-08-09 2016-06-29 索泰克公司 三维集成半导体系统和形成该三维集成半导体系统的方法
US9640487B2 (en) * 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US20130258339A1 (en) 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US9343348B2 (en) 2012-06-12 2016-05-17 Erich Thallner Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
WO2013185803A1 (de) 2012-06-12 2013-12-19 Erich Thallner Vorrichtung und verfahren zum ausrichten von substraten
US9796045B2 (en) * 2013-12-19 2017-10-24 Sunpower Corporation Wafer alignment with restricted visual access
JP6473116B2 (ja) * 2016-09-30 2019-02-20 ボンドテック株式会社 アライメント装置およびアライメント方法
CN109786228B (zh) * 2019-01-22 2021-04-16 上海华虹宏力半导体制造有限公司 形成对准标记的方法
JP7204537B2 (ja) * 2019-03-05 2023-01-16 キオクシア株式会社 基板貼合装置および半導体装置の製造方法
KR102577156B1 (ko) 2019-05-02 2023-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 제조방법
CN110620104B (zh) * 2019-09-20 2021-10-26 武汉新芯集成电路制造有限公司 测试片及其制造方法和晶圆键合缺陷的检测方法
CN111863648B (zh) * 2020-06-04 2022-03-04 中国电子科技集团公司第五十五研究所 一种集成后偏移量的测量方法
KR20220008514A (ko) * 2020-07-14 2022-01-21 삼성전자주식회사 웨이퍼 본딩 장치 및 웨이퍼 본딩 방법
US11756921B2 (en) 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for bonding semiconductor devices
KR102603531B1 (ko) * 2021-10-07 2023-11-20 인하대학교 산학협력단 패턴된 반사패드를 이용한 반도체 소자의 접합을 위한 미세 정렬 시스템 및 방법
CN114793466A (zh) * 2021-10-25 2022-07-26 长江存储科技有限责任公司 晶圆键合设备及方法
CN114005779B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合装置和键合方法
CN113990790B (zh) * 2021-12-24 2022-03-18 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208955A (zh) * 1997-07-30 1999-02-24 精工爱普生株式会社 Ic安装结构、液晶器件和电子装置
CN1318973A (zh) * 2000-03-28 2001-10-24 株式会社阿迪泰克工程 在多层印刷电路板制造工艺中使用的定位装置及其使用方法
JP2004014692A (ja) * 2002-06-05 2004-01-15 Pioneer Electronic Corp アライメント・マーク位置検出装置および方法
JP2005062706A (ja) * 2003-08-20 2005-03-10 Adtec Engineeng Co Ltd 露光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650714B2 (ja) * 1986-07-17 1994-06-29 キヤノン株式会社 露光方法
US5587090A (en) * 1994-04-04 1996-12-24 Texas Instruments Incorporated Multiple level mask for patterning of ceramic materials
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US5929997A (en) * 1997-07-02 1999-07-27 Winbond Electronics Corp. Alignment-mark measurements on the backside of a wafer for synchronous wafer alignment
US6376329B1 (en) * 1997-08-04 2002-04-23 Nikon Corporation Semiconductor wafer alignment using backside illumination
TW353229B (en) 1997-08-09 1999-02-21 Winbond Electronics Corp Method of aligning chip mark and mark structure
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
US6617702B2 (en) * 2001-01-25 2003-09-09 Ibm Corporation Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6525805B2 (en) * 2001-05-14 2003-02-25 Ultratech Stepper, Inc. Backside alignment system and method
US6838689B1 (en) * 2002-02-14 2005-01-04 Finisar Corporation Backside alignment and packaging of opto-electronic devices
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7453160B2 (en) * 2004-04-23 2008-11-18 Axcelis Technologies, Inc. Simplified wafer alignment
US7192845B2 (en) * 2004-06-08 2007-03-20 Macronix International Co., Ltd. Method of reducing alignment measurement errors between device layers
US7642645B2 (en) * 2004-10-01 2010-01-05 Palo Alto Research Center Incorporated Systems and methods for aligning wafers or substrates
TWI261733B (en) * 2004-12-28 2006-09-11 Ind Tech Res Inst Alignment method of using alignment marks on wafer edge
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208955A (zh) * 1997-07-30 1999-02-24 精工爱普生株式会社 Ic安装结构、液晶器件和电子装置
CN1318973A (zh) * 2000-03-28 2001-10-24 株式会社阿迪泰克工程 在多层印刷电路板制造工艺中使用的定位装置及其使用方法
JP2004014692A (ja) * 2002-06-05 2004-01-15 Pioneer Electronic Corp アライメント・マーク位置検出装置および方法
JP2005062706A (ja) * 2003-08-20 2005-03-10 Adtec Engineeng Co Ltd 露光装置

Also Published As

Publication number Publication date
CN1893012A (zh) 2007-01-10
US20070020871A1 (en) 2007-01-25
US7371663B2 (en) 2008-05-13
US20080157407A1 (en) 2008-07-03
TWI265586B (en) 2006-11-01
US8232659B2 (en) 2012-07-31
TW200703534A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
CN100378945C (zh) 三维集成电路装置以及集成电路基板的对准方法
US8361876B2 (en) Manufacturing method of semiconductor device
CN101192596B (zh) 具有对准标记的半导体器件以及显示设备
CN102540781B (zh) 一种背面对准装置及方法
US20140183534A1 (en) Thin-wafer current sensors
US20030189705A1 (en) Flip-chip alignment method
US6844214B1 (en) Microelectromechanical system based sensors, sensor arrays, sensing systems, sensing methods and methods of fabrication
EP1102311A3 (en) Method of and apparatus for dynamic alignment of substrates
JP2005234053A (ja) 光配線基板および光配線基板の製造方法
US10514247B2 (en) Wafer alignment mark scheme
US20140077386A1 (en) 3D IC and 3D CIS Structure
CN102540782A (zh) 用于光刻设备的对准装置及方法
CN104078405A (zh) 光刻对准方法以及晶圆
KR20160022658A (ko) 반도체 장치 및 그 제조 방법
CN101685275A (zh) 对准标记及制作方法以及其探测装置
CN103926797B (zh) 一种用于光刻装置的双面套刻系统及方法
JP5413303B2 (ja) 光集積素子及びその製造方法
JP2010105153A (ja) Ｍｅｍｓ装置およびマイクロエレクトロメカニカルシステム（ｍｅｍｓ）を組み立てる方法
CN101689541B (zh) 晶片上的集成电路和制造集成电路的方法
US7209235B2 (en) Accurate positioning of components of a optical assembly
US9099352B2 (en) Semiconductor substrate for an optical receiver
JP2006171641A (ja) 光導波シートのミラー面形成用の加工ヘッド、加工装置および光導波シートのミラー面の形成方法
CN1637411B (zh) 目测检验显示基板的支承单元、检验方法和准备基板的方法
US11300754B2 (en) Offset patterned micro-lens and micro-optical bench including the same
US11694968B2 (en) Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

CF01 Termination of patent right due to non-payment of annual fee