CN100377374C - 发光二极管引线架的制造方法 - Google Patents

发光二极管引线架的制造方法 Download PDF

Info

Publication number
CN100377374C
CN100377374C CNB200410103556XA CN200410103556A CN100377374C CN 100377374 C CN100377374 C CN 100377374C CN B200410103556X A CNB200410103556X A CN B200410103556XA CN 200410103556 A CN200410103556 A CN 200410103556A CN 100377374 C CN100377374 C CN 100377374C
Authority
CN
China
Prior art keywords
bowl
base material
shape base
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410103556XA
Other languages
English (en)
Other versions
CN1797799A (zh
Inventor
蔡文政
Original Assignee
DADUO PRECISION IND Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DADUO PRECISION IND Co Ltd filed Critical DADUO PRECISION IND Co Ltd
Priority to CNB200410103556XA priority Critical patent/CN100377374C/zh
Publication of CN1797799A publication Critical patent/CN1797799A/zh
Application granted granted Critical
Publication of CN100377374C publication Critical patent/CN100377374C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种发光二极管引线架的制造方法，主要在基板上冲压引线架后，立即施以冲压折弯，之后再进行碗状基材的射出，进而于碗状基材上进行固晶、打线、填充等步骤，以于基板上构成一发光二极管，最后再于基板上施以切断作业，而完成发光二极管的制造；其主要在引线架上预先进行折弯的动作，再予以射出碗状基材，以避免造成引线架的偏差，增加固晶后的稳定性。

Description

发光二极管引线架的制造方法
技术领域
本发明涉及一种发光二极管引线架的制造方法，尤指一种应用于PC板上的发光二极管，以稳定发光二极管的使用效果。
背景技术
一般应用于PC板上的发光二极管，其制造过程，如图1所示，主要于一基板上施以冲压，以冲压有固晶座以及接脚，该接脚与基板接合，进而于固晶座周围嵌入模块，尔后施予切断，令接脚切断成型，使基板上成型有多个中间制品，再于中间制品的固晶座上，进行半导体芯片的附着，同时利用金属线搭接半导体芯片与接脚，再利用环氧树脂于基板上予以分配、固化，最后再进行冲压落料以及冲压弯折，进而构成一发光二极管管器件。
惟，上述方法于折弯的过程是在引线架成型后进行，使模压的树脂和引线框之间的黏合性差以致剥离；或半导体晶片与引线框之间黏合性不良而发生剥离，甚至造成半导体晶片上产生裂纹，使金属线产生接触不良或断线的现象。
为改善前述制造方式所带来的问题，本发明人曾研发出另一种制造方式，如图2所示，主要于基板上施予冲压产生落料，进而嵌入模压，再进行二次冲压落料，并施予冲压折弯，尔后再施予切断的手段，使基板上成型有多个具有引线架的中间制品，最后于引线架上进行半导体芯片附着、金属线搭接、分配、固化等技术，而由图2及图1比较，显见图2中是将图1后段的冲压落料及冲压折弯的步骤，移至嵌入模压后段进行加工，确实改善前述传统技术所遗留的问题。
惟，本案发明人在不断的研究下，认为先前研发如图2所示的制造方法仍有改善的必要。
缘此，本发明人鉴于上述先前技术中所遗留的问题，故积多年从事该项产品的研究、设计、制造等丰硕经验，积极投入大量心血及精力加以研创，终于成功的开发出本发明「发光二极管引线架的制造方法」。
发明内容
本发明的目的在于提供一种发光二极管引线架的制造方法，藉由基板上冲压引线架后，立即施予冲压弯折的动作，尔后再进行碗状基材的射出，以保持碗状基材与引线架间的稳定性，当于碗状基材内进行装晶、打线、封胶、切断等步骤时，不至于造成半导体芯片与引线架产生接触不良或断裂的现象，进而增加整体发光二极管制造过程中的稳定性。
本发明另一目的在于提供一种发光二极管引线架的制造方法，藉由基板上进行冲压引线架的步骤，同时于引线架上冲压有一散热底板，当进行碗状基材的射出步骤时，得以使散热底板设置于碗状基材的底部，并凸露于碗状基材的底部，以透过散热底板连接一散热装置，以使发光二极管在运作时所产生的热能得以快速释放。
为此，本发明提出了一种发光二极管引线架的制造方法，依序包含有下列步骤：
一、冲压引线区块，在基板上进行冲压落料，而成型有多个引线区块，且各引线区块中冲压形成有流道；
二、冲压折弯，将引线区块上的接脚进行折弯的动作；
三、射出碗状基材，在基板上的各引线架上射出具有厚度的碗状基材，并将流道填满，使碗状基材内区隔有多块导电片，并向外延伸形成接脚，以构成发光二极管引线架；
由此，即可于引线架上进行装晶、打线、封胶以及切断等程序，进而构成一发光二极管。
较佳的，该引线区块上射出有碗状基材时，该碗状基材将引线区块上的流道填满，该碗状基材由不导电材质所构成，因此该碗状基材的内部将区隔有多块导电片，以构成一发光二极管的引线架。
本发明还提出了一种发光二极管引线架的制造方法，依序包含有下列步骤：
一、冲压引线区块及散热底板，在基板上进行冲压落料，而成型有多个引线区块，且各引线区块中冲压形成有多条流道以及一下凹状的散热底板；
二、冲压折弯，将引线区块上的接脚进行折弯的动作；
三、射出碗状基材，在基板上的各引线架上射出具有厚度的碗状基材，并将流道填满，使碗状基材内区隔有多块导电片，并向外延伸形成接脚，同时使散热底板得以凸设于碗状基材的底部，以构成一具有散热效果的发光二极管引线架；
由此，即可于引线架上得以进行装晶、打线、封胶以及切断等程序，进而构成一具有散热效果的发光二极管。
较佳的，该引线区块上射出有碗状基材时，该碗状基材将引线区块上的流道填满，该碗状基材由不导电材质所构成，因此该碗状基材的内部将区隔有多道导电片，以构成一发光二极管的引线架。
因此，本发明提出的发光二极管引线架的制造方法，主要在基板上冲压引线架后，立即施以冲压折弯，尔后再进行碗状基材的射出，进而于碗状基材上进行固晶、打线、填充等步骤，以于基板上构成一发光二极管，最后再于基板上施以切断作业，而完成发光二极管的制造；其主要在引线架上预先进行折弯的动作，再予以射出碗状基材，以避免造成引线架的偏差，增加固晶后的稳定性。
附图说明
图1为一习用发光二极管的制造流程图。
图2为本发明人先前研发的制造流程图。
图3为本发明第一实施例的制造流程图。
图4为本发明第一实施例的基板示意图。
图5为本发明第一实施例的基板部分放大示意图。
图6为本发明第一实施例引线架的剖面示意图。
图7为本发明第二实施例的制造流程图。
图8为本发明第二实施例的基板示意图。
图9为本发明第二实施例的基板部分放大示意图。
图10为本发明第二实施例引线架的剖面示意图。
附图标号说明：
10基板      11引线区块
12流道      13接脚
14导电片    15散热底板
20碗状基材  30半导体芯片
40导线      50环氧树脂
具体实施方式
本发明涉及的发光二极管引线架的制造方法，请参阅图3及图4，包含有下列步骤：
一、冲压引线区块，在基板10上进行冲压落料，成型有多个引线区块11，且各引线区块11中冲压形成有流道12。
二、冲压折弯，将引线区块11上的接脚13进行折弯的动作。
三、射出碗状基材，请同时配合图5所示，在基板10上的各引线区块11上射出具有厚度的碗状基材20，并将流道12填满，使碗状基材20内区隔有多块导电片14，并向外延伸形成接脚13，从而构成发光二极管引线架。
由此，即可于引线架上得以进行装晶、打线、封胶以及切断等程序，进而构成一发光二极管。
请参阅同时配合图5及图6所示，当在该引线区块11上射出有碗状基材20时，该碗状基材20将引线区块11上的流道12填满，该碗状基材20由不导电材质所构成，因此该碗状基材20的内部将区隔有多块导电片14，并向外部延伸形成接脚13，以构成一发光二极管的引线架，进而得以在引线架进行装晶的作业，即在碗状基材20内部进行半导体芯片30的附着，尔后再进行打线的动作，将半导体芯片30与引线架内部的各导电片14利用导线40相互接设，最后再进行封胶作业，利用环氧树脂50等材料封装于碗状基材20上方，并将封装后的引线架切断，即完成发光二极管的制作程序。
此外，请参阅图7至图10所示，本发明在基板10上冲压引线区块11的同时，亦可于引线区块11中冲压有一下凹状的散热底板15，当引线区块11上进行碗状基材20的射出步骤时，令该散热底板15得以凸设于碗状基材20的底部，以当碗状基材20内部进行半导体芯片30的装晶作业时，得以使半导体芯片30设置于散热底板15的上方，进而施予打线、封胶、切断等步骤，以构成一完整的发光二极管。
由于发光二极管在运作的同时，必须利用电流流经半导体芯片30使其释放光线，但由于电流的流动，容易使半导体芯片30产生热能，因此得以于透过散热底板15，将其热能导出，而在散热底板15的外侧进一步设置有散热装置，使发光二极管在运作时所产生的热能得以快速释放，进而增加发光二极管的使用寿命。
由于本发明案中的引线架在成型的过程中，主要是在基板10上成型引线区块11后，再对引线区块11上的接脚13部分进行折弯的动作，尔后再于引线区块11上射出有碗状基材20，因此在射出碗状基材20的步骤时，该引线区块11上的接脚13部分已事先进行折弯加工，使得碗状基材20在成型的过程中，不易造成偏差，因此可增加固晶时，打线的效果，进而使整体发光二极管的使用效果更加稳固。
该引线架的构造，请参阅图9及图10所示，该引线架由基板10上射出有碗状基材20所构成，且该碗状基材20将基板10区隔有多数块导电片14，并延伸至碗状基材20外部形成接脚13，凸露于碗状基材20外部，且该引线区块11上相对于碗状基材20中央，设有一散热底板15，该散热底板15凸设于碗状基材20底部，以于基板10上成型有多数片具有散热底板15的引线架。
而将成型有多数片具有散热底板15引线架的基板10，输送至组装厂商，由厂商利用半导体芯片30于引线架上进行装晶的作业，使半导体芯片30设置于散热底板15的上方，并将半导体芯片30利用导线40与各接脚13相互接设，再予以打线、封胶，以构成一具有散热效果的发光二极管。
惟，上述各名称是为方便描述本发明的技术内容所定，而非用以限制本发明的权利范围；是以，举凡依据本发明的发明精神所作的等效元件转换、替代，均应涵盖在本案的保护范围内。

Claims (4)

1.一种发光二极管引线架的制造方法，依序包含有下列步骤：
一、冲压引线区块，在基板上进行冲压落料，而成型有多个引线区块，且各引线区块中冲压形成有流道；
二、冲压折弯，将引线区块上的接脚进行折弯的动作；
三、射出碗状基材，在基板上的各引线架上射出具有厚度的碗状基材，并将流道填满，使碗状基材内区隔有多块导电片，并向外延伸形成接脚，以构成发光二极管引线架；
由此，即可于引线架上进行装晶、打线、封胶以及切断的程序，进而构成一发光二极管。
2.如权利要求1所述的发光二极管引线架的制造方法，其特征是，该引线区块上射出有碗状基材时，该碗状基材将引线区块上的流道填满，该碗状基材由不导电材质所构成，因此该碗状基材的内部将区隔有多块导电片，以构成一发光二极管的引线架。
3.一种发光二极管引线架的制造方法，依序包含有下列步骤：
一、冲压引线区块及散热底板，在基板上进行冲压落料，而成型有多个引线区块，且各引线区块中冲压形成有多条流道以及一下凹状的散热底板；
二、冲压折弯，将引线区块上的接脚进行折弯的动作；
三、射出碗状基材，在基板上的各引线架上射出具有厚度的碗状基材，并将流道填满，使碗状基材内区隔有多块导电片，并向外延伸形成接脚，同时使散热底板得以凸设于碗状基材的底部，以构成一具有散热效果的发光二极管引线架；
由此，即可于引线架上得以进行装晶、打线、封胶以及切断的程序，进而构成一具有散热效果的发光二极管。
4.如权利要求3所述的发光二极管引线架的制造方法，其特征是，该引线区块上射出有碗状基材时，该碗状基材将引线区块上的流道填满，该碗状基材由不导电材质所构成，因此该碗状基材的内部将区隔有多道导电片，以构成一发光二极管的引线架。
CNB200410103556XA 2004-12-30 2004-12-30 发光二极管引线架的制造方法 Expired - Fee Related CN100377374C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410103556XA CN100377374C (zh) 2004-12-30 2004-12-30 发光二极管引线架的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410103556XA CN100377374C (zh) 2004-12-30 2004-12-30 发光二极管引线架的制造方法

Publications (2)

Publication Number Publication Date
CN1797799A CN1797799A (zh) 2006-07-05
CN100377374C true CN100377374C (zh) 2008-03-26

Family

ID=36818685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410103556XA Expired - Fee Related CN100377374C (zh) 2004-12-30 2004-12-30 发光二极管引线架的制造方法

Country Status (1)

Country Link
CN (1) CN100377374C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426997B (zh) * 2013-07-17 2015-12-09 广东长盈精密技术有限公司 Led支架制造工艺与封装工艺
CN110277319B (zh) * 2019-06-19 2022-04-19 泰州东田电子有限公司 一种异型材的引线框架的制作方法
CN112002683A (zh) * 2020-08-25 2020-11-27 湖南方彦半导体有限公司 一种半导体框架

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2335265Y (zh) * 1997-12-15 1999-08-25 周万顺 发光二极管基座
CN1393941A (zh) * 2001-06-27 2003-01-29 榎本股份有限公司 用于表面安装型发光二极管的引线框及其制造方法
JP2003290858A (ja) * 2002-03-29 2003-10-14 Minebea Co Ltd ブレード保持金具の製造方法及びその製造装置
CN1158705C (zh) * 1999-08-24 2004-07-21 通用半导体公司 制造半导体器件的方法
US6770579B1 (en) * 1999-05-10 2004-08-03 The Secretary Of State For Defense Smart porous film or material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2335265Y (zh) * 1997-12-15 1999-08-25 周万顺 发光二极管基座
US6770579B1 (en) * 1999-05-10 2004-08-03 The Secretary Of State For Defense Smart porous film or material
CN1158705C (zh) * 1999-08-24 2004-07-21 通用半导体公司 制造半导体器件的方法
CN1393941A (zh) * 2001-06-27 2003-01-29 榎本股份有限公司 用于表面安装型发光二极管的引线框及其制造方法
JP2003290858A (ja) * 2002-03-29 2003-10-14 Minebea Co Ltd ブレード保持金具の製造方法及びその製造装置

Also Published As

Publication number Publication date
CN1797799A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CN106663731B (zh) 半导体装置及其制造方法
US8551794B2 (en) LED package and mold of manufacturing the same
US20100065983A1 (en) Method of compression-molding light-emitting elements
US8921132B2 (en) Method for manufacturing LED package
CN104737307A (zh) 用于制造多个光电子半导体构件的方法
US8546160B2 (en) Method for packaging light emitting diodes
US20050174767A1 (en) Overmolded lens on leadframe and method for overmolding lens on lead frame
US9070842B2 (en) Light-emitting diode manufacturing method
US20120122256A1 (en) Method for manufacturing light emitting diode
CN106449935A (zh) 引线架、封装及发光装置、以及其制造方法
CN100524676C (zh) 冲裁式无外引脚封装构造及其制造方法
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP5432045B2 (ja) 半導体発光装置の製造方法
CN102969429A (zh) 发光二极管装置的制造方法
CN106328639A (zh) 一种led的封装结构及其制备方法
CN101630716A (zh) 片式led金属基板和片式led发光装置及制造方法
US8455274B2 (en) Method for manufacturing light emitting diode
CN100377374C (zh) 发光二极管引线架的制造方法
US9041019B2 (en) Method of and device for manufacturing LED assembly using liquid molding technologies
US20120052607A1 (en) Method of manufacturing light-emitting
CN105090898B (zh) Led光源灯丝支架及led光源灯丝的制造方法
CN105097755A (zh) 单体化封装的方法和引线框
US9178093B2 (en) Solar cell module on molded lead-frame and method of manufacture
JP5585638B2 (ja) 発光ダイオードのフレーム構造の製造方法
CN1661786A (zh) 用于半导体封装的引线框和制造该半导体封装的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHEN YONGHUA

Free format text: FORMER OWNER: TATO PRECISION INDUSTRIAL CO., LTD.

Effective date: 20100129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100129

Address after: Taiwan County, Taipei, China

Patentee after: Chen Yonghua

Address before: Taipei County of Taiwan

Patentee before: Daduo Precision Ind Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20161230

CF01 Termination of patent right due to non-payment of annual fee