CN100365674C - 平板显示器和制造该平板显示器的方法 - Google Patents
平板显示器和制造该平板显示器的方法 Download PDFInfo
- Publication number
- CN100365674C CN100365674C CNB2004100471951A CN200410047195A CN100365674C CN 100365674 C CN100365674 C CN 100365674C CN B2004100471951 A CNB2004100471951 A CN B2004100471951A CN 200410047195 A CN200410047195 A CN 200410047195A CN 100365674 C CN100365674 C CN 100365674C
- Authority
- CN
- China
- Prior art keywords
- gate line
- grid
- flat
- panel monitor
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910001080 W alloy Inorganic materials 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 36
- 239000010409 thin film Substances 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 239000004744 fabric Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003913 materials processing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开的是一种平板显示器，包括一基板；沿预定方向形成在所述基板上的一栅极线；以及与所述栅极线电连接的栅极，该栅极具有与所述栅极线不同的薄层电阻。利用这种结构，只需对工艺做出最小限度的改变，就可以在不增加栅极线厚度的情况下降低所述栅极线的布线电阻。
Description
对相关申请的交叉引用
本申请要求于2003年11月29日提交的2003-87793号韩国专利申请的权利，在此将其公开内容全文引用以做参考。
技术领域
本发明涉及一种平板显示器以及制造该平板显示器的方法，尤其涉及一种有源矩阵平板显示器及其制造方法。
背景技术
有源矩阵平板显示器配备有布置成矩阵形式的像素。在有源矩阵平板显示器中，像素包括至少一个薄膜晶体管、一个由该薄膜晶体管控制的像素电极和与该像素电极对应的异性电极。如果在像素电极和异性电极之间置入一有机发光层，将其称为有机发光装置，而如果在其间置入一液晶层，则称其为液晶显示器。
这种有源矩阵平板显示器包括由多个栅极线和多个数据线界定的像素。这些像素以矩阵形式排列，而这些程矩阵型排列的像素被称为像素阵列。在像素阵列的外围布置向栅极线逐个提供扫描信号的栅极驱动电路，以及向数据线提供数据信号的数据驱动电路。
这里，栅极线的布线电阻会导致由栅极驱动电路向栅极线提供的扫描信号出现延迟。进一步，该扫描信号的延迟使远离栅极驱动电路设置的像素处的图象质量劣化。因此，随着平板装置变得大型化，在平板显示器中这样的问题日益严重。
为了解决上述问题，在像素阵列的外围再布置另一栅极驱动电路，这样一条栅极线就可以从两侧的两个栅极驱动电路接收扫描信号。不过，这种结构会增大平板的尺寸。
为了解决上述问题，另一种方法是增加栅极线的厚度，这样其薄层电阻就会减小。不过，厚的栅极线会导致与其它层之间的应力平衡问题。
发明内容
本发明的各方面提供了一种平板显示器以及制造该平板显示器的方法，其中降低了栅极线的电压降。
本发明的一个方面提供了一种平板显示器，包括：一基板；沿预定方向形成在基板上的一栅极线；和与该栅极线电连接的栅极，该栅极具有不同于栅极线的薄层电阻，且该栅极线和栅极具有相同的厚度。
本发明的另一个方面提供了一种平板显示器，包括：一基板；沿预定方向形成在基板上的一栅极线；以及一与该栅极线电连接的栅极，其中该栅极线和该栅极具有相同厚度，且该栅极线掺杂有离子并具有比该栅极更低的薄层电阻。
本发明的又一个方面提供了一种制造平板显示器的方法。该方法包括提供具有布线区域和第一区域的基板的步骤。第一有源层形成在第一区域上。栅极线和第一栅极分别形成在布线区域和第一区域中。在掩蔽第一栅极的时候为栅极线掺入离子，从而使栅极线具有比第一栅极更低的薄层电阻。
附图说明
通过参考附图详细描述本发明的优选实施例，本发明的上述和其它特征及优点对本领域普通技术人员来说将变得更清楚，其中附图为：
图1是根据本发明一个实施例给出的一种有机发光装置的平面图；
图2A到2E是根据本发明一个实施例给出的说明制造有机发光装置的方法的横截面图；
图3是说明栅极线的薄层电阻随离子注入剂量变化的图表；以及
图4是说明薄层电阻降低的栅极线的估算厚度的图表。
具体实施方式
现在将参考附图在下文中更全面地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以以不同的形式实施，并且不应该解释为仅限于这里所述的实施例。相反地，提供这些实施例将使本公开全面完整，并且将本发明的范围全面展示给熟悉本领域的人。在整个说明书中相同的标记表示相同的元件。
图1是根据本发明一个实施例给出的有机发光装置的平面图。
参照图1，在预定方向上设置多条栅极线131。在与栅极线131交叉的方向设置多条数据线155，其中该数据线155和栅极线131彼此绝缘。在与栅极线131交叉且与数据线155平行的方向设置多条公共电源线157，其中该公共电源线157和栅极线131彼此绝缘。多条栅极线131、多条数据线155和多条公共电源线157界定了布置成矩阵形式的像素。这些呈矩阵型布置的像素称为像素阵列。每个像素都包括一个开关薄膜晶体管210、一个驱动薄膜晶体管230、一个电容220和一个有机发光二极管240。
开关薄膜晶体管210包括一具有源/漏区域的半导体层110；与栅极线131相连的栅极135；和经由接触孔与半导体层110的源/漏区域相连的源/漏电极150。再者，驱动薄膜晶体管230包括一具有源/漏区域的半导体层113；一栅极133；和一经由接触孔与半导体层113的源/漏区域相连的源/漏电极153。
同时，电容220包括一与驱动薄膜晶体管230的栅极133相连、同时经由接触孔与开关薄膜晶体管210的源/漏电极150之一相连的下电极132；和一经由接触孔与驱动薄膜晶体管230的源/漏电极153之一和公共电源线157相连的上电极158。一像素电极170通过通孔165a与驱动薄膜晶体管230的源/漏电极153的另一个相连。
在像素阵列的外围设置有一向栅极线131逐个提供扫描信号的栅极驱动电路500和一向数据线153提供数据信号的数据驱动电路600。
栅极线131掺有离子从而具有低的布线电阻。因此降低了栅极线131中的电压降。而且，该栅极线131具有与开关薄膜晶体管210的栅极135和驱动薄膜晶体管230的栅极133相比低的布线电阻。
图2A到2E是用于说明根据本发明一个实施例制造有机发光装置的方法的横截面图，它们示出了沿图1中I-I′线截取的部分(A、B)和一驱动电路区域(C)。
参照图2A，提供有包括布线区域(A)、第一区域(B)和第二区域(C)的基板100。该布线区域(A)是在其上通过以下过程形成栅极线的区域。第一区域(B)是在其上通过以下过程形成开关薄膜晶体管的区域。第二区域(C)是一个部分电路区域，在其上形成一与开关薄膜晶体管不同类型的电路薄膜晶体管。
在基板100上形成一缓冲层105。该缓冲层105的作用是保护薄膜晶体管不受基板100选出的杂质污染，其中该缓冲层105可以由一氧化硅层、一氮化硅层或它们的堆叠层构成。
第一有源层110和第二有源层115形成在第一和第二区域(B、C)的缓冲层105上。该第一和第二有源层110、115可以由非晶硅或多晶硅构成，优选是多晶硅。栅绝缘层120形成在基板100的整个表面，包括第一和第二有源层110和115，在栅绝缘层120之上形成导电层130。
该导电层130优选由以下一组材料中的一种制作，包括铝(Al)、铝合金、钼(Mo)和钼合金。更优选地，该导电层130由钼钨合金形成。此外，为了使以下过程中形成的栅极布线具有合适的布线电阻，该导电层130优选具有150到400nm的厚度。
覆盖布线区域(A)的预定部分的第一光刻胶图案310形成在导电层130、第一有源层110除两端以外的部分、以及第二区域(C)的整个区域上。
参照图2B，利用第一光刻胶图案310作为掩模蚀刻该导电层130，这样就分别在布线区域(A)和第一区域(B)上形成了一栅极线131和一第一栅极135。利用第一光刻胶图案310和第一栅极135作为掩模，第一有源层110的两端都掺入了第一种离子，这样就在第一有源层110的两端形成了第一源/漏区域110a。这样，就界定了置于第一源/漏区域110a之间的第一沟道区110b。
掺杂处理可以利用离子喷淋法。离子喷淋法使得离子在与离子注入法的温度相比低的温度下具有活性，并且离子喷淋法具有无需质量分离即可加速并注入放电粒子的特点。因此，在离子掺杂过程中，可以将许多氢离子扩散进内部薄膜中。
然而，第一种离子是在有很厚的第一光刻胶图案310留在第一栅极135上的状态下利用离子喷淋法掺入的，这样可以保护栅绝缘层120和第一栅极135下面的第一半导体层110不被注入氢离子。因此，栅绝缘层120和第一半导体层110可以保持它们的层特性和它们之间的分界面特性。而且，薄膜晶体管在阈值电压、电子迁移率和可靠性方面得到了改善。为此，第一光刻胶图案310优选具有5000或更大的厚度。
参照图2C，在去掉了图2B中第一光刻胶图案310之后，形成第二光刻胶图案320，使其完全覆盖布线区域(A)和第一区域(B)，并覆盖除第二有源层115两端之外的导电层130。然后，利用第二光刻胶图案320作为掩模对该导电层130进行蚀刻，从而形成第二栅极137。
利用第二光刻胶图案320和第二栅极137作为掩模，用第二种离子轻微掺杂第二有源层115的两端，这样在第二有源层115的两端形成轻微掺杂的源/漏区域115a。这样，就界定了置于轻微掺杂的源/漏区域115a之间的第二沟道区115b。该第二种离子优选地具有与第一种离子不同的类型。更优选地，第一种离子是p型，而第二种离子是n型。
与第一种离子的掺杂过程类似，该掺杂过程可以利用离子喷淋法实现。第二种离子是在有很厚的第二光刻胶图案320留在第二栅极137上的状态下利用离子喷淋法掺入的，这样可以保护栅绝缘层120和第二栅极137下面的第二半导体层115不被注入氢离子。类似地，该第二光刻胶图案320优选地具有5000或更大的厚度。
参照图2D，去掉图2C中的第二光刻胶图案320。然后，形成第三光刻胶图案330，露出布线区域(A)，完全覆盖第一区域(B)，并覆盖第二栅极137及其横向两侧。利用第三光刻胶图案330作为掩模，对栅极线131和第二有源层115用第二种离子进行重掺杂，这样就在第二有源层115c中形成了重掺杂的源/漏区域115c。为了使重掺杂的源/漏区域115c具有适当的电导率，第二种离子优选的注入剂量为3.0×1015ions/cm2(离子/平方厘米)到5.0×1015ions/cm2。该掺杂过程可以利用离子喷淋法完成。
这时，栅极线131掺入了第二种离子，这样布线电阻就可以降低。然而，栅极135和137在上述离子掺杂过程中由前述的光刻胶图案310、320和330遮盖住了，从而使得它们没有被掺入离子。因此，与栅极135和137的布线电阻相比，栅极线131的布线电阻就较低。这样，就消除了栅极线131中的电压降，从而防止了信号延迟。参照图2E，去掉图2D中的第三光刻胶图案330，从而暴露出栅极135和137。在暴露的栅极135和137上形成中间层140。该中间层140优选地由氧化硅形成。
然后，在中间层140中形成一接触孔，将源/漏电极材料层压在中间层140上。然后，为该层压的源/漏电极材料加工图案，以便在中间层140上形成第一源/漏电极150和第二源/漏电极155，其中该第一和第二源/漏电极150和155通过接触孔分别与第一和第二有源层110和115接触。
此后，利用典型的方法进行连续处理，从而制造有机发光装置。
图3是示出栅极线的薄层电阻相对于离子掺杂剂量变化的图表。
参照图3，离子掺杂的剂量越大，栅极线的薄层电阻降低得越多。然而，当离子注入的剂量在3.0×1015ions/cm2到5.0×1015ions/cm2的范围内时，栅极线的薄层电阻会下降9％到15％，这个剂量范围是在半导体层上形成源/漏区域的适当的离子注入剂量。因此，与图2E中没有掺入离子的栅极135和137的薄层电阻相比，该栅极线的薄层电阻是其85％到91％。
图4是示出薄层电阻降低的栅极线的估算厚度的图表。
参照图4，当离子注入的剂量是3.0×1015ions/cm2时，该栅极线的薄层电阻降低9％，这与厚度约为3000(在‘p’点上)的栅极线具有相同的效果。再者，当离子注入的剂量是5.0×1015ions/cm2时，该栅极线的薄层电阻降低15％，这与厚度约为3800(在‘q’点上)的栅极线具有相同的效果。作为参考，用离子掺杂的栅极线的厚度基本上约为2000。因此，在不增加栅极线厚度的情况下防止了电压降。
如上所述，只需对工艺做出最小限度的改变，就可以在不增加栅极线厚度的情况下选择性地降低栅极线的布线电阻。进一步，利用光刻胶图案和栅极作为掩模，通过离子喷淋法用离子掺杂半导体层，这样防止了该薄膜晶体管性能劣化。
尽管已经参考特定实施例描述了本发明，但可以理解的是，已经公开的内容用于通过例子说明本发明，并非仅限于对本发明的范围做出限制。本领域的任何技术人员在不背离本发明的范围和精神的情况下都可以对本发明做出改进和变化。
Claims (15)
1.一种平板显示器，包括：
一基板；
沿预定方向形成在基板上的一栅极线；和
与该栅极线电连接的一栅极，该栅极具有不同于所述栅极线的薄层电阻，其中所述栅极线和所述栅极具有相同的厚度。
2.如权利要求1所述的平板显示器，其中所述栅极线具有比所述栅极低的薄层电阻。
3.如权利要求2所述的平板显示器，其中所述栅极线的薄层电阻是所述栅极的薄层电阻的85％到91％。
4.如权利要求1所述的平板显示器，其中所述栅极线掺杂有离子。
5.如权利要求1所述的平板显示器，其中所述栅极线和所述栅极由从铝(Al)、铝合金、钼(Mo)和钼合金中选择的一种构成。
6.如权利要求5所述的平板显示器，其中所述栅极线和所述栅极由钼钨合金构成。
7.如权利要求1所述的平板显示器，其中所述栅极线和所述栅极具有150nm到400nm的厚度。
8.一种平板显示器，包括：
一基板；
一沿预定方向形成在所述基板上的栅极线；和
一与所述栅极线电连接的栅极，其中所述栅极线和所述栅极具有相同厚度，且所述栅极线掺杂有离子并具有比所述栅极更低的薄层电阻。
9.如权利要求8所述的平板显示器，其中所述栅极线的薄层电阻是所述栅极薄层电阻的85％到91％。
10.一种制造平板显示器的方法，该方法包括以下步骤：
提供一具有一布线区域和一第一区域的基板；
在所述第一区域上形成第一有源层；
在所述布线区域和所述第一区域中分别形成一栅极线和一第一栅极；和
在掩蔽所述第一栅极的情况下对所述栅极线进行离子掺杂，从而使所述栅极线具有比所述第一栅极更低的薄层电阻。
11.如权利要求10所述的方法，其中所述对所述栅极线进行离子掺杂的步骤包括：
形成一光刻胶图案，该图案覆盖所述第一有源层的整个表面并露出所述栅极线；和
利用所述光刻胶图案作为掩模对所述栅极线进行离子掺杂。
12.如权利要求11所述的方法，其中所述光刻胶图案至少具有5000的厚度。
13.如权利要求10所述的方法，其中形成栅极线和第一栅极的步骤包括：
在具有所述第一有源层的所述基板的整个表面上顺序层压一栅绝缘层和一导电层；
在所述导电层上形成一光刻胶图案，该图案覆盖所述布线区域和除两端之外的所述第一有源层的部分；以及
利用所述光刻胶图案作为掩模蚀刻该导电层。
14.如权利要求13所述的方法，其中所述光刻胶图案至少具有5000的厚度。
15.如权利要求13所述的方法，进一步包括：
利用所述光刻胶图案和所述第一栅极作为掩模，对所述第一有源层的两端进行离子掺杂；以及
去除所述光刻胶图案。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR87793/03 | 2003-11-29 | ||
| KR1020030087793A KR100623232B1 (ko) | 2003-11-29 | 2003-11-29 | 평판표시장치 및 그의 제조방법 |
| KR87793/2003 | 2003-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1629907A CN1629907A (zh) | 2005-06-22 |
| CN100365674C true CN100365674C (zh) | 2008-01-30 |
Family
ID=34617437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100471951A Active CN100365674C (zh) | 2003-11-29 | 2004-11-29 | 平板显示器和制造该平板显示器的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7268405B2 (zh) |
| KR (1) | KR100623232B1 (zh) |
| CN (1) | CN100365674C (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030086166A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100623232B1 (ko) * | 2003-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP4746332B2 (ja) * | 2005-03-10 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| KR100708687B1 (ko) * | 2005-06-04 | 2007-04-17 | 삼성에스디아이 주식회사 | 유기전계 발광소자 및 그의 제조방법 |
| KR100708689B1 (ko) * | 2005-06-04 | 2007-04-17 | 삼성에스디아이 주식회사 | 유기전계 발광소자 |
| TWI545652B (zh) | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9219159B2 (en) | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| US9012904B2 (en) * | 2011-03-25 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8704232B2 (en) | 2012-06-12 | 2014-04-22 | Apple Inc. | Thin film transistor with increased doping regions |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
| US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
| US8748320B2 (en) | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
| US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
| US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
| US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
| US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
| CN107818948B (zh) * | 2017-10-31 | 2020-04-17 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050961A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
| US6096585A (en) * | 1996-11-29 | 2000-08-01 | Kabushiki Kaisha Toshiba | Method of manufacturing thin film transistor |
| CN1276622A (zh) * | 1999-03-26 | 2000-12-13 | 株式会社半导体能源研究所 | 制造光电器件的方法 |
| US20020032981A1 (en) * | 2000-09-21 | 2002-03-21 | Yukihiko Karasawa | Clustered creature exterminating method |
| US6476416B1 (en) * | 1999-12-20 | 2002-11-05 | Sony Corporation | Thin-film semiconductor apparatus, display apparatus using such semiconductor apparatus, and method of manufacturing such display apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209620B1 (ko) | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
| US6469317B1 (en) * | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100366768B1 (ko) | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100623232B1 (ko) * | 2003-11-29 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
-
2003
- 2003-11-29 KR KR1020030087793A patent/KR100623232B1/ko active IP Right Grant
-
2004
- 2004-11-24 US US10/995,147 patent/US7268405B2/en active Active
- 2004-11-29 CN CNB2004100471951A patent/CN100365674C/zh active Active
-
2007
- 2007-08-01 US US11/832,099 patent/US7402468B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6050961A (ja) * | 1983-08-30 | 1985-03-22 | Toshiba Corp | 半導体装置の製造方法 |
| US6096585A (en) * | 1996-11-29 | 2000-08-01 | Kabushiki Kaisha Toshiba | Method of manufacturing thin film transistor |
| CN1276622A (zh) * | 1999-03-26 | 2000-12-13 | 株式会社半导体能源研究所 | 制造光电器件的方法 |
| US6476416B1 (en) * | 1999-12-20 | 2002-11-05 | Sony Corporation | Thin-film semiconductor apparatus, display apparatus using such semiconductor apparatus, and method of manufacturing such display apparatus |
| US20020032981A1 (en) * | 2000-09-21 | 2002-03-21 | Yukihiko Karasawa | Clustered creature exterminating method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623232B1 (ko) | 2006-09-18 |
| KR20050052305A (ko) | 2005-06-02 |
| US20050116233A1 (en) | 2005-06-02 |
| US20070269939A1 (en) | 2007-11-22 |
| CN1629907A (zh) | 2005-06-22 |
| US7402468B2 (en) | 2008-07-22 |
| US7268405B2 (en) | 2007-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100365674C (zh) | 平板显示器和制造该平板显示器的方法 | |
| CN109216374B (zh) | 显示装置及其制造方法 | |
| EP0923134B1 (en) | Active matrix circuit board and method of manufacturing it | |
| TW406210B (en) | Active matrix display device | |
| US6262438B1 (en) | Active matrix type display circuit and method of manufacturing the same | |
| JP4648829B2 (ja) | 製品 | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| CN1873989B (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| US7817216B2 (en) | Flat panel display and method for fabricating the same | |
| CN111508975A (zh) | 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器 | |
| CN100495730C (zh) | 半导体器件以及图像显示装置 | |
| CN103367455A (zh) | 半导体器件和薄膜晶体管 | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| US7256457B2 (en) | Thin-film transistor device, utilizing different types of thin film transistors | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| KR20060117635A (ko) | 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법 | |
| JPH098314A (ja) | 薄膜トランジスタ | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4402396B2 (ja) | 半導体装置の作製方法 | |
| CN101097370B (zh) | 液晶显示器及其制造方法 | |
| US7023015B2 (en) | Thin-film semiconductor device and liquid crystal display | |
| EP0528591A2 (en) | Ballasting device and method of preventing short circuits in LCD switching devices | |
| JPH1022506A (ja) | ポリシリコン薄膜トランジスタおよび液晶表示装置 | |
| JPH11103065A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121019 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121019 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |