CN100359603C - 具有多阶输出电流的非易失存储器编程、读取与擦除方法 - Google Patents

具有多阶输出电流的非易失存储器编程、读取与擦除方法 Download PDF

Info

Publication number
CN100359603C
CN100359603C CNB03133041XA CN03133041A CN100359603C CN 100359603 C CN100359603 C CN 100359603C CN B03133041X A CNB03133041X A CN B03133041XA CN 03133041 A CN03133041 A CN 03133041A CN 100359603 C CN100359603 C CN 100359603C
Authority
CN
China
Prior art keywords
output current
area
memory cell
write state
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03133041XA
Other languages
English (en)
Other versions
CN1479316A (zh
Inventor
郭东政
刘建宏
潘锡树
黄守伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1479316A publication Critical patent/CN1479316A/zh
Application granted granted Critical
Publication of CN100359603C publication Critical patent/CN100359603C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种具有多阶输出电流的非易失性存储器的编程、读取与擦除方法。该非易失性存储器内的各存储器单元包含有一由两绝缘层包覆的非导体介电层，该非导体介电层中具有一第一区域及一第二区域。经由储存电子于各该存储器单元的第一区域及第二区域与否，可得到具有不同启始电压的存储器单元。而当读取具有不同启始电压的存储器单元时，可检测到多阶的输出电流，因此可得到一多阶输出电流的非易失性存储器。通过本发明的方法，解决了必须经由两次读取才能将二位数据读出的问题，因而提高了读取速度，减少能量消耗，并且提高了存储器的容量。

Description

具有多阶输出电流的非易失存储器编程、读取与擦除方法
技术领域
本发明涉及非易失性(non-volatile)存储器领域，特别是涉及一种具有多阶(multi-1evel)输出电流的非易失性存储器的编程、读取与擦除的方法。
背景技术
非易失性存储器目前广泛应用于各种电子产品中，例如只读存储器(readonly memory，ROM)、可编程只读存储器(programmable read only memory，PROM)、可擦除可编程只读存储器(erasable programmable read only memory，EPROM)、可电擦除可编程只读存储器(electrically erasable programmable readonly memory，EEPROM)以及闪速存储器(flash memory)等。
不同于前述的只读存储器使用多晶硅或金属的浮动栅极储存电荷，氮化物只读存储器(nitride read only memory，NROM)的主要特征为使用氮化硅的绝缘介电层作为电荷储存介质(charge trapping medium)。由于氮化硅层具有高度的致密性，因此可使经由MOS晶体管隧穿(tunneling)进入至氮化硅层中的热电子陷于(trap)其中，进而形成一非均匀的浓度分布，以加快读取数据速度并避免漏电流。
已知二位(two bit)EEPROM的写入、读取及擦除方法已披露于美国专利第6,011,725号，其中存储器单元的结构包含有一源极、一漏极、一通道位于源极与漏极之间、一非导体介电层位于通道之上方并由两绝缘层包覆以及一导体位于非导体介电层之上。在美国专利第6,011,725号中，存储器单元可藉由注入电子于非导体介电层中靠近源极与漏极的两个区域内，以储存二位数据。然而在读取存储器单元内的二位数据时，则必须读取两次才能将二位数据读出。亦即，其读取方法是先施加读取电压于导体与漏极，并接地源极，以读取二位数据中靠近源极的位。然后再施加读取电压于导体与源极，并接地漏极，以读取二位数据中靠近漏极的位。然而，由于此发明必须经由两次读取才能将二位数据读出，存储器的读取速度因而降低许多。
发明内容
因此，本发明的目的是提供一种具有多阶输出电流的非易失性存储器的编程、读取与擦除的方法，以提高存储器读取速度。
依据本发明的目的，本发明的较佳实施例提供一种具有多阶输出电流的非易失性存储器的编程、读取与擦除方法，该非易失性存储器包含有多个存储器单元，而所述存储器单元包含有至少一第一写入状态(programmingstate)、一第二写入状态、一第三写入状态与一第四写入状态。该方法包含有施加一第一读取电压于欲读取的该存储器单元的一导体，施加一第二读取电压于欲读取的该存储器单元的一漏极，以及接地欲读取的该存储器单元的一源极，以获得一输出电流。其中该输出电流包含有一对应于该第一写入状态的最大输出电流、一对应于该第二写入状态的第一输出电流、一对应于该第三写入状态的第二输出电流、以及一对应于该第四写入状态的第三输出电流。
由于本发明只需读取一次即可将二位数据读出，相较于必须读取两次才能将二位数据读出的已知技术，本发明可提高读取速度，减少能量消耗，还可提高存储器单位面积容量。
附图说明
图1为本发明中NROM存储器单元的示意图；
图2为将电子存入存储器单元10的第一区域22a的示意图；
图3为将电子存入存储器单元10的第二区域22b的示意图；
图4为读取存储器单元10的示意图；和
图5为本发明的存储器单元的电子存入位置与其相对应的输出电流的表格。
附图符号说明
10第一存储器单元    12基底
14源极              16漏极
18通道              20第一绝缘层
22非导体介电层      22a第一区域
22b第二区域    24第二绝缘层
26场氧化层      28导体
具体实施方式
以下本发明所提及的较佳实施例，是以NROM为例。关于NROM的制作方法，可参阅美国专利第5,966,603号。
请参阅图1，图1为本发明的NROM存储器单元的示意图。如图1所示，一存储器单元10包含有一基底12、一源极14、一漏极16、一通道18位于基底12表层及源极14与漏极16之间、一第一绝缘层20位于通道18之上、一非导体介电层22位于第一绝缘层20之上、一第二绝缘层24位于非导体介电层22之上、一场氧化层26位于源极14与漏极16表面、以及一导体28位于第二绝缘层24与场氧化层26之上。其中非导体介电层22内还包含有一靠近漏极16的第一区域22a以及一靠近源极14的第二区域22b。
如美国专利第6,011,725号所揭露的EEPROM，当储存电子于存储器单元10内的非导体介电层22时，存储器单元10的启始电压(threshold voltage)会因此而上升。并且当电子储存于靠近源极14端的非导体介电层22(即第二区域22b)时，存储器单元10的启始电压的上升幅度较大；而当电子储存于靠近漏极16端的非导体介电层22(即第一区域22a)时，存储器单元10的启始电压的上升幅度较小。因此，藉由储存电子于第一区域22a或第二区域22b与否，可得到不同的启始电压的存储器单元10，进而可得到多阶(multi-level)输出电流的非易失性存储器。
请参考图2，图2为将电子存入存储器单元10的第一区域22a的示意图。如图2所示，藉由施加一写入电压(如10伏特)于导体28以及施加另一写入电压(如9伏特)于漏极16，并接地源极14，以产生一垂直于信道18的垂直电场与一平行于信道18的侧向电场。而前述的垂直电场与侧向电场将使源极14内的电子往漏极16加速移动，当电子获得足够的能量时，电子便会穿过第一绝缘层20而储存于非导体介电层22的第一区域22a内。
此外，请参考图3，图3为将电子存入存储器单元10的第二区域22b的示意图。如图3所示，藉由施加一写入电压(如10伏特)于导体28以及施加另一写入电压(如9伏特)于漏极16，并接地源极14，以产生一垂直于信道18的垂直电场与一平行于信道18的侧向电场。而前述的垂直电场与侧向电场将使漏极16内的电子往源极14加速移动，当电子获得足够的能量时，电子将会穿过第一绝缘层20而储存于非导体介电层22的第二区域22b内。
因此，藉由储存电子于存储器单元10第一区域22a或第二区域22b与否，可产生至少四种状态的存储器单元10，该四种状态分别为状态(a)：第一区域22a以及第二区域22b皆无注入电子；状态(b)：第一区域22a有注入电子，而第二区域22b无注入电子；状态(c)：第二区域22b有注入电子，而第一区域22a无注入电子；以及状态(d)：第一区域22a以及第二区域22b皆有注入电子。并且，如前所述，存储器单元10在状态(d)的启始电压会大于存储器单元10在状态(c)的启始电压，存储器单元10在状态(c)的启始电压大于存储器单元10在状态(b)的启始电压，而存储器单元10在状态(b)的启始电压大于存储器单元10在状态(a)的启始电压。
请参考图4，图4为读取存储器单元10的示意图。如图4所示，当读取存储器单元10时，施加一第一读取电压(如3伏特)于导体28，以及施加第二读取电压(如2伏特)于漏极16，并接地源极14，以得到一输出电流。其中，该输出电流包含一相对应于处于该状态(a)的最大输出电流，一相对应于处于该状态(b)的第一输出电流，一相对应于处于该状态(c)的第二输出电流，以及一相对应于处于该状态(d)的第三输出电流。并且，该最大输出电流大于该第一输出电流，该第一输出电流大于该第二输出电流，而该第二输出电流大于该第三输出电流。
请参阅图5，图5为本发明的较佳实施例中的电子存入位置与其相对应的输出电流的表格。其中Id-HH代表最大输出电流、Id-HL代表第一输出电流、Id-LH代表第二输出电流以及Id-LL代表第三输出电流。写入-A是指将电子存入靠近漏极的第一区域，而写入-B是指将电子存入靠近源极的第二区域。在本发明的较佳实施例中，藉由适当地调整注入非导体介电层的电子数量以改变存储器单元的启始电压，可使第一输出电流约略占最大输出电流的百分之七十五，第二输出电流约略占最大输出电流的百分之五十，第三输出电流约略占最大输出电流的百分之二十五。因此，藉由检测此四种不同的输出电流即可得到二位数据(00、01、10及11)的讯息。而以上所提及的写入步骤的方法之一可为smart program。
其中前述的基底12是由P型硅基底构成，源极14与漏极16皆是N型。此外，第一绝缘层20与第二绝缘层24皆是由二氧化硅所构成，非导体介电层22则是由氮化硅构成，场氧化层26是利用热氧化法(thermal oxidation)所形成，而导体28则是由掺杂多晶硅所构成。
此外，本发明的存储器单元皆可经由一第一擦除步骤(frst erasing step)以移除存储器单元10的第一区域22a内所储存的电子，并可经由一第二擦除步骤(second erasing step)以移除存储器单元10的第二区域22b内所储存的电子。其中第一擦除步骤是施加一第一擦除电压于导体28上，以及施加一第二擦除电压于漏极16之上，以移除存储器单元10的第一区域22a内所储存的电子。而第二擦除步骤则是施加一第三擦除电压于导体28上，以及施加一第四擦除电压于源极14之上，以移除存储器单元10的第二区域22b内所储存的电子。
简而言的，本发明的非易失性存储器包含有多个存储器单元。每一该存储器单元包含有一由两绝缘层包覆的非导体介电层，其中非导体介电层中包含有第一区域及第二区域。经由储存电子于每一存储器单元的第一区域及第二区域与否，以形成具有不同启始电压的存储器单元。当读取前述的存储器单元时，可得到多阶的输出电流，因此便可形成一具有多阶输出电流的非易失性存储器。
相较于已知技术，本发明在读取同一存储单元的左位与右位时，只要分别施加电压于导体、漏极与源极上，然后检测漏极与源极之间的电流即可。读取左位与右位的期间并不会对调漏极和源极，亦即，本发明只要读取一次即可将二位数据读出。相较于已知在读取左位与右位的期间必须对调漏极和源极的技术(亦即，要读取两次才能将同一存储器单元的二位数据读出)，本发明可提高读取速度，减少能量消耗，更可提高存储器单位面积容量。此外，本发明除了可应用于氮化物只读存储器，也可应用于闪速存储器。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (7)

1.一种具有多阶输出电流的非易失性存储器的编程、读取与擦除方法，该非易失性存储器包含有多个存储器单元，而所述存储器单元的状态包含有一第一写入状态、一第二写入状态、一第三写入状态与一第四写入状态，该方法包含有：
施加一第一读取电压于欲读取的该存储器单元的一导体；
施加一第二读取电压于欲读取的该存储器单元的一漏极；以及
接地欲读取的该存储器单元的一源极，以获得一输出电流；
其中该输出电流包含有一对应于该第一写入状态的最大输出电流、一对应于该第二写入状态的第一输出电流、一对应于该第三写入状态的第二输出电流、以及一对应于该第四写入状态的第三输出电流。
2.如权利要求1所述的方法，其中该最大输出电流系大于该第一输出电流，该第一输出电流系大于该第二输出电流，而该第二输出电流系大于该第三输出电流。
3.如权利要求1所述的方法，其中各该存储器单元包含有一源极、一漏极、一位于该源极与该漏极之间的信道、一位于该信道之上的第一绝缘层、一位于该第一绝缘层之上的非导体介电层、一位于该非导体介电层之上的第二绝缘层、以及一位于该第一绝缘层之上的导体，并且该非导体介电层具有一靠近该漏极的第一区域以及一靠近该源极的第二区域。
4.如权利要求3所述的方法，其中该第一写入状态表示该第一区域以及该第二区域皆无注入电子，该第二写入状态表示该第一区域有注入电子，而该第二区域无注入电子，该第三写入状态表示该第二区域有注入电子，而该第一区域无注入电子，而该第四写入状态表示该第一区域以及该第二区域皆有注入电子。
5.如权利要求3所述的方法，其中该非导体介电层由氮化硅所构成。
6.如权利要求3所述的方法，其中该第一绝缘层及该第二绝缘层均由二氧化硅所构成。
7.如权利要求3所述的方法，其中该导体由多晶硅所构成。
CNB03133041XA 2002-07-23 2003-07-23 具有多阶输出电流的非易失存储器编程、读取与擦除方法 Expired - Fee Related CN100359603C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/064,518 US20040017693A1 (en) 2002-07-23 2002-07-23 Method for programming, reading, and erasing a non-volatile memory with multi-level output currents
US10/064,518 2002-07-23

Publications (2)

Publication Number Publication Date
CN1479316A CN1479316A (zh) 2004-03-03
CN100359603C true CN100359603C (zh) 2008-01-02

Family

ID=30769075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03133041XA Expired - Fee Related CN100359603C (zh) 2002-07-23 2003-07-23 具有多阶输出电流的非易失存储器编程、读取与擦除方法

Country Status (3)

Country Link
US (1) US20040017693A1 (zh)
CN (1) CN100359603C (zh)
TW (1) TWI227029B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054192B2 (en) * 2004-02-26 2006-05-30 Macronix International Co., Ltd. Method of controlling threshold voltage of NROM cell
US7085165B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Method and apparatus for reducing read disturb in non-volatile memory
US7339846B2 (en) * 2006-07-14 2008-03-04 Macronix International Co., Ltd. Method and apparatus for reading data from nonvolatile memory
TWI355664B (en) * 2006-09-29 2012-01-01 Macronix Int Co Ltd Method of reading a dual bit memory cell
US7796436B2 (en) * 2008-07-03 2010-09-14 Macronix International Co., Ltd. Reading method for MLC memory and reading circuit using the same
TWI391947B (zh) * 2008-08-06 2013-04-01 Macronix Int Co Ltd 多位階單元記憶體之讀取方法及應用其之讀取電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178116A (ja) * 1996-12-13 1998-06-30 Sgs Thomson Microelectron Sa ４状態メモリーセル
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
GB2342228A (en) * 1995-05-16 2000-04-05 Hyundai Electronics Ind Method of programming an EEPROM having two floating gates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336813B2 (ja) * 1995-02-01 2002-10-21 ソニー株式会社 不揮発性半導体メモリ装置
TW506123B (en) * 2001-10-24 2002-10-11 Macronix Int Co Ltd Multi-level NROM memory cell and its operating method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2342228A (en) * 1995-05-16 2000-04-05 Hyundai Electronics Ind Method of programming an EEPROM having two floating gates
JPH10178116A (ja) * 1996-12-13 1998-06-30 Sgs Thomson Microelectron Sa ４状態メモリーセル
US6011725A (en) * 1997-08-01 2000-01-04 Saifun Semiconductors, Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping

Also Published As

Publication number Publication date
US20040017693A1 (en) 2004-01-29
TW200403682A (en) 2004-03-01
TWI227029B (en) 2005-01-21
CN1479316A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
CN100481464C (zh) 自对准分离栅与非型快闪存储器及制造工艺
CN100481463C (zh) 具有增强的编程和擦除连接的闪速存储器及其制造方法
CN100380667C (zh) 自对准分离栅极与非闪存及制造方法
CN1855510B (zh) 集成电路存储器及其操作方法
CN100538897C (zh) 动态参考编程的算法
US6448607B1 (en) Nonvolatile memory having embedded word lines
US6528842B1 (en) Electronically erasable memory cell using CMOS technology
CN1637949B (zh) 具有加强编程和擦除功能的与非闪速存储器及其制造方法
CN101388247A (zh) 存储单元装置、控制存储单元的方法、存储器阵列及电子设备
US7646637B2 (en) Nonvolatile memory having modified channel region interface
CN100353529C (zh) 识别程序化及抹除存储单元中的逻辑信息的方法
CN1310846A (zh) 电可擦除非易失性存储器
US7804713B2 (en) EEPROM emulation in flash device
CN100454576C (zh) 半导体元件及其制造方法与记忆体元件及其操作方法
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
KR101017535B1 (ko) 이산 전하 저장 소자들을 갖는 메모리의 프로그래밍
CN100359603C (zh) 具有多阶输出电流的非易失存储器编程、读取与擦除方法
US8765553B2 (en) Nonvolatile memory array having modified channel region interface
CN102709291A (zh) Sonos存储单元及其操作方法、sonos存储器
US20080006871A1 (en) Nonvolatile Memory Having Raised Source and Drain Regions
US6347053B1 (en) Nonviolatile memory device having improved threshold voltages in erasing and programming operations
US5867426A (en) Method of programming a flash memory cell
KR100241524B1 (ko) 플래쉬 메모리 셀
KR100767881B1 (ko) 메모리 디바이스 제조 방법, 메모리 셀, 메모리 디바이스및 메모리 디바이스 동작 방법
JP4071120B2 (ja) フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20190723