CN100353521C - 使用化学机械研磨法制造半导体元件的内连线结构的方法 - Google Patents

使用化学机械研磨法制造半导体元件的内连线结构的方法 Download PDF

Info

Publication number
CN100353521C
CN100353521C CNB2005100732994A CN200510073299A CN100353521C CN 100353521 C CN100353521 C CN 100353521C CN B2005100732994 A CNB2005100732994 A CN B2005100732994A CN 200510073299 A CN200510073299 A CN 200510073299A CN 100353521 C CN100353521 C CN 100353521C
Authority
CN
China
Prior art keywords
slurry
layer
semiconductor element
chemical mechanical
grinding plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100732994A
Other languages
English (en)
Other versions
CN1761047A (zh
Inventor
邱文智
陈盈和
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1761047A publication Critical patent/CN1761047A/zh
Application granted granted Critical
Publication of CN100353521C publication Critical patent/CN100353521C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Abstract

本发明涉及一种使用化学机械研磨法制造半导体元件的内连线结构的方法，特别涉及一种用于制造半导体元件的化学机械研磨方法。首先，使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分，然后使用第二研磨平台与第二研磨浆移除第一内连线材料层的第二部分，接着使用第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分，以及使用第三研磨平台与第四研磨浆移除第二内连线材料层的第二部分。本发明所述使用化学机械研磨法制造半导体元件的内连线结构的方法可以提高半导体元件的产出。

Description

使用化学机械研磨法制造半导体元件的内连线结构的方法
技术领域
本发明是有关于一种半导体元件制程，且特别有关于一种用在半导体元件制程中的化学机械研磨法。
背景技术
半导体集成电路工业已经经历高度成长。由于在集成电路材料与设计上技术的进步，不同时代集成电路之间的尺寸不断地缩小、电路也愈趋复杂。
随着集成电路中内连线层数目的增加，传统平坦化技术已经无法符合金属层的平坦度的要求。上述平坦化技术例如是光致抗蚀剂牺牲层回蚀刻法(sacrificial-resist etchback)、高温热流法(thermal flow)、以及旋转涂布氧化硅(spin-on glass)。化学机械研磨法因为结合了化学反应与机械研磨的特点，所以经常被用于选择性地移除不平坦表面突出的部分。
通常，化学机械研磨系统可能具有二至三个研磨平台，而且每一个研磨平台用于个别的化学机械研磨制程。其中，晶圆置于一旋转载具上，旋转载具会将晶圆依序移动至不同的研磨平台上以进行一系列的化学机械研磨制程。通常，在化学机械研磨制程中会使用含有研磨料的研磨浆以利研磨步骤的进行。
在一个例子中，铜内连线层制程内的化学机械研磨制程通常有三个步骤：在第一研磨平台研磨铜、在第二研磨平台研磨氮化钽、以及在第三研磨平台以一较软的研磨垫进行慢速抛光的步骤。然而，由于晶圆在第三研磨平台研磨的时间过长，这样会造成制程上的一个瓶颈，而增加制造成本。
因此，业界急需一种能提高产出的改良的化学机械研磨系统及方法。
发明内容
本发明的主要目的之一就是提供一种能提高产出的半导体元件制程。
本发明的另一目的就是提供一种用在半导体元件制程中的化学机械研磨法。
为达上述目的，本发明提供一种使用化学机械研磨法制造半导体元件的内连线结构的方法。
首先，使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分，然后使用第二研磨平台与第二研磨浆移除第一内连线材料层的第二部分，接着使用第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分，以及使用第三研磨平台与第四研磨浆移除第二内连线材料层的第二部分，其中该第二研磨浆与该第三研磨浆是不同的。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第一内连线材料层包括一导电层。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第一内连线材料层包括一铜层。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第二内连线材料层包括一阻障层。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第二内连线材料层包括一钽层。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第二内连线材料层的第一部分的厚度大体上介于10埃至300埃之间。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第二研磨浆包括二氧化硅。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第三研磨浆包括氧化铝或二氧化硅。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第三研磨浆与该第四研磨浆是不同的。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第三研磨浆与该第四研磨浆是相同的。
本发明所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，该第四研磨浆包括二氧化硅。
本发明另提供一种使用多重研磨平台的化学机械研磨法制造半导体元件的内连线结构的方法。
首先，使用第一研磨平台与第一研磨浆移除一铜层的第一部分，然后使用第二研磨平台与第二研磨浆移除该铜层的第二部分。接着使用该第二研磨平台与第三研磨浆移除一钽层的第一部分，其中该第二研磨浆与该第三研磨浆是不同的，其中该第一部分的厚度大体上介于10埃至300埃之间。以及使用第三研磨平台与第四研磨浆移除该钽层的第二部分。
本发明亦提供一种具有内连线材料的半导体元件，该半导体元件的内连线结构是使用化学机械研磨法形成，其中该内连线材料包括：一铜层，其中该铜层的第一部分是使用第一研磨平台与第一研磨浆加以移除，其中该铜层的第二部分是使用第二研磨平台与第二研磨浆移除加以移除；以及一钽阻障层，其中该钽阻障层是与该铜层接触，其中该钽阻障层的第一部分是使用该第二研磨平台与第三研磨浆加以移除，其中该钽阻障层的第二部分是使用第三研磨平台与第四研磨浆加以移除。
本发明所述使用化学机械研磨法制造半导体元件的内连线结构的方法可以提高半导体元件的产出。
附图说明
图1a是绘示根据本发明一较佳实施例的化学机械研磨系统的示意图；
图1b是绘示根据本发明一较佳实施例的使用化学机械研磨方法形成一半导体元件半成品的方块流程图；
图2至图8是绘示根据本发明一较佳实施例的半导体元件半成品的制程剖面图。
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
本发明提供各种不同形式的实施例以及组合。为了简化的目的，在说明书中会重复使用符号。而且，在一些较佳实施例中，不同层或不同步骤之间，也许有直接的顺序关系；但是在另一些较佳实施例中，有些不同层或不同步骤之间并无直接的顺序关系。
图1a是绘示根据本发明一较佳实施例的化学机械研磨系统的示意图。
如图1a所示，一化学机械研磨系统100，其与美国应用材料有限公司(AMAT)所贩售的AMAT反射/平台(MESA)系统相似。此化学机械研磨系统100是一个包括四个研磨站的系统，其中一个研磨站16用于装载及卸载晶圆；另外三个研磨站分别具有一个用于化学机械研磨操作的研磨平台(研磨平台4、研磨平台8、研磨平台12)及相对应的研磨浆(研磨浆S1、研磨浆S2、研磨浆S3)供给系统。另有一机械手臂102可以在不同研磨平台之间运送基底，此基底例如是半导体晶圆。
图1b是绘示根据本发明一较佳实施例的使用化学机械研磨方法形成一半导体元件半成品的方块流程图。
如图1b所示，此化学机械研磨系统100(见图1a)可以执行方法110，此方法110使用一多重研磨平台的化学机械研磨制程以制造半导体元件半成品。以下将讨论此方法110，并且利用本发明的其余图式搭配几个较佳实施例，以说明此方法110制造半导体晶圆的过程。
首先，步骤112将一基底载入化学机械研磨系统100内。此基底是一半导体晶圆，且具有沉积于此半导体晶圆上的一导电层(例如，铜)、一介电层、以及一阻障层。上述各层是形成内连线层，或在后续步骤形成其它元件。
在步骤114中，使用研磨平台4研磨金属层(例如，铜层)以移除一大量的厚度；其中，使用一研磨浆S1。
在步骤116中，使用研磨平台8研磨残留的金属层与一部分的阻障层；其中，使用一研磨浆S2。在另一较佳实施例中，可以使用一种以上的研磨浆，例如一种研磨浆用于研磨残留的金属层；另外一种研磨浆则用于研磨一部分的阻障层。
在步骤118中，使用研磨平台12研磨另一部分的阻障层；其中，使用一研磨浆S3。甚者，进行抛光步骤以使曝露的表面达到光滑的程度。
此方法110可以在各种半导体元件的制程中使用。例如，可以用于制造存储器元件(包括静态随机存取存储器)、逻辑元件(包括金属氧化物半导体场效应晶体管)、及/或其它元件。此方法110会在后续的说明书中搭配图2至图6，进一步说明整个半导体元件半成品的制程。
如图2所示，一半导体元件半成品200包括一基底210。此基底210可以包括一个或多个绝缘层、导电层、及/或半导体层。例如，此基底210可以包括：一裸晶圆，此裸晶圆例如是单晶硅、多晶硅、非晶硅、及/或锗；一化合物的半导体层，此化合物的半导体层例如是碳化硅、及/或砷化镓；合金半导体层，此合金半导体层例如是硅锗、镓砷磷、铝铟砷、铝镓砷、及/或镓铟磷。甚者，此基底210可以包括以某一元素为主体的半导体层，此种半导体层例如是以硅为主体的半导体层，可以包括外延硅层。另外，此种半导体层包括半导体于绝缘体上的基底，例如是硅于绝缘体上的基底、或是薄膜晶体管基底。此基底210也可以是多层硅结构或多层化合物的半导体基底。
接着，一导电层220沉积于基底210的凹部内。上述导电层220的形成方法包括化学气相沉积法、等离子增强型化学气相沉积法、物理气相沉积法、离子式物理气相沉积法、原子层沉积法、或电镀。在形成此导电层220的制程中，可以使用化学机械平坦化制程及/或化学机械法。例如，此导电层220经过平坦化制程之后具有一个与基底210大约相等的表面215，如图2所示。
在另一较佳实施例中，此导电层220的平坦化的程度较小，因此导电层220至少有一部分会延伸出上述表面215。本发明的导电层220至少包括上述两种形式。
此导电层220可以是连接半导体元件、集成电路元件、集成电路零件、及/或上述元件或零件的内连线层的导电材质。此导电层220的深度d1约介于1500至5000埃之间。在另一较佳实施例中，此导电层220的深度d1约为3500埃。此导电层220包括铝、铝合金、铜、铜合金、钨、及/或其它导电材质。
接着，在导电层220与基底210上方形成一介电层230。此介电层230可以是一蚀刻停止层及/或一扩散阻障层。此介电层230可以是单层或多层结构。此介电层230包括氮化硅、其它介电材料、及/或蚀刻停止材料。
然后，第二介电层310沉积于基底210或介电层230的表面，如图3所示的半导体元件半成品300。此第二介电层310的形成方法包括化学气相沉积法、等离子增强型化学气相沉积法、原子层沉积法、物理气相沉积法、旋转涂布法及/或其它方法。此第二介电层310可以是一金属层间介电层。此第二介电层310包括氧化硅、聚葱亚胺、旋涂式玻璃、氟掺杂二氧化硅层、黑钻石(应用材料公司的产品)、Xerogel、Aerogel、非晶系氟化碳、及/或其它材料。
接着，进行微影、蚀刻及/或其它方法在上述第二介电层310形成一开口306，因而曝露下方介电层230或导电层220的部分表面。此开口306可以是一介层窗或双镶嵌结构(包括一介层窗与导线的沟渠)。
上述介电层230曝露的部分也可使用干蚀刻的方式及/或其它方法，以曝露部分下方的导电层220。移除上述介电层230的方法是以甲烷为主要气体，然后混合氧气与氮气以调整蚀刻速率及蚀刻选择率。
然后，如图4所示的半导体元件半成品400，利用自离子化等离子(self-ionized plasma)物理气相沉积法、及/或离子化金属等离子(ionized metal plasma)物理气相沉积法以沉积一阻障层410。其中，此阻障层410至少内衬于开口306中。此阻障层410包括钽、氮化钽、钛、氮化钛、及/或其它阻障材料。在一较佳实施例中，在移除部分的介电层230之前，可以先形成此阻障层410，然后再利用干蚀刻及/或溅镀的方式移除阻障层410的底部与部分的介电层230。
在另一较佳实施例中，不论阻障层410是于移除上述介电层230的步骤之前或之后形成，阻障层410的底部连同下方的导电层220可以使用自离子化等离子(self-ionized plasma)或离子化金属等离子(ionized metal plasma)以临场溅镀的方式加以移除。因此，至少一部分的导电层220会曝露。
甚者，另一第二扩散阻障层(图未显示)可以选择性地沉积于上述阻障层410上方。此第二扩散阻障层可以借由自离子化等离子(self-ionized plasma)或离子化金属等离子(ionized metalplasma)系统，以临场的方式形成。其中，第二扩散阻障层与阻障层410的形成方法相似。上述第二扩散阻障层包括钽、氮化钽、钛、氮化钛、及/或其它阻障材料。
之后，如图5所示的半导体元件半成品500，借由双镶嵌制程或其它方法，至少以一导电插塞502填满上述开口306。在一较佳实施例中，利用物理气相层积法、自离子化等离子、离子化金属等离子、及/或其它方法，将一或多层包括铜、铜合金、及/或其它晶种材料的晶种层沉积于阻障层410上，以内衬开口306。接着，在开口306填入导电插塞502，其中导电插塞502包括与导电层220相似的材料。在一较佳实施例中，上述导电插塞502包括铜、铜合金、耐火性金属、二硅化钛、二硅化钴、硅化氮、硅化铂、钨、二硅化钨、金属硅化物、氮化硅、钛钨、氮化钽、铝、铝铜、铝合金、及/或其它材料。其中，上述导电材料可以利用电镀及/或其它沉积法，于开口306内形成导电插塞502。且上述导电材料具有一上表面504，此上表面504需要进行一平坦化步骤。在本发明中，导电插塞502与阻障层410泛指内连线材料。
如图6所示，对半导体元件半成品600执行方法110的步骤114。根据步骤114，利用化学机械研磨系统100内的研磨平台4移除一部分的导电插塞502。
在此实施例中，以一较高的移除速率移除一大部分的导电插塞502的上表面504，其中移除速率约每分钟800埃。结果，残留在导电插塞502的上表面602突出阻障层410的高度约小于2000埃。在其它较佳实施例中，也可以使用不同的移除速率。
在步骤114中进行研磨步骤时，使用的耗材包括研磨浆与研磨垫。研磨浆通常包括细微、有研磨作用的、具有特殊尺寸与形状并且分散于溶液内的微粒(通常直径介于10至100纳米)。上述有研磨作用的微粒通常与待研磨的表面一样硬。另外，也可以依据不同的待研磨的材料，在溶液中选择性地加入酸或碱。研磨速率决定于各种的研磨浆参数，此研磨浆参数包括研磨溶液的化学组成、研磨浆中固体微粒的浓度、以及形状、尺寸与研磨浆微粒的分散程度。通常会使用一自动研磨浆供给系统，以确保研磨浆的适当输送。在一较佳实施例中，用于第一研磨平台的第一研磨浆包括含有氧化铝、二氧化硅、或任何其它适当的材料分散于其中的溶液，此溶液例如是碱性的溶液或其它适当的溶液，且包括任何现有技术中已知的浓度。上述第一研磨浆可以来自任何制造商，例如是凯伯股份(有限)公司(Cabot Corp.)或是罗德有限责任公司(Rode Inc.)。
在进行步骤114的时候，可以在大约5至300转/分钟的转速下，于半导体元件半成品600与第一研磨平台之间施加一大约介于0.2至10磅/英寸的压力。第一研磨浆的供给速率约介于20至700毫升/分钟之间。通常，步骤114是一定时的研磨制程，研磨时间约介于10秒至5分钟之间或其它时间区间。另外，现有技术或美国申请专利案号6,524,9595中所采用的终点侦测方法，也可以在本发明中使用。
根据步骤114，如图7所示的半导体元件半成品700接着被机械手臂102(图1a)由研磨平台4移开。然后，在一些较佳实施例中，会利用位于研磨平台4与研磨平台8之间的设备，对上述半导体元件半成品700进行一选择性的去离子水冲洗步骤或相似的湿洗步骤。而且，为了消除研磨浆的交互污染，可以针对研磨平台4与研磨平台8进行一选择性地冲洗步骤。之后，半导体元件半成品700被置于研磨平台8上。
在步骤116中，残留的多余的导电插塞502是使用第二研磨浆加以移除。在一较佳实施例中，上述第二研磨浆包括含有氧化铝、二氧化硅、或任何其它适当的材料分散于其中的溶液，此溶液例如是碱性的溶液或其它适当的溶液，且包括任何现有技术中已知的浓度。
在一些较佳实施例中，步骤116会使用一较低速的研磨操作。例如，施加于半导体元件半成品700与研磨平台8之间的研磨压力大约介于0.2至8磅/英寸之间。研磨平台8的转速约介于5至300转/分钟；第二研磨浆的供给速率约介于20至700毫升/分钟之间。而为了搭配步骤116的较低速的研磨操作，其余研磨平台与研磨浆的供给速率皆会相对降低。
在一较佳实施例中，使用终点侦测技术量测半导体元件半成品600的反射率。当研磨导电插塞502的时间超过预定的时间的时候，半导体元件半成品600的反射率会因此改变。根据反射率变化的侦测，即可判断步骤114的终止时机。另外，也可以使用定时器，设定适当的时间以监视研磨操作完成的程度。
在一较佳实施例中，步骤116接着移除至少一部分的残留的阻障层410以达到一个平面702。上述阻障层410例如是钽。上述步骤可以使用同一个研磨平台8，但是使用不同的研磨浆(假如需要的话)。此时使用的研磨浆大体上与之前在研磨平台8使用的研磨浆不同。在一较佳实施例中，此时使用的研磨浆包括含有氧化铝、二氧化硅、或任何其它适当的材料分散于其中的溶液，此溶液例如是碱性的溶液或其它适当的溶液，且包括任何现有技术中已知的浓度。
移除残留的阻障层410的研磨压力大约介于0.2至8磅/英寸之间；研磨平台8的转速约介于5至300转/分钟；研磨浆的供给速率约介于20至700毫升/分钟之间。另一方面，上述三个研磨参数亦可视情况调整。在一较佳实施例中，使用终点侦测技术与定时器以侦测步骤116完成的程度。通常，在步骤116完成之后，被移除的阻障层410的厚度约有10至300埃
在步骤116完成之后，如图8所示的半导体元件半成品800接着被机械手臂102(图1a)由研磨平台8移开。然后，在一些较佳实施例中，会利用位于研磨平台8与研磨平台12之间的设备对上述半导体元件半成品800进行一选择性的去离子水冲洗步骤或相似的湿洗步骤。而且，为了消除研磨浆的交互污染，可以针对研磨平台8与研磨平台12进行一选择性地冲洗步骤。
之后，在步骤118中，将半导体元件半成品800置于研磨平台12上。其中，步骤118所使用的研磨浆大体上可以与先前步骤所使用的研磨浆相似、相同、或不同。在一较佳实施例中，在步骤118中使用的研磨浆包括含有氧化铝、二氧化硅、或任何其它适当的材料分散于其中的溶液，此溶液例如是碱性的溶液或其它适当的溶液，且包括任何现有技术中已知的浓度。
步骤118所使用的研磨压力大约介于0.2至10磅/英寸之间；研磨平台12的转速约介于5至300转/分钟；第四研磨浆的供给速率约介于30至700毫升/分钟之间。通常，步骤118是一个定时的研磨制程，其操作时间约介于30秒至2分钟。然而，在其它较佳实施例中，亦可使用不同的研磨操作时间。另外，亦使用终点侦测技术以侦测步骤118完成的程度。结果，一内连线层802形成于半导体元件半成品800上，如图8所示。
在步骤118完成之后，接着进行步骤120。步骤120中，在从化学机械研磨系统卸载半导体元件半成品800的期间，可以选择性地进行一晶圆冲洗与研磨平台冲洗制程。之后，进行后续的晶圆制程。因为后续的晶圆制程均为现有技术，不在此赘述。
本发明的所有步骤尚有其它的变化例。例如，在一较佳实施例中，导电插塞502除了铜，还包括铜合金、耐火性金属、二硅化钛、二硅化钴、硅化氮、硅化铂、钨、二硅化钨、金属硅化物、氮化硅、钛钨、氮化钽、铝、铝铜、铝合金、及/或其它材料。
在另一较佳实施例中，阻障层410除了钽，还包括氮化钽、钛、氮化钛、及/或其它阻障材料。
在另一较佳实施例中，半导体元件半成品200可以是一个连接结构，用于连接内连线层；或连接内连线层与基底；或连接内连线层与栅极；或连接主动区域与栅极；或连接主动区域与内连线层；或作为其它连接用途。
在另一较佳实施例中，半导体元件半成品200可以是一个连接结构，用于连接不同的半导体元件。例如，连接第一元件的漏极与第一元件的栅极；或连接第一元件的源极与第二元件的栅极。因此，本发明包括各种不同的变化例。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
d1：导电层220的深度
S1、S2、S3：研磨浆
4、8、12：研磨平台
16：研磨站
100：化学机械研磨系统
102：机械手臂
110：方法
112、114、116、118、120：步骤
200：半导体元件半成品
210：基底
215：表面
220：导电层
230：介电层
300：半导体元件半成品
306：开口
310：第二介电层
400：半导体元件半成品
410：阻障层
500：半导体元件半成品
502：导电插塞
504：上表面
600：半导体元件半成品
602：上表面
700：半导体元件半成品
702：平面
800：半导体元件半成品
802：内连线层

Claims (12)

1、一种使用化学机械研磨法制造半导体元件的内连线结构的方法，包括：
使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分；
使用第二研磨平台与第二研磨浆移除该第一内连线材料层的第二部分；
使用该第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分；以及
使用第三研磨平台与第四研磨浆移除该第二内连线材料层的第二部分；
其中该第二研磨浆与该第三研磨浆是不同的。
2、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第一内连线材料层包括一导电层。
3、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第一内连线材料层包括一铜层。
4、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第二内连线材料层包括一阻障层。
5、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第二内连线材料层包括一钽层。
6、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第二内连线材料层的第一部分的厚度介于10埃至300埃之间。
7、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第二研磨浆包括二氧化硅。
8、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第三研磨浆包括氧化铝或二氧化硅。
9、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第三研磨浆与该第四研磨浆是不同的。
10、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第三研磨浆与该第四研磨浆是相同的。
11、根据权利要求1所述的使用化学机械研磨法制造半导体元件的内连线结构的方法，其特征在于：该第四研磨浆包括二氧化硅。
12、一种使用多重研磨平台的化学机械研磨法制造半导体元件的内连线结构的方法，包括：
使用第一研磨平台与第一研磨浆移除一铜层的第一部分；
使用第二研磨平台与第二研磨浆移除该铜层的第二部分；
使用该第二研磨平台与第三研磨浆移除一钽层的第一部分，其中该第二研磨浆与该第三研磨浆是不同的，其中该第一部分的厚度介于10埃至300埃之间；以及
使用第三研磨平台与第四研磨浆移除该钽层的第二部分。
CNB2005100732994A 2004-10-12 2005-06-03 使用化学机械研磨法制造半导体元件的内连线结构的方法 Active CN100353521C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/964,145 2004-10-12
US10/964,145 US7232362B2 (en) 2004-10-12 2004-10-12 Chemical mechanical polishing process for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
CN1761047A CN1761047A (zh) 2006-04-19
CN100353521C true CN100353521C (zh) 2007-12-05

Family

ID=36145954

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100732994A Active CN100353521C (zh) 2004-10-12 2005-06-03 使用化学机械研磨法制造半导体元件的内连线结构的方法

Country Status (3)

Country Link
US (1) US7232362B2 (zh)
CN (1) CN100353521C (zh)
TW (1) TWI265568B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740330B (zh) * 2008-11-17 2011-12-07 中芯国际集成电路制造(上海)有限公司 化学机械研磨及通孔形成方法
CN102569170A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法
CN105619239A (zh) * 2016-02-26 2016-06-01 上海华力微电子有限公司 防刮伤化学机械研磨装置及其化学机械研磨方法
US10957587B2 (en) * 2018-07-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive feature
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路（宁波）有限公司 一种平坦化工艺方法
CN113782491B (zh) * 2021-08-31 2024-01-23 上海华虹宏力半导体制造有限公司 接触孔的制作方法和结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077919A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
JP2003115488A (ja) * 2001-10-03 2003-04-18 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114766A (en) 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Integrated circuit with metal features presenting a larger landing area for vias
US6573173B2 (en) 1999-07-13 2003-06-03 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6524959B1 (en) 2000-10-10 2003-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical mechanical polish (CMP) planarizing method employing derivative signal end-point monitoring and control
US20040074518A1 (en) * 2002-10-22 2004-04-22 Texas Instruments Incorporated Surfactants for post-chemical mechanical polishing storage and cleaning
US7201784B2 (en) * 2003-06-30 2007-04-10 Intel Corporation Surfactant slurry additives to improve erosion, dishing, and defects during chemical mechanical polishing of copper damascene with low k dielectrics
US20050016861A1 (en) * 2003-07-24 2005-01-27 Thomas Laursen Method for planarizing a work piece
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US20050090104A1 (en) * 2003-10-27 2005-04-28 Kai Yang Slurry compositions for chemical mechanical polishing of copper and barrier films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077919A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体装置の製造方法
JP2003115488A (ja) * 2001-10-03 2003-04-18 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060079154A1 (en) 2006-04-13
US7232362B2 (en) 2007-06-19
TWI265568B (en) 2006-11-01
CN1761047A (zh) 2006-04-19
TW200612485A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
TW567550B (en) Method of manufacturing semiconductor integrated circuit device
CN100515671C (zh) 化学机械研磨的流程与基底上铜层氧化物研磨制程
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
TW441013B (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US6656842B2 (en) Barrier layer buffing after Cu CMP
CN100353521C (zh) 使用化学机械研磨法制造半导体元件的内连线结构的方法
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
KR20010101276A (ko) 다단계 화학기계적 연마방법 및 장치
CN101459124B (zh) 化学机械研磨方法及晶片清洗方法
CN102615584A (zh) 一种化学机械研磨的方法
CN100514549C (zh) 半导体器件的制造方法
CN109755142A (zh) 键合结构及其形成方法
US5780204A (en) Backside wafer polishing for improved photolithography
CN100414666C (zh) 复合式化学机械抛光法
CN103681309B (zh) 一种超厚金属层制作方法
US11929314B2 (en) Interconnect structures including a fin structure and a metal cap
CN100468694C (zh) 多晶硅自对准插塞的制作方法
US6395635B1 (en) Reduction of tungsten damascene residue
TW200403122A (en) Polishing method, polishing apparatus, and method for producing semiconductor device
US20070026656A1 (en) Method and structure for landing polysilicon contact
US6211060B1 (en) Method for planarizing a damascene structure
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
CN110957215B (zh) 平坦化工艺方法
JP2000357674A (ja) 集積回路チップおよび平面化方法
CN100485877C (zh) 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant