CN100485877C - 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 - Google Patents
改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 Download PDFInfo
- Publication number
- CN100485877C CN100485877C CNB021079080A CN02107908A CN100485877C CN 100485877 C CN100485877 C CN 100485877C CN B021079080 A CNB021079080 A CN B021079080A CN 02107908 A CN02107908 A CN 02107908A CN 100485877 C CN100485877 C CN 100485877C
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- chemical solution
- copper metal
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种改善抛光不均匀度的方法和制作嵌入式铜金属层的方法,该半导体晶片上设置有一铜金属层,本发明先利用一第一化学溶液来清洗该铜金属层表面,之后再利用一第二化学溶液进行一化学机械抛光以去除部分铜金属层,以使剩余的该铜金属层具有一大致平坦的表面。
Description
技术领域
本发明提供一种化学机械抛光方法,尤其是一种半导体晶片表面形成有一铜金属层的化学机械抛光方法。
背景技术
在半导体工艺中,平坦化(planarization)的目的是为了将半导体晶片起伏不平的表面加以平整,以提高后续构图转移(pattern transfer)的准确度。而化学机械抛光方法(chemical-mechanical polishing,CMP)则几乎是目前唯一能提供全面平坦化(global planarization)的平坦化工艺。其原理是将半导体晶片置于一抛光台(polishing table)上,配合适当的化学试剂(reagent)与研磨颗粒,同时利用化学反应以及机械研磨的方式,以将半导体晶片表面的高低起伏的不平轮廓加以磨平。
化学机械抛光方法的应用非常广泛,尤其在铜导线工艺中更是影响铜导线品质的关键技术之一。由于铜具有不易蚀刻的特性,所以目前本领域多是采用嵌入式(damascene)的方式来制作铜连接线。所谓嵌入式铜工艺即先在一半导体晶片上形成一介电层,并利用黄光、蚀刻等工艺在该介电层中间形成沟槽(trench),之后将铜金属阻挡层(barrier layer)以及铜金属等材料填入沟渠中,最后再利用一化学机械抛光工艺去除沟渠上方以及外侧的多余铜金属层,以达到平坦化的目的。
由于在形成铜金属层后,铜金属层表面极容易氧化产生一铜氧化层,因此在利用化学机械抛光工艺来进行铜金属层表面的平坦化时,必须先将铜金属层表面上的铜氧化层去除,而后铜金属层的研磨才会开始。在现有的铜导线工艺中,上述铜氧化层的去除主要借助抛光机台的压力以及转速控制,利用机械力的方式配合研磨液(slurry)中的磨料(abrasive)来将铜氧化层刮除。由于此种方式属于物理去除,不容易达到半导体晶片表面的全面均匀,因此可能造成半导体晶片上局部铜氧化层去除过慢,甚至无法被完全去除,从而使得此区域内铜的研磨速率降低,导致半导体晶片的抛光不均匀度(with-in-wafer non-uniformity,WIWNU)的恶化。
由于过大的WIWNU不仅会使得半导体晶片所需的研磨时间加长、降低生产力,而且过抛时间(over-polish time)的增加也会造成半导体晶片表面的金属凹陷(metal dishing)情形,甚至导致金属表面侵蚀(erosion)等问题。因此,随着目前半导体晶片尺寸向大型化发展,如何有效降低WIWNU已成为提高化学机械抛光工艺优良率以及改善元件性能的最大挑战。
发明内容
本发明的目的在于提供一种改善半导体晶片表面抛光不均匀度(WIWNU)的方法,以提高工艺优良率。
本发明的另一目的在于提供一种铜化学机械抛光工艺,可以有效提高铜的研磨速率,降低生产成本。
在本发明的优选实施例中,该半导体晶片上设有一铜金属层,而该铜金属层表面生长有一铜氧化层。本发明先利用一第一化学溶液来清洗该铜金属层表面,均匀去除该铜氧化层,之后再利用一第二化学溶液进行一化学机械抛光去除部分该铜金属层,以使剩余的该铜金属层具有一大约平坦的表面。
由于现有的铜化学机械抛光工艺利用物理去除铜氧化层的方式,也即直接利用机械力的方式配合研磨液中的磨料来将铜氧化层刮除,因此不容易达到半导体晶片表面的全面均匀。而本发明则是在研磨铜金属层之前先利用一化学溶液清洗半导体晶片的表面,以化学作用的方式均匀地去除铜金属层表面的铜氧化层,因此可以有效降低半导体晶片内的抛光不均匀度,提高工艺优良率。同时,本发明还可以有效提高铜的研磨速率,以节省生产成本,提高产品竞争力。
附图说明
图1至图4为本发明制作一嵌入式铜金属层的方法示意图;以及
图5为本发明的铜化学机械抛光工艺与现有铜化学机械抛光工艺所形成的WIWNU以及铜去除率的比较图。
附图中的附图标记分别为:
10半导体晶片 12衬底
14介电层 16嵌入式结构
18阻挡层 20导电层
22氧化层 24导线
具体实施方式
请参阅图1至图4,图1至图4为本发明在一半导体晶片10上制作一嵌入式铜金属层的方法示意图。如图1所示,半导体晶片10包含有一衬底12,一介电层14设置在衬底12表面,以及多个嵌入式结构16设于介电层14中。嵌入式结构16可以根据产品要求设计成单镶嵌(single damascene)结构或者双镶嵌(dual damascene)结构,而且其中至少一个嵌入式结构16贯穿介电层14,以向下电连接至设于衬底12中的导电区域(未显示),例如其他金属层或晶体管的部分元件。
如图2所示,接下来在半导体晶片10表面形成一阻挡层18。阻挡层18均匀覆盖在介电层14表面、嵌入式结构16内的侧壁及底部表面。随后再在阻挡层18表面形成一铜金属层,该铜金属层充当导电层20并填满嵌入式结构16。其中,阻挡层18由钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钛(Ti)或难熔金属材料组成,用来改善导电层20的附着性,同时也可以避免导电层20中的铜原子扩散至嵌入式结构16外,影响导电层20的电学性能。
在本发明的优选实施例中,形成导电层20的方法包括先进行一铜籽层(seed layer)的物理气相沉积(physical vapor deposition,PVD)工艺,以在阻挡层18表面形成一铜籽层(未显示),随后进行一湿法铜电镀沉积(electrical copperplating,ECP)工艺,以在阻挡层18与铜籽层表面形成一铜金属层,最后再进行一退火工艺,以降低该铜金属层的电阻并消除应力,完成导电层20的制作。而由于退火工艺是在一高温环境下进行,因此在形成导电层20的同时,导电层20表面也极容易因热氧化作用而形成一氧化层22,例如氧化铜。氧化层22除了可能在上述的退火工艺中产生外,在本发明的其他实施例中,氧化层22也可能在其他薄膜工艺,例如物理气相沉积(physical vapordeposition,PVD)中产生。基本上,由于铜是一种很容易氧化的材料,故只要在有氧的环境下,随着时间与温度的增加均会造成铜氧化层的增加,其中涉及到的是动力学的问题,因此一般随着空气中的湿度增加以及放置时间的增加,均会造成氧化层22厚度的增加。而不论是何种薄膜工艺,只要薄膜形成之后与氧接触,均会造成铜金属层20表面的氧化。其中退火工艺由于会提供热能,因此氧化反应的速率将比常温下快,但即使没有经过退火工艺,铜金属层20表面依然会有一层氧化层22。
如图3所示,为了避免氧化层22在后续的化学机械抛光工艺中造成WIWNU,影响半导体晶片10的质量,因此本发明接着利用一第一化学溶液来进行一清洗工艺,借助第一化学溶液与氧化层22产生化学反应,以均匀地去除导电层20表面的氧化层22。在本发明的优选实施例中,由于导电层20是一铜导线,因此第一化学溶液是一能溶解氧化铜的化学溶液,例如柠檬酸(citric acid)或草酸(oxalic acid)等。
去除氧化层22之后,如图4所示,进行一化学机械抛光(CMP)工艺,利用一第二化学溶液,例如铜研磨液,去除部分导电层20,并使该化学机械抛光工艺停止在阻挡层18表面上,以使残留于嵌入式结构16内的导电层20具有一大致平坦的表面,且导电层20表面大致与阻挡层18的表面相平齐,以形成一导线24,用作接触插塞(contact plug)或通孔插塞(via plug)。其中,利用该第一化学溶液所进行的氧化层22的清洗工艺也可与导电层20的化学机械抛光工艺同步(in-situ)进行,也即在化学机械抛光初期先将第一化学溶液通入半导体晶片10表面,借助第一化学溶液与氧化层22产生化学反应并且配合化学机械抛光机台的研磨垫旋转研磨,以均匀地去除半导体晶片10表面的氧化层22,暴露出导电层20的表面,之后再将第二化学溶液,也即导电层20的研磨液通入半导体晶片10表面以进行导电层20的平坦化。此外,在上述的同步清洗以及化学机械抛光工艺中,在引入第一化学溶液时,也可以先停止研磨垫的旋转,也即先不进行研磨机制,仅利用第一化学溶液与氧化层22之间的化学反应进行一化学去除氧化层22的操作,以使半导体晶片10表面具有良好的均匀性。
请参考图5,图5为本发明的铜化学机械抛光工艺与现有铜化学机械抛光工艺所形成的半导体晶片内的抛光不均匀度(WIWNU)以及铜去除率的比较图,其中左侧的纵轴表示WIWNU(%),而右侧的纵轴表示铜去除率(埃/分钟)。如图5所示,由于现有的铜化学机械抛光工艺是利用物理去除铜氧化层22的方式,即直接利用机械力的方式配合研磨液中的磨料来将铜氧化层22刮除,不容易达到半导体晶片10表面的全面均匀,因此其所产生的WIWNU约可到达6%,且铜去除率约在5000至之间。相对地,由于本发明铜化学机械抛光工艺先利用第一化学溶液以化学反应的方式去除铜氧化层,因此其所产生的WIWNU可以降低至4%,且铜去除率亦可以提高至6000至之间。也就是说,利用本发明的铜化学机械抛光工艺可以使WIWNU降低约30%,以及使铜移除率增加约20%。
与现有的铜化学机械抛光工艺相比,本发明在研磨铜金属层之前先利用一化学溶液清洗半导体晶片的表面,以均匀地去除铜金属层表面的铜氧化层,因此可以有效降低半导体晶片内的抛光不均匀度(约可达30%),以提高工艺优良率。此外,本发明还可以有效提高铜的研磨速率(约可达20%),因此可以节省生产成本,提高产品竞争力。
以上所述仅为本发明的优选实施例,凡是根据本发明所做的等效变化与修饰,均应属本发明专利的涵盖范围。
Claims (14)
1.一种改善半导体晶片的抛光不均匀度的方法,该半导体晶片上设置有一导电层,该方法包括下列步骤:
利用一第一化学溶液来清洗该导电层表面的氧化层;以及
利用一第二化学溶液去除部分该导电层,并使剩余的该导电层具有一平坦的表面。
2.如权利要求1所述的方法,其中该第二化学溶液是用来进行一化学机械抛光工艺的研磨液。
3.如权利要求1所述的方法,其中该导电层是一具有镶嵌结构的铜导线。
4.如权利要求3所述的方法,其中该氧化层为一铜氧化层。
5.如权利要求4所述的方法,其中铜氧化层由一退火工艺所形成。
6.如权利要求4所述的方法,其中该铜氧化层由一薄膜沉积工艺所形成。
7.如权利要求4所述的方法,其中该第一化学溶液是能溶解氧化铜的化学溶液。
8.如权利要求4所述的方法,其中该第一化学溶液包括柠檬酸或草酸。
9.如权利要求3所述的方法,其中该第二化学溶液是一铜研磨液。
10.一种制作嵌入式铜金属层的方法,该方法包括下列步骤:
提供一半导体晶片,该半导体晶片包括一介电层,一嵌入式结构设置在该介电层中,以及一阻挡层设置在该半导体晶片表面以及该嵌入式结构内;
进行一铜籽层的物理气相沉积工艺,以在该阻挡层表面形成一铜籽层;
进行一铜电镀沉积工艺,以在该铜籽层表面沉积一铜金属层,且该铜金属层填满该嵌入式结构;
进行一退火工艺,以使该铜金属致密化;以及
进行一清洗工艺,并且进行一化学机械抛光去除部分该铜金属层,直至该阻挡层表面,以完成该嵌入式铜金属层的制作,
其中在该退火工艺中,该铜金属层表面会形成一铜氧化层,且该清洗工艺用来去除该铜氧化层。
11.如权利要求10所述的方法,其中该阻挡层是一导电层。
12.如权利要求10所述的方法,其中该清洗工艺利用一能溶解氧化铜的化学溶液来去除该铜氧化层。
13.如权利要求12所述的方法,其中该化学溶液包括柠檬酸或草酸。
14.如权利要求10所述的方法,其中该化学机械抛光利用一铜研磨液来去除部分该铜金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021079080A CN100485877C (zh) | 2002-03-21 | 2002-03-21 | 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021079080A CN100485877C (zh) | 2002-03-21 | 2002-03-21 | 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447391A CN1447391A (zh) | 2003-10-08 |
CN100485877C true CN100485877C (zh) | 2009-05-06 |
Family
ID=28048449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021079080A Expired - Lifetime CN100485877C (zh) | 2002-03-21 | 2002-03-21 | 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100485877C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102244033B (zh) * | 2011-06-23 | 2016-03-02 | 上海集成电路研发中心有限公司 | 铜互联线大马士革技术中减少铜凹陷的方法 |
CN102856249A (zh) * | 2011-10-12 | 2013-01-02 | 上海华力微电子有限公司 | 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法 |
-
2002
- 2002-03-21 CN CNB021079080A patent/CN100485877C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1447391A (zh) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6656842B2 (en) | Barrier layer buffing after Cu CMP | |
TW550699B (en) | Method of chemical mechanical polishing with high throughput and low dishing | |
US7041599B1 (en) | High through-put Cu CMP with significantly reduced erosion and dishing | |
US7375023B2 (en) | Method and apparatus for chemical mechanical polishing of semiconductor substrates | |
US7452817B2 (en) | CMP method providing reduced thickness variations | |
US20060057945A1 (en) | Chemical mechanical polishing process | |
US20040050817A1 (en) | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus | |
KR20010067081A (ko) | 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치 | |
CN100419963C (zh) | 使用平面化方法和电解抛光相结合的方法形成半导体结构 | |
US7361582B2 (en) | Method of forming a damascene structure with integrated planar dielectric layers | |
US20020173221A1 (en) | Method and apparatus for two-step polishing | |
CN100353521C (zh) | 使用化学机械研磨法制造半导体元件的内连线结构的方法 | |
CN100485877C (zh) | 改善抛光不均匀度的方法和制作嵌入式铜金属层的方法 | |
JP2001044156A (ja) | 半導体装置の製造方法及び化学研磨装置 | |
CN101081488A (zh) | 混合式化学机械抛光工艺的线上控制方法 | |
CN100468694C (zh) | 多晶硅自对准插塞的制作方法 | |
US20030134576A1 (en) | Method for polishing copper on a workpiece surface | |
JP2003311539A (ja) | 研磨方法および研磨装置、並びに半導体装置の製造方法 | |
US6211060B1 (en) | Method for planarizing a damascene structure | |
KR19980045527U (ko) | 화학적 기계적 연마 장치 | |
US20040043698A1 (en) | Polishing pad design | |
US7025661B2 (en) | Chemical mechanical polishing process | |
JP2001057367A (ja) | 半導体装置の表面平坦化方法 | |
KR20050012651A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100725709B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180103 Address after: No. 88 Lianhua Avenue, Jinjiang City, Quanzhou, Fujian Patentee after: Fujian Jincheng integrated circuit Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: United Microelectronics Corporation |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20090506 |