CN100347851C - 具有嵌入在背面金刚石层中的元件的半导体器件 - Google Patents

具有嵌入在背面金刚石层中的元件的半导体器件 Download PDF

Info

Publication number
CN100347851C
CN100347851C CNB038113503A CN03811350A CN100347851C CN 100347851 C CN100347851 C CN 100347851C CN B038113503 A CNB038113503 A CN B038113503A CN 03811350 A CN03811350 A CN 03811350A CN 100347851 C CN100347851 C CN 100347851C
Authority
CN
China
Prior art keywords
material layer
conductive material
goods
layer
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038113503A
Other languages
English (en)
Other versions
CN1653611A (zh
Inventor
达米昂·瑟尔斯
普拉替克·杜贾里
连斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1653611A publication Critical patent/CN1653611A/zh
Application granted granted Critical
Publication of CN100347851C publication Critical patent/CN100347851C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体衬底，在其正面具有集成电路，在其背面具有(比如金刚石)高热导材料层，在所述高导热材料层中嵌入元件，比如电容器，这些元件通过穿过衬底的通路被耦合到正面的集成电路。

Description

具有嵌入在背面金刚石层中的元件的半导体器件
技术领域
本发明一般涉及半导体器件，更具体而言，涉及具有高导热、低电导材料的背面层的半导体器件，在该背面层中嵌入了一个或多个元件，比如电容器。
背景技术
如图1所示，半导体器件包括在硅或其它半导体管芯的“正面”制备的元件，比如晶体管。最近，已经公知的是，在管芯的“背面”上制备高导热的材料层以提高从管芯到耦合于管芯背面的散热器或其它热处理装置(thermal solution)的热导率，如图2所示。金刚石是一种尤其有利的材料，因为它具有不同寻常的高约2,300W/mK的高热导率。
附图说明
根据下面所给出的详细说明以及本发明实施方案的附图，能够对本发明更加全面地理解，但是，其中所述附图仅用于解释和便于理解，而不能将其用于将本发明限制于所说明的具体实施方案。
图1示出了比如在现有技术中公知的半导体衬底(管芯或晶片)。
图2示出了在现有技术中公知的半导体衬底，该半导体衬底在其背面上沉积有如金刚石的高导热材料层。
图3-7示出了根据本发明的在器件制作中的各个阶段。
图8示出了本发明具有热处理装置的另一个实施方案。
图9示出了可以结合本发明使用的另一种电容器结构。
图10-11示出了可以结合本发明使用的电容器结构的其他更多实施方案。
图12示出了可以结合本发明使用的电感结构。
图13示出了可以结合本发明使用的电阻结构。
图14示出了本发明示例性的制作方法。
具体实施例
图1-7图示了根据本发明的结构制作方法的一个示例性实施方案以及所得到的结构。
图1示出了半导体衬底10，比如硅、砷化镓或其它适当的晶片或管芯材料，，以下简称为管芯。该管芯具有正面12和背面14。
图2示出了在管芯背面上沉积的高导热、低电导的材料层16。在本发明的一个实施方案中，该层是通过化学气相沉积由金刚石制备的。由于金刚石约2,300W/mK的高热导率、约1016Ω-m的高电阻率以及约5.5eV的高带隙，它是本发明在实际中所使用的一种尤其有利的材料。虽然金刚石具有约5.5-10的相对较低的介电常数，但是它约1.0E5V/mm的高介电强度能够使对此进行补偿，所述补偿是通过实现比具有较低的介电强度的材料可能实现的电容结构更小的电容结构来进行的。
在一些实施方案中，强度较大且较硬的金刚石层能够使管芯的背面被抛光为相对较薄的尺寸。这易于得到相对较厚的金刚石层，但却不用增加整个结构的厚度。
图3示出了穿透结构形成的多个孔18、20。在许多实施方案中，所需要的是穿透全部结构的孔。可以通过任何适当的方法形成它们，比如通过激光钻孔穿透金刚石和蚀刻穿透硅，或激光钻孔穿透整个结构等。
图4示出了孔的内表面，该表面衬有绝缘材料22，比如二氧化硅。
图5示出了在孔中形成并通过衬孔的绝缘材料而与半导体衬底绝缘的导电互连24、26。这些互连(interconnects)或“通路”(via)提供元件之间的电连接，所述元件为将要形成在管芯正面上的元件以及将要形成在管芯背面上的元件。
可以在背面上形成各种元件，比如电容器、电阻、电感、光电互连器件或者甚至是有源元件。为了进行图示说明，图5-7将图示电容器的形成过程，但是读者应该明白，本发明并不限于此。电容器的阳极28被制成与一个通路24电接触，而电容器的阴极30被制成与另一个通路26电接触。
图6示出了添加更多金刚石或其它绝缘材料32以包封阳极和阴极，并将阳极和阴极与外部结构和元件绝缘。
图7示出了在管芯的正面形成一个或多个有源器件层。这些有源器件层通常将包含许多有源或无源元件(未示出)，其中一些将被制作得通过通路与背面比如所示出的电容器的元件电接触。在一些实施方案中，在图7之前，在制备所述有源器件层之前，希望在某些点对管芯正面进行抛光或使其平面化。
图8示出了向结构背面添加热处理装置36，比如散热器，这通常要使用一层适当的热界面材料38，该热界面材料38能够提高外金刚石层的表面与散热器相对的表面之间的接触。
图8还示出了本发明的另一个实施方案，其中两个或更多元件层被夹在三个或更多的金刚石层之间。电容器就是这样的结构的一个实施例，其中，阳极40与阴极42中的一个重叠在另一个上面，而不像图7中所示那样阳极和阴极都位于同一层中。这种方案可以采用非常大表面面积的阳极板(plate)和阴极板。分别连接到阳极和阴极的通路44、46的长度将有所不同，它们中的一个穿过另一个极板并与之绝缘。
图9示出了多层结构的另一个实施方案，再一次图示说明电容器的实施例。为了进行图示说明，省略了金刚石层和其它层。如在其它图形中所示的那样，在图中管芯的正面应当被理解为朝下。第一电容器包括阴极板C1和阳极板A1。第二电容器与第一电容器重叠，并且包括阴极板C2和阳极板A2。
第一通路48连接到第一电容器的阴极。第二通路50连接到第一电容器的阳极，并且穿过第一电容器阴极中的孔。第三通路52连接到第二电容器的阴极，并且穿过第一电容器阴极和阳极中的孔。第四通路54连接到第二电容器的阳极，并且穿过第一电容器阴极和阳极以及第二电容器阴极中的孔。
在一些实施方案中，希望在多个阴极和阳极中构建虚构孔56，以使阴极和阳极的表面积相等，等等。
有源元件层或在一些实施方案的背面，可以设置阴极母线(bus bar)58和阳极母线60，在阴极母线58和阳极母线60分别耦合有各个阴极和各个阳极，以提供对各个电容器的并联连接，以有效地产生一个较大的电容器。
读者可以理解，背面元件层的数目以及每层中所构建的元件可以根据所碰到的应用的需要而变化，而且所示出的实施例仅用于图示，而不是用于进行限制。
图10图示了电容器结构的一个实施方案，该电容器结构可以被制作在单个背面元件层中，比如图7中所示出的那些层。该电容器包括阳极28，该阳极28具有多个指状结构62，这些指状结构62与阴极30的多个指状结构64相互交错。第一组通路24连接到阳极，第二组通路26连接到阴极。熟练的读者将会意识到，可以根据所碰到的应用的需要来设置通路的大小和间距，及选择指状结构的数目、尺寸、间距和交错。
图11图示了电容器的另一个实施方案，其中阳极28和阴极30被构建为分别设置有第一通路和第二通路的同心的环或矩形。
图12图示了电感66的一个实施例，电感66可以被形成为位于背面金刚石层中的圆形、矩形或其它合适的螺旋形的导电材料，且具有一对通路，它们通常各自位于螺旋形的一端。
图13图示了电阻72的一个实施例，电阻72可以被形成在背面金刚石层中。电阻器包括有分别耦合到第一通路78和第二通路80的第一端74和第二端76，并且它们由片段82连接，该片段为大小经过适当确定并经过选择的电阻材料。
图14图示了根据本发明制作半导体组件的一个示例性方法100。制作起始于半导体衬底(102)，比如硅晶片。高热导材料层，比如金刚石，被沉积在半导体衬底的背面上(104)。以钻孔或其它方式形成穿过金刚石和衬底的孔(106)，并进行绝缘(108)操作。在被绝缘的孔中形成通路(110)。背面元件(112)，比如电容器，形成并覆在在金刚石上，并且与通路电连接。沉积更多的金刚石以覆在先沉积的金刚石和背面元件上(114)。可选地是，可以重复进行形成背面元件并将它们包封在金刚石中的方法。可选地是，如果需要，可以减小半导体衬底的厚度(116)。在半导体衬底的正面上形成有源元件(118)。将比如散热器的热处理装置连接到背面(120)，例如通过使用热界面材料层将该热处理装置连接导金刚石层。
读者可以理解，在各个阶段，希望形成横向的互连以将背面元件中的不同元件耦合为网络，以延伸通路或形成仅在背面上的新的通路，等等。
在阅读了该专利以后，读者可以理解，在本专利的界限内以及根据本专利的教导，可以构建种类宽泛的背面元件。这些元件可以通常被构建为背面上单个元件层中的二维结构，或者它们可以被构建为背面上两个或更多元件层中的三维结构。在一些实施方案中，也可以将它们的一些部分制作在正面上。它们可以被构建为每个都具有自己一组用于连接到正面的通路的单独元件，或者它们可以被构建为共享多组通路的集成元件组。
它们可以仅包括无源元件，或它们可以既包括无源元件，又包括有源元件，或它们可以仅包括有源元件。但是，所必须的是，任何有源元件能够经受得住随后的背面制作过程。例如，金刚石的化学气相沉积通常在约600℃的温度下进行。
除金刚石外的材料也可以被用作背面上的高导热、低电导层，但是如上所指出的那样，金刚石是尤其适合的材料。适当的材料将通常具有大于150W/mK的热导率，大于1.0E9Ω-cm的电阻率以及大于5.0的介电常数。
读者可以理解，为了图示本发明更宽泛的原理，附图仅仅是图示性的，并且不是都已经示出了结构的每个方面。例如，通常的情形是，可能需要其它的制作工艺，比如抛光、平面化、退火、清洗等等。
读者应当可以理解，示出方法的附图以及其书面说明也应当被理解为对机器可访问介质的图示，该机器可访问介质具有被记录、编码或其它方式实现于其中的指令、函数、例程、控制码、固件、软件、或类似物，其中，当它们被访问、读取、执行、导入或以其它方式被机器使用时，可以使机器执行所图示的方法。这样的介质可以包括(仅仅是说明而不限于)：磁、光、磁光、或其它存储机制，固定或可拆卸的盘、驱动器、带，半导体存储器、有机存储器、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-R、DVD-RW、压缩盘、软盘、盒式磁带、卷盘到卷盘录制设备或类似物。或者它们可以包括线下(down-the-wire)、广播或其它传递机制，比如互联网、局域网、广域网、无线、蜂窝、电缆、激光、卫星、微波或其它适当的载体手段，通过这些传递机制指令等可以以分组、串行数据、并行数据或其它适当的格式进行传递。机器可以包括(仅仅是说明而不限于)：微处理器、嵌入式控制器、PLA、PAL、FPGA、ASIC、计算机、智能卡、网络设备或其它机器、装置、系统或被采用来执行由这些指令等所定义功能的类似物。这样的附图、书面说明以及对应的权利要求书可以各种方式理解为独自表示指令等，以它们各自特别的分组/串行/并行等形式组织的指令等，和/或与它们的存储或载体介质一起的指令等。读者还将可以理解，在不偏离本专利的情形下，这些指令等可以以压缩、加密或其它方式的编码格式被记录和传送，即使在指令等在它们由机器执行或其它使用之前必须进行解密、解压缩、编译、解释或以其它方式来操作。
在说明书中所称的“实施方案”、“一个实施方案”、“一些实施方案”或“其它实施方案”指的是，结合实施方案说明的特定的特征、结构或特性被包括在本发明至少一些实施方案中，但不一定是所有的实施方案。多次出现的“实施方案”、“一个实施方案”、“一些实施方案”并不一定都是指同样的实施方案。
如果说明书陈述“可以”、“可能”或“可”包括一个元件、特征、结构或特性，那么该元件、特征、结构或特性不要求一定被包括。如果说明书或权利要求书提到“一个”要素，那么这不是指仅有一个要素。如果说明书或权利要求书提到“另一个”要素，那么这不能排除多余一个另外的要素。
从本公开受益的本领域普通技术人员将可以理解，在本发明的范围内可以根据前面的说明和附图进行许多其它的改变。实际上，本发明不限于上面所述的细节。而且，是下面包括了对其任何修改的权利要求书确定了本发明的范围的。

Claims (49)

1.一种装置，包括：
具有正面和背面的半导体衬底，所述正面用于制作有源器件层；
耦合到所述半导体衬底背面的金刚石导热层；
被嵌入在所述金刚石导热层中的背面元件；以及
将所述背面元件电连接到所述半导体衬底正面的通路。
2.根据权利要求1的装置，其中所述背面元件包括电容器。
3.根据权利要求1的装置，其中所述背面元件包括电感。
4.根据权利要求1的装置，其中所述背面元件包括电阻。
5.根据权利要求1的装置，其中所述背面元件包括有源元件。
6.根据权利要求1的装置，还包括：
在所述半导体衬底的正面上制作的有源器件层。
7.根据权利要求1的装置，还包括：
覆在所述金刚石导热层上的热界面材料层；以及
覆在所述热界面材料层上的热处理装置。
8.根据权利要求1的装置，其中所述背面元件包括：
多个背面元件层。
9.根据权利要求8的装置，其中所述多个背面元件层包括：
第一电容器的第一板状阳极和第一板状阴极。
10.根据权利要求9的装置，其中所述多个背面元件层还包括：
第二电容器的第二板状阳极和第二板状阴极，所述第二电容器覆在第一电容器上。
11.一种装置，包括：
具有正面和背面的半导体管芯；
制作在所述半导体管芯正面上的集成电路器件；
沉积在所述半导体管芯背面上的材料层，所述材料具有大于150W/mK的热导率和大于1E9Ω-cm的电阻率；以及
置于所述材料层中的电器件。
12.根据权利要求11的装置，其中所述电器件通过至少一个穿过所述半导体管芯的通路被耦合到所述集成电路器件中的至少一个。
13.根据权利要求12的装置，其中所述电器件包括电容器、电感和电阻中的至少一个。
14.根据权利要求13的装置，还包括：
耦合到所述材料层的热处理装置。
15.根据权利要求14的装置，其中所述热处理装置包括通过热界面材料层被耦合到所述材料层的散热器。
16.根据权利要求11的装置，其中所述电器件包括两层电器件。
17.根据权利要求11的装置，其中所述电器件包括光电互连器件。
18.根据权利要求11的装置，其中所述材料包括金刚石。
19.根据权利要求18的装置，其中所述电器件包括电容器。
20.根据权利要求11的装置，其中所述材料具有大于2000W/mK的热导率和大于1E15Ω-cm的电阻率。
21.一种制备半导体器件的方法，所述方法包括：
在半导体衬底的背面上形成第一高导热材料层；
形成穿过所述第一高导热材料层和所述半导体衬底的孔；
在所述孔中形成通路；
形成第一器件，所述第一器件覆在所述半导体衬底的所述背面上的高导热材料层上并与所述通路电连接；
形成覆在所述第一器件上的第二高导热材料层；以及
形成在所述半导体衬底正面上并与所述通路电连接的第二器件。
22.根据权利要求21的方法，还包括：
将热处理装置耦合到所述第二高导热材料层。
23.根据权利要求22的方法，其中所述热处理装置包括散热器，并且将所述散热器耦合到所述第二高导热材料层的步骤包括在所述散热器和所述第二高导热材料层之间设置热界面材料层。
24.根据权利要求21的方法，其中形成所述第一器件的步骤包括：
形成阳极和阴极，并且所述第一器件包括电容器。
25.根据权利要求24的方法，其中形成所述阳极和所述阴极的步骤包括：
形成所述阳极和所述阴极来使其每个都具有多个指，并且它们中的一个与另一个的多个指相交错。
26.根据权利要求24的方法，其中形成所述阳极和所述阴极的步骤包括：
形成阳极板和形成阴极板，其中所述板中的一个覆在另一个上；以及
在所述板间形成高导热的中间层。
27.根据权利要求21的方法，其中所述高导热材料包括金刚石。
28.根据权利要求27的方法，其中形成所述金刚石层的方法包括化学气相沉积。
29.根据权利要求21的方法，在形成所述第二层高导热材料之后并且在所述正面上形成第二器件之前，还包括：
减少所述半导体衬底的厚度。
30.根据权利要求21的方法，其中：
形成所述孔的步骤包括形成多个孔；
形成所述通路的步骤包括在各个孔中形成多个通路；以及
形成所述第一器件的步骤包括形成多个与所述通路的各个子集电连接的器件。
31.根据权利要求21的方法，其中形成所述第一器件的步骤包括：
制作螺旋形电感。
32.根据权利要求21的方法，其中形成所述第一器件的步骤包括：
制作电阻。
33.根据权利要求21的方法，其中所述高导热材料具有大于150W/mK的热导率。
34.根据权利要求33的方法，其中所述高导热材料具有大于2000W/mK的热导率。
35.根据权利要求33的方法，其中所述高导热材料具有大于1E9Ω-cm的电阻率。
36.根据权利要求35的方法，其中所述高导热材料具有大于2000W/mK的热导率。
37.根据权利要求36的方法，其中所述高导热材料具有大于1E15Ω-cm的电阻率。
38.一种制作的制品，包括：
包括数据的机器可访问介质，所述数据在被机器访问时，使得所述机器制备如权利要求1的装置。
39.根据权利要求38的制作的制品，其中所述机器可访问介质还包括使所述机器制备如权利要求2的装置的数据。
40.根据权利要求38的制作的制品，其中所述机器可访问介质包括记录介质。
41.根据权利要求38的制作的制品，其中所述机器可访问介质包括载波。
42.一种制作的制品，包括：
包括数据的机器可访问介质，所述数据在被机器访问时，使得所述机器制备如权利要求11的装置。
43.根据权利要求42的制作的制品，其中所述机器可访问介质还包括使所述机器制备如权利要求19的装置的数据。
44.根据权利要求43的制作的制品，其中所述机器可访问介质包括记录介质。
45.根据权利要求43的制作的制品，其中所述机器可访问介质包括载波。
46.一种制作的制品，包括：
包括数据的机器可访问介质，所述数据在被半导体制造工厂访问时，使得所述半导体制造工厂进行如权利要求21的方法。
47.根据权利要求46的制作的制品，其中所述机器可访问介质还包括使所述半导体制造工厂进行如权利要求24的方法。
48.根据权利要求47的制作的制品，其中所述机器可访问介质包括记录介质。
49.根据权利要求47的制作的制品，其中所述机器可访问介质包括载波。
CNB038113503A 2002-03-26 2003-03-19 具有嵌入在背面金刚石层中的元件的半导体器件 Expired - Fee Related CN100347851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/109,143 US6649937B2 (en) 2002-03-26 2002-03-26 Semiconductor device with components embedded in backside diamond layer
US10/109,143 2002-03-26

Publications (2)

Publication Number Publication Date
CN1653611A CN1653611A (zh) 2005-08-10
CN100347851C true CN100347851C (zh) 2007-11-07

Family

ID=28453027

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038113503A Expired - Fee Related CN100347851C (zh) 2002-03-26 2003-03-19 具有嵌入在背面金刚石层中的元件的半导体器件

Country Status (6)

Country Link
US (2) US6649937B2 (zh)
EP (1) EP1490903B1 (zh)
CN (1) CN100347851C (zh)
AU (1) AU2003230702A1 (zh)
TW (1) TWI289349B (zh)
WO (1) WO2003083942A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649937B2 (en) 2002-03-26 2003-11-18 Intel Corporation Semiconductor device with components embedded in backside diamond layer
US7026711B2 (en) * 2003-12-16 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)
US7064043B1 (en) * 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
US7310036B2 (en) 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
US8816474B2 (en) * 2008-08-07 2014-08-26 Infineon Technologies Ag Capacitor structure
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
TWI492851B (zh) * 2009-07-27 2015-07-21 Memjet Technology Ltd 包含矽貫通（ｔｈｒｏｕｇｈ－ｓｉｌｉｃｏｎ）連接器之整合式列印頭
US8232137B2 (en) 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
FR2954828B1 (fr) * 2009-12-30 2013-08-09 Commissariat Energie Atomique Capteur biologique a mesure electrochimique et/ou electrique et a electrode de diamant et circuit electronique integres
US20120306094A1 (en) * 2011-06-06 2012-12-06 Shahrazie Zainal Abu Bakar Signal routing using through-substrate vias
US8810001B2 (en) 2011-06-13 2014-08-19 Mediatek Inc. Seal ring structure with capacitor
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US10658264B2 (en) * 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
US20220093725A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Capacitors and resistors at direct bonding interfaces in microelectronic assemblies
EP4120377A1 (en) * 2021-07-16 2023-01-18 Murata Manufacturing Co., Ltd. Diamond-based capacitor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682063A (en) * 1993-05-28 1997-10-28 Sumitomo Electric Industries, Ltd. Substrate for semiconductor device
US5683939A (en) * 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US5391914A (en) * 1994-03-16 1995-02-21 The United States Of America As Represented By The Secretary Of The Navy Diamond multilayer multichip module substrate
US5811868A (en) 1996-12-20 1998-09-22 International Business Machines Corp. Integrated high-performance decoupling capacitor
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
JPH11307782A (ja) * 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6509124B1 (en) * 1999-11-10 2003-01-21 Shin-Etsu Chemical Co., Ltd. Method of producing diamond film for lithography
US6292367B1 (en) * 2000-06-22 2001-09-18 International Business Machines Corporation Thermally efficient semiconductor chip
US6649937B2 (en) 2002-03-26 2003-11-18 Intel Corporation Semiconductor device with components embedded in backside diamond layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683939A (en) * 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
US5682063A (en) * 1993-05-28 1997-10-28 Sumitomo Electric Industries, Ltd. Substrate for semiconductor device

Also Published As

Publication number Publication date
WO2003083942A2 (en) 2003-10-09
US6913999B2 (en) 2005-07-05
AU2003230702A1 (en) 2003-10-13
US20040056272A1 (en) 2004-03-25
EP1490903A2 (en) 2004-12-29
TW200403834A (en) 2004-03-01
US20030183823A1 (en) 2003-10-02
EP1490903B1 (en) 2015-02-25
TWI289349B (en) 2007-11-01
CN1653611A (zh) 2005-08-10
WO2003083942A3 (en) 2004-02-26
US6649937B2 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
CN100347851C (zh) 具有嵌入在背面金刚石层中的元件的半导体器件
CN1045865C (zh) 安装基板
US9478519B2 (en) Package including a semiconductor die and a capacitive component
CN100337330C (zh) 射频半导体器件及其制造方法
US6970053B2 (en) Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
KR970005707B1 (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
CN1292628C (zh) 单片电路中电感和通道的形成方法
CN1333995A (zh) 嵌入的能量储存器件
CN1581475A (zh) 布线结构
CN103094231B (zh) 电子器件以及用于制造电子器件的方法
JPH07263619A (ja) 半導体装置
JPH0714939A (ja) 薄膜構造体のバイア配列とノンプレーナ薄膜構造体のバイア配列
CN1271703C (zh) 在同一层次处制造金属绝缘体金属电容器和电阻器的方法
US20060285272A1 (en) Split thin film capacitor for multiple voltages
CN1922730A (zh) 具有电气元件和该元件的电连接线的装置以及制造该装置的方法
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
JPS63266809A (ja) 集積薄膜コンデンサ
CN102593313A (zh) 封装载板及其制作方法
CN202905470U (zh) 多层硅基电容器电极连接结构
US6797615B1 (en) Method of manufacturing a semiconductor device
JP2002280500A (ja) 電力回路基板及びそのような基板を使用する電力モジュール
CN115547995A (zh) 一种三维硅基电容器及其制备方法和集成无源器件
JP2000031487A (ja) 半導体装置とその製造方法
CN216413084U (zh) 具有高散热性的发光二极管封装结构
CN1402326A (zh) 利用镶嵌制程形成金属电容器的方法及其产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20170319