CN1271703C - 在同一层次处制造金属绝缘体金属电容器和电阻器的方法 - Google Patents

在同一层次处制造金属绝缘体金属电容器和电阻器的方法 Download PDF

Info

Publication number
CN1271703C
CN1271703C CNB2003101237285A CN200310123728A CN1271703C CN 1271703 C CN1271703 C CN 1271703C CN B2003101237285 A CNB2003101237285 A CN B2003101237285A CN 200310123728 A CN200310123728 A CN 200310123728A CN 1271703 C CN1271703 C CN 1271703C
Authority
CN
China
Prior art keywords
capacitor
thin film
film resistor
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101237285A
Other languages
English (en)
Other versions
CN1518088A (zh
Inventor
阿尼尔·K·钦萨金迪
郑淑珍
迈克尔·F·洛法罗
克里斯托弗·M·施纳贝尔
肯尼思·J·斯坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1518088A publication Critical patent/CN1518088A/zh
Application granted granted Critical
Publication of CN1271703C publication Critical patent/CN1271703C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种在同一层次内制造MIMCAP和薄膜电阻器的方法，该MIMCAP为由顺序的金属、绝缘体、金属(MIM)层形成的电容器(CAP)。本发明该公开了一种在同一层次内制造MIMCAP和薄膜电阻器的方法，以及一种用于BEOL(后段工艺)薄膜电阻器的新颖集成设计，其使得电阻器更加靠近FEOL(前段工艺)器件。

Description

在同一层次处制造金属绝缘体 金属电容器和电阻器的方法
技术领域
本发明一般性地涉及一种在同一层次处制造MIMCAP由顺序的金属、绝缘体、金属MIM)层形成的电容器)和薄膜电阻器的方法。本发明还涉及一种在同一层次处制造MIMCAP和薄膜电阻器的方法，以及一种用于BEOLback-end-of-line process：后段工艺)薄膜电阻器的新颖集成设计integration scheme)，其使得该些薄膜电阻器位于更加接近FEOLfront-end-of-line process：前段工艺)器件的位置。
背景技术
在现有技术中，薄膜电阻器目前被并入BEOL后段工艺)层次，通常位于MXM1/MT)金属层次之间或厚互连层次处，其中MX表示任何金属层。由于薄膜电阻器距离晶体管器件很远，因此引线经常相当复杂和冗长，这增大了诸如放大器电路和谐振器电路的任何类型的典型电路的互连延迟。由于这些原因和问题，因此期望将薄膜电阻器定位在更加接近FEOL前段工艺)器件的位置，其通常为基本积木电路basic building block circuit)。
使用现有技术集成设计的用于现有技术薄膜电阻器的引线路径为CA接触金属)→M1金属层1)→V1通孔)→MT金属层2、3等)→V1通孔)→K1薄膜电阻器)以及沿相反方向至CA。
发明内容
因此，本发明的主要目的在于提供一种在同一层次内制造MIMCAP和薄膜电阻器的方法，并且还在于提供一种用于BEOL后段工艺)薄膜电阻器的新颖集成设计，其使得电阻器更加靠近FEOL前段工艺)器件。
本发明提供一种用于在集成多层电路的同一层次中制造MIMCAP和薄膜电阻器的方法，该MIMCAP为由顺序的金属、绝缘体、金属层形成的电容器，该方法包括：沉积氧化绝缘层，然后在氧化绝缘层的顶上沉积金属层从而形成电容器的底电极，然后在金属层的顶上沉积介电层从而形成电容器电介质；光刻构图并蚀刻电容器的电介质和底电极；沉积金属层从而在电容器电介质的顶上形成电容器顶电极，还在与电容器一侧相对的独立结构中形成了薄膜电阻器，并且在电容器顶电极和薄膜电阻器的金属层上方沉积氮化物蚀刻停止帽层；光刻并构图电容器顶电极和薄膜电阻器；在电容器顶电极和薄膜电阻器上方沉积层间电介质ILD层；光刻构图并蚀刻ILD线条层；沉积内衬层和铜层，从而形成一体的铜结构；以及化学机械抛光一体的铜结构，从而形成MIMCAP的最终结构。
在一实施例中，该方法包括在最下金属层次处制造该结构。
在一实施例中，其中在沉积金属层从而形成电容器顶电极并形成薄膜电阻器的步骤中沉积了TaN金属层。
本发明提供一种用于制造MIMCAP和TaN氮化钽)薄膜电阻器的单层集成工艺，其允许BEOL后段)电容和将要制造在同一层次内的TaN薄膜电阻器。该集成工艺允许两个器件在最下金属层次M1)中走线，这之前利用现有技术BEOL无源器件是不可能的。电路设计者现在可以在最下金属层次连线TaN薄膜电阻器，其降低了寄生效应，并允许更有效地利用现有的引线层次。本发明降低了设计复杂度并增强了所得电路的性能。
使用此制造工艺可以减少工艺步骤数。其消除了现有技术工艺的困难(例如，位于电阻器和电容器上的通孔)。本发明的工序降低了成本，增强了性能，并改善了所得电路的使用性。
使用该制造工序，朝向TaN薄膜电阻器的引线通路被缩短并简化，其减少了互连延迟和电路中的耦合电容，改善了用于数字和模拟应用的电路性能。集成设计将薄膜电阻器设置在CA(接触金属)层次的顶上，并且薄膜电阻器穿过M1层互相连接，其提供了比当前现有技术集成设计更短的互连路径。
薄膜电阻器的热阻比通过当前现有技术工艺制造的电阻器的热阻低，因为电路元件接近衬底，并且利用金属线与其紧密接触，而非通过透过诸如现有技术的通孔的接触。低热阻降低了薄膜电阻器的温度系数，允许电路设计者能够使用BEOL电阻器作为精密电阻器件，这对于当前现有技术工艺是不可能的。
薄膜电阻器的热阻由于通过硅衬底的更好的散热而改善，因为薄膜电阻器更加接近起散热器作用的硅衬底。由于TaN电阻器临近体材料硅衬底，TaN电阻器的热阻(Rth)比当前现有技术8HP模块中实现的BPSG上的TaN电阻器低16％至23％(或15％至21％)，并且比在当前现有技术8HP模块中实现的STI上的TaN电阻器低60％至70％。薄膜电阻器温度的升高可以对电路的可靠性造成负面影响，并且产生出一些问题。通过本发明工艺制造薄膜电阻器热阻的降低和温度的升高改善了电路的可靠性。
使用本发明工艺缩短了朝向薄膜电阻器的引线通路，其降低了电路中的互连延迟和耦合电容，从而改善了电路性能。使用当前现有技术集成设计的用于薄膜电阻器的引线通路为CA→M1→V1→MT→V1→K1，以及反顺序朝向CA。相比之下，使用本发明工艺的用于薄膜电阻器的引线通路为CA→M1→K1以及反向朝向CA的。
附图说明
本领域技术人员通过结合附图参照对下面几个本发明实施例的详细描述，可以更加容易地了解本发明的、用于在同一层次内制造MIMCAP和薄膜电阻器的方法的前述目的及优点，附图中相同的元件在几幅图中始终由相同的附图标记表示，其中：
图1至10示出了在同一层次中制造MIMCAP(由顺序的金属、绝缘体、金属(MIM)层形成的电阻器(CAP))和薄膜电阻器的方法的顺序步骤；
图1示出了下列步骤之后的结构，该步骤为沉积300A氧化绝缘层，然后在氧化绝缘层顶上沉积金属层从而形成电容器的底电极，然后在金属层顶上沉积介电层从而形成电容器的电介质；
图2示出了在光刻构图并蚀刻电容器的电介质和底电极的步骤之后的结构；
图3示出了下列步骤之后的结构，该步骤为沉积金属层从而在电容器电介质的顶上形成电容器的顶电极，并在与电容器的一侧相对的独立结构中形成薄膜电容器，并且随后在电容器顶电极的金属层和薄膜电容器的上方沉积氮化物帽层；
图4示出了在光刻构图并蚀刻电容器的顶电极和薄膜电容器的步骤之后的结构；
图5示出了在电容器的顶电极和薄膜电阻器上方沉积层间电介质ILD厚层的步骤之后的结构；
图6示出了在光刻构图并蚀刻ILD线条层的步骤之后的结构；
图7示出了在沉积内衬层和厚铜镀层的步骤之后的结构；
图8示出了下列步骤之后的结构，该步骤为进行化学机械抛光CMP从而将铜结束于终点厚度并从而去除内衬；
图9和10分别示出了MIMCAP的最终结构的侧视图和顶视平面图；
图10示出了用于限定K1薄膜电阻器的当前现有技术集成设计，其中K1薄膜电阻器经通孔V0与MT金属图形接触；
图11至15示出了用于限定K1薄膜电阻器的本发明K1/M1第一减成法1，其中K1薄膜电阻器直接与M1金属图形相接触，而非经过图10的现有技术中所示的通孔；
图11示出了与图10底部的结构相似的结构，并且显示出本发明第一减成法的第一步，其中在BPSG衬底的顶上沉积TaN(氮化钽)层，而接触CB、CE、CC以及诸如晶体管T的其它电路部件已形成于其中；
图12示出了第二步之后的结构，其中使用K1掩模来蚀刻TaN层，在衬底左侧的顶上保留K1薄膜电阻器；
图13示出了第三步之后的结构，其中首先在图12的结构上沉积SiNi(氮化物)层，接着在其上沉积SiO2的M1ILD(层间电介质)厚层；
图14示出了第四步之后的结构，其中M1ILD和SiNi已被利用M1掩模光刻构图，并随后利用氧化蚀刻/氮化蚀刻来蚀刻；
图15示出了第五步之后的结构，其中图14被蚀刻的区域已被填以M1金属，从而形成K1/M1工艺的完成品；
图16至21示出了用于限定K1电阻器的K1/M1第二减成法2；
图16示出了与具有BPSG衬底的图10底部的结构类似的结构，并且示出了在300A氧化物顶上沉积TaN层的第一步之后的结构；
图17示出了第二步之后的结构，其中使用K1掩模蚀刻、在结构的左侧之上保留K1薄膜电阻器；
图18示出了第三步之后的结构，其中沉积氮化物、接着在其上沉积SiO2的M1ILD(层间电介质)厚层；
图19示出了第四步之后的结构，其中进行M1光刻、接着进行M1蚀刻(氧化蚀刻、停止在氮化物上、接着利用氮化蚀刻)；
图20示出了第五步之后的结构，其中湿法蚀刻300A氧化层从而开放接触/通孔CB、CE、CC；
图21示出了完成M1铜镶嵌法之后的结构，其中被蚀刻的区域首先用金属填充，接着表面通过CMP(化学机械抛光)平整化；
图22至25示出了用于限定K1薄膜电阻器的第三K1/M1铜镶嵌法；
图22示出了与图10底部的结构类似的结构，并且示出了K1/M1铜镶嵌法第一步之后的结构，其中使用K1掩模蚀刻BPSG，从而形成用于K1薄膜电阻器的沟槽TR；
图23示出了K1/M1铜镶嵌法第二步之后的结构，其中沉积TaN薄膜；
图24示出了第三步之后的结构，其中抛光TaN，从而在沟槽中形成K1电阻；以及
图25示出了沉积氮化物/M1氧化物、M1平版、M1氧化氮化RIE、M1铜内嵌之后的结构。
具体实施方式
图1至10示出了一种用于在同一层次处制造MIMCAP由顺序的金属、绝缘体、金属MIM)层形成的电容器CAP))和薄膜电阻器的方法。
图1示出的结构，其可以处于任何通孔层，并优选位于最下金属层M1)处，在沉积例如300厚度的氧化绝缘层10的步骤之后，在氧化绝缘层顶上随后沉积诸如TaN的金属层12从而形成电容器的底电极，然后在金属层的顶上沉积诸如五氧化钽、氮化硅或二氧化硅的介电层14，从而形成电容器电介质。通孔Vx如同在典型电路中一样地显示出。
图2示出了下列步骤之后的结构，该步骤为光刻构图并蚀刻电容器的电介质20和底电极22。
图3示出了下列步骤之后的结构，该步骤为沉积金属层(优选为TaN)30从而在电容器电介质的顶上形成电容器顶电极并在与电容器一侧相对的独立结构中形成薄膜电阻器，并且随后在电容器顶电极和薄膜电阻器的金属层上方沉积氮化物蚀刻停止帽层32。
图4示出了下列步骤之后的结构，该步骤为光刻构图并蚀刻金属层30和氮化物帽层32从而形成电容器的顶电极40和薄膜电容器42，其每一个之上都具有氮化物帽层32。
图5示出了下列步骤之后的结构，该步骤为在电容器顶电极和薄膜电容器上方沉积层间电介质ILD 50的厚层。在此步骤中，可以选择性地抛光ILD来平整化表面形貌。
图6示出了下列步骤之后的结构，该步骤为光刻构图并蚀刻ILD线条导体)层，这还开放了电容器底电极上方的氮化物层14。
图7示出了下列步骤之后的结构，该步骤为沉积阻挡材料诸如氮化钽)内衬层70从而防止铜直接与硅接触，作为铜种层的溅射在内衬70上的铜薄膜使得镀覆铜厚层72能够在其上。
图8示出了下列步骤之后的结构，该步骤为进行化学机械抛光CMP从而使铜结束于终点厚度并从而去除内衬，使得残留的内衬和铜在抛光步骤期间被去除，接着继以上光步骤，来使铜表面光滑，从而去除所有刮痕和残留缺陷。
图9为MIMCAP最终结构的顶视平面图，其示出了薄膜电阻器K1相对侧面上的电阻器接触90、92，以及电容器顶电极和底电极处的接触94、96。该些接触中的圆圈表示延伸至该结构其它层的通孔。
图10示出了用于限定K1薄膜电阻器的当前现有技术集成设计，其中K1薄膜电阻器通过通孔V0与MT金属图形相接触。图10为典型电路的示意图示，其具有硼磷掺杂硅酸盐玻璃(BPSG)衬底，该衬底具有多个穿过BPSG衬底伸展的接触(或通孔)CB、CE、CC，其中接触CE延伸至晶体管T1的示意图形处，晶体管T可以为诸如FET或双极晶体管的任何类型的晶体管。BPSG衬底上方的层为其中具有第一M1金属图形的第一SiO2厚绝缘层，每个接触与M1金属图形的不同部分相接触，其上沉积了SiNi氮化物层，而其上则沉积了绝缘SiO2薄层。TaNi的薄膜电阻器K1形成在图10的左侧，位于SiO2绝缘层上方。SiNi蚀刻停止层形成在薄膜电阻器K1上方。其中具有第二MT金属图形的第二SiO2厚绝缘层形成于该结构顶部的附近，其中MT金属图形的不同区域具有向下延伸穿过BPSG层的通孔V、V0、V1，其中左侧的V0向下延伸并穿过SiNi蚀刻停止层而与薄膜电阻器K1相接触(使得金属图形经由通孔V0与薄膜电阻器K1相接触)，而其它三个通孔向下延伸，从而与金属层M1的不同部分相接触，金属层M1通过几个接触CB、CE、CC与下面相接触。
根据本发明，TaN薄膜电阻器K1可以通过减成法或镶嵌法来限定。通常，在减成法中，在该结构上使用金属层，然后使用掩模在将要保留的金属层上形成图形，其后蚀刻并去除图形之间的区域，保留图案化的金属层。通常，在镶嵌法中，使用掩模在该结构中形成沟槽和孔洞的图形，其后在该结构上使用金属层填充沟槽和孔洞，之后再抛光表面仅保留填充在沟槽和孔洞内的金属，从而形成图案化的金属层。
图11至15示出了用于限定K1薄膜电阻器的本发明K1/M1第一减成法1，其中K1薄膜电阻器直接与M1金属图形相接触，而非经过图10的现有技术中所示的通孔。
图11示出了与具有BPSG衬底、接触CB、CE、CC和晶体管T的图10底部的结构相似的结构，并且显示出本发明第一减成法的第一步，其中TaN(氮化钽)层沉积在BPSG衬底的顶上，而接触CB、CE、CC以及其它诸如晶体管T的电路部件已形成于其中。
图12示出了第二步之后的结构，其中使用K1掩模来蚀刻TaN层，在该结构左侧的顶上保留K1薄膜电阻器。
图13示出了第三步之后的结构，其中首先在图12的结构上沉积SiNi(氮化物)层，接着在其上沉积SiO2的M1ILD(层间电介质)厚层。
图14示出了第四步之后的结构，其中M1ILD和SiNi(氮化物)已被利用M1掩模光刻构图，并随后利用氧化蚀刻/氮化蚀刻来蚀刻。
图15示出了第五步之后的结构，其中图14的被蚀刻区域已被填以M1金属，从而形成K1/M1工艺的完成产品，使得M1金属直接与薄膜电阻器K1相接触，而非通过现有技术的通孔。图15左下部分中的结构显示的是椭圆形中结构的放大图，并且为顶视平面图，旋转90度。放大图的顶部示出了与K1上方的氮化物的一端相接触的M1金属，从而为薄膜电阻器K1形成了第一直接接触，而放大图的底部示出了与K1上方的氮化物的第二端相接触的M1金属，从而为薄膜电阻器K1形成了第二直接接触。
图16至21示出了用于限定K1电阻器的K1/M1第二减成法2。
图16示出了与具有BPSG衬底、接触CB、CE、CC和晶体管T的图10底部的结构类似的结构，并且示出了在300A氧化物顶上沉积TaN层的第一步之后的结构。
图17示出了第二步之后的结构，该步骤为使用K1掩模蚀刻TaN、在该结构的左侧之上保留K1薄膜电阻器。
图18示出了第三步之后的结构，该步骤为沉积氮化物，接着在其上沉积SiO2的M1ILD(层间电介质)厚层。
图19示出了第四步之后的结构，该步骤为进行M1光刻，接着进行M1蚀刻(氧化蚀刻、停止在氮化物上、接着利用氮化蚀刻)。
图20示出了第五步之后的结构，该步骤为湿法蚀刻氧化层300A从而开放接触/通孔CB、CE、CC。
图21示出了完成M1铜镶嵌法之后的结构，其中被蚀刻的区域首先用金属填充，接着表面通过CMP(化学机械抛光)平整化。图21左下部中的结构显示的是椭圆形中结构的放大图，并且为顶视平面图，旋转90度。放大图的顶部示出了与K1上方的氮化物的一端相接触的M1金属，从而为薄膜电阻器K1形成了第一直接接触，而放大图的底部示出了与K1上方的氮化物的第二端相接触的M1金属，从而为薄膜电阻器K1形成了第二直接接触。
图22至25示出了用于限定K1薄膜电阻器的第三K1/M1铜镶嵌法。
图22示出了与具有BPSG衬底、接触CB、CE、CC的图10底部的结构类似的结构，并且示出了K1/M1铜镶嵌法第一步之后的结构，其中BPSG使用K1掩模蚀刻，从而形成用于K1薄膜电阻器的沟槽TR。
图23示出了K1/M1铜镶嵌法第二步之后的结构，其中沉积TaN薄膜。
图24示出了第三步之后的结构，该步骤为抛光TaN，从而在沟槽内形成K1薄膜电阻。
图25示出了沉积氮化物/M1氧化物、M1平版、M1氧化氮化RIE、M1铜镶嵌后的结构。图25左下部中的结构显示的是椭圆形中结构的放大图，并且为顶视平面图，旋转90度。放大图的顶部示出了与K1上方的氮化物的一端相接触的M1金属，从而为薄膜电阻器K1形成第一直接接触，而放大图的底部示出了与K1上方的氮化物的第二端相接触的M1金属，从而为薄膜电阻器K1形成了第二直接接触。
第一种和第二种所公开的方式的积极和消极的方面如下。
电阻器镶嵌方式提供了良好的平整度，但电阻器厚度的均匀度存在问题(CMP/凹陷/污坑)。
在图16至20的第二种K1/M1方式中，表面形貌受附加的氧化膜的作用更大，并且M1/CA接触由300A氧化膜的湿法蚀刻决定。
第一种和第二种K1/M1方式在K1的顶上需要用于蚀刻停止的氮化物。
虽然在此公开了几种用于在同一层次中制造MIMCAP和电阻器的方法的实施例和变化，应该明确的是，所公开和教导的本发明将为本领域技术人员提出多种变化的设计。

Claims (3)

1.一种用于在集成多层电路的同一层次中制造MIMCAP和薄膜电阻器的方法，该MIMCAP为由顺序的金属、绝缘体、金属层形成的电容器，该方法包括：
沉积氧化绝缘层，然后在氧化绝缘层的顶上沉积金属层从而形成电容器的底电极，然后在金属层的顶上沉积介电层从而形成电容器电介质；
光刻构图并蚀刻电容器的电介质和底电极；
沉积金属层从而在电容器电介质的顶上形成电容器顶电极，还在与电容器一侧相对的独立结构中形成了薄膜电阻器，并且在电容器顶电极和薄膜电阻器的金属层上方沉积氮化物蚀刻停止帽层；
光刻并构图电容器顶电极和薄膜电阻器；
在电容器顶电极和薄膜电阻器上方沉积层间电介质ILD层；
光刻构图并蚀刻ILD线条层；
沉积内衬层和铜层，从而形成一体的铜结构；以及
化学机械抛光一体的铜结构，从而形成MIMCAP的最终结构。
2.如权利要求1所述的方法，包括在最下金属层次处制造该结构。
3.如权利要求1所述的方法，其中在沉积金属层从而形成电容器顶电极并形成薄膜电阻器的步骤中沉积了TaN金属层。
CNB2003101237285A 2003-01-06 2003-12-23 在同一层次处制造金属绝缘体金属电容器和电阻器的方法 Expired - Fee Related CN1271703C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/336,992 US7022246B2 (en) 2003-01-06 2003-01-06 Method of fabrication of MIMCAP and resistor at same level
US10/336,992 2003-01-06

Publications (2)

Publication Number Publication Date
CN1518088A CN1518088A (zh) 2004-08-04
CN1271703C true CN1271703C (zh) 2006-08-23

Family

ID=32681134

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101237285A Expired - Fee Related CN1271703C (zh) 2003-01-06 2003-12-23 在同一层次处制造金属绝缘体金属电容器和电阻器的方法

Country Status (4)

Country Link
US (1) US7022246B2 (zh)
JP (1) JP4289668B2 (zh)
CN (1) CN1271703C (zh)
TW (1) TWI297949B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071304A1 (en) * 2004-09-29 2006-04-06 International Business Machines Corporation Structure and layout of a fet prime cell
US7310036B2 (en) 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7122898B1 (en) * 2005-05-09 2006-10-17 International Business Machines Corporation Electrical programmable metal resistor
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7303972B2 (en) * 2006-01-19 2007-12-04 International Business Machines Incorporated Integrated thin-film resistor with direct contact
JP5059784B2 (ja) 2006-12-27 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
JP5616823B2 (ja) * 2011-03-08 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
US8859386B2 (en) * 2012-06-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and methods of forming resistors
US9012966B2 (en) 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
US9281355B2 (en) * 2014-05-05 2016-03-08 Texas Instruments Deutschland Gmbh Integrated thinfilm resistor and MIM capacitor with a low serial resistance
CN105513961B (zh) * 2014-09-22 2020-09-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
US9275992B1 (en) * 2014-12-03 2016-03-01 Cirrus Logic, Inc. Formation of electrical components on a semiconductor substrate by polishing to isolate the components
CN105422316B (zh) * 2015-11-30 2018-04-17 中国电子科技集团公司第四十八研究所 一种固体微推进器用点火电路及其制备方法
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
US10964779B2 (en) 2018-11-13 2021-03-30 International Business Machines Corporation Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
US11244850B2 (en) 2019-11-18 2022-02-08 International Business Machines Corporation On integrated circuit (IC) device simultaneously formed capacitor and resistor
TWI704665B (zh) * 2020-03-10 2020-09-11 新唐科技股份有限公司 後段製程的護層結構及其製造方法
US11545486B2 (en) 2020-10-02 2023-01-03 Globalfoundries Singapore Pte. Ltd. Integrated thin film resistor and metal-insulator-metal capacitor
US11742283B2 (en) 2020-12-31 2023-08-29 Globalfoundries Singapore Pte. Ltd. Integrated thin film resistor and memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367284A (en) * 1993-05-10 1994-11-22 Texas Instruments Incorporated Thin film resistor and method for manufacturing the same
US6441447B1 (en) * 1998-02-12 2002-08-27 Intersil Corporation Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same
JP2000150810A (ja) * 1998-11-17 2000-05-30 Toshiba Microelectronics Corp 半導体装置及びその製造方法
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6365480B1 (en) * 2000-11-27 2002-04-02 Analog Devices, Inc. IC resistor and capacitor fabrication method
US6504203B2 (en) * 2001-02-16 2003-01-07 International Business Machines Corporation Method of forming a metal-insulator-metal capacitor for dual damascene interconnect processing and the device so formed
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask

Also Published As

Publication number Publication date
TW200505005A (en) 2005-02-01
JP4289668B2 (ja) 2009-07-01
TWI297949B (en) 2008-06-11
CN1518088A (zh) 2004-08-04
JP2004214649A (ja) 2004-07-29
US20040130434A1 (en) 2004-07-08
US7022246B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
CN1271703C (zh) 在同一层次处制造金属绝缘体金属电容器和电阻器的方法
JP4636598B2 (ja) デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法
CN101246910B (zh) 金属-绝缘-金属型电容器及其制作方法
CN2741192Y (zh) 具有高品质因子的电感
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
CN1913124A (zh) 互连气腔的集成控制和可靠性提高
CN101030552A (zh) 集成电路的制造方法、金属－绝缘层－金属电容形成方法
US7781892B2 (en) Interconnect structure and method of fabricating same
US7074716B2 (en) Method of manufacturing a semiconductor device
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
KR20040002674A (ko) 반도체 집적 회로, 반도체 장치 및 그 제조 방법
CN1956165A (zh) 互连中的气隙的横向分布控制
CN1913158A (zh) 半导体器件及其制造方法
CN1187823C (zh) 半导体器件及其制造方法
CN1199266C (zh) 半导体器件及其制造方法
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
US20060189090A1 (en) Method for fabricating a metal-insulator-metal capacitor
US20040004054A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
CN100397617C (zh) 制作一高密度电容的方法
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN1677644A (zh) 低介电常数半导体器件及其制造方法
CN1367531A (zh) 一种层间介电层平坦化的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171127

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823