CN100343991C - 半导体装置的修理熔丝盒 - Google Patents

半导体装置的修理熔丝盒 Download PDF

Info

Publication number
CN100343991C
CN100343991C CNB2004100946838A CN200410094683A CN100343991C CN 100343991 C CN100343991 C CN 100343991C CN B2004100946838 A CNB2004100946838 A CN B2004100946838A CN 200410094683 A CN200410094683 A CN 200410094683A CN 100343991 C CN100343991 C CN 100343991C
Authority
CN
China
Prior art keywords
fuse
fuses
signal
semiconductor device
repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100946838A
Other languages
English (en)
Other versions
CN1617335A (zh
Inventor
尹锡彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1617335A publication Critical patent/CN1617335A/zh
Application granted granted Critical
Publication of CN100343991C publication Critical patent/CN100343991C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Fuses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种半导体装置的修理熔丝盒，包括：多个熔丝盒，以一纵向配置，各熔丝盒包括多个熔丝，以一横向配置；多个信号连接熔丝，配置在所述熔丝的最外熔丝的各侧部分，其由该多个熔丝盒的一个或多个熔丝盒中配置的熔丝选取以建构一单位熔丝组，而其一侧端互相连接，所述信号连接熔丝连接所述最外熔丝；及多个金属线，用以连接所述信号连接熔丝至所述选取熔丝以建构一上或下熔丝盒中的单位熔丝盒。根据本发明，能不迂回所述金属线而将所述熔丝连接在一起以大幅度减少芯片大小。

Description

半导体装置的修理熔丝盒
技术领域
本发明涉及半导体装置的修理熔丝盒，特别是涉及具有一在其中信号线可以不迂回而从修理熔丝盒抽出的结构的修理熔丝盒。
背景技术
近年来在微型化技术的发展下已研发出高速及高集成的半导体装置。特别是需要高集成及高生产率的半导体存储器装置，且为了适应该需求，需要一种冗余技术，其藉由提供冗余电路及使用冗余电路以修理瑕疵单元而改善生产率。
在存储器装置(如SRAM，DRAM，EPROM等)中，于半导体装置中提供冗余电路以防止因制造工艺瑕疵而导致半导体装置的生产率下降。即使因部分瑕疵，藉由使用提供的冗余电路而修理瑕疵单元使得半导体装置的功能不致损坏。亦即，提供一种备用存储器阵列作为冗余电路，及当主存储器阵列有瑕疵时，将主存储器阵列切换成备用存储器阵列，即可调节生产合格率的减少。
冗余电路包括一修理地址产生电路，已知的修理地址产生电路具有的结构如图1所示，而其操作如下简述。
一熔丝组A包括多个熔丝R0到R15。
当致能信号Enable在高状态时，PMOS晶体管P1截止，其输出Out因而保持在低状态。
当致能信号Enable在低状态时，输出Out即根据熔丝控制信号Fuse<0>到Fuse<15>及熔丝R0到R15的中断状态而改变。
例如，当熔丝控制信号Fuse<0>在高状态及第一熔丝R0未中断时，NMOS晶体管Q0即导通。接着锁存器10输出在高状态，因而反相器I1的输出变成低状态，输出Out因而变成低状态。但是，当中断熔丝R0时，即使熔丝控制信号Fuse<0>变成高状态，输出Out仍会变成低状态。
当以熔丝盒形状形成熔丝以形成修理地址产生电路时，金属信号线不能通过熔丝盒。因此金属信号线将迂回该熔丝盒以传送信号，这使得芯片尺寸变大。
发明内容
为了解决上述问题，本发明的目的是提供一种半导体装置的修理熔丝盒。
根据本发明提供的一种半导体装置的修理熔丝盒，包括：多个熔丝盒，以一纵向配置，各熔丝盒包括多个熔丝，以一横向配置；多个信号连接熔丝，配置在所述熔丝的最外熔丝的各侧部分，其由该多个熔丝盒的一个或多个熔丝盒中配置的熔丝选取以建构一单位熔丝组，而其一侧端互相连接，所述信号连接熔丝连接所述最外熔丝；及多个金属线，用以连接所述信号连接熔丝至所述选取熔丝以建构一在上或下熔丝盒中的单位熔丝盒。
根据本发明提供的一种半导体装置的修理熔丝盒，包括：多个熔丝组，包括第一熔丝盒和通过第一金属线的第二熔丝盒和第三熔丝盒，其中第一熔丝盒包括第一多个熔丝，第二熔丝盒包括第二多个熔丝，而第三熔丝盒包括第三多个熔丝；用于信号连接的第一熔丝，配置在所述第一多个熔丝之一的侧部，并且所述用于信号连接的第一熔丝的一侧端通过第二金属线连接到所述第一多个熔丝；用于信号连接的第二熔丝，配置在所述第二多个熔丝之一的侧部，并且所述用于信号连接的第二熔丝的一侧端连接到所述第二和第三多个熔丝；以及第三金属线，用于将所述用于信号连接的第一熔丝连接到所述用于信号连接的第二熔丝，其中，所述用于信号连接的第一和第二熔丝在修理时不切断。
根据本发明提供的一种半导体装置的修理熔丝盒，包括：多个熔丝盒，以纵向配置，每个熔丝盒包括以横向配置的多个熔丝；信号连接线，配置在从配置在所述多个熔丝盒的一个或多个熔丝盒中的熔丝中选择的熔丝的最外熔丝的每个侧部，以构建成单位熔丝组，并且其中一侧端互相连接，所述信号连接熔丝连接到所述最外熔丝，其中所述信号连接熔丝在修理时不切断；以及金属线，用于将所述信号连接熔丝连接到被选取以构建成上或下熔丝盒中的单位熔丝盒的熔丝。
附图说明
结合附图对本发明的详述可更明了本发明的上述特点及其它特征，其中：
图1是已知修理地址产生电路的电路图；
图2是根据本发明的修理地址产生电路的电路图；及
图3是根据本发明的修理熔丝盒电路的布图。
附图符号说明
A，B 熔丝组
R0-R15  熔丝
R16，R17  信号连接熔丝
20，30，40  熔丝盒
具体实施方式
现在将结合附图详细说明本发明。
图2是根据本发明的修理地址产生电路的电路图。
根据本发明的修理地址产生电路的电路图还包括信号连接熔丝R16及R17。信号连接熔丝R16及R17可由任一种导电材料制造。该电路的操作与已知电路的操作并无不同，以下将说明该操作。
熔丝组B包括多个熔丝R0到R15及信号连接熔丝R16及R17。
当致能信号Enable在高状态时，PMOS晶体管P1截止，其电路的输出Out因而一直保持在低状态。
当致能信号Enable在低状态时，电路的输出Out即根据熔丝控制信号Fuse<0>到Fuse<15>及熔丝R0到R15的中断状态而改变。
例如，当熔丝控制信号Fuse<0>在高状态及第一熔丝R0未中断时，NMOS晶体管Q0即导通。接着锁存器10输出在高状态，因而反相器I1的输出变成低状态，电路的输出Out因而变成低状态。但是，当中断熔丝R0时，即使熔丝控制信号Fuse<0>在高状态，电路的输出Out仍变成低状态。
图3是根据本发明的修理熔丝盒电路的布图以解释在一衬底中实施的图2熔丝组B的熔丝。
图3示出了熔丝盒20，30及40。以下将解释建构图2电路的熔丝组B的配置。
熔丝R0到R4配置在熔丝盒20中，而用于信号连接的第一熔丝R16配置在熔丝R4的右侧。熔丝R0到R4及用于信号连接的第一熔丝R16的上端部分是用金属等接在一起。
以相同方式，熔丝R5到R9配置在熔丝盒30中，而用于信号连接的第二熔丝R17配置在熔丝R9的右侧。熔丝R5到R9及用于信号连接的第二熔丝R17的下端部分是用金属等接在一起。
通过使用接触制造过程等以经由金属线M而将信号连接熔丝R16及R17接在一起。
熔丝R10到R15配置在熔丝盒40中。而熔丝R10到R15的上端部分并未经由金属等接在一起，而是接到熔丝盒30。
结果，图2中熔丝R0到R15的一侧节点都经由信号连接熔丝R16，R17而互相接在一起。
请注意，熔丝的开启端接到晶体管。
由于信号连接熔丝R16，R17是用于信号连接，所以它们不是中断目标。
根据上述的本发明，通过使用熔丝盒能不迂回金属线而将熔丝接在一起。
结果，由于使用熔丝可实施信号传送，所以可大幅度减少芯片大小。
虽然已参考较佳实施例而作出上述说明，但本领域的技术人员可了解在不背离本发明及其权利要求的范围及精神的前提下，本发明可以作各种变化及改良。

Claims (3)

1.一种半导体装置的修理熔丝盒，包括：
多个熔丝组，包括第一熔丝盒和通过第一金属线的第二熔丝盒和第三熔丝盒，其中第一熔丝盒包括第一多个熔丝，第二熔丝盒包括第二多个熔丝，而第三熔丝盒包括第三多个熔丝；
用于信号连接的第一熔丝，配置在所述第一多个熔丝之一的侧部，并且所述用于信号连接的第一熔丝的一侧端通过第二金属线连接到所述第一多个熔丝；
用于信号连接的第二熔丝，配置在所述第二多个熔丝之一的侧部，并且所述用于信号连接的第二熔丝的一侧端连接到所述第二和第三多个熔丝；以及
第三金属线，用于将所述用于信号连接的第一熔丝连接到所述用于信号连接的第二熔丝，
其中，所述用于信号连接的第一和第二熔丝在修理时不切断。
2.如权利要求1的半导体装置的修理熔丝盒，其中所述第一和第二多个熔丝的每个开口端响应于熔丝控制信号连接到用于输出的多个晶体管的每个输出端。
3.如权利要求1的半导体装置的修理熔丝盒，其中所述第三金属线通过执行接触法来形成。
CNB2004100946838A 2003-11-13 2004-11-12 半导体装置的修理熔丝盒 Expired - Fee Related CN100343991C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR80046/03 2003-11-13
KR80046/2003 2003-11-13
KR1020030080046A KR100542696B1 (ko) 2003-11-13 2003-11-13 반도체 장치의 리페어 퓨즈 박스

Publications (2)

Publication Number Publication Date
CN1617335A CN1617335A (zh) 2005-05-18
CN100343991C true CN100343991C (zh) 2007-10-17

Family

ID=34567700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100946838A Expired - Fee Related CN100343991C (zh) 2003-11-13 2004-11-12 半导体装置的修理熔丝盒

Country Status (4)

Country Link
US (1) US6903992B1 (zh)
KR (1) KR100542696B1 (zh)
CN (1) CN100343991C (zh)
TW (1) TWI249837B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668868B1 (ko) 2005-12-28 2007-01-16 주식회사 하이닉스반도체 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법
US8509022B2 (en) * 2008-12-26 2013-08-13 SK Hynix Inc. Fuse set and semiconductor integrated circuit apparatus having the same
US10141320B1 (en) 2017-05-03 2018-11-27 International Business Machines Corporation Multiple-bit electrical fuses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829480A (en) * 1986-08-22 1989-05-09 Samsung Electronics Co., Ltd. Column redundancy circuit for CMOS dynamic random access memory
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
US5959904A (en) * 1996-10-18 1999-09-28 Samsung Electronics, Co., Ltd. Dynamic column redundancy driving circuit for synchronous semiconductor memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1841895A (en) 1994-02-15 1995-08-29 Rambus Inc. Delay-locked loop
US5815016A (en) 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
KR0157952B1 (ko) 1996-01-27 1999-03-20 문정환 위상 지연 보정 장치
US6222894B1 (en) 1996-12-18 2001-04-24 Samsung Electronics Co., Ltd. Digital delay locked loop for reducing power consumption of synchronous semiconductor memory device
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5949262A (en) 1998-01-07 1999-09-07 International Business Machines Corporation Method and apparatus for coupled phase locked loops
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6326826B1 (en) 1999-05-27 2001-12-04 Silicon Image, Inc. Wide frequency-range delay-locked loop circuit
US20020130691A1 (en) 2001-03-15 2002-09-19 Silvestri Paul A. Method and apparatus for fast lock of delay lock loop
US6504408B1 (en) 2001-07-09 2003-01-07 Broadcom Corporation Method and apparatus to ensure DLL locking at minimum delay
US6876239B2 (en) 2001-07-11 2005-04-05 Micron Technology, Inc. Delay locked loop “ACTIVE command” reactor
US6556489B2 (en) 2001-08-06 2003-04-29 Micron Technology, Inc. Method and apparatus for determining digital delay line entry point
KR100446291B1 (ko) 2001-11-07 2004-09-01 삼성전자주식회사 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829480A (en) * 1986-08-22 1989-05-09 Samsung Electronics Co., Ltd. Column redundancy circuit for CMOS dynamic random access memory
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
US5959904A (en) * 1996-10-18 1999-09-28 Samsung Electronics, Co., Ltd. Dynamic column redundancy driving circuit for synchronous semiconductor memory device

Also Published As

Publication number Publication date
KR20050046067A (ko) 2005-05-18
KR100542696B1 (ko) 2006-01-11
TWI249837B (en) 2006-02-21
CN1617335A (zh) 2005-05-18
US6903992B1 (en) 2005-06-07
TW200516757A (en) 2005-05-16
US20050105365A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
CN1156849C (zh) 具有改进的半选择裕量的磁存储器结构
US20100161888A1 (en) Data storage system with non-volatile memory using both page write and block program and block erase
CN1033344C (zh) 存储单元具有“与非”逻辑结构的非易失性半导体存储器
CN1725381A (zh) 用于在低电源电压下工作的闪存器件的读出电路
CN1744230A (zh) 具有支持多存储块的列冗余电路的半导体存储设备
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
CN1077049A (zh) 具错误检验和校正电路的电可擦可编程只读存储器
CN100343991C (zh) 半导体装置的修理熔丝盒
CN1677567A (zh) 用于高速工作的内容可寻址存储器单元
CN1822231A (zh) 具有闪速熔丝单元阵列的闪速存储设备
DE102021105757A1 (de) On-chip-kopie für integriertes speichermodul
CN1218292A (zh) 半导体器件
TW201946256A (zh) 半導體記憶體
CN1226745C (zh) 存储器数据总线结构及构造多宽度字内存的方法
US7964445B2 (en) Recycling faulty multi-die packages
CN1825486A (zh) 闪存单元熔丝电路和熔断闪存单元的方法
CN1160738C (zh) 带有存储单元和基准单元的集成式存储器
CN1175425C (zh) 具有存储单元和参考单元的集成式存储器
CN1993827A (zh) 半导体存储装置
CN105159859B (zh) 基于接口扩展的数据处理系统及方法
CN2450783Y (zh) 内存芯片的组装构造
US20090257263A1 (en) Method and Apparatus for Computer Memory
TW200307288A (en) Flexible redundancy for memories
KR100668868B1 (ko) 리페어 퓨즈 박스 및 리페어 퓨즈 박스의 레이아웃 방법
JPH0793172A (ja) 冗長ブロック切り替え回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20161112