CN100339952C - 用于在soi晶片中产生不同厚度的有源半导体层的方法 - Google Patents
用于在soi晶片中产生不同厚度的有源半导体层的方法 Download PDFInfo
- Publication number
- CN100339952C CN100339952C CNB2005100055062A CN200510005506A CN100339952C CN 100339952 C CN100339952 C CN 100339952C CN B2005100055062 A CNB2005100055062 A CN B2005100055062A CN 200510005506 A CN200510005506 A CN 200510005506A CN 100339952 C CN100339952 C CN 100339952C
- Authority
- CN
- China
- Prior art keywords
- groove structure
- layer
- thickness
- coating
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000463 material Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 76
- 239000011248 coating agent Substances 0.000 claims description 32
- 238000000576 coating method Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 13
- 230000012010 growth Effects 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 3
- 239000011149 active material Substances 0.000 abstract 1
- 230000002250 progressing effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 239000012634 fragment Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及用于在一个SOI晶片(20)中产生不同厚度(d1，d2)的、垂直绝缘的有源半导体区(12，14)的方法，该晶片具有一个绝缘层(16)，在该绝缘层上在一个有源半导体材料层(21)中设置了具有一个第一厚度(d1)的第一有源半导体区(12)。该方法的特征在于：通过从一个沟结构(40)的晶种孔(64，66)出发的、外延的生长产生具有相对更小的厚度(d2)的第二有源半导体区(14)。通过氧化物层使第二半导体区(14)在横向及垂直方向上相对第一半导体区(12)完全地、介电地隔离。
Description
技术领域
本发明涉及用于在一个SOI晶片中产生不同厚度的、垂直绝缘的有源半导体区的方法，该晶片具有一个绝缘层，在该绝缘层上在一个有源半导体材料层中设置了具有第一厚度的第一有源半导体区。
背景技术
这种方法已由US 6 204 098公知。根据该文献在一个SOI衬底上产生介电隔离的岛区。这些隔离的岛区通过外延生长来填充。SOI晶片的有源硅层被用作晶种(Saat)。为了使隔离的岛区仅产生相同的高度。在岛区内的有源层具有相比而言大的第一厚度。根据该文献的图6，在岛区内产生互补的MOS晶体管及在岛区外部产生垂直DMOS晶体管单元。这些垂直DMOS晶体管单元比介电隔离的槽(Wannen)更平。这些垂直DMOS晶体管单元相对衬底未介电隔离。
由EP 1 049 156 A1公知了一种结构，其中一个沟(Trench)被氧化物包围。该沟通过借助晶种的ELO工艺(ELO＝外延横向生长)填充，晶种在沟底部通过打开氧化物层来产生。接着将通过沟的晶种孔封闭。这是一种费事且占位置大的结构。
对于BCDMOS技术(BCDMOS＝双极性CMOS-DMOS)通常被理解为这样的集成电路及其制造方法，即其中高压DMOS性能与低压CMOS及双极性性能被结合在一个芯片上。5伏的电压值是低压的一个典型例子，而对于高压在这方面可理解为大于一百伏的值。DMOS晶体管被用作高压元件，其中高压可被施加在晶体管的漏极区与源极区之间。对于在BCDMOS技术范围中的未来设计一定需要考虑无论CMOS区(小漏电流)还是DMOS区(大功率，高耐压强度，高导热性)的特殊要求。为了避免CMOS部分中的功耗(漏电流)，防止寄生电容及由此主要改善晶体管的特性，在硅作为半导体材料时其层厚需要在约200nm的范围上。但是这与具有高耐压强度及良好导热的大功率元件(基于DMOS)的要求相矛盾。这两种要求导致了层厚度明显超过一微米厚。
与双极性技术相反地，在MOS技术中具有通过对元件尺寸的纵向尺度的按比例缩小而通向结构小型化的系统路径。MOS晶体管的重要电特性不取决于单个的长度，而取决于晶体管宽度与通道长度的商。基于该关系，原则上可将一个电路中的所有长度及宽度缩小一个共同的标度系数k，而不改变其电性能。
但具有垂直SOI隔离的BCDMOS电路中的元件按标度比例的缩小受到上述相互矛盾的要求的限制。为了减小高温时的漏电流，在CMOS部分中的有源硅层厚度应很薄，由此使源极及漏极位于掩埋的氧化物上。在DMOS偏移区中有源硅层相反地应厚些，以便提高耐压强度。
发明内容
在此背景下，本发明的任务在于给出一种在SOI晶片中产生不同厚度的半导体层的方法，其中这些不同厚度的半导体层在垂直方向上相对位于下面的层及在横向上彼此介电地隔离。
该任务在开始部分所述类型的方法上将这样来解决，通过下列步骤来产生具有相比而言更小厚度的第二有源半导体区：
-用一个保护层部分地或完全地覆盖SOI晶片，
-在被覆盖区域中产生一个沟结构，该沟结构切穿保护层及延伸在有源半导体材料层的深度中，
-用第一氧化物层覆盖沟结构，
-在沟结构内部的边缘上在第一氧化物层上产生隔离区(Spacern)，
-在隔离区之间用第二氧化物层填满沟结构，
-通过去除隔离区及第一氧化物层的位于隔离区与沟结构的底部之间的区域来产生晶种孔，
-将第二氧化物层的厚度减小到小于沟结构的深度的剩余厚度，
-通过从晶种孔出发的、用于第二有源半导体区的、半导体材料的选择性外延生长来填满沟结构，
-使形成的结构平面化及将其厚度减小到这样的程度，以使得第二有源半导体区不超出沟结构的壁突出，
-重新打开晶种孔及通过一个绝缘的中间层封闭被打开的晶种孔，由此使第二半导体区在横向及垂直方向上相对第一半导体区完全地、介电地隔离。
通过这些特征完全地解决该任务。所提出的方法允许在有源半导体材料的不同厚度的层厚上同时集成小功率的CMOS及大功率的DMOS(“Ultra-Smart Power”)。通过SOI晶片的使用，可使DMOS元件在厚的SOI衬底上及CMOS元件在薄的SOI衬底上以一个共同的SOI工艺、以最大的封装密度集成在一个晶片上。在该方法的范围中过生长的有源半导体材料不具有与衬底的连接，由此实现了薄的有源半导体层与衬底的完全去耦。本发明的另一优点在于，选择性外延的晶种孔与光刻技术无关地(lithografie-unabhngig)形成，因此可实现节省位置及由此实现高的集成密度。因此总地提供了一个方法，该方法使漏电流的增长-如在结构宽度以标度比例缩小时所预料的一样-减小。
有利的是，沟结构通过STI蚀刻产生。
在“浅沟隔离”技术中通过各向异性的蚀刻工序在由氮化物保护层覆盖的有源区域之间产生沟及用绝缘材料如二氧化硅或多晶硅填充。通过STI技术可达到高的封装密度。
有利的还在于，在沟结构内部的边缘上在第一氧化物层上产生隔离区的步骤包括以下步骤：使沟结构并包括沟结构的内壁区域在内通过多晶半导体材料覆盖并从沟结构的底部各向异性地蚀刻掉多晶半导体材料，使得由多晶半导体材料留下的仅是在内壁区域上的、由多晶半导体材料构成的隔离区。
通过沟结构的覆盖提供了用于隔离区的材料。当蚀刻作用在确定的空间方向上进行得比在其它空间方向上快时，该蚀刻工序被称为各向异性的。作为在垂直方向上进行得更快的蚀刻的结果，多晶材料最好在沟结构的内壁区域上及由此形成所希望的多隔离区(Poly-Spacer)。这样形成的多隔离区的宽度确定了选择性外延的晶种孔的宽度。以此方式即使对于具有小结构分辨率的技术也可产生具有几乎任意小的尺度的晶种孔。这里对于“晶种”应理解为一个单晶的表面结构，当进行ELO处理时原子积聚在该结构上及同时接收该单晶的晶体取向。
此外有利的是，在隔离区之间用第二氧化物层填满沟结构的步骤包括TEOS氧化物的沉积。
TEOS是原硅酸四乙酯的缩写。由该化合物在中等温度(约至700℃)通过分解形成二氧化硅。在该处理-也称为TEOS热(分)解-中形成高原子价的氧化膜，这些氧化膜例如具有高的击穿场强及一致的边缘覆盖的特征。
此外有利的是，用一个保护层覆盖SOI晶片的步骤包括以下步骤：用第一氧化物部分层覆盖SOI晶片；用一个氮化物层覆盖该第一氧化物部分层；及用第二氧化物部分层覆盖氮化物层。
通过该层序列得到一个所谓的ONO(氧化物-氮化物-氧化物)层。该ONO层在产生沟结构时作为硬掩模使用。与光蚀剂相比，通过这种硬掩模的使用可得到改善的、产生沟结构侧壁的角度及形状的精确度。此外，在以后用氧化物层覆盖沟结构时氮化物层可防止有源半导体材料层表面的、位于沟结构外面的区域的不希望有的氧化。
另一优选构型的特征在于：通过平面化地去除材料使保护层的厚度减小到露出氮化物层。
该露出的氮化物层可在以后的化学-机械抛光处理时用作抛光止挡层及这样地在一定程度上被多次使用。
因此有利的是，使形成的结构平面化的步骤这样地进行，以使得氮化物层作为抛光止挡层(Polierstopp)被达到。
以此方式，表面层的去除能以极高的精确度被控制。
此外有利的是，用另一层覆盖覆盖着沟结构的第一氧化物层，该另一层在后面将第二氧化物层(沟填充物)的厚度减小到小于沟结构的深度的一个剩余厚度时被用作蚀刻止挡层(tzstopp)。
该构型具有其优点，即所需的剩余厚度能以高精确度制造。
另一优选的构型的特征在于：与晶种孔的打开并列地，去除在一个通过外延生长形成的生长接缝区域中的、在第二半导体层中外延沉积的半导体材料。
通过该构型可避免在以后工作中不希望有的漏电流。
有利的还在于，使用硅作为半导体材料。
这表明，所有上述的构型可与公知的硅技术相组合及可完全地发挥该技术的相应优点。
其它的优点可从说明部分及附图中得到。
可以理解，以上所述及下面还要描述的特征不仅可用各个给出的组合，而且也能以其它的组合或单独地使用，而不会脱离本发明的范围。
附图说明
本发明的实施例被表示在附图中及在以下的说明中详细地描述。这些附图各以概要的形式表示：
图1：具有不同的有源半导体材料厚度上的区域的一个SOI晶片的横截面图；
图2：如根据本发明的方法的实施例中所给出的、带有不同厚度的有源半导体区的一个SOI晶片中的一个片段；
图3；根据第一方法步骤的一个SOI晶片中的一个片段；
图4：在隔离区形成后的图3中的片段；
图5：在平面化后的、图4中的片段；
图6：在去除隔离区以后的、图5中的片段；
图7：在露出晶种孔以后的图6中的片段；
图8：在蚀刻步骤及一个外延步骤以后的、图7中的片段；及
图9：在通过光刻技术及蚀刻步骤确定有源区以后的、图8中的片段。
具体实施方式
图1表示一个SOI晶片10的一个横截面的片断，该晶片包括具有有源半导体材料的区域12，14，这些区域在厚度上不同。第一区域12具有相对大的厚度d1及第二区域14具有相对小的宽度d2。区域12，14被嵌在一个介电层16中，该介电层延伸在一个操作层18上。第二区域14由于其厚度相对小适合用于实现CMOS元件。为了避免第二区域14中的漏电流及由此避免其功耗及为了防止寄生电容，厚度d2例如设为200nm。第一区域12由于其相对更大的厚度d1适合用于实现具有高耐压强度及良好导热性的DMOS晶体管。这些所需的特性要求一个明显超过1微米的厚度d1。因此在图1中示出一个SOI结构，在该结构中具有不同厚度d1，d2的半导体区域12，14在横向及垂直方向上被完全介电地绝缘。
以下参照图2至8来说明在一个SOI晶片中产生不同d1，d2的有源半导体层12，14的方法。为了更好地理解制造步骤，首先由图2表示出一个根据本发明方法的典型产物。其中标号20表示一个SOI晶片，其中一个有源半导体材料层21延伸在一个绝缘层16上。在根据图2的构型中该绝缘层16是一个中间层，它被设置在一个载体层或操作层18上。该有源半导体材料包括具有不同厚度d1，d2的区域12，14。第二区域14在横向及垂直方向上完全通过介电的隔离结构22相对第一区域12隔离。在具有厚度d2的、平的第二区域14中典型地通过下面的掺杂步骤及形成接触区确定出场效应晶体管。为了阐明起见在图2中表示出一个漏极区24，一个栅极区26及一个源极区28。在所示构型中，在其层厚度d1相应于有源半导体层整个厚度的第一区域12中可通过另外的搀杂步骤及接触区形成步骤制造具有所需特性的DMOS晶体管。
借助图3来说明制造根据图2的结构的几个方法步骤。使用平面的SOI晶片20作为原始产物。该开始为平面的SOI晶片20被热氧化，由此在其表面生长出一个例如50nm厚度的第一氧化物部分层32。接着通过一个化学汽相淀积(CVD)步骤在该第一氧化层32上沉积出例如150nm厚度的氮化物层34。该氮化物层34被第二氧化物部分层36覆盖，后者最好构成为TEOS氧化物及例如为50nm厚。由第一氧化物部分层32、氮化物层34及第二氧化物部分层36组成的层序列在SOI晶片20上构成一个被称为ONO多层电介质的保护层38。
接着在SOI晶片20中产生一个沟结构40。它最好通过在保护层38上沟面的照相光刻术(photolithografische)来确定(掩模步骤)及接着的蚀刻过程来实现的，该蚀刻步骤例如包括反应式离子蚀刻。在此情况下来自一个等离子体的离子被一个电场加速。当这些离子出现在确定的沟面上时，表面原子从有源半导体层21的晶格中被释放出来，其中该物理的溅射效应可与化学过程相重叠。通过来自等离子体的离子的持续地出现，在确定的沟面上逐渐地形成沟结构40，它例如可为300nm深。在蚀刻过程结束后进行所谓的衬面氧化(Lineroxidation)。对此可理解为，在沟结构40的底面及侧面44上施加例如100nm厚度的、相对薄的第一氧化层42。可选择地，在衬面氧化后沉积另一薄层46，该薄层在后面的、另外的氧化层的反向蚀刻(Rücktzen)时用作为蚀刻止挡层。该薄层46例如可由氮化物组成。以此方式，精确确定了第一氧化物层42的剩余厚度，该第一氧化物层以后将构成图2的介电隔离结构22的底层。由于衬底势能的耦合及与此相关的CMOS结构的影响，该底层是有利的，这些CMOS结构以后被构成在图2中的隔离结构22的上面。作为产生隔离区的第一步骤，将沟结构40、包括沟结构40的内壁区域在内用多晶半导体材料48覆盖，其中该覆盖层的厚度例如可为200nm。
现在参照图4来说明另外的步骤。接着使该多晶半导体材料在沟结构40的中间区域中被各向异性地蚀刻掉，其中该蚀刻最好向沟结构40的底部的方向进行。由于各向异性由多晶半导体材料48留下的仅是在沟结构40内壁区域上的由多晶半导体材料48构成的隔离区50，52。隔离区50，52的宽度54确定了用于后面选择性外延步骤的晶种孔(Saatffnungen)的尺寸。以此方式，也可对于小结构分辨率的工艺产生几乎任意小的晶种孔。这样地构成的结构尤其在隔离区50，52之间被填满第二氧化物层56，该第二氧化物层最好被构成为TEOS氧化物。第二氧化物层56例如具有400nm的厚度。为了填充沟结构通常可在晶片表面上沉积一个氧化物。参照图5来说明另外的步骤。接着，选择地，将第二氧化物层56的TEOS氧化物及沟结构40外部在TEOS氧化物下面的ONO保护层38被蚀刻掉及所产生的表面通过化学-机械抛光步骤形成平面。但该TEOS不必要在CMP步骤以前从沟结构外部的区域中被除去(所谓的反向蚀刻)。最好所形成的结构的平面化步骤这样地进行，即氮化物层34作为抛光止挡层被达到。因此保护层38的厚度通过去除材料如此地被减小，以使得氮化物层34露出来。
在其它的步骤中，首先通过各向同性的蚀刻步骤去除隔离区50，52。接着，通过各向异性的蚀刻步骤从沟结构40的底部及从其侧壁除去薄层46的位于隔离区50，52与第一氧化物层42之间的区域58，60。图6表示蚀刻掉隔离区50，52后及蚀刻掉区域58，60以前的晶片20。在此情况下用标号62表示薄的蚀刻止挡层46在该步骤以后留下的一部分。
对于其它的方法步骤首先参照图7来说明。首先通过各向异性的蚀刻步骤去除图6中第二氧化物层56的剩余部分及第一氧化物层42的、在蚀刻掉区域58及60后露出的部分59，61。这些部分59及61被表示在图6上。在此情况下图6中薄层46的剩余部分62被用作蚀刻止挡层。通过蚀刻掉这些部分59，61形成了晶种孔64及66，在其中露出了层21的单晶有源半导体材料的表面。由于该蚀刻步骤的各向异性保留了第一氧化物层42的、覆盖在沟结构40的壁区域上的这些部分68，70。
此后接着通过另一各向异性的蚀刻步骤去除蚀刻止挡层46的剩余部分62。通过该步骤使第一氧化物层42的、位于薄层46的剩余部分62的下面的一部分72露出来，该部分72覆盖晶种孔64，66之间、在沟结构40的底部。其它的方法步骤参照图8来说明。接着进行一个外延步骤，在该外延步骤中，通过选择的、从晶种孔64，66出发的、有源半导体材料的外延生长使沟结构40填满。由此产生出用于图2中第二区域14的有源半导体材料。由图8可看出，到此所述的步骤序列，在晶片20中产生出有源半导体材料的具有不同厚度d1，d2的区域，这些区域通过层72彼此垂直地介电隔离。在此情况下厚度d2通过去除外延生长的材料来达到。
例如可通过另一化学-机械抛光步骤来除去材料，在该步骤中ONO保护层38的氮化物层34的剩余部分被用作抛光止挡层。因此所形成结构的平面化及其厚度的减小可一直进行到：剩余的有源半导体材料不会超过沟结构的壁突出。此外沿选择性外延部分的生长界线74除去有源半导体材料，以便避免以后工作中的漏电流。同时选择性外延部分的晶种孔64，66再被打开及接着用氧化物76封闭，该氧化物后来也被有源半导体材料的第二区域14包围。这被表示在图9中。因此通过至此所述的步骤序列在SOI晶片20中产生了第二半导体区域14，它们在横向及垂直方向上完全与第一半导体区域12介电地隔离。在此情况下该介电隔离是通过一个由所述区域68，70，72及76组成的隔离结构22实现的。由图9中所示的晶片20通过其它的、公知的方法步骤可产生出图2中所示的晶片20。
区域12，14例如可通过另一抛光步骤被打开。
Claims (10)
1.用于在一个SOI晶片(20)中产生不同厚度(d1，d2)的、垂直绝缘的有源半导体层区(12，14)的方法，该晶片具有一个绝缘层(16)，在该绝缘层上在一个有源半导体材料层(21)中设置了具有一个第一厚度(d1)的第一有源半导体区(12)，其特征在于：通过以下步骤产生具有一个相对更小的厚度(d2)的第二有源半导体区(14)：
用一个保护层(38)部分地或完全地覆盖该SOI晶片(20)；
在被覆盖区域中形成一个沟结构(40)，该沟结构切穿该保护层(38)并延伸到该有源半导体材料层(21)的深度中；
用一个第一氧化物层(42)覆盖该沟结构(40)；
在该沟结构内部的边缘上在该第一氧化物层(42)上产生隔离区(50，52)；
在这些隔离区(50，52)之间用一个第二氧化物层(56)填满该沟结构(40)；
通过去除所述隔离区(50，52)及去除该第一氧化物层(42)的、位于这些隔离区(50，52)与该沟结构(40)的底部之间的区域，来产生晶种孔(64，66)，及将该第二氧化物层(56)的厚度减小到一个小于该沟结构(40)的深度的剩余厚度；
通过从这些晶种孔(64，66)出发的、用于形成第二有源半导体区(14)的、半导体材料的选择性外延生长来填满该沟结构(40)；
使形成的结构平面化及将其厚度减小到这样的程度，以使得这些第二有源半导体区(14)不突出超出该沟结构(40)的壁；
重新打开这些晶种孔(64，66)，之后通过一个绝缘的中间层(76)封闭这些被打开的晶种孔(64，66)，由此使这些第二半导体区(14)在横向及垂直方向上相对所述第一半导体区(12)完全地、介电地隔离。
2.根据权利要求1的方法，其特征在于：该沟结构(40)通过STI蚀刻来产生。
3.根据权利要求1或2的方法，其特征在于：所述在该沟结构(40)内部的边缘上在该第一氧化物层(42)上产生隔离区(50，52)的步骤包括以下步骤：使该沟结构(40)、包括该沟结构(40)的内壁区域在内通过多晶半导体材料覆盖并从该沟结构(40)的底部各向异性地蚀刻掉该多晶半导体材料，使得由该多晶半导体材料留下的仅是在这些内壁区域上的、由多晶半导体材料构成的隔离区(50，52)。
4.根据权利要求1或2的方法，其特征在于：所述在这些隔离区(50，52)之间用一个第二氧化物层(56)填满该沟结构(40)的步骤包括TEOS氧化物的沉积。
5.根据权利要求1或2的方法，其特征在于：所述用一个保护层(38)覆盖该SOI晶片(20)的步骤包括以下步骤：用一个第一氧化物部分层(32)覆盖该SOI晶片(20)；用一个氮化物层(34)覆盖该第一氧化物部分层(32)；及用一个第二氧化物部分层(36)覆盖该氮化物层(34)。
6.根据权利要求5的方法，其特征在于：在所述使形成的结构平面化时，通过平面化地去除材料使该保护层(38)的厚度减小到露出该氮化物层(34)。
7.根据权利要求6的方法，其特征在于：所述使形成的结构平面化的步骤这样地进行，以使得该氮化物层(34)作为抛光止挡层被达到。
8.根据权利要求1或2的方法，其特征在于：在所述用一个第一氧化物层覆盖该沟结构之后，用一个另外的层(46)覆盖该第一氧化物层(42)，该另外的层(46)在后面将该第二氧化物层(56)的厚度减小到小于该沟结构(40)的深度的剩余厚度时被用作蚀刻止挡层。
9.根据权利要求1或2的方法，其特征在于：与所述晶种孔(64，66)的重新打开并列地，去除在一个通过外延生长形成的生长接缝(74)区域中的、用于所述第二有源半导体区(14)的、在该第二半导体层中外延生长的半导体材料。
10.根据权利要求1或2的方法，其特征在于：使用硅作为半导体材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004005506.8 | 2004-01-30 | ||
| DE102004005506A DE102004005506B4 (de) | 2004-01-30 | 2004-01-30 | Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1649091A CN1649091A (zh) | 2005-08-03 |
| CN100339952C true CN100339952C (zh) | 2007-09-26 |
Family
ID=34801570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100055062A Expired - Fee Related CN100339952C (zh) | 2004-01-30 | 2005-01-20 | 用于在soi晶片中产生不同厚度的有源半导体层的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7001804B2 (zh) |
| CN (1) | CN100339952C (zh) |
| DE (1) | DE102004005506B4 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106413523A (zh) * | 2014-01-20 | 2017-02-15 | 埃西勒国际通用光学公司 | 视觉补偿系统和双目型验光装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004005951B4 (de) * | 2004-02-02 | 2005-12-29 | Atmel Germany Gmbh | Verfahren zur Herstellung von vertikal isolierten Bauelementen auf SOI-Material unterschiedlicher Dicke |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| JP5063594B2 (ja) * | 2005-05-17 | 2012-10-31 | 台湾積體電路製造股▲ふん▼有限公司 | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
| US7626246B2 (en) * | 2005-07-26 | 2009-12-01 | Amberwave Systems Corporation | Solutions for integrated circuit integration of alternative active area materials |
| US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| EP1764830B1 (en) * | 2005-09-16 | 2012-01-25 | Imec | A method to create narrow trenches in dielectric materials |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| WO2008030574A1 (en) | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
| WO2008036256A1 (en) * | 2006-09-18 | 2008-03-27 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| WO2008039495A1 (en) * | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| WO2008051503A2 (en) * | 2006-10-19 | 2008-05-02 | Amberwave Systems Corporation | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8329541B2 (en) * | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US7981749B2 (en) * | 2007-08-20 | 2011-07-19 | GlobalFoundries, Inc. | MOS structures that exhibit lower contact resistance and methods for fabricating the same |
| CN101884117B (zh) * | 2007-09-07 | 2013-10-02 | 台湾积体电路制造股份有限公司 | 多结太阳能电池 |
| US7682944B2 (en) * | 2007-12-14 | 2010-03-23 | Cree, Inc. | Pendeo epitaxial structures and devices |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US8034697B2 (en) | 2008-09-19 | 2011-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of devices by epitaxial layer overgrowth |
| US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| WO2010114956A1 (en) | 2009-04-02 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US9379196B2 (en) * | 2014-02-06 | 2016-06-28 | Infineon Technologies Austria Ag | Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure |
| US9472571B2 (en) * | 2014-04-13 | 2016-10-18 | Texas Instruments Incorporated | Isolated semiconductor layer over buried isolation layer |
| US9330959B2 (en) * | 2014-04-13 | 2016-05-03 | Texas Instruments Incorporated | Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313396A (ja) * | 2000-05-01 | 2001-11-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2003142667A (ja) * | 2001-08-24 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| US6664146B1 (en) * | 2001-06-01 | 2003-12-16 | Advanced Micro Devices, Inc. | Integration of fully depleted and partially depleted field effect transistors formed in SOI technology |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2547954B1 (fr) * | 1983-06-21 | 1985-10-25 | Efcis | Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice |
| US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
| DE19732237C2 (de) * | 1997-01-10 | 2003-07-17 | Nat Semiconductor Corp | Verfahren zum Bilden eines mehrschichtigen Wafers und mehrschichtiger Wafer |
| FR2785087B1 (fr) * | 1998-10-23 | 2003-01-03 | St Microelectronics Sa | Procede de formation dans une plaquette de silicium d'un caisson isole |
| DE69940422D1 (de) * | 1999-04-30 | 2009-04-02 | St Microelectronics Srl | Herstellungsverfahren für integrierte SOI Schaltkreisstrukturen |
| IT1308063B1 (it) * | 1999-05-28 | 2001-11-29 | St Microelectronics Srl | Procedimento per la realizzazione di una fetta di materialesemiconduttore comprendente regioni di potenza dielettricamente |
| US6333532B1 (en) * | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| JP2002299591A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置 |
| US6861326B2 (en) * | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| US6879000B2 (en) * | 2003-03-08 | 2005-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation for SOI chip with multiple silicon film thicknesses |
-
2004
- 2004-01-30 DE DE102004005506A patent/DE102004005506B4/de not_active Expired - Fee Related
-
2005
- 2005-01-20 CN CNB2005100055062A patent/CN100339952C/zh not_active Expired - Fee Related
- 2005-01-31 US US11/048,963 patent/US7001804B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313396A (ja) * | 2000-05-01 | 2001-11-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6664146B1 (en) * | 2001-06-01 | 2003-12-16 | Advanced Micro Devices, Inc. | Integration of fully depleted and partially depleted field effect transistors formed in SOI technology |
| JP2003142667A (ja) * | 2001-08-24 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106413523A (zh) * | 2014-01-20 | 2017-02-15 | 埃西勒国际通用光学公司 | 视觉补偿系统和双目型验光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7001804B2 (en) | 2006-02-21 |
| DE102004005506A1 (de) | 2005-08-18 |
| US20050170571A1 (en) | 2005-08-04 |
| CN1649091A (zh) | 2005-08-03 |
| DE102004005506B4 (de) | 2009-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100339952C (zh) | 用于在soi晶片中产生不同厚度的有源半导体层的方法 | |
| US7531393B2 (en) | Non-planar MOS structure with a strained channel region | |
| US6465325B2 (en) | Process for depositing and planarizing BPSG for dense trench MOSFET application | |
| CN1162903C (zh) | 用选择性外延淀积制造应变硅cmos结构的方法 | |
| US8378414B2 (en) | Low leakage FINFETs | |
| US7183175B2 (en) | Shallow trench isolation structure for strained Si on SiGe | |
| TWI524465B (zh) | 用於淺渠溝隔離（sti）區域之氮化矽硬停囊封層 | |
| US10490661B2 (en) | Dopant concentration boost in epitaxially formed material | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| US10121870B1 (en) | Semiconductor device structure with strain-relaxed buffer | |
| CN1251207A (zh) | 制造纵向mos晶体管的方法 | |
| CN1794442A (zh) | 半导体结构及其制造方法 | |
| CN1731589A (zh) | 半导体装置及其制造方法 | |
| TWI708372B (zh) | 半導體記憶體結構及其製備方法 | |
| CN102769033B (zh) | 具有高击穿电压的hemt及其制造方法 | |
| US6180491B1 (en) | Isolation structure and method | |
| US12020986B2 (en) | Semiconductor structure and method of manufacturing the same | |
| CN1763909A (zh) | 绝缘硅基板上单片集成铅直装置制造方法 | |
| KR20040002665A (ko) | 반도체 집적 회로 장치 | |
| CN1652321A (zh) | Mos晶体管及用于制造mos晶体管结构的方法 | |
| CN1310304C (zh) | 半导体器件及其制造方法 | |
| US20080006884A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1941386A (zh) | 半导体器件 | |
| CN100433258C (zh) | 在soi材料上制造不同厚度的垂直绝缘的元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070926 Termination date: 20110120 |