CH659354A5

CH659354A5 - Anlage zum uebertragen von daten mit fehlerkorrektur.

Info

Publication number: CH659354A5
Application number: CH3237/81A
Authority: CH
Inventors: Kentaro Odaka; Yoichiro Sako; Ikuo Iwamoto; Toshitada Doi; Lodewijk Barend Vries
Original assignee: Philips Nv
Priority date: 1980-05-21
Filing date: 1981-05-18
Publication date: 1987-01-15
Also published as: ATA221581A; IN154622B; FI77757B; CS276335B6; SG51984G; FI77757C; FR2483148A1; DE3119669A1; SE458080B; NZ197132A; AU7080481A; PL231274A1; YU42402B; IT1135849B; GB2076569A; KR850001023B1; JPS574629A; FI811526L; IT8121784A0; TR21315A

Description

Die Erfindung betrifft eine Anlage zum Übertragen von Daten mit Fehlerkorrektur, mit einer Codiereinrichtung und einer Decodiereinrichtung, welche durch ein Übertragungsmedium miteinander verbindbar sind. Ferner bezieht sich die Erfindung auf eine Codiereinrichtung, ein Übertragungsmedium und eine Decodiereinrichtung für- eine solche Anlage.

Bei einem bereits früher beschriebenen Verfahren zum Übertragen von Daten mit der Möglichkeit zur Korrektur von Fehlerhäufungen wird eine sogenannte Zweirichtungsverflechtung in der Zeitdomäne benutzt (cross-interleave). Bei dieser Verflechtung wird ein PCM-Wort (pulscodemoduliert) eines jeden einer Anzahl paralleler Kanäle in eine erste relative Zeitlage gebracht und einem ersten Zählerkorrekturcoder zugeführt, um daraus eine erste Paritätswortreihe zu bilden; diese erste Reihe von Paritätswörtern und die PCM-Datenreihe der erwähnten Kanäle wird in eine zweite relative Zeitlage umgesetzt; wobei ein einziges Wort in einer jeden der PCM-Datenreihen der erwähnten Kanäle in der zweiten relativen Zeitlage einem zweiten Zählerkorrekturcoder zur Bildung einer zweiten Paritätswortreihe zugeführt, so dass jetie Worteinheit eine Doppelverflechtung (Neupositionierung) durchgeführt wird. Die Verflechtung dient der Reduktion der Anzahl fehlerhafter Wörter in einem Fehlerkorrekturblock dadurch, dass die im Fehlerkorrekturblock enthaltenen Paritätswörter und die PCM-Daten für die Übertragung an der Empfangsseite gestreut und in ihre ursprüngliche Zeitlage zurückgeführt werden. Mit anderen Worten, beim Auftreten einer Fehlerhäufung während der Übertragung wird diese Fehlerhäufung gestreut. Wenn die erwähnte Verflechtung zweimal durchgeführt wird, bilden die ersten und zweiten Paritätswörter je einen Fehlerkorrekturblock. Sogar wenn ein Fehler beispielsweise durch die ersten Paritätswörter nicht korrigiert werden kann, ist diese Korrektur oft mit den zweiten Paritätswörtern möglich und umgekehrt. Sogar wenn beim erwähnten Datenübertragungsverfahren ein Wort nur ein einziges fehlerhaftes Bit enthält, wird das vollständige Wort als fehlerhaft betrachtet. Deshalb schafft die erwähnte Verflechtung in der Zeitdomäne in zwei Richtungen nicht immer eine ausreichende Korrektur von Fehlern, wenn die erhaltenen Daten ziemlich grosse Anzahlen einzelner Fehler enthalten.

Der Erfindung liegt die Aufgabe zugrunde, eine Anlage zum Übertragen von Daten mit Fehlerkorrektur zu schaffen, bei dem sowohl Fehlerhäufungen als auch Einzelfehler korrigierbar sind.

Erfindungsgemäss weist die Anlage die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.

Die Codiereinrichtung, das Übertragungsmedium und die Decodierungseinrichtung sind in den Patentansprüchen 2, 9 und 12 definiert.

Nachstehend wird zunächst ein Fehlerkorrekturcode beschrieben, der sich zur Verwendung in der Anlage nach der Erfindung eignet. Anschliessend folgt eine Beschreibung der Erfindung mit weiteren Einzelheiten anhand der Zeichnung und 5 einiger bevorzugter Ausführungsformen.

Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturcoders,

Fig. 2 die seitliche Position bei der Übertragung,

io Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturdecoders,

Fig. 4 und Fig. 5 Diagramme zur Erläuterung der Wirkung eines Fehlerkorrekturcoders,

Fig. 6 ein Blockschaltbild eines zweiten Coders,

15 Fig. 7 ein Blockschaltbild eines zweiten Decoders,

Fig. 8 ein Blockschaltbild eines dritten Coders,

Fig. 9 ein Blockschaltbild eines dritten Decoders,

Fig. 10 ein Blockschaltbild eines vierten Coders,

Fig. 11 ein Blockschaltbild eines vierten Decoders. 20 • Für die Erläuterung des Fehlerkorrekturcodes wird eine Vektordarstellung oder die Darstellung mit einer zyklischen Gruppe benutzt. Zunächst wird ein unzerlegbares und primitives Polynom F(x) vom Grad m in einem Galois-Körper GF(2) betrachtet. Die Theorie der Galois-Körper ist bekannt und wird 25 nachstehend nicht weiter erläutert. Der Körper GF(2) besteht nur aus den Elementen «0» und «1». Angenommen sei, dass eine Wurzel a besteht, die der Gleichung F(x) = 0 entspricht. Es lässt sich nunmehr ein erweiterter Körper GF(2m) aus 2™ verschiedenen Elementen mittels der Grössen a°, a1, cr...am"' auf-30 bauen, die je eine verschiedene Potenz der Wurzel a sind (die Gesamtheit dieser Grössen wird mit der «Basis» des Körpers GF(2m) bezeichnet). Es sei bemerkt, dass der Körper GF(2m) auch das Element 0 enthält. Der erweiterte Körper GF(2m) ist ein polynomischer Ring mit einem unzerlegbaren Polynom F(x) 35 vom Grade m im Körper GF(2) als ein Modulo. Jedes Element von GF(2m) kann als eine lineare Kombination folgender Gleichung ausgedrückt werden a° = 1, a = [x], a2 = [x2], ... am 1 = [xml]

Die allgemeine Form dieses Ausdrucks ist wie folgt: 40 a0 + a] [x] + a2 [x2] + ... + am., [xm l]

= ao + ai a + a2 a2 + ... am_i am_1 oder

(am-i, am.2, — £12, ai, ao),

wobei am:i, am.2, ... ai, ao Elemente von GF(2) sind. 45 Beispielsweise wird GF(28) herangezogen, wobei das primitive und irreduzible Polynom F(x) beispielsweise F(x) = x8 + x4 + x3 + x2 + 1 ist. Alle 8-Bit-Datenwörter kön-" nen wie folgt ausgedrückt werden a7X7 + a6X6 + a5X5 + a4X4 + a3X3 + ajx2 + aix + a0 oder so (a7, a6, as, a4, aj, a2, ai, ao).

Auf diese Weise wird beispielsweise a7 der MSB-Seite (bedeutsamstes Bit) und ao der LSB-Seite (unbedeutsamstes Bit) zugeordnet.

Da aj zu GF(2) gehört, ist dabei das Element 0 oder 1. 55 Weiter kann aus dem polynom F(x) folgende Matrix T von (m x m) gewonnen werden:

T=

0

1

O

0

1

O 0 O

m- 1

y

659 354

4

Auch können die Elemente von GF(2m) mit Hilfe einer zyklischen Gruppe ausgedrückt werden, indem berücksichtigt wird, dass der Rest von GF(2m) ausser dem Element Null eine vervielfachende Gruppe vom Grade 2mA bildet. Wenn die Elemente von GF(2ra) durch die Verwendung einer derartigen zyklischen Gruppe ausgedrückt werden, wird folgender Ausdruck erhalten:

0, 1 (= a2ml) a, a2, a3, ... a2m2

Nach der vorliegenden Erfindung, in der m Bits ein Wort und n Wörter einen Block bilden, werden k Paritätswörter auf Basis nachstehender Paritätsprüfmatrix H gebildet.

H=

y

1

of1

<*2

1

£1

1

d n"1

oC2(n-l)

k-1 «(k—1)2 X(k~1)3

1

11

dÜ 2n

<£ (k-l)(n-l) ^(k-ljn y

Die Paritätsprüfmatrix H kann auch durch die Verwendung der Matrix T ausgedrückt werden 30

H=

\

?n- 1 r>2 (n- 1 )

.k-1 (k-l) 2 ^(k-1 )3 np(k-l)(n-1 )

„n

,2n

,(k- 1 )n

wobei I eine Einheitsmatrix von (m x m) Elementen ist.

Wie bereits beschrieben, sind die Ausdrücke, die die Wurzel a benutzen, grundsätzlich gleich denen, die eine Matrix benutzen. In diesem Fall können alle Elemente der ersten Spalte einer jeden Matrix als 1 oder I gewählt werden und kann die letzte Spalte einer jeden Matrix unterbleiben.

Der Fehlerkorrekturcode wird an Hand eines Beispiels beschrieben, bei dem vier (k = 4) ParitätsWörter benutzt werden. Wenn ein einziger Block erhaltener Daten als einen Spaltenvektor V = (W|, W2, W3, ... Wn) genommen wird, werden in diesem Fall an der Empfangsseite vier Syndrome Si, S2, S3 und S4 gebildet entsprechend

= H.V

n

Y~ W.

ÙÎ 1

n i=1 n n

Z

i=1

T^W. 1

y~ T2ìW.

t3iW.

Jeder Block enthält vier Paritätswörter (p = W„-3, q = W„. r = Wn-i, s = Wn). Diese Paritätswörter werden senderseitig entsprechend folgender Gleichung gebildet:

659 354

p + q + r + s

= 2>i

„n-3 „n-2 ^n-1 „n __

T p + T q + T r + Ts —

^2n-6 ,_2n-4 _,2n-2 _2n T p+T q+T r + Ts

„3n-9 ™3n-6 „3n-3 ™3" T yp + T q + T r + Ts

Ztì«ì

7T2V

a

£t3ì

V .

x p + q + r + s

- I«i i-n+3

V.

i

£t

2~T2(i-n + 3)

£T3(i-n+3)

V.

i

V.

x

- a

= b

= c

= d

2 3

p + Tq + T r + T s =

2 4 6 p + T q + T r + Ts =

3 6 9 p + T q + T r + T7s =r s n-4

wobei e ist e: .

i — 1

Die Paritätswörter können durch Lösung dieser Gruppe von Gleichungen erhalten werden. Die Berechnung ist in GF(2m) definiert, und das Ergebnis ist wie folgt:

r =

S =

T à <=.. p T.

= T a + ( T +T ' +T~" ) b + T+T~+TJ)c + d (l+T) (1+T2) (l+T3)

= T3a + (T2+T3+T5)b + (l+T2+T3)c + d

T2( I+T2*)

T^a + (T+T3+T^)b + (l+T+T3)c + d T3(1+T^)

T3a + (T+T2+T3)b + (1+T+T2)c + d

P =

q =

r =

s =

T3(1+T) (l+T2) (1+T3)

T6£w± + ( 1+T+T2) . |2ITl~n + 6vi + £>2{l-n + 3)

w.

1

3 (i-n+3).

, (l+T)~1.(1+T^)~1. (1+TJ) i-n + 5

2 \ - 1

,3N-i

T Jjl ■ + ( l+T+T3) • ^T1-n + 5 ¥. + ( 1+T +T ) .

^ £T2(x-n+3) + ^-T3(x-n+3)vJ ^ T~2 ^ 1 +T^ - 1 ;

[T2* XVi + ( 1+T2+T3) ► ^T1"""1"4 . Vi + (1+T+T3) . • £]T2 ^1-11+3 ) + £T3^1-n + 3^ViJ , T~3. (l+T4)"1;

£T3 Yy± + ( T+T+T2) |£T1-n+i| v± + 2^r2^1_n+3^ W±

Et

3 (i-n + 3)

Wi] •T~3*

(1+T)" ' . (l+T2)-1. (1+TJ)

Jr1-

Nachstehend wird eine Fehlerkorrektur für den Fall be- benutzt wird, die eine Fehlerposition angibt.

schrieben, bei dem die Daten einschliesslich der auf obige Weise 65 (1) Wenn es keinen Fehler gibt, St = S; = S_i = S4 = 0. gebildeten Paritätswörter abgesandt und anschliessend wieder (2) Wenn es einen einzigen Wortfehler gibt (ein Fehlermuster empfangen werden. wird als ei genommen), Si = ei, S2 = T'ei, S3 = T2lei und S4 =

In diesem Fall sei angenommen, dass keine Anzeigegrösse T3lei.

659 354

6

So werden folgende Gleichungen bestimmt:

Jetzt ist das Syndrom Si gleich dem Fehlermuster ei.

(3) Wenn es 2 Wortfehler (ei und ej) gibt:

""S^ = ei + ej

S = Txei + TJej

21 2i

S3 = T ei + T e j

^ = T3lei + T3dej

Obige Gleichungen lassen sich wie folgt ändern: TJS1 + S2 = (T1 + TJ) ei TJS2 + S3 = T^T1 + TJ) ei jHs + = t2i(T1 + TJ) ei

Entsprechend werden zwei Wortfehler durch die Bestimmung folgender Gleichungen bestimmt. f i t1(tjs1 + s2) = tjs2 + s3 ^Ti(Tjs2 + s ) = TjS3 + sk

Die Fehlermuster werden wie folgt ausgedrückt:

S1 + T-JS9 S1 + T-iS2

ei = : :—- . ej = . . "

1 + T1-J 1 + TJ-1

(4) Wenn es drei Wortfehler (ei, ej und ek) gibt:

'si = ei + ej + ek

52 = T^ei + TJej + Tkek

53 = T2lei + T2jej + T2kek

S, = T3lei + T3Jej + T3kek 4

Obige Gleichungen lassen sich wie folgt ändern:

y-

TkS1 + S2 = (T1 + Tk)ei + (TJ + Tk) ej TkS2 + S3 = T^T1 + Tk)ei + TJ(TJ + Tk) ej TkS3 + = T2"1"(T1 + Tk)ei + T2J(TJ + Tk) ej

Entsprechend können drei Wortfehler mittels nachstehender Gleichung detektiert werden, weil die Bedingungen Si =£ 0, S2 =£ 0, S3 =£ 0 erfüllt werden:

■F(TkS, + S2) + (TkS2 + S3) = TJ (TkS2 + S3) + (TkS3 + S4)

Die betreffenden Fehlermuster können wie folgt ausgedrückt werden:

S1 + (T J + T k). S2+ T J_kS3

(1

+

T1"j) ( 1 + T1 k)

S1 +

(T-

•k + T-i) Sj3 + T-k-iS3

(1

+

T^-1)(1 + TJ-k)

S1 +

(T-

•i+ T-J) S2 + T-±-0S3

(1+Tk_l) (1 + Tk~J)

Wie bereits erwähnt, können alle drei Wortfehler ohne Verwendung der Anzeigeinformation korrigiert werden.

Wenn die Anzeigeinformation benutzt wird, so dass Fehlerpositionen (i, j, k, 1) bekannt sind, können auch vier Wortfehler verbessert werden.

Ausserdem kann die Fehlerkorrekturkapazität durch die Vergrösserung der Anzahl von Paritätswörtern k weiter verbessert werden.

Nachstehend wird ein Ausführungsbeispiel nach der Erfindung an Hand der Zeichnung näher erläutert, wobei die Erfindung zum Aufnehmen und Wiedergeben eines PCM-Audiosignals wird.

In Fig. 1 ist ein Fehlerkorrekturcoder dargestellt, der im Aufnahmesystem angeordnet ist, dem ein PCM-Audiosignal zugeführt wird. Das PCM-Audiosignal wird derart zugeführt,

dass die linken und rechten Stereosignale mit einer Frequenz fs (z.B. 44,1 KHz) abgetastet werden, wobei jeder abgetastete Wert in eine 16-Bit-Zahl in 2 Komplementdarstellung umgesetzt wird. Entsprechend liefert der linke Audiokanal eine Reihe von 16-Bit-PCM-Daten (LO, LI, L2 ...) und der rechte Audiokanal eine weitere Reihe von 16-Bit-PCM-Daten (RO, RI, R2 ...). Die PCM-Daten des linken und des rechten Audiokanals werden je für sich Wort für Wort mittels einer nicht dargestellten Anordnung verschachtelt, d.h. zyklisch über eine jeweilige Anzahl von 6 Coderkanäle. Auf diese Weise werden insgesamt über 12 Kanäle Sequenzen von PCM-Datenreihen dem Fehlerkorrekturcoder zugeführt. Zu einem gegebenen oder vorgegebenen Zeitpunkt werden beispielsweise zwölf Zahlen wie L6n, Ren, Lfin +1, Rsn +1, Lön + 2, Rön + 2) Lön + 3) Rön + 3» Lfm : 4, Rfi:: < 4, Lön + 5, Rön + 5 Zugeführt. Bei diesem Beispiel wird jede 16-Bit-Zahl in acht bedeutsamere Bitu und acht weniger bedeutsame Bits verteilt. Diese 8-Bit-Gruppen werden nachstehend mit Worten bezeichnet. Infolgedessen werden die zwölf Zahlen in 24 parallelen Kanälen verarbeitet. Jetzt wird eine 16-Bit-Zahl der PCM-Datenreihe mit Wi bezeichnet, wobei die acht höchsten Bits mit WiiA und die acht niedrigsten Bits mit Wì,b bezeichnet werden. Zum Beispiel wird die Zahl L6n in zwei Wörter W^n.a und Wi2i1ib verteilt. Es sei bemerkt, dass n bereits früher als eine Abmessung der Matrizen H benutzt wurde.

Die PCM-Datenreihen von 24 Kanälen werden zunächst einem geradzahligen/ungeradzahligen Verflechter 1 zugeführt. Wenn n = 0, 1, 2 ... bilden die Wörter Lfm (d.h. Wi2n,A und Wi2n,b), Rßn (d.h. W|2n+i,a und Wi2n+1,b) Lön + 2 (d.h. Wi2n + 4,a und Wi2n + 4,B), Rön + 2 (d.h. Wi2n + 5,A und Wi2n + 5,B) Lßn + 4 (d.h. Wi2n + 8,A und Wi2n + 8,B) Und Rön + 4 (d.h. Wi2n + 9,A Und Wi2n + 9,B) Wörter mit geradzahliger Rangordnung, während die anderen Wörter ungeradzahliger Rangordnung sind. Die PCM-Daten-reihe von Wörtern geradzahliger Rangordnung werden um ein einziges Wortintervall mittels der Laufzeitschaltungen oder Laufzeitleitungen 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A, 7B des geradzahligen/ungeradzahligen Verflechters 1 verzögert. Ausserdem wird im geradzahligen/ungeradzahligen Verflechter 1 eine derartige Umsetzung durchgeführt, dass 12 Datenreihen aus Wörtern gleicher Rangordnung den ersten bis zwölften Übertragungskanal belegen und 12 Datenreihen aus Wörtern ungeradzahliger Rangordnung den dreizehnten bis vierundzwanzigsten Übertragungskanal belegen.

Der geradzahlige/ungeradzahlige Verflechter 1 soll die Situation verhindern, bei der mehr als zwei aufeinanderfolgende Zahlen eines einzigen Audiokanals (links oder rechts) falsch sind, so dass dabei die Fehler nicht unsichtbar gemacht werden könnten. Dies lässt sich wie folgt erläutern: Drei benachbarte Zahlen Lm, Lì, Lì+i werden beispielsweise herangezogen. Wenn die Zahl Lj fehlerhaft und nicht korrigierbar ist, muss die Zahl Li-i oder L;+1, oder müssen beide einwandfrei sein. Auf diese Weise kann die fehlerhafte Zahl Lj unsichtbar gemacht werden, indem sie durch die direkt vorangehende Zahl Lm oder die di5

10

15

20

25

30

35

40

45

50

55

60

65

7

659 354

rekt nachfolgende Zahl Lj+i oder durch den Mittelwert von Lm und Lj+1 ersetzt wird. In vielen Fällen Schafft dies eine vorteilhafte Näherung des reellen Werts von Li. Die Laufzeitleitungen 2A, 2B .. 7A, 7B des geradzahligen/ungeradzahligen Verflechters 1 sind für benachbarte Wörter angeordnet, die in mehrere Fehlerkorrekturblöcke aufgenommen werden. Der Grund der Zusammenführung der Überatragungskanäle für eine jede der Datenreihen, bestehend aus den Wörtern gleicher Rangordnung, und der Datenreihen, bestehend aus den Wörtern ungerader Ordnung, besteht darin, dass, wenn die Datenreihen verschachtelt werden, der Abstand zwischen den Aufnahmepositionen der benachbarten geradzahligen und ungeradzahligen Wörter möglichst gross gewählt wird.

Am Ausgang des Verflechters 1 erscheinen die PCM-Datenreihen von 24 Kanälen in einer ersten relativen Zeitlage. Die um ein Wortintervall verzögerten Wörter werden durch einen Index angegeben, der am Ausgang des Verflechters 1 um zwölf Punkte niedriger ist. Aus den betreffenden PCM-Datenreihen werden jeweils vier ersten Paritätswörtern Qi2n, Qi2n+i, Qi2n+2, Qi2n+3 aus einem Fehlerkorrekturblock von Datenwörtern gebildet. Dieser Fehlerkorrekturblock enthält deshalb die Wörter:

(Wi2n-12,Aî W]2n-12,B; Wi2n+1-12,A; Wi2n+I-12,B;

Wl2n + 4-12,A; W 12n+4-12,Bj Wl2n + 5-12,A! Wl2n+5-I2,B;

W, 211 + 8-12,aî Wi2n+8-12,bî Wl2n + 9-12,a! Wl2n+9-12,bj

W,2„ + 2,a; Wi2n + 2,b> Wi2n + 3,a; Wi2n+3,b> Wj2n + 6ia;

Wi2n + 6,b; Wl2n + 7,AÏ Wl2n + 7,b; Wl2n+10,A! Wun+io.b! .

Wi2n+U,A! Wi2n+I1,B; Ql2n." Ql2n+1. Ql2n + 2, Ql2n + 3)-Auf diese Weise werden im ersten Coder 8 24 Datenwörter von je acht Bits zum Erhalten von vier Paritätswörtern codiert. Deshalb sind die festen Parameterwerte des hier benutzen Codes n = 28, m = 8, k = 4.

Einem zweiten Verflechter 9 werden 24 PCM-Datenreihen und vier Paritätswortreihen zugeführt. In diesem Verflechter 9 werden die Positionen der Übertragungskanäle derart geändert, dass die Paritätswortreihen zwischen den PCM-Datenreihen liegen, die aus den Wörtern geradzahliger und ungeradzahliger Rangordnung bestehen, und anschliessend wird der Verzögerungsvorgang für diese Verflechtung durchgeführt. Dieser Verzögerungsvorgang ist derart, dass 27 Übertragungskanäle, mit Ausnahme des ersten Übertragungskanals, mittels Laufzeitleitungen um Verzögerungen in Höhe von 1D, 2D, 3D, 4D, ... 26D und 27D verzögert werden (wobei D eine Verzögerungseinheit ist).

Am Ausgang des Verflechters 9 erscheinen 28 Datenreihen in einer zweiten relativen Zeitlage. Die Datenwörter werden eins nach dem anderen aus den betreffenden Datenreihen erhalten. Anschliessend gelangen die Wörter an einen Coder 10, der zwei Paritätswörter Pi2n, Pi2n+i, Pi2n+2 und Pi2n+3 bildet. Nachstehend ist ein Fehlerkorrekturblock einschliesslich der zweiten Paritätswörter, bestehend aus 32 Wörtern, angegeben. Es sei bemerkt, dass eine Verzögerung um jD in einem Coderkanal den Wert des Indexes von W um den Betrag 12.j.D herabsetzt. Wi2„.12,a; Wl2n-12(d+i),b;

W 12n+ 1-I2(2D+ DA! W]2n+ 1-I2(3D + 1),BÎ W ,2n + 4-12(4D+ DA! Wl2n + 4-12(5D+ 1),B">

WI2n + 5-12(öD+ i),a» •••

W|2„ + 9.12(10D+1),A; Wl2n + 9-!2(lID+I),B;

Ql2n-l2(12D)ï Ql2n+ l-I2(13D)ï Ql2n + 2-12(14P); Ql2n + 3-12(15D)

W|2n + 2-12(16D); ...

Wl2n+U-12(26D);Wt2n+ll-12(27D); P 12ni PI2n + 1 » Pl2n + 2Î Pl2n + 3-

Weiter ist noch ein Verflechter 11 mit Laufzeitleitungen, die eine Verzögerung eines Worts für die Übertragungskanäle mit geradzahlige Rangordnung von 32 Datenreihen einschliesslich der ersten und zweiten Paritätswörter schaffen, sowie Umkehrstufen 12, 13, 14 und 15 für die zweite Reihe von Paritätswörtern angeordnet. Der Verflechter 11 soll vermeiden, dass ein Intervall mit einer Fehlerhäufung beim Übertragen die Grenze zwischen benachbarten Blöcken überschreiten würde und so viel Wörter in einem Fehlerkorrekturblock beeinflussen könnte, dass ihre Korrektur ausgeschlossen wäre. Die Umkehrstufen 12, 13, 14 und 15 dienen zur Vermeidung einer derartigen fehlerhaften Wirkung, wobei alle Daten in einem Block durch einen Ausfall während der Übertragung «0» gemacht werden, welcher Vorgang nunmehr vom Wiedergabesystem erkannt wird. Ein Stille-Intervall in der Ausdiowiedergabe würde dagegen also eine zweite Reihe von Paritätswörtern schaffen, die sich von 0 unterscheiden und so detektiert werden kann. Die endgültig gebildeten Codewörter sind in der letzten Spalten der Figur einschliesslich der entsprechenden entstandenen Verzögerung erwähnt.

Der endgültig gebildete Block von 24 PCM-Datenwörtern und acht Paritätswörtern wird mit Hilfe eines nicht dargestellten Parallel/Serienumsetzers in Serie gebracht. Am Anfang wird ein Synchronsignal von 16 Bits zum Erhalten eines Übertragungsblocks nach Fig. 2 zugesetzt, wonach der so gebildete Block übertragen wird. In Fig. 2 wird der Kürze halber ein Wort aus dem i. Übertragungskanal mit Vi bezeichnet.

Der Coder 8 bezieht sich auf den Fehlerkorrekturcode, bei dem die Werte der festen Codeparameter m = 8, n = 28 und k = 4 sind. Für den Coder 10 besitzen die entsprechenden festen Codeparameter die Werte m = 8, n = 32 und k = 4. Also um-fasst der vollständige Block der Fig. 2: 32 x 8 + 16 = 272 Bits.

In der Decoderstation wird zunächst der Vorlauf (header) mit der Synchronisation mit Hilfe einer nicht dargestellten Einrichtung entfernt. Die restlichen, wiedergegebenen 32 Codewörter eines jeden Übertragungsblocks gelangen an den Eingang eines Fehlerkorrekturdecoders gemäss Fig. 3. Durch das Wiedergabeverfahren ist es möglich, dass die wiedergegebenen Daten einen Fehler enthalten. Wenn kein Fehler vorhanden ist, sind die 32 dem Eingang des Decoders zugeführten Wörter gleich den 32 Wörtern, die am Ausgang des Fehlerkorrekturcoders erschienen. Im Fehlerkorrekturdecoder wird der Entflechtungsvorgang, der dem VerflechtungsVorgang im Coder komplementär ist, zur Wiederherstellung der ursprünglichen Rangordnung der Daten durchgeführt, und anschliessend erfolgt der Fehlerkorrekturvorgang .

Zunächst ist, wie in Fig. 3 dargestellt, ein Entflechter 16 mit Laufzeitleitungen angebracht, die je eine Verzögerung eines Worts für die Übertragungskanäle mit ungeradzahliger Rangordnung schaffen, sowie Umkehrstufen 17, 18, 19 und 20 für die zweite Reihe von ParitätsWörtern angebracht. Die Ausgangssignale des Entflechters 16 und die Umkehrstufen 17 ...

20 gelangen an einen ersten Decoder 21. In diesem Decoder werden Syndrome Su, Si2, Sn und S14 aus einer Paritätsdetektormatrix Hei über 32 Eingangswörter VT gemäss Fig. 4 erzeugt und anschliessend wird die Fehlerkorrektur auf Basis der Syndrome ausgeführt. In Fig. 4 ist a ein Element von GF(28), das eine Wurzel des primitiven und unzerlegbaren Polynom vom m-ten Grad F(x) = x8 + x4 + x3 + x2 + 1 ist. Aus dem Decoder

21 werden 24 PCM-Datenreihen und vier Paritätswortreihen erhalten. Jedem Wort der Datenreihe wird Anzeigeinformation (zumindest 1 Bit) zugesetzt, die angibt, ob möglicherweise ein Fehler vorhanden ist. Das Anzeigebit oder die Anzeigebits werden wie die weiteren Bits der Datenwörter und Paritätswörter übertragen.

Die Ausgangsdatenreihen des Decoders 21 gelangen an einen Entflechter 22, der die Auswirkungen des vom Verflechter 9 in

5

10

15

20

25

30

35

40

45

50

55

60

65

659 354

8

den Fehlerkorrekturcoder durchgeführten Verzögerungsverfahrens ausgleichen muss, und in dem Laufzeitleitungen mit verschiedenen Laufzeiten 27D, 26D, 25D, ... 2D und 1D für den ersten bis 27. Übertragungskanal angebracht sind. Das Ausgangssignal des Entflechters 22 gelangt an einen zweiten Decoder 22, in dem Syndrome S21, S22, S23 und S24 aus einer Paritätsdetektormatrix HC2 über 28 Eingangswörter VT nach Fig. 5 gebildet werden, wonach die Fehlerkorrektur auf Basis der Syndrome durchgeführt wird. Im Decoder 23 wird die Anzeigeinformation gelöscht, die sich auf ein Wort bezieht, in dem ein Fehler korrigiert ist, aber die Anzeigeinformation, die sich auf ein Wort bezieht, dessen Fehler vom Decoder 23 nicht korrigiert werden kann, wird nicht gelöscht.

Die Datenreihen, die am Ausgang des Decoders 23 erscheinen, gelangen an einen geradzahligen/ungeradzahligen Entflechter 24, in dem die PCM-Datenreihen, die aus den Wörtern mit geradzahliger Rangordnung bestehen, und die PCM-Datenreihen, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen, erneut positioniert werden, so dass sie sich in den alternativen Übertragungskanälen befinden und Laufzeitleitungen mit einer Verzögerung um ein Wort für die PCM-Datenreihen angebracht sind, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen. Am Ausgang des geradzahligen/ungeradzahligen Entflechters 24 werden die PCM-Datenreihen in der richtigen Zeitlage und in der vorgegebenen Rangordnung von Übertragungskanälen erhalten, die genau die gleichen sind, wie sie dem Eingang des Fehlerkorrekturcoders zugeführt sind. Obgleich dies in Fig. 3 nicht dargestellt ist, ist in der folgenden Stufe des geradzahligen/ungeradzahligen Entflechters 24 zur Durchführung eine Korrekturschaltung vorgesehen, beispielsweise zum Durchführen einer Interpolation des Mittelswerts, so das meistens der Fehler unsichtbar gemacht wird, wenn er von den Decodern 21 und 23 nicht korrigiert ist.

Im Fehlerkorrekturdecoder nach Fig. 3 werden die Fehlerkorrektur mittels der ersten Paritätswörter P12, Pi2n+i, Pi2n+2 und Pi2n+3 und die Fehlerkorrektur mittels der zweiten Paritätswörter Qi2n, Qi2n+i, Qi2n+2 und Qi2n+3 einmal durchgeführt. Durch die mehr als zweimalige Durchführung der Fehlerkorrekturen vergrössert sich die Fehlerkorrekturmöglichkeit und werden weniger Fehler unkorrigiert bleiben.

Im beschriebenen Ausführungsbeispiel unterscheiden sich die Verzögerungsintervalle in den aufeinanderfolgenden Kanälen im Verflechter 9 um den jeweiligen Betrag D, aber es ist auch möglich, eine unregelmässige Variation der Verzögerung statt der regelmässigen Aufeinanderfolge zu verwenden. Wie die zweiten Paritätswörter Pj, die berechnet werden, in dem nicht nur die PCM-Daten, sondern auch die ersten Paritätswörter Qi benutzt werden, können auch die ersten Paritätswörter Qj mit von den den zweiten Paritätswörtern P,- bestimmt werden. Dies kann durch die Rückkopplung der zweiten Paritätswörter nach einem Eingang des Coders verwirklicht werden, der die ersten Paritätswörter liefert.

Mit dem genannten Fehlerkorrekturcoder können beispielsweise bis zu zwei Wortfehler korrigiert werden, ohne dass Anzeigeinformation benutzt wird, die die Fehlerposition angibt, und eine Fehlerhäufung wird durch die Verflechtung in zwei Richtungen gestreut, so dass sowohl die vereinzelten Fehler als auch die Fehlerhäufungen vorteilhaft korrigiert werden können.

Ausserdem wird bei ansteigender Anzahl korrigierbar fehlerhafter Wörter der Decodierungsalgorithmus komplizierter. Wenn nur ein Wortfehler korrigierbar sein soll, reicht ein sehr einfacher Aufbau des Decoders aus. Es wird klar sein, dass Fehlerkorrekturcoder mit einer ansteigenden Korrekturkapazität aufgebaut werden können.

Die genannte Einrichtung und das erwähnte Verfahren können auf mehrere Weisen geändert werden, um spezifische Vorteile zu erreichen;

a) In Fig. 1 können die Paritätswörter Q(12n), Q(12n+1), Q(12n + 2), Q(12n + 3) wie die Paritätswörter P(12n) ... P(12n + 3) invertiert werden; der Coder 10 würde jedoch immer noch die nicht invertierten Paritätswörter Q(12n).. Q(12n + 3) empfangen. Auf gleiche Weise würde der Decoder der Fig. 3 die invertierten Paritätswörter Qi2n-i2(i2D)... Qi2n+3-i2(i5D+i) empfangen. Diese Wörter würden beim Eintreffen im Decoder (21 erneut invertiert werden.

b) In Fig. 4 kann die zweite Zeile geändert werden von (a32, a31, ... a3, a2, ot1) nach (a31, a30, ... a2, a1, 1). In Fig. 5 kann auf gleiche Weise die zweite Zeile von (a28, a27, ... a3, a2, a1 nach (a27, a26, ... a2, a1, 1) geändert werden.

Ausserdem kann in Fig. 4 und 5 die Vorderseite und die Rückseite der Matrix in a umgekehrt werden. Die zweite bis vierte Zeile fangen dabei mit niedrigeren Potenzen von a an und enden mit hohen Potenzen von a.

c) Die Anordnung und das Verfahren lassen sich vorteilhaft in einem HiFi-System verwenden. Die Codierung wird zuerst ausgeführt. Die Daten können auf einer Tonscheibe, einem Tonband oder etwas derartigem gespeichert werden. Auch können die Daten über einen Kommunikationskanal übertragen oder ausgestrahlt werden. An einer Empfangsseite werden das Decodierungsverfahren und die Anordnung verwendet und können mögliche Fehler korrigiert werden. Schliesslich werden die HiFi-Verstärkung und die Wiedergabe ausgeführt.

In Fig. 6 und 7 sind Blockschaltbilder eines zweiten Coders bzw. eines zweiten Decoders dargestellt. Der wesentliche Unterschied zwischen Fig. 1 und 6 tritt im Verflechter 30 auf, der jetzt Laufzeiten um zwei Wortintervalle hat, wie angegeben mit den Ziffern «2». Ausserdem ist die zyklische Kreuzung der Codierungskanäle anders. An der Eingangsseite sind jeweils zwei Kanäle zusammen erneut positioniert, während nach acht Kanälen ein folgender Zyklus startet. Ausserdem gibt es drei Zyklen mit acht Kanälen. An der Ausgangsseite startet nach 6 Kanälen ein neuer Zyklus. Auf diese Weise gibt es vier Zyklen mit je 6 Kanälen. Ein zweiter Unterschied tritt hinsichtlich des Coders 32 auf, der halbwegs zwischen den beiden Codekanalgruppen liegt. Auf diese Weise ist die Anzahl der Kreuzungen verringert: Das Element 34 enthält jetzt nur Verzögerungselemente. De ist beispielsweise gleich 6 Wortintervallen. Im Gegensatz zu Fig. 1 führt das Verzögerungselement 38 eine Verzögerung in die ungeradzahligen Kanäle ein. Schliesslich werden alle Paritätswörter invertiert. Fig. 7 ist direkt aus dem Entwurf der Fig. 6 abgeleitet.

In Fig. 8 und 9 sind Blockschaltbilder eines dritten Coders bzw. eines dritten Decoders dargestellt. Fig. 8 ist gleich Fig. 6 mit der Ausnahme des Verflechters 40. Hier werden die ersten sechs Kanäle sowie die dritte Gruppe von sechs Kanälen um zwei Wortintervalle verzögert. Die anderen Codierungskanäle werden im Verflechter 40 nicht verzögert. Ausserdem ist die Kreuzung der Codierungskanäle anders. An der Eingangsseite werden jeweils zwei Kanäle zusammen erneut positioniert, während der folgende Zyklus erst nach zwölf Codierungskanälen anfängt. Also gibt es zwei Zyklen mit zwölf Kanälen.

An den Ausgangsseite fängt nach vier Kanälen ein neuer Zyklus an. Auf diese Weise gibt es 6 Zyklen von je vier Kanälen. Die Fig. 9 ist direkt aus der Fig. 8 abgeleitet.

In Fig. 10 und 11 sind Blockschaltbilder eines vierten Coders bzw. eines vierten Decoders dargestellt. Fig. 10 ist gleich Fig. 8 mit Ausnahme des Verflechters 42. Die Codierungskanäle sind in drei Gruppen verteilt. Die Codierungskanäle der ersten Gruppe werden im Verflechter 42 nicht verzögert. Die Kanäle der zweiten Gruppe enthalten ein Verzögerungselement für 1 Wortintervall. Die Codierungskanäle der dritten Gruppe enthalten ein Verzögerungselement für zwei Wortintervalle. Es erfolgt keine Neupositionierung der Kanäle. Fig. 11 ist direkt aus der Fig. 10 abgeleitet.

Auf diese Weise ist für den Übergang zwischen Fig. 7,9, 11

5

10

15

20

25

30

35

40

45

50

55

60

65

9

659 354

oder 6, 8, 10 nur eine Änderung eines Teiles des Aufbaus notwendig. In Fig. 6 und 7 ist ein Aufbau dargestellt, der sich am besten eignet für die Verwendung mit zwei Tonkanälen (stereo-phonische Verwendung), in Fig. 8 und 9 ist ein Aufbau dargestellt, der sich am besten für die Verwendung mit drei Tonkanä- s len eignet, und Fig. 10 und 11 zeigen einen Aufbau, der sich am besten für die Verwendung mit vier Tonkanälen (Quadrophonie) eignet. In einem jeden dieser Fälle können unwiederher-stellbare Tonsignale auf vorteilhafte Weise durch Interpolierung zwischen einwandfreien Tonsignalen ersetzt werden.

v

9 Blätter Zeichnungen

Claims

659 354

2

PATENTANSPRÜCHE :

. 1. Anläge zum Übertrageil von Da,ten mit Fèhlerkôrrektur, mit einer Codiereinrichtung und einer Decodiereinrichtung, welche durch ein Übertragungsmedium miteinander verbindbar sind, dadurch gekennzeichnet, dass die Codiereinrichtung aufweist:

— Eingangsmittel zum Empfangen eines Datenflusses durch den Empfang jeweils eines Datenwortes aus einer Reihe von Datenwörten an jedem einer ersten Anzahl von parallelen Kanälen in einer ersten relativen Zeitlage;

— einen ersten Reed-Solomon-Fehlerkorrekturcoder (8), welcher mit der ersten Anzahl von parallelen Kanälen verbunden ist, um aus einer ersten Anzahl von Datenwörten eine erste Reihe von Paritätswörten zu bilden (Q12n...Q12n + 3);

— eine ausgangsseitig am ersten Fehlerkorrektureoder (8) angeschlossene zweite Anzahl von Ausgangskanälen,, welche zweite Anzahl gleich ist der ersten Anzahl, vermehrt um eine Zahl gleich der Anzahl von für jede erste Anzahl von Datenwörten gebildeten Paritätswörten, wobei die zweite Anzahl von Ausgangskanälen eine erste Reihe von Verzögerungselementen (9) enthält, welche alle untereinander verschiedene Laufzeiten aufweisen, wobei der Laufzeitunterschied zwischen zwei Ausgangskanälen der zweiten Anzahl jeweils gleich einer ganzen ; Anzahl von Intervallen ist, während eine Reihe von Datenwörten auf die erste Anzahl von parallelen Kanälen eintriffts, wodurch die Wörter in eine zweite relative Zeitlage gebracht werden; * ,

— einen ausgangsseitig an die Verzögerungselemente angeschlossenen zweiten Reed-Sòlomon-Fehlerkorrefoturcòder (10), um aus einer zweiten Änzahl'von Worten gleich der zweiten ' Anzahl von Ausgangskanälen eine zweite Reihe von Paritätswörten zu bilden (P12n...P12n + 3); und

— eine ausgangsseitig am zweiten Fehlerkorrekturcoder angeschlossene dritte Anzahl von Ausgangskanälen, welche dritte Anzahl gleich ist der zweiten Anzahl, vermehrt um eine Zahl gleich der Anzahl von für jede zweite Anzahl von Wörtern gebildeten Paritätswörten einer zweiten Reihe, und welche dritte Anzahl von Ausgangskanälen zur Verbindung der Codiereinrichtung mit dem-Überträgungsmedium'vorgesehen sind;

und dass die Decodiereinrichtung aufweist:

— mit dem Übertragungsmedium verbindbare zweite Eingangsmittel, um in einer vierten Anzahl von Kanälen gleich der dritten Anzahl eine zweite Anzahl von Worten und die dazu gehörige zweite Reihe von Paritätswörtern zu empfangen;

— einen ausgangsseitig an der vierten Anzahl von Kanälen angeschlossenen ersten Reed-Solomon-Decoder (21) zum jeweiligen Wiederherstellen der zweiten Anzahl von Wörtern unter der Steuerung der zweiten Reihe von Paritätswörtern, mittels eines darin gebildeten ersten Syndroms;

— eine ausgangsseitig an den ersten Reed-Solomon-Decoder (21) angeschlossene fünfte Anzahl von Kanälen, welche gleich der zweiten Anzahl ist, mit einer zweiten Reihe von Verzögerungselementen (22) zum zeitlichen Neupositionieren der Datenwörter und der ersten Reihe von Paritätswörtern durch Kompensieren der Verzögerungen in der ersten Reihe von Verzögerungselementen;

— einen ausgangsseitig an der fünften Anzahl von Kanälen angeschlossenen zweiten Reed-Solomon-Decoder (23) zum jeweiligen Wiederherstellen der ersten Anzahl von Datenwörtern unter Steuerung der ersten Reihe von Paritätswörtern mittels eines darin gebildeten zweiten Syndroms; und

— an den zweiten Reed-Solomon-Decoder (23) angeschlossene Ausgangsmittel mit einer sechsten Anzahl von Kanälen gleich der ersten Anzahl zum jeweiligen Abgeben eines Datenwortes einer Reihe von Daten Wörtern.
2. Codiereinrichtung für eine Anlage nach Anspruch 1, gekennzeichnet durch die Merkmale, die der Codiereinrichtung nach dem Anspruch 1 zukommen, wobei die dritte Anzahl von

Kanälen für wenigstens eine Reihe der ersten und zweiten Reihe von Paritätswörten Inverter (12...15) enthält.
3 . Codiereinrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die erste Reihe von Verzögerurtgselementen für eine erste Hälfte der Datenwörter Laufzeiten aufweist, die in einem ersten Vorrat vom Laufzeitwerten liegen, für die erste Reihe von Paritätswörtern Laufzeiten aufweist, die in einem zweiten Vorrat von Laufzeitwerten liegen, und für eine zweite Hälfte der Datenwörter Laufzeiten aufweist, die in einem dritten Vorrat von Läufzeitwerten liegen, urtd dass jedes Element des dritten Vorrats einen Wert besitzt, der grösser ist als der eines ■ jeden Elementes des zweiten Vorrats, und jedes Element des zweiten Vorrats einen Wert besitzt, der grösser ist als der eines jeden Elementes des ersten Vorrats.
4. Codiereinrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die erste Anzahl von parallelen Kanälen weitere Verzögerungselemente (2A...7B) enthalten, um zwischen geradzahligen und ungeradzahligen Datenwörten eine erste einheitliche Verzögerung einzuführen.
5. Codiereinrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die dritte Anzahl von Ausgangskanälen weitere Verzögerungselemente (11) enthalten, um zwischen den geradzahligen und den ungeradzahligen Kanälen eine weitere einheitliche Verzögerung einzuführen.
6. Codiereinrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die erste einheitliche Verzögerung einen Wert hat, der gleich ist einer ganzen Anzahl von Intervallen, während der die Reihe der Datenwörter auf der ersten Anzahl von parallelen Kanälen eintrifft.
7. Copdiereinrichtung nach einem der Ansprüche 2 bis 6, gekennzeichnet durch erste Mittel zum Empfangen eines Tonsignals und zur Bildung einer Reihe ungeradzahliger und geradzahliger digitalisierter Muster daraus, zweite Mittel zur Verteilung eines jeden geradzahligen digitalisierten Musters in zwei geradzahlige Datenwörter und eines jeden ungeradzahligen digitalisierten Musters in zwei ungeradzahlige Datenwörter, und dritte Mittel zum Darstellen der ungeradzahligen und geradzahligen Datenwörter an der ersten Anzahl paralleler Kanäle.
8. Codiereinrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die ersten Mittel zum Verarbeiten eines Stereotonsignals und zum Erzeugen der Reihenfolge ungeradzahliger und geradzahliger digitalisierter Muster je Monosignal ausgebildet sind. -
9. Übertragungsmedium für eine Anlage nach Anspruch 1 zur Verbindung der Codiereinrichtung mit der Decodiereinrichtung, dadurch gekennzeichnet, dass es als Datenträger ausgebildet ist.
10. Ûbèrtragungsmedium nach Anspruch 9, dadurch gekennzeichnet, dass der Datenträger eine seriell angeordnete Reihe von Datenblöcken aufweist, wobei jeder Block eine dritte Anzahl von Wörtern gleich der Hälfte der genannten ersten Anzahl von Kanälen, und abgeleitet aus geradzahligen Datenwörtern der Reihe von Datenwörtern, eine vierte Anzahl von Wörtern, abgeleitet aus der ersten Reihe von Paritätswörtern, eine weitere dritte Anzahl von Wörtern gleich der Hälfte der genannten ersten Anzahl von Kanälen, und abgeleitet aus ungeradzahligen Datenwörtern der Reihe von Datenwörtern, und eine weitere vierte Anzahl von Wörtern enthält, die aus der zweiten Reihe von Paritätswörtern abgeleitet sind.
11. Übertragungsmedium nach Anspruch 10, dadurch gekennzeichnet, dass jeder Block einen Synchronisationsvorlauf enthält.
12. Decodiereinrichtung für eine Anlage nach Anspruch 1, gekennzeichnet durch die Merkmale, die der Decodiereinrichtung nach dem Anspruch 1 zukommen, wobei die zweiten Eingangsmittel Inverter (17...20) enthalten, um ankommende invertierte Paritätswörter abermals zu invertieren.
13. Decodiereinrichtung nach Anspruch 12, dadurch ge5

10

15

20

25

30

35

40

45

50

55

60

65

3

659 354

kennzeichnet, dass die zweiten Eingangsmittel zweite Verzögerungsmittel (16) enthalten, um eine relative Verzögerung zwischen geradzahligen und ungeradzahligen Kanälen auszugleichen.
14. Decodiereinrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Ausgangsmittel dritte Verzögerungsmittel (24) enthalten, um eine relative Verzögerung zwischen geradzahligen und ungeradzahligen Datenwörtern auszugleichen.
15. Decodiereinrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass Mittel vorhanden sind für den Empfang eines seriellen Datenflusses vom Übertragungsmedium und zur Bildung paralleler Daten daraus für jeden der betreffenden Kanäle der zweiten -Eingangsmittel, ferner ein Parallel/Se-rienrückumsetzer zum Serienschalten der von den Ausgangskanälen abgegebenen Datenwörter, und ein Digital-Analog-Wandler, der daraus ein kontinuierliches Tonsignal bildet.