CH657230A5 - SEMICONDUCTOR RECTIFIER DEVICE. - Google Patents
SEMICONDUCTOR RECTIFIER DEVICE. Download PDFInfo
- Publication number
- CH657230A5 CH657230A5 CH7616/81A CH761681A CH657230A5 CH 657230 A5 CH657230 A5 CH 657230A5 CH 7616/81 A CH7616/81 A CH 7616/81A CH 761681 A CH761681 A CH 761681A CH 657230 A5 CH657230 A5 CH 657230A5
- Authority
- CH
- Switzerland
- Prior art keywords
- island
- layer
- conductivity type
- electrically conductive
- islands
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000005669 field effect Effects 0.000 claims description 15
- 239000000969 carrier Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims 3
- 230000001172 regenerating effect Effects 0.000 description 11
- 230000007704 transition Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft eine Halbleitergleichrichtereinrichtung gemäss dem Oberbegriff des ersten Patentanspruches. The invention relates to a semiconductor rectifier device according to the preamble of the first claim.
Für Leistungsschalteranwendungen, wie beispielsweise in elektrischen Anordnungen, wie es z.B. Motorantriebe und Stromversorgungseinrichtungen niedriger bis mittlerer Frequenz (0 bis 2000 Hz) sind, sind hohe Geschwindigkeit und niedrige Verlustleistung bei hohem Strom und hohen Spannungsniveaus wünschenswert. Einrichtungen nach dem Stand der Technik mit drei Anschlüssen, die dazu benutzt werden können, eine an eine Last abgegebene Leistung zu steuern, umfassen MOS-Feldef-fekttransistoren und torgesteuerte MOS-Thyristoren. Leistungs-MOS-Feldeffekttransistoren gemäss dem Stand der Technik umfassen solche, wie sie in der am 7. Februar 1978 herausgegebenen US-Patentschrift 4 072 975 von Ishitani und in der am 20. März 1979 herausgegebenen US-Patentschrift 4 145 703 von Blanchard beschrieben sind. Typische Querschnitte von Lei-stungs-MOS-FET-Einrichtungen sind schematisch in den Fig. 1 und 2 dargestellt, und ihre Betriebskenndaten sind in Fig. 3 veranschaulicht. Diese Einrichtungen sind entweder unter Anwendung von Planardiffusionstechniken zur Ausbildung eines DMOS-Aufbaus 20, wie er in Fig. 1 gezeigt ist, oder durch Ätzen von V-Nuten zur Ausbildung eines VMOS-Aufbaus 21, wie er in Fig. 2 gezeigt ist, hergestellt worden. In jedem Falle blockieren die Verbindunen 22, 23 zwischen den P-Basisberei-chen 24, 25 und den N-Driftbereichen 26, 27 in Fig. 1 bzw. 2 beim Anlegen von positiven Spannungen am Drainanschluss den Stromfluss zwischen den Drainanschlüssen 28, 29 und den Sourceanschlüssen 30, 31 bei Nichtvorhandensein von Torvorspannungen. Das Anlegen einer genügend grossen positiven Torvorspannung mit Bezug auf den Sourceanschluss führt zur Bildung einer Inversionsschicht 32, 33 vom n-Typ in den jeweiligen p-Basisbereichen unter den Torelektroden 34 bzw. 35. Diese Inversionsschicht ermöglicht eine Leitung des elektrischen Stroms von dem Drainanschluss zum Sourceanschluss, wodurch die in Fig. 3 gezeigten Vorwärtsleitungskenndaten hervorgebracht werden. Eine Erhöhung der Torvorspannung, d.h. von Vgi bis zu G5> führt zu einer Erhöhung der Leitfähigkeit der Inversionsschicht und ermöglichst infolgedessen das Fliessen eines höheren Drainstroms ISds- Wenn negative Spannungen an den s Drainanschluss angelegt sind, dann leitet die Einrichtung Strom wie eine vorwärts vorgespannte Diode mit p-n-Übergangszone und kann den Stromfluss nicht sperren. Infolgedessen werden die Einrichtungen nur mit an den Drainanschluss angelegten positiven Spannungen betrieben. For circuit breaker applications, such as in electrical arrangements such as e.g. Motor drives and low to medium frequency (0 to 2000 Hz) power supplies are desirable, high speed and low power dissipation at high current and high voltage levels are desirable. Prior art three-terminal devices that can be used to control power delivered to a load include MOS field effect transistors and gated MOS thyristors. Prior art power MOS field effect transistors include those described in Ishitani U.S. Patent 4,072,975, issued February 7, 1978, and Blanchard U.S. Patent 4,145,703, issued March 20, 1979 . Typical cross sections of power MOS FET devices are shown schematically in FIGS. 1 and 2, and their operating characteristics are illustrated in FIG. 3. These devices are fabricated using either planar diffusion techniques to form a DMOS assembly 20, as shown in FIG. 1, or by etching V-grooves to form a VMOS assembly 21, as shown in FIG. 2 been. In any case, the connections 22, 23 between the P-base regions 24, 25 and the N-drift regions 26, 27 in FIGS. 1 and 2 block the current flow between the drain connections 28, 29 and when positive voltages are applied to the drain connection the source terminals 30, 31 in the absence of gate bias. The application of a sufficiently large positive gate bias with respect to the source connection leads to the formation of an inversion layer 32, 33 of the n-type in the respective p-base regions under the gate electrodes 34 and 35. This inversion layer enables the electrical current to be conducted from the drain connection to Source connection, thereby producing the forward line characteristics shown in Fig. 3. An increase in the gate preload, i.e. from Vgi to G5> leads to an increase in the conductivity of the inversion layer and consequently enables a higher drain current ISds to flow. If negative voltages are applied to the drain connection, the device conducts current like a forward-biased diode with a pn junction zone and can do not block the flow of electricity. As a result, the devices are operated only with positive voltages applied to the drain connection.
io In MOSFET-Einrichtungen findet nur ein Majoritätsträger-(Elektronen)-Stromfluss zwischem dem Drain und Sourceanschluss statt. Dieser Stromfluss wird infolgedessen durch die Konzentration der Majoritätsträger (hier der Elektronen) in den Kanal- und Driftbereichen, welche deren Widerstand bestimmt, 15 beschränkt. Bei Einrichtungen, die für einen Betrieb bei mehr als 100 V ausgelegt sind, wird der Widerstand des Driftbereichs gross, weil die Majoritätsträgerkonzentration im Driftbereich klein sein muss, und die Breite W des Driftbereichs muss gross sein, damit diese die Sperrspannungen der Einrichtung aushält. 20 Aufgrund des hohen Widerstands des Driftbereichs müssen Hochspannungs-MOSFET-Einrichtungen bei niedrigen Stromdichten betrieben werden, damit sich niedrige Vorwärtsspan-nungsabfälle ergeben. Eine typische Betriebsstromdichte ist etwa 50 A/cm2 bei einem Vorwärtsspannungsabfall von 1,5 V bei 25 einer Einrichtung, die in der Lage ist, bis zu 600 V zu sperren. io In MOSFET devices, there is only a majority carrier (electron) current flow between the drain and source connection. This current flow is consequently limited by the concentration of the majority carriers (here the electrons) in the channel and drift regions, which determines their resistance. For devices that are designed to operate at more than 100 V, the resistance of the drift area becomes large because the majority carrier concentration in the drift area must be small, and the width W of the drift area must be large so that it can withstand the reverse voltages of the device. 20 Due to the high resistance of the drift region, high-voltage MOSFET devices must be operated at low current densities in order to result in low forward voltage drops. A typical operating current density is about 50 A / cm2 with a forward voltage drop of 1.5 V for a device capable of blocking up to 600 V.
Trotz dieses Nachteils eines hohen Durchlasswiderstands haben Leistungs-MOS-Feldeffekttransistoren den Vorteil, dass sie niedrigere Torsteuerleistungsniveaus erfordern als bipolare Transistoren, da das Torspannungssignal über einen isolieren-30 den Film angelegt wird. In diesen Einrichtungen kann der Drainstrom auch dadurch abgeschaltet werden, dass man die Torspannung bis auf das Sourcepotential absenkt. Dieses Abschalten mittels des Tors oder Gitters kann mit einer höheren Stromverstärkung als bei bipolaren Transistoren erzielt werden. 35 Die andere Art der eingangs genannten bestehenden Einrichtungen ist der steuerbare MOS-Thyristor. Typische Einrichtungen dieser Art sind in der am 12. Juni 1974 veröffentlichten britischen Patentschrift 1 356 670, in der am 14. August 1973 herausgegebenen US-Patentschrift 3 753 055 von Yamashita et al. 40 und in der am 20. August 1974 herausgegebenen US-Patentschrift 3 831 187 von Neilson beschrieben. Ein torgesteuerter MOS-Thyristor ist ein pnpn-Thyristoraufbau, wie er schematisch in den Fig. 4 und 5 gezeigt ist und in dem ein regeneratives Einschalten durch Anlegen einer Spannung an ein MOS-Tor 45 eingeleitet werden kann. In der Einrichtung 40 der Fig. 4 ist das MOS-Tor auf einer Oberfläche 41 ausgebildet, die sich von der N+ Kathode 42 durch die P-Basis 43 in einen kleinen Teil der N-Basis 44 erstreckt. In der Einrichtung 50 der Fig. 5 ist das MOS-Tor auf einer Oberfläche 51 ausgebildet, die sich entlang so einer V-Nut 52 von der N + Kathode 53 durch die P-Basis-schicht 54 in die N-Basis 55 erstreckt. Diese Einrichtungen sperren bei Nichtvorhandensein der Gittervorspannung einen Stromfluss, wenn entweder eine positive oder eine negative Spannung an ihre jeweilige Anode 45, 56 angelegt ist. Jedoch 55 können die Einrichtungen bei positiven Anodenspannungen in den leitfähigen Betriebszustand getriggert werden, indem eine geeignete positive Spannung auf das jeweilige Tor 46, 57 gegeben wird. Wenn eine positive Torspannung angelegt wird, dann erzeugt das elektrische Feld über den Toroxidschichten 47, 58 60 eine Verarmung an Trägern in der p-Basis unter der Torelektrode. Infolgedessen erstreckt sich die Verarmungs- bzw. Sperrschicht in der p-Basis dichter an den N + Kathodenbereich unter dem Tor. Dadurch wird die Dicke des nichtverarmten p-Ba-sisbereichs des oberen NPN-Transistors unter der Torelektrode 65 vermindert und auf diese Weise dessen Stromverstärker erhöht. Es ist an sich bekannt, dass ein pnpn-Thyristoraufbau von einem Stromsperrzustand in einen Stromleitungszustand umschaltet, wenn die Summe der Stromverstärkungen der NPN- und Despite this disadvantage of high on-resistance, power MOS field effect transistors have the advantage of requiring lower gate control power levels than bipolar transistors because the gate voltage signal is applied through an isolating film. In these devices, the drain current can also be switched off by lowering the gate voltage to the source potential. This switching off by means of the gate or grid can be achieved with a higher current gain than with bipolar transistors. 35 The other type of existing equipment mentioned at the outset is the controllable MOS thyristor. Typical devices of this type are disclosed in British Patent 1,356,670, issued June 12, 1974, and Yamashita et al., U.S. Patent 3,753,055, issued August 14, 1973. 40 and in Neilson U.S. Patent 3,831,187, issued August 20, 1974. A gate-controlled MOS thyristor is a pnpn thyristor structure, as is shown schematically in FIGS. 4 and 5 and in which a regenerative switch-on can be initiated by applying a voltage to a MOS gate 45. In the device 40 of FIG. 4, the MOS gate is formed on a surface 41 which extends from the N + cathode 42 through the P base 43 into a small part of the N base 44. In the device 50 of FIG. 5, the MOS gate is formed on a surface 51 that extends along such a V-groove 52 from the N + cathode 53 through the P-base layer 54 into the N-base 55. These devices block current flow in the absence of the grid bias when either a positive or negative voltage is applied to their respective anode 45, 56. However, the devices can be triggered into the conductive operating state in the case of positive anode voltages by applying a suitable positive voltage to the respective gate 46, 57. When a positive gate voltage is applied, the electric field across the gate oxide layers 47, 58 60 creates a depletion of carriers in the p-base under the gate electrode. As a result, the depletion layer in the p-base extends closer to the N + cathode area under the gate. This reduces the thickness of the non-depleted p-base region of the upper NPN transistor under the gate electrode 65 and thus increases its current amplifier. It is known per se that a pnpn thyristor structure switches from a current blocking state to a current conducting state when the sum of the current gains of the NPN and
657 230 657 230
4 4th
des PNP-Transistoren, nämlich <Xnpn bzw. apNP, Eins überschreitet. In dem torgesteuerten MOS-Thyristor nimmt, wenn die Tor Vorspannung erhöht wird, die Verstärkung des oberen NPN-Transistors zu, bis (Xnpn + otpNp Eins überschreitet. An dieser Stelle muss eine starke Ladungsträgerinjektion von der N + Kathhode in die p-Basis auftreten, damit die Einrichtung in den Durchlasszustand schaltet. Das erfordert es, dass die N + P-Übergangszone um mehr als 0,5 V vorwärts vorgespannt wird. Wenn das einmal stattfindet, schaltet die Einrichtung in den leitenden Zustand um, und ein Wegnehmen der Tor Vorspannung bewirkt nicht, dass die Einrichtung in den Sperrzustand zurückkehrt, und zwar wegen der selbstunterhaltenden regenerativen Wirkung, die dem pnpn-Thyristoraufbau eigen ist. Infolgedessen haben die Einrichtungen den Vorteil, dass sie nur eine niedrige Steuerleistung zum Einschalten des Thyristors über das MOS-Tor erfordern, jedoch besitzen sie nicht die Fähigkeit des Abschaltens durch das Gitter. Infolgedessen muss eine solche Einrichtung durch Umkehr der Anodenpolarität in den Sperrzustand zurückgebracht werden. Die Kenndaten der torgesteuerten MOS-Thyristoren sind in Fig. 6 gezeigt, woraus zu entnehmen ist, dass diese Einrichtungen eine negative Widerstandscharakteristik besitzen. of the PNP transistor, namely <Xnpn or apNP, exceeds one. In the gated MOS thyristor, when the gate bias is increased, the gain of the upper NPN transistor increases until (Xnpn + otpNp exceeds one. At this point a strong charge injection from the N + cathode into the p-base must occur for the device to switch to the on state, which requires the N + P transition zone to be forward biased by more than 0.5 V. Once this occurs, the device will switch to the conductive state and the gate removed Biasing does not cause the device to return to the locked state due to the self-sustaining regenerative effect inherent in the pnpn thyristor construction, and as a result, the devices have the advantage of only having low control power to turn on the thyristor through the MOS gate require, however, they do not have the ability to be switched off by the grid polarity are returned to the locked state. The characteristic data of the gate-controlled MOS thyristors are shown in FIG. 6, from which it can be seen that these devices have a negative resistance characteristic.
Aufgabe der vorliegenden Erfindung ist die Schaffung einer Halbleitergleichrichtereinrichtung, die sowohl eine Vorwärtsais auch eine Rückwärtssperrfähigkeit und einen niedrigen Vor-wärtsspannungsabfall hat, der mit einer kleinen Torspannung mit sehr niedrigem Strom ein- und ausgeschaltet werden kann und daher nur einen geringen Leistungsbedarf hat. Ferner soll die Einrichtung eine sehr hohe Torabschaltverstärkung, eine hohe di/dt-Fähigkeit und eine hohe dV/dt-Fähigkeit haben. Ausserdem soll die Einrichtung ohne Beschädigung bei erhöhten Temperatur- und Strahlungsniveaus arbeiten können. The object of the present invention is to provide a semiconductor rectifier device which has both a forward and a reverse blocking capability and a low forward voltage drop, which can be switched on and off with a small gate voltage with very low current and therefore has only a low power requirement. Furthermore, the device is said to have a very high gate shutdown gain, a high di / dt capability and a high dV / dt capability. In addition, the device should be able to work without damage at elevated temperature and radiation levels.
Diese Aufgabe ist erfindungsgemäss mit den Merkmalen im Kennzeichnungsteil des ersten Patentanspruches gelöst. This object is achieved according to the invention with the features in the characterizing part of the first claim.
Die vorstehenden sowie weitere Vorteile und Merkmale der Erfindung seien nachfolgend unter Bezugnahme auf die Figuren der Zeichnung, in denen gleichartige Elemente mit den gleichen Bezugszeichen versehen sind, näher erläutert; es zeigen: The above and other advantages and features of the invention are explained in more detail below with reference to the figures of the drawing, in which elements of the same type are provided with the same reference numerals; show it:
Fig. 1 und 2 schematische Teilquerschnittansichten von torgesteuerten Leistungs-MOS-Feldeffekttransistoren; Figures 1 and 2 are schematic partial cross-sectional views of gated power MOS field effect transistors;
Fig. 3 eine graphische Darstellung der Einrichtungskenndaten der in den Fig. 1 und 2 schematisch dargestellten Transistoren; 3 is a graphical representation of the device characteristics of the transistors shown schematically in FIGS. 1 and 2;
Fig. 4 und 5 schematische Teilquerschnittsansichten von torgesteuerten MOS-Thyristoren; 4 and 5 are schematic partial cross-sectional views of gate-controlled MOS thyristors;
Fig. 6 eine graphische Darstellung von typischen Einrichtungskenndaten der in den Fig. 4 und 5 dargestellten Thyristoren; 6 is a graphical representation of typical device characteristics of the thyristors shown in FIGS. 4 and 5;
Fig. 7 eine perspektivische schematische Teilquerschnittsansicht eines torgesteuerten Gleichrichters gemäss der vorliegenden Erfindung; FIG. 7 is a perspective schematic partial cross-sectional view of a gate controlled rectifier according to the present invention;
Fig. 8 bis 13 schematische Teilquerschnittsansichten von alternativen Ausführungsformen des torgesteuerten Gleichrichters gemäss der vorliegenden Erfindung; 8 to 13 are schematic partial cross-sectional views of alternative embodiments of the gate controlled rectifier according to the present invention;
Fig. 14 eine graphische Darstellung der Einrichtungskenndaten des torgesteuerten Gleichrichters nach der vorliegenden Erfindung; und 14 is a graphical representation of the device characteristics of the gated rectifier according to the present invention; and
Fig. 15 eine graphische Vergleichsdarstellung von typischen Schaltwellenformen der Einrichtungen nach dem Stand der Technik und des torgesteuerten Gleichrichters nach der vorliegenden Erfindung. 15 is a graphical comparison illustration of typical switching waveforms of the prior art devices and the gated rectifier according to the present invention.
Eine Form des grundsätzlichen Aufbaus einer Einrichtung nach der vorliegenden Erfindung ist in Fig. 7 veranschaulicht. Die Einrichtung 60 weist einen Körper 61 aus Halbleitermaterial, beispielsweise Silicium, auf, in dem eine erste Schicht 62 einer vorbestimmten Leitfähigkeitsart, nämlich P in Fig. 7, und ein Basisbereich 63 von entgegengesetzter Leitfähigkeit, nämlich N in Fig. 7, enthalten ist. Die erste Schicht 62 kann durch One form of basic construction of a device according to the present invention is illustrated in FIG. 7. The device 60 has a body 61 made of semiconductor material, for example silicon, in which a first layer 62 of a predetermined conductivity type, namely P in FIG. 7, and a base region 63 of opposite conductivity, namely N in FIG. 7, is contained. The first layer 62 can pass through
Diffusion in den Körper hergestellt werden, so dass der Anoden-Basis-Aufbau der Einrichtung erzeugt wird, oder ein Körper der gewünschten Leitfähigkeitsart kann mit einer epitaxial darauf gewachsenen Schicht versehen sein, so dass die Zweischichtkombination entsteht. Eine Mehrzahl von Inseln 64, vorliegend von P-Leitfähigkeitsart, wird durch Diffusion oder eine andere geeignete Technik innerhalb der Schicht 63 im Abstand voneinander und angrenzend an die freie Oberfläche 65 des Körpers 61 erzeugt. Benachbart einer Insel 64 wird eine N+ Insel 66 innerhalb der Basisschicht 63 ausgebildet. Typische Dotierungsniveaus für die Schicht 63 vom N-Typ liegen im Bereich von 10° bis 1016 cm"3 Träger des N-Typs; für die Anodenschicht 62 vom P-Typ liegen die typischen Dotierungskonzentrationen im Bereich von IO18 bis IO20 cm"3 Träger des P-Typs; für die Inseln 64 vom P-Typ sind typische Dotierungskonzentrationen IO10 bis 1018 cm"3; und für die N+ Inseln 66 sind typische Dotierungskonzentrationen IO18 bis IO20 cm"3. Eine Schicht 67 aus dielektrischem Material wird über einem Teil der freien Oberfläche 65, welcher einen Teil der äusseren Oberfläche von benachbarten Inseln 64 und den Bereich der Basisschicht 63, der die benachbarten Inseln 64 trennt, und zwar einschliesslich der Inseln 66, umfasst, ausgebildet. Ein Kontakt 68, 69 aus leitendem Material, wie z.B. aus Aluminium oder leitendem polykristallinem Silicium, wird über der dielektrischen Schicht 67 ausgebildet, wobei jeder Kontakt einen Teil einer Insel 64 und einen Teil der Basisschicht 63 benachbart der Insel 64 überlappt, um als Torelektrode zu dienen. Eine Schicht 70 aus leitendem Material, wie beispielsweise Aluminium oder leitfähigem polykristallinem Silicium, wird über der Mitte jeder der Inseln 64 abgelagert, so dass ein ohm'scher Kontakt damit ausgebildet wird. Auf der Oberfläche 71 des Körpers 61 wird eine Schicht 72 aus leitfähigem Material, wie beispielsweise Aluminium oder leitfähigem polykristallinem Silicium, zur Ausbildung eines ohm'schen Kontakts mit der Schicht 62 abgelagert. Obwohl in Fig. 7 als oberes Oberflächenmuster der leitfähigen Kontakte 68, 69 und 70 Streifen dargestellt sind, ist es für den Fachmann ohne weiteres erkennbar, dass viele sich wiederholende geometrische Kontaktmuster angewandt werden können, wie beispielsweise schmale Kontakt-Anschlussfelder, die in engem Abstand voneinander auf der Oberfläche angeordnet sind. Die Einrichtung ist in hohem Masse ineinandergreifend, d.h., die Breite der einzelnen Streifen ist klein und die Gesamtzahl der Streifen gross. Das Muster wiederholt sich in der Seitenrichtung, so dass es die gesamte Halbleitereinrichtung bedeckt. Jeder der leitfähigen Kontakte erstreckt sich auf einem seitlichen Rand der Einrichtung, wo bzw. wobei die Kontakte 68, 69 mit einer elektrischen Potentialquelle verbunden sind, während die Kontakte 70 mit einer elektrischen Potentialquelle verbunden sind, die eine unterschiedliche Polarität gegenüber der Potentialquelle hat, die mit den Kontakten 68, 69 verbunden ist, und der Kontakt 72 ist mit einer elektrischen Potentialquelle verbunden, deren Polarität sich von derjenigen der mit den Kontakten 70 verbundenen Potentialquelle unterscheidet. Diffusion can be made in the body so that the anode-base structure of the device is produced, or a body of the desired conductivity type can be provided with a layer grown epitaxially thereon, so that the two-layer combination is produced. A plurality of islands 64, presently of the P conductivity type, are created by diffusion or other suitable technique within the layer 63 spaced apart and adjacent to the free surface 65 of the body 61. An N + island 66 is formed within the base layer 63 adjacent to an island 64. Typical doping levels for the N type layer 63 are in the range from 10 ° to 1016 cm "3 supports of the N type; for the anode layer 62 of the P type, the typical doping concentrations are in the range of IO18 to IO20 cm" 3 supports of the P type; for the P-type islands 64, typical doping concentrations are IO10 to 1018 cm "3; and for the N + islands 66, typical doping concentrations are IO18 to IO20 cm" 3. A layer 67 of dielectric material is formed over a portion of the free surface 65 that includes a portion of the outer surface of adjacent islands 64 and the region of the base layer 63 that separates adjacent islands 64, including islands 66. A contact 68, 69 made of conductive material, such as e.g. made of aluminum or conductive polycrystalline silicon, is formed over the dielectric layer 67, with each contact overlapping a portion of an island 64 and a portion of the base layer 63 adjacent the island 64 to serve as a gate electrode. A layer 70 of conductive material such as aluminum or conductive polycrystalline silicon is deposited over the center of each of the islands 64 so that ohmic contact is made therewith. A layer 72 of conductive material, such as aluminum or conductive polycrystalline silicon, is deposited on the surface 71 of the body 61 to form an ohmic contact with the layer 62. Although strips are shown in FIG. 7 as the top surface pattern of the conductive contacts 68, 69 and 70, it will be readily apparent to those skilled in the art that many repeating geometric contact patterns can be used, such as narrow contact pads that are closely spaced are arranged from each other on the surface. The facility is highly interlocking, i.e. the width of the individual strips is small and the total number of strips is large. The pattern repeats in the lateral direction so that it covers the entire semiconductor device. Each of the conductive contacts extends to a side edge of the device where contacts 68, 69 are connected to an electrical potential source, while contacts 70 are connected to an electrical potential source that has a different polarity from the potential source is connected to the contacts 68, 69 and the contact 72 is connected to an electrical potential source whose polarity is different from that of the potential source connected to the contacts 70.
Die in Fig. 7 gezeigte Einrichtung weist die in Fig. 14 dargestellten Betriebskenndaten auf und arbeitet in der nachfolgend beschriebenen Weise. Wenn der Kontakt 70 auf Massepotential ist und keine Vorspannung an der Torelektrode 68 anliegt, führen negative Spannungen, die am Kontakt 72 angelelgt sind, zu keinem Stromfluss, weil die Übergangszone 73 in Rückwärtsrichtung vorgespannt ist. Das ergibt die Fähigkeit des Sperrens in Rückwärtsrichtung. Wenn keine Vorspannung an die Torelektrode 68 angelegt ist, führt eine an den Kontakt 72 angelegte positive Spannung wiederum dazu, dass kein Stromfluss stattfindet, weil die Übergangszone 74 in Rückwärtsrichtung vorgespannt ist. Das ergibt die Fähigkeit der Sperrung in Vorwärtsrichtung wie auch eine gewünschte Charakteristik einer normalerweise ausgeschalteten bzw. gesperrten Einrichtung. Wenn jedoch eine positive Vorspannung an der Torelektrode 68 The device shown in FIG. 7 has the operating characteristic data shown in FIG. 14 and operates in the manner described below. When contact 70 is at ground potential and there is no bias on gate electrode 68, negative voltages applied to contact 72 will not result in current flow because transition zone 73 is reverse biased. This gives the ability to lock in reverse. If no bias is applied to the gate electrode 68, a positive voltage applied to the contact 72 in turn will result in no current flow because the transition zone 74 is reverse biased. This provides the forward lock capability as well as a desired characteristic of a normally-off facility. However, if there is a positive bias on the gate electrode 68
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
5 5
657 230 657 230
anliegt, kann eine Inversionsschicht, die sich von dem ohm-schen Kontakt 70 zu der N-Basis 63 erstreckt, unter dem Tor in der p-Basis im Bereich 78 der Insel 64 unmittelbar unter der Isolationsschicht 67 ausgebildet werden, und eine N-Anreiche-rungsschicht von Ladungsträgern kann in dem Bereich 79 der N-Basis 63 ausgebildet werden. Die Inversionsschicht vom N-Typ, die sich nun im Bereich 78 der P-Insel 64 befindet, und die Anreicherungsschicht im Bereich 79 der N-Basis verbinden nun den ohm'schen Kontakt 70 mit der N + Insel 66 in der Mitte der Einrichtung. Eine an den Kontakt 72 angelegte positive Vorspannung führt nun zu einem Stromfluss von der P + , an inversion layer extending from the ohmic contact 70 to the N base 63 may be formed under the gate in the p base in the region 78 of the island 64 immediately below the insulation layer 67, and an N content The charge carrier layer can be formed in the region 79 of the N base 63. The N-type inversion layer, now located in area 78 of P-island 64, and the enhancement layer in area 79 of the N-base now connect ohmic contact 70 to N + island 66 in the center of the device. A positive bias applied to contact 72 now results in a current flow from the P +
Schicht 62, die als eine Anode funktioniert, zu der N + Insel 66 und dann über die Anreicherungsschicht 79 vom N-Typ und die Inversionsschicht 78 vom N-Typ zu dem Kontakt 70, der als eine Kathode funktioniert. Der Weg von der Schicht 62 zu der N + Insel 66 funktioniert analog zu einer p-i-n-Diode, die bei 80 in Fig. 7 dargestellt ist, und der Feldeffektsteuerbereich ist bei 81 umrandet. Die Leitfähigkeit des Stromwegs durch die N-Basis 63 zwischen der P + Schicht 62 und der N + Insel 66 wird moduliert (erhöht), und zwar durch den Stromfluss aufgrund einer Injektion einer hohen Konzentration von Minoritätsträgern (vorliegenden von Löchern) von der Schicht 62 in die N-Basis 63. Da die Spannung über die N-Basis 63 in der Vorwärts-und Rückwärtssperrbetriebsweise gehalten wird, bestimmt die Breite W des Wegs zwischen der P + Schicht 62 und der P-Insel 64 die maximalen Sperrspannungen. Für Hochspannungsbetriebsverhalten muss diese Breite erhöht werden. Der Leitfähig-keitsmodulationsfluss ist folglich sehr wichtig zum Erzielen eines niedrigen Vorwärtsspannungsabfalls bei hohen Vorwärtsstrom-dichten in Hochspannungseinrichtungen. Eine typische Vorwärts-betriebsstromdichte ist etwa 500 A/cm2 bei einem Vorwärtsspannungsabfall von 1,5 V bei einer Einrichtung, die bis zu 600 V sperren kann. Wenn alle Leitfähigkeitsarten umgekehrt werden, können entsprechende Betriebs- bzw. Leistungscharakteristika bei an die leitfähigen Kontakte angelegten elektrischen Potentialen von entgegengesetzten Polaritäten erzielt werden. Layer 62, which functions as an anode, to N + island 66 and then via N-type enhancement layer 79 and N-type inversion layer 78 to contact 70, which functions as a cathode. The path from layer 62 to N + island 66 functions analogously to a p-i-n diode, which is shown at 80 in FIG. 7, and the field effect control region is outlined at 81. The conductivity of the current path through the N base 63 between the P + layer 62 and the N + island 66 is modulated (increased) by the current flow due to an injection of a high concentration of minority carriers (present from holes) from the layer 62 into the N base 63. Since the voltage across the N base 63 is maintained in the forward and reverse lockout modes, the width W of the path between the P + layer 62 and the P-island 64 determines the maximum reverse voltages. This width must be increased for high-voltage performance. The conductivity modulation flow is consequently very important for achieving a low forward voltage drop at high forward current densities in high voltage devices. A typical forward operating current density is about 500 A / cm2 with a forward voltage drop of 1.5 V for a device that can block up to 600 V. If all types of conductivity are reversed, corresponding operating or performance characteristics can be achieved with electrical potentials of opposite polarities applied to the conductive contacts.
Eine alternative Ausführungsform des torgesteuerten Gleichrichters nach der vorliegenden Erfindung ist schematisch in Fig. 8 gezeigt. Die Einrichtung 90 der Fig. 8 unterscheidet sich von derjenigen der Fig. 7 darin, dass die N+ Insel 66 weggelassen ist. Dieses Weglassen der Insel 66 erfordert es, dass ein adäquates Potential an den Torkontakt 91 angelegt wird, um eine Anreicherungsschicht 99 unter der dielektrischen Schicht 67 zu erzeugen, damit ein Bereich von Trägern des N-Typs unter dem Tor erzeugt wird. Damit das mit dem niedrigsten Ausbreitungswiderstand im Weg des Stromflusses unter dem Tor erzielt wird, ist es erforderlich, dass sich ein Torkontakt 91 über die gesamte Breite des Torbereichs erstreckt, der die benachbarten Inseln 64 verbindet. Ein Kontakt von geringerer Breite würde die erforderliche Anreicherungsdichte 99 von N-Trägern unter dem Tor erzeugen, welche die Funktion der N + Inseln 66 ergeben, wenn ein adäquates Potential an das Tor angelegt ist. Dieses Abnehmen der Gitterfläche führt zu einer Abnahme der Gitterkapazität. Wenn eine positive Vorspannung an das Tor des bei 93 hervorgehobenen Feldeffektsteueraufbaus angelegt wird, dann wird ein Dreischichtaufbau in dem Bereich ausgebildet, der durch das gestrichelte Rechteck 92 umrandet ist und als ein p-i-n-Aufbau funktioniert. Der Stromweg durch den Gleichrichter umfasst die Schicht 62, den n-Basisbereich 94, die n-Anreicherungsschicht 99, eine Inversionsschicht 79 und den ohm'schen Kontakt 70. An alternative embodiment of the gated rectifier according to the present invention is shown schematically in FIG. 8. The device 90 of FIG. 8 differs from that of FIG. 7 in that the N + island 66 is omitted. This omission of the island 66 requires that an adequate potential be applied to the gate contact 91 to create an enhancement layer 99 under the dielectric layer 67 to create an area of N-type carriers under the gate. In order for this to be achieved with the lowest resistance to propagation in the path of current flow under the gate, it is necessary for a gate contact 91 to extend over the entire width of the gate region, which connects the neighboring islands 64. A contact of smaller width would produce the required enrichment density 99 of N carriers under the gate, which would result in the function of the N + islands 66 when an adequate potential was applied to the gate. This decrease in grid area leads to a decrease in grid capacity. When a positive bias is applied to the gate of the field effect control assembly highlighted at 93, a three-layer assembly is formed in the area outlined by the dashed rectangle 92 that functions as a p-i-n assembly. The current path through the rectifier includes layer 62, n-base region 94, n-enrichment layer 99, an inversion layer 79 and ohmic contact 70.
Eine weitere alternative Ausführungsform der Erfindung ist schematisch in Fig. 9 dargestellt. Die Einrichtung 100 umfasst einen P-Bereich 62, einen Basisbereich 94, P-Inseln 102 und eine Mehrzahl von N + Inseln 101 innerhalb jeder der P-Inseln 102. In dieser Ausführungsform bilden die Inseln 101 eine Verbindung zwischen der Inversionsschicht in den Inseln 102 und dem leitfähigen Kontakt 70. Zwei leitfähige Kontakte 107, die ein Paar bilden und durch einen Spalt 108 getrennt sind, sind auf der dielektrischen Schicht 67 so vorgesehen, dass sie einen Teil der Inseln 101, einen Bereich der Inseln 102 und einen Teil der Basis 94 überlappen. Das Anlegen einer positiven Torvor-5 Spannung an die Steuerelektrode 107 innerhalb der gestrichelten Umrandung 103 erzeugt eine Anreicherungsschicht in dem N-Basisbereich unmittelbar unter dem Tor, und eine Inversionsschicht in der P-Insel 102 unmittelbar unter der dielektrischen Schicht 67, die sich von der N + Insel 106 zu der N-Basis 94 er-10 streckt, vervollständigt den Stromweg von der N-Basis durch die P-Insel 102 zu der N + Insel 101. Dieser Aufbau umfasst einen parasitären p-n-p-n-Thyristor durch die Anode 62, die Basis 94, die P-Insel 102 und die N+ Inseln 101 in dem Bereich, der bei 106 umrandet ist. Um die gewünschte Einrichtungslei-15 stungsfähigkeit dieser Einrichtung im Abschalten beim Wegnehmen der Torvorspannung zu erzielen, ist es sehr wichtig, Another alternative embodiment of the invention is shown schematically in FIG. 9. The device 100 comprises a P region 62, a base region 94, P islands 102 and a plurality of N + islands 101 within each of the P islands 102. In this embodiment, the islands 101 form a connection between the inversion layer in the islands 102 and the conductive contact 70. Two conductive contacts 107, which form a pair and are separated by a gap 108, are provided on the dielectric layer 67 so that they form part of the islands 101, a region of the islands 102 and part of the base 94 overlap. Applying a positive Torvor-5 voltage to the control electrode 107 within the dashed border 103 creates an accumulation layer in the N-base region immediately below the gate, and an inversion layer in the P-island 102 immediately below the dielectric layer 67, which differs from that N + island 106 to the N base 94 he-10 completes the current path from the N base through the P island 102 to the N + island 101. This structure includes a parasitic pnpn thyristor through the anode 62 which Base 94, P-Island 102 and N + Islands 101 in the area outlined at 106. In order to achieve the desired facility performance of this facility in switching off when the gate preload is removed, it is very important
dass der regenerative Einschaltmechanismus in diesem parasitischen Thyristor unterdrückt ist. that the regenerative switch-on mechanism is suppressed in this parasitic thyristor.
Das kann erzielt werden, indem verhindert wird, dass die 20 N + Inseln 101 Elektroden in die jeweiligen P-Inseln 102 injizieren, wodurch infolgedessen die Auslösung des regenerativen Einschaltmechanismus des p-n-p-n-Thyristors verhindert wird. Die Unterdrückung der Injektion von Trägern von den N + Inseln 101 her kann dadurch erzielt werden, dass die N + Inseln 25 101 mit einer kleinen seitlichen Abmessung L ausgebildet werden. Die seitliche Abmessung L der N + Inseln 101 muss klein genug sein, so dass dann, wenn die Einrichtung Strom vom Kanal 78 zum Kathodenkontakt 70 leitet, die Vorwärtsvorspannung der Übergangszone 105 zwischen den N+ Inseln 101 und 30 der P-Insel 102 den Wert von 0,5 V nicht überschreitet. Eine andere Technik, die zum Unterdrücken des regenerativen Ein-schaltens des p-n-p-n-Thyristors angewandt werden kann, ist die Einführung von Rekombinationszentren im p-Bereich 102 der N-Basis 94, so dass die Verstärkungsfaktoren <Xnpn und 35 apNp vermindert werden. Rekombinationszentren können durch Diffusion von Tiefniveauverunreinigungen, wie beispielsweise Gold, in das Substrat erzielt werden, oder durch Bestrahlung des Substrats mit Hochenergieteilchen, wie beispielsweise Elektronen. This can be achieved by preventing the 20 N + islands 101 from injecting electrodes into the respective P islands 102, thereby preventing the p-n-p-n thyristor from being triggered. The suppression of the injection of carriers from the N + islands 101 can be achieved in that the N + islands 25 101 are formed with a small lateral dimension L. The lateral dimension L of the N + islands 101 must be small enough so that when the device conducts current from the channel 78 to the cathode contact 70, the forward bias of the transition zone 105 between the N + islands 101 and 30 of the P-island 102 is the value of Does not exceed 0.5 V. Another technique that can be used to suppress the regenerative turn-on of the p-n-p-n thyristor is to introduce recombination centers in the p region 102 of the N base 94 so that the gain factors <Xnpn and 35 apNp are reduced. Recombination centers can be achieved by diffusing low level contaminants, such as gold, into the substrate, or by irradiating the substrate with high energy particles, such as electrons.
40 Unterscheidende Merkmale zwischen einem torgesteuerten MOS-Thyristor, wie er in Fig. 4 gezeigt ist, und der in Fig. 9 gezeigten Einrichtung nach der Erfindung, sind erstens, dass die Einrichtung nach der Erfindung N + Bereiche 101 von viel kleinerer seitlicher Abmessung L enthält, um die Charakteristik der 45 regenerativen Einschaltwirkung des torgesteuerten MOS-Thyri-stors zu verhindern. Zweitens fliesst der Anodenstrom in dem Gitter-angereicherten Gleichrichter allein über den in der P-In-sel 102 ausgebildeten leitfähigen Kanal zum Kathodenkontakt 70, wenn die Einrichtung Strom leitet, während der Strom des so torgesteuerten MOS-Thyristors vertikal überall in der P-Insel 102 unterhalb der N + Insel 101 fliesst. Drittens kann der Anodenstrom in dem Gitter-angereicherten Gleichrichter durch Wegnehmen der Torspannung beendet werden, die zum Induzieren des leitenden Kanals in den P-Inseln 102 angelegt worden 55 ist, während der Anodenstrom des torgesteuerten MOS-Thyristors nach dem Wegnehmen der Torspannung aufgrund der selbstunterhaltenden Natur der regenerativen p-n-p-n-Thyristor-wirkung weiterfliesst. Es sei darauf hingewiesen, dass diese Schwierigkeit der Ausführungsform der Fig. 8 durch Weglassen 60 der N + Inseln innerhalb der P-Inseln 102 vermieden wird. First, the distinguishing features between a gated MOS thyristor as shown in FIG. 4 and the device according to the invention shown in FIG. 9 are that the device according to the invention has N + regions 101 of much smaller lateral dimension L. contains to prevent the characteristic of the 45 regenerative switch-on effect of the gate-controlled MOS thyristor. Second, when the device conducts current, the anode current in the grid-enriched rectifier flows solely via the conductive channel formed in the P-island 102 to the cathode contact 70, while the current of the gated MOS thyristor thus gates vertically throughout the P-island 102 flows below the N + island 101. Third, the anode current in the grid-enriched rectifier can be terminated by removing the gate voltage that has been applied 55 to induce the conductive channel in P-islands 102, while the anode current of the gated MOS thyristor after removing the gate voltage due to the self-sustaining Nature of the regenerative pnpn thyristor effect continues to flow. It should be noted that this difficulty of the embodiment of FIG. 8 is avoided by omitting 60 the N + islands within the P-islands 102.
In der in Fig. 10 gezeigten alternativen Ausführungsform sind N + Inseln 111, welche die gesamte Breite zwischen benachbarten P-Inseln 114 und der N-Basis 113 füllen und auf einen Teil der P-Inseln übergreifen, in der N-Basis ausgebildet. 65 Wenn eine positive Vorspannung an das Tor 115 angelegt wird, dann wird eine Inversionsschicht im Bereich der P-Inseln unmittelbar unter dem Tor erzeugt, und der Stromweg von der N+ Insel 111 zum Kathodenkontakt 116 wird vervollständigt, In the alternative embodiment shown in FIG. 10, N + islands 111, which fill the entire width between adjacent P islands 114 and the N base 113 and overlap a part of the P islands, are formed in the N base. 65 If a positive bias voltage is applied to gate 115, an inversion layer is created in the area of the P-islands immediately below the gate, and the current path from N + island 111 to cathode contact 116 is completed,
657 230 657 230
6 6
so dass dadurch die Einrichtung eingeschaltet und ein Strom-schluss durch die p-i-n-Diode, die bei 112 umrandet ist, sowie über die Inversionsschicht zum Kathodenkontakt 116 ermöglicht wird. so that the device is switched on and a current short-circuit is made possible by the p-i-n diode, which is bordered at 112, and via the inversion layer to the cathode contact 116.
In der in Fig. 11 gezeigten Ausführungsform sind N + Inseln 125 zu den P-Inseln 124 der Einrichtung 120 hinzugefügt worden, welche Stromwege von der Inversionsschicht in den P-Inseln 124 zu dem leitfähigen Kontakt 116 bilden, wenn eine positive Vorspannung an die Elektrode 117 in der Torstruktur 118 angelegt wird, um die p-i-n-Diode 119 einzuschalten. Diese Ausführungsform enthält auch den parasitischen p-n-p-n-Thyri-stor, der unter Bezugnahme auf die in Fig. 9 gezeigte Ausführungsform beschrieben worden ist. Wie oben unter Bezugnahme auf Fig. 9 erörtert wurde, muss der regenerative Einschaltmechanismus dieses parasitischen Thyristors dadurch unterdrückt werden, dass eine kleine seitliche Abmessung L für die N + Inseln 125 aufrechterhalten wird, und dass Rekombinationszentren in den P-Inseln 124 und der N-Basis 113 vorgesehen werden. Es sei darauf hingewiesen, dass in der Ausführungsform der Fig. 10 diese Schwierigkeit durch Weglassen der N+ Inseln innerhalb der P-Inseln 102 vermieden wird. In the embodiment shown in FIG. 11, N + islands 125 have been added to the P-islands 124 of the device 120, which form current paths from the inversion layer in the P-islands 124 to the conductive contact 116 when a positive bias is applied to the electrode 117 is applied in the gate structure 118 to turn on the pin diode 119. This embodiment also includes the parasitic p-n-p-n thyristor, which has been described with reference to the embodiment shown in FIG. 9. As discussed above with reference to FIG. 9, the regenerative turn-on mechanism of this parasitic thyristor must be suppressed by maintaining a small lateral dimension L for the N + islands 125 and by recombination centers in the P-islands 124 and the N- Base 113 will be provided. It should be noted that in the embodiment of FIG. 10 this difficulty is avoided by omitting the N + islands within the P-islands 102.
In der in Fig. 12 schematisch gezeigten Einrichtung 130 sind hochdotierte P + Inseln 133 zu den P-Inseln 132 in der N-Basis 131 hinzugefügt worden. Der Stromweg umfasst die p-i-n-Diode 134, die erzeugt wird, wenn eine positive Vorspannung relativ zu dem leitfähigen Kontakt 137 an das Tor 136 in dem torgesteuerten Aufbau 135 angelegt wird, so dass eine Anreicherungsschicht unmittelbar unter der dielektrischen Schicht 67 erzeugt wird. In der P-Insel 132 wird zwischen der P + Insel 133 und der N-Basis 131 eine Inversionsschicht erzeugt, so dass ein Stromfluss von der Anode zur Kathode ermöglicht wird. In the device 130 shown schematically in FIG. 12, highly doped P + islands 133 have been added to the P islands 132 in the N base 131. The current path includes the p-i-n diode 134, which is generated when a positive bias relative to the conductive contact 137 is applied to the gate 136 in the gated assembly 135 so that an enhancement layer is created immediately below the dielectric layer 67. An inversion layer is generated in the P island 132 between the P + island 133 and the N base 131, so that a current flow from the anode to the cathode is made possible.
Ein weiterer alternativer Aufbau einer Einrichtung gemäss der Erfindung ist schematisch in Fig. 13 gezeigt. Der für die Einrichtung 140 vorgesehene Körper aus Halbleitermaterial hat einen leichtdotierten N-Basisbereich 141 und einen stärker dotierten N-Bereich 142. Innerhalb des Basisbereichs 142 sind P + Inseln 143 benachbart einer freien Hauptoberfläche 144 des Körpers ausgebildet. P-Inseln 145 sind im N-Bereich 141 ausgebildet, und die N+ Inseln 150 sind in den P-Inseln 145 benachbart der anderen Hauptoberfläche 146 des Körpers ausgebildet. Bei einer gegebenen Vorwärtsleitfähigkeits-Stromdichte ergibt dieser Aufbau einen niedrigeren Vorwärtsspannungsabfall in der Diode 152 als die vorher beschriebenen Ausführungsformen für die gleiche Vorwärtssperrfähigkeit. Jedoch ist die Rück-wärtssperrfähigkeit aufgrund der Verkürzung der Inseln 143 durch den leitfähigen Kontakt 147 vermindert. Die Betriebskenndaten dieser Einrichtung entsprechen denjenigen der anderen Ausführungsformen, wenn eine Vorvvärtsvorspannung angelegt ist. Wenn dagegen eine Rückwärtsvorspannung an den leitfähigen Kontakt 147 bei Nichtvorhandensein einer Vorspannung an der Torelektrode 148 in dem torgesteuerten Aufbau 151 angelegt wird, wird eine wesentlich unterschiedliche Charakteristik, die bei 160 in Fig. 14 gezeigt ist, insofern erzeugt, als ein Durchschlag bei einer viel geringeren Rückwärtsvorspannung auftritt. Another alternative construction of a device according to the invention is shown schematically in FIG. 13. The body made of semiconductor material provided for the device 140 has a lightly doped N base region 141 and a more heavily doped N region 142. Within the base region 142, P + islands 143 are formed adjacent to a free main surface 144 of the body. P-islands 145 are formed in the N region 141, and the N + islands 150 are formed in the P-islands 145 adjacent to the other major surface 146 of the body. For a given forward conductivity current density, this construction results in a lower forward voltage drop in diode 152 than the previously described embodiments for the same forward blocking capability. However, the reverse blocking capability is reduced due to the shortening of the islands 143 by the conductive contact 147. The operating characteristics of this device correspond to those of the other embodiments when a forward bias is applied. Conversely, when a reverse bias is applied to the conductive contact 147 in the absence of a bias on the gate electrode 148 in the gated assembly 151, a substantially different characteristic, shown at 160 in FIG. 14, is created in that a breakdown at one lower reverse bias occurs.
Die Betriebskenndaten des torgesteuerten Gleichrichters sind in Fig. 14 gezeigt. In dieser Einrichtung sperrt die Übergangszone 73 den Stromfluss, wenn negative Spannungen am Anodenkontakt 72 anliegen, so dass die Einrichtung eine Rückwärts-sperrfähigkeit bis zu dem Niveau hat, bei dem ein Durchbruch erfolgt, wie bei 161 dargestellt. Wenn positive Spannungen am Anodenkontakt 72 anliegen, dann wird die Übergangszone 74 rückwärts vorgespannt und sperrt den Stromfluss, so dass auf diese Weise eine Vorwärtssperrfähigkeit beim Nichtvorhandensein einer Torvorspannung erzielt wird, und zwar bis zu dem Niveau, an dem es zum Durchschlag kommt, wie bei 162 angedeutet. Wenn jedoch eine positive Vorspannung am Tor anliegt, wird ein Weg für den Strom erzeugt, so dass dieser von der Anodenübergangszone 73 zum Kathodenkontakt 70 fliesst und die Charakteristika erzeugt, die für jede der Torspannungen VGi bis VG4 dargestellt sind. Bei grossen Torspannungen (Vg4) ist die Leitfähigkeit der Inversionsschicht hoch, und die Einrichtung weist Charakteristika auf, die diejenigen einer Diode mit pn-Übergangszone sind. In diesem Fall injiziert der P + Bereich der Anode Minoritätsträger in die N-Basis und moduliert (erhöht) die Leitfähigkeit der N-Basis stark. Infolgedessen kann die Einrichtung bei hohen Stromdichten (typischerweise 500 A/cm2) mit einem niedrigen Vorwärtsspannungsabfall (etwa 1,5 V) betrieben werden. Bei niedrigeren Torspannungen (Vgi> Vq2. Vg3) kann der Stromfluss durch die Leitfähigkeit der Inversionsschicht begrenzt werden, wodurch die in Fig. 14 gezeigte Stromsättigung erzeugt wird. Diese Charakteristika der Einrichtung unterscheiden sich von denjenigen der anderen Einrichtungen nach dem Stand der Technik. Im Vergleich mit dem MOSFET kann der Gitter-angereicherte Gleichrichter aufgrund der Modulation der Leitfähigkeit der N-Basis durch den An-odenstromfluss mit viel höheren Stromdichten betrieben werden. Im Gegensatz zum MOSFET weisen diese Einrichtungen auch eine Rückwärtssperrfähigkeit auf. Verglichen mit dem torgesteuerten MOS-Thyristor unterscheidet sich der Gitter-ange-reicherte Gleichrichter durch das Nichtvorhandensein eines Bereichs negativen Widerstands in den Vorwärtscharakteristika. Dieser Bereich negativen Widerstands im Thyristor erwächst aus dem regenerativen Einschaltphänomen, das im Gitter-ange-reichten Gleichrichter nicht vorhanden ist. The operating characteristics of the gated rectifier are shown in FIG. 14. In this device, the transition zone 73 blocks the flow of current when negative voltages are present at the anode contact 72, so that the device has a reverse blocking capability up to the level at which a breakdown occurs, as shown at 161. When positive voltages are present at the anode contact 72, the transition zone 74 is reverse biased to block current flow, thus providing forward blocking capability in the absence of a gate bias, up to the level at which breakdown occurs, as in 162 indicated. However, if there is a positive bias on the gate, a path is created for the current to flow from the anode transition zone 73 to the cathode contact 70 and produce the characteristics shown for each of the gate voltages VGi through VG4. At high gate voltages (Vg4) the conductivity of the inversion layer is high and the device has characteristics which are those of a diode with a pn junction zone. In this case, the P + region of the anode injects minority carriers into the N base and strongly modulates (increases) the conductivity of the N base. As a result, the device can operate at high current densities (typically 500 A / cm2) with a low forward voltage drop (approximately 1.5 V). At lower gate voltages (Vgi> Vq2. Vg3) the current flow can be limited by the conductivity of the inversion layer, whereby the current saturation shown in FIG. 14 is generated. These characteristics of the device differ from those of the other prior art devices. Compared to the MOSFET, the grid-enriched rectifier can be operated at much higher current densities due to the modulation of the conductivity of the N base by the anode current flow. In contrast to the MOSFET, these devices also have a reverse blocking capability. Compared to the gated MOS thyristor, the grid-enriched rectifier differs in the absence of an area of negative resistance in the forward characteristics. This area of negative resistance in the thyristor arises from the regenerative switch-on phenomenon that is not present in the grid-enriched rectifier.
Im Gegensatz zum torgesteuerten MOS-Thyristor tritt kein selbstunterhaltendes regeneratives Einschalten in der am Gitter-angereicherten Gleichrichtereinrichtung auf. Infolgedessen hört, wenn die Torspannung auf das Kathodenpotential vermindert wird, während die Einrichtung stromleitend ist, die Inversionsschicht unter der Torelektrode auf zu existieren, und der Anodenstrom schaltet sich ab. Dieses Abschalten tritt in zwei Stufen auf. Zunächst wird der meiste Teil der injizierten gespeicherten Ladung in der N-Basis entfernt, und zwar mittels Stromfluss durch die Übergangszone 74 zur P-Region 145, bis sie rückwärts vorgespannt wird. Nachdem dieser Punkt erreicht ist, klingt der Rest der gespeicherten Minoritätsträgerladung durch Rekombination ab. In contrast to the gate-controlled MOS thyristor, there is no self-sustaining regenerative switch-on in the rectifier device enriched on the grid. As a result, if the gate voltage is reduced to the cathode potential while the device is conducting, the inversion layer under the gate electrode ceases to exist and the anode current turns off. This shutdown occurs in two stages. First, most of the injected stored charge in the N base is removed by current flow through transition zone 74 to P region 145 until it is biased backward. After this point is reached, the rest of the stored minority carrier charge decays by recombination.
Ein Vergleich der Schalt- bzw. Umschaltcharakteristik des MOSFET, des torgesteuerten MOS-Thyristors und des Gitter-angereicherten Gleichrichters sei anhand der Fig. 15 gegeben. Nach dieser Figur wird die Torspannung in allen drei Fällen, wie durch den Verlauf 164 angedeutet, jeweils zum Zeitpunkt ti eingeschaltet und jeweils zum Zeitpunkt t2 ausgeschaltet. Zum Zeitpunkt t2 Schalter der MOSFET schnell aus, wie die Linie 165 zeigt, wobei die Dauer des Abschalt-Ausschwingvorgangs durch die Ladung der Torkapazität bestimmt wird. Jedoch fährt der gesteuerte MOS-Thyristor selbst dann, nachdem die Torspannung zum Zeitpunkt ti auf Null vermindert worden ist, fort, Strom zu leiten, wie durch die Linie 166 angedeutet ist, weil der Stromfluss durch den inneren regenerativen Mechanismus in diesen Einrichtungen unterhalten wird. Im Gegensatz hierzu schaltet der Gitter-angereicherte Gleichrichter zum Zeitpunkt t2 ab, wie durch die Linie 167 angedeutet ist, weil die Inversionsschicht unter der Torelektrode zu existieren aufhört, wenn die Torspannung auf Null vermindert wird, und dadurch wird der Stromflussweg zwischen dem Anoden- und Kathoden-anschluss unterbrochen. In diesem Fall werden die Minoritätsträger, die durch die Anode in die N-Basis zum Modulieren von deren Leitfähigkeit während der Vorwärtsstromleitung injiziert werden, mittels Leitung durch die Übergangszone 74 entfernt, bis diese umgekehrt vorgespannt wird, wie an der Stelle 168 angedeutet ist. Alle übrigen Minoritätsträger klingen dann durch Rekombination ab. Infolgedessen schaltet der Gitter-angerei-cherte Gleichrichter wie der MOSFET zum Zeitpunkt t^ ab, er tut das jedoch aufgrund der bipolaren Stromleitung langsamer. A comparison of the switching or switching characteristics of the MOSFET, the gate-controlled MOS thyristor and the grid-enriched rectifier is given with reference to FIG. 15. According to this figure, the gate voltage is switched on in all three cases, as indicated by the course 164, at time ti and switched off at time t2. At time t2, the MOSFET switches off quickly, as line 165 shows, the duration of the switch-off decay process being determined by the charge of the gate capacitance. However, even after gate voltage is reduced to zero at time ti, the controlled MOS thyristor continues to conduct current, as indicated by line 166, because current flow through the internal regenerative mechanism is maintained in these devices. In contrast, the grid-enriched rectifier turns off at time t2, as indicated by line 167, because the inversion layer under the gate electrode ceases to exist when the gate voltage is reduced to zero, and thereby the current flow path between the anode and Cathode connection interrupted. In this case, the minority carriers injected through the anode into the N base to modulate its conductivity during the forward current conduction are removed by conduction through the transition zone 74 until it is reverse biased, as indicated at point 168. All other minority carriers then subside by recombination. As a result, the grid-enriched rectifier, like the MOSFET, switches off at time t ^, but does so more slowly due to the bipolar current conduction.
5 5
10 10th
15 15
20 20th
25 25th
30 30th
35 35
40 40
45 45
50 50
55 55
60 60
65 65
7 7
657 230 657 230
Es sei darauf hingewiesen, dass diese langsamere Schaltgeschwindigkeit des Gitter-angereicherten Gleichrichters für viele Anwendungsfälle, wie beispielsweise für Motorantriebe bzw. -Steuerungen, adäquat ist, während sein niedriger Vorwärtsspannungsabfall im Vergleich mit dem MOSFET ein Hauptvorteil ist, weil er die Verlustleistung vermindert und auf diese It should be noted that this slower switching speed of the grid-enriched rectifier is adequate for many applications, such as motor drives, while its low forward voltage drop is a major advantage compared to the MOSFET because it reduces and dissipates the power loss these
Weise den Leistungs-Umschaltwirkungsgrad verbessert. Andere Vorteile sind eine bessere Fähigkeit, Stromstösse zu führen bzw. auszuhalten, die Fähigkeit, bei höheren Temperaturen zu arbeiten, sowie eine Toleranz gegenüber erhöhten Strahlungsni-5 veaus, welche durch die Unterdrückung des regenerativen Ein-schaltens, wie oben beschrieben, ermöglicht werden. Way improves the power switching efficiency. Other advantages are a better ability to withstand current surges, the ability to work at higher temperatures, and a tolerance to increased radiation levels, which are made possible by the suppression of the regenerative switch-on, as described above.
v v
6 Blätter Zeichnungen 6 sheets of drawings
Claims (13)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21218180A | 1980-12-02 | 1980-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH657230A5 true CH657230A5 (en) | 1986-08-15 |
Family
ID=22789906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH7616/81A CH657230A5 (en) | 1980-12-02 | 1981-11-27 | SEMICONDUCTOR RECTIFIER DEVICE. |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS57120369A (en) |
| CH (1) | CH657230A5 (en) |
| DE (1) | DE3147075A1 (en) |
| FR (1) | FR2495382B1 (en) |
| GB (1) | GB2088631B (en) |
| IE (1) | IE52758B1 (en) |
| MX (1) | MX151412A (en) |
| SE (1) | SE8107136L (en) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524710B1 (en) * | 1982-04-01 | 1986-03-14 | Gen Electric | SEMICONDUCTOR SWITCHING DEVICE |
| DE3380136D1 (en) * | 1982-04-12 | 1989-08-03 | Gen Electric | Semiconductor device having a diffused region of reduced length and method of fabricating the same |
| JPS594077A (en) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | Field-effect transistor |
| JPS5927569A (en) * | 1982-08-06 | 1984-02-14 | Hitachi Ltd | Semiconductor switch element |
| DE3379302D1 (en) * | 1982-12-13 | 1989-04-06 | Gen Electric | Lateral insulated-gate rectifier structures |
| CA1200322A (en) * | 1982-12-13 | 1986-02-04 | General Electric Company | Bidirectional insulated-gate rectifier structures and method of operation |
| EP0118007B1 (en) * | 1983-02-04 | 1990-05-23 | General Electric Company | Electrical circuit comprising a hybrid power switching semiconductor device including an scr structure |
| JPS59211271A (en) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | Semiconductor device |
| JPS605568A (en) * | 1983-06-23 | 1985-01-12 | Sanken Electric Co Ltd | Vertical insulated gate field effect transistor |
| EP0144654A3 (en) * | 1983-11-03 | 1987-10-07 | General Electric Company | Semiconductor device structure including a dielectrically-isolated insulated-gate transistor |
| US4618872A (en) * | 1983-12-05 | 1986-10-21 | General Electric Company | Integrated power switching semiconductor devices including IGT and MOSFET structures |
| JPS60174258U (en) * | 1983-12-22 | 1985-11-19 | 株式会社明電舎 | Electric field controlled semiconductor device |
| JPH0810763B2 (en) * | 1983-12-28 | 1996-01-31 | 株式会社日立製作所 | Semiconductor device |
| JPH0618255B2 (en) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | Semiconductor device |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| JPS61185971A (en) * | 1985-02-14 | 1986-08-19 | Toshiba Corp | Conductivity modulation type semiconductor device |
| JPS61191071A (en) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | Conductivity modulation type semiconductor device and manufacture thereof |
| EP0199293B2 (en) * | 1985-04-24 | 1995-08-30 | General Electric Company | Insulated gate semiconductor device |
| JPH0715998B2 (en) * | 1985-08-27 | 1995-02-22 | 三菱電機株式会社 | Semiconductor device |
| DE3628857A1 (en) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| JPS6248073A (en) * | 1985-08-27 | 1987-03-02 | Mitsubishi Electric Corp | Semiconductor device |
| US4809045A (en) * | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
| JPS62126668A (en) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0821713B2 (en) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | Conduction modulation type MOSFET |
| JPH0624244B2 (en) * | 1987-06-12 | 1994-03-30 | 株式会社日立製作所 | Composite semiconductor device |
| JP2576173B2 (en) * | 1988-02-02 | 1997-01-29 | 日本電装株式会社 | Insulated gate semiconductor device |
| JPH0648729B2 (en) * | 1988-02-24 | 1994-06-22 | シーメンス、アクチエンゲゼルシシヤフト | Bipolar transistor with controllable field effect |
| JPH07120799B2 (en) * | 1988-04-01 | 1995-12-20 | 株式会社日立製作所 | Semiconductor device |
| JPH0247874A (en) * | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Manufacture of mos semiconductor device |
| EP0409010A1 (en) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Switchable semiconductor power device |
| JP2752184B2 (en) * | 1989-09-11 | 1998-05-18 | 株式会社東芝 | Power semiconductor device |
| GB8921596D0 (en) * | 1989-09-25 | 1989-11-08 | Lucas Ind Plc | Mos gated bipolar devices |
| DE3942490C2 (en) * | 1989-12-22 | 1994-03-24 | Daimler Benz Ag | Field effect controlled semiconductor device |
| JP2808882B2 (en) * | 1990-05-07 | 1998-10-08 | 富士電機株式会社 | Insulated gate bipolar transistor |
| WO1992007775A1 (en) * | 1990-10-31 | 1992-05-14 | Coffea S.A. | Method for preparing a liquid product and device for implementing same |
| JPH0548111A (en) * | 1991-08-12 | 1993-02-26 | Toshiba Corp | Semiconductor device and its manufacture |
| JP2984478B2 (en) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | Conductivity modulation type semiconductor device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2040657C3 (en) * | 1970-08-17 | 1975-10-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Electronic switch for semiconductor crosspoints in telecommunications, in particular telephone switching systems |
| US3831187A (en) * | 1973-04-11 | 1974-08-20 | Rca Corp | Thyristor having capacitively coupled control electrode |
| US4364073A (en) * | 1980-03-25 | 1982-12-14 | Rca Corporation | Power MOSFET with an anode region |
-
1981
- 1981-04-01 SE SE8107136A patent/SE8107136L/en not_active Application Discontinuation
- 1981-11-17 IE IE2693/81A patent/IE52758B1/en unknown
- 1981-11-24 GB GB8135419A patent/GB2088631B/en not_active Expired
- 1981-11-27 CH CH7616/81A patent/CH657230A5/en not_active IP Right Cessation
- 1981-11-27 DE DE19813147075 patent/DE3147075A1/en not_active Withdrawn
- 1981-11-30 JP JP56190983A patent/JPS57120369A/en active Pending
- 1981-12-01 FR FR8122488A patent/FR2495382B1/en not_active Expired
- 1981-12-02 MX MX190377A patent/MX151412A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| MX151412A (en) | 1984-11-14 |
| SE8107136L (en) | 1982-06-03 |
| GB2088631B (en) | 1984-11-28 |
| GB2088631A (en) | 1982-06-09 |
| FR2495382A1 (en) | 1982-06-04 |
| IE52758B1 (en) | 1988-02-17 |
| IE812693L (en) | 1982-06-02 |
| DE3147075A1 (en) | 1982-07-01 |
| FR2495382B1 (en) | 1988-04-29 |
| JPS57120369A (en) | 1982-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CH657230A5 (en) | SEMICONDUCTOR RECTIFIER DEVICE. | |
| DE68913334T2 (en) | Synchronous rectifier. | |
| DE10361136B4 (en) | Semiconductor diode and IGBT | |
| DE3821459C2 (en) | Semiconductor element, in particular a thyristor that can be switched off with a MOS gate | |
| DE3688518T2 (en) | Semiconductor devices with conductivity modulation. | |
| EP0118785B1 (en) | Two-pole overcurrent protection | |
| DE69305909T2 (en) | Power arrangement with insulated gate contact area | |
| DE102004022455B4 (en) | Bipolar transistor with insulated control electrode | |
| DE3628857C2 (en) | ||
| EP0043009A2 (en) | Semiconductor controlled switch | |
| DE69302244T2 (en) | Semiconductor protection component | |
| EP0507974B1 (en) | MOS-gated turn-off power semiconductor device | |
| DE1489894B2 (en) | SEMI-CONDUCTOR COMPONENT SWITCHABLE IN TWO DIRECTIONS | |
| DE3785483T2 (en) | Semiconductor arrangement with a bipolar transistor and field effect transistors. | |
| DE19528998A1 (en) | Bidirectional semiconductor switch | |
| EP1097482B1 (en) | J-fet semiconductor device | |
| DE3240564A1 (en) | CONTROLLABLE SEMICONDUCTOR SWITCHING ELEMENT | |
| DE4310606C2 (en) | GTO thyristors | |
| EP1116276B1 (en) | Semiconductor component with field-forming regions | |
| DE4228832C2 (en) | Field effect controlled semiconductor device | |
| DE3612367C2 (en) | ||
| EP0430133B1 (en) | Power semiconductor device having emitter shorts | |
| DE19520785A1 (en) | Thyristor with insulated gate for gate turn off transistor, power switching device | |
| EP0487869B1 (en) | Turn-off power semiconductor device | |
| DE3942490C2 (en) | Field effect controlled semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |