CH650371A5 - Appareil de compensation de pertes et effacage d'erreurs dans un signal d'information video de format pal. - Google Patents

Description

La présente invention est relative à un appareil d'échantillonnage de signal analogique d'information vidéo de format PAL. Elle concerne plus particulièrement la compensation des pertes et l'effaçage d'erreurs dans le flux de données numériques. L'échantillonnage est effectué à 45, 135, 295 et 315 par rapport à la composante de couleur de la chrominance.

L'invention est utilisée dans un appareil d'enregistrement et de reproduction vidéo tel qu'un enregistreur-lecteur à ruban magnétique bien que d'autres appareils puissent également faire usage de l'invention comme on le verra dans la description qui suit. L'invention met en œuvre un appareil pour échantillonner un signal analogique d'information vidéo de format PAL à la fréquence prédéterminée de quatre fois la fréquence de la composante sous-porteuse du signal. Les échantillons résultants sous forme numérique fournissent des avantages significatifs sur le plan de la gamme dynamique du système d'échantillonnage et augmentent la précision de phase et,

par suite, l'information de couleur qui en résulte en plus de la contribution à une compensation simple et efficace des erreurs dans les informations échantillonnées erronées ou manquantes.

Des recherches et réalisations récentes ont été orientées vers les enregistreurs numériques qui n'emploient pas l'enregistrement en modulation de fréquence mais qui, en fait, enregistrent des mots numériques représentant des échantillons extraits de signaux d'information vidéo analogiques. Les mots numériques sont enregistrés et reproduits et, ensuite, reconvertis en signaux analogiques. Il y a des avantages significatifs à enregistrer des signaux numériques par opposition à l'enregistrement en modulation de fréquence, entre autres le fait que pendant le surjeu (play-back) ou l'enregistrement, le signal vidéo n'est pas dégradé par les pertes dues à l'espacement entre la tête et la bande, le moiré, les erreurs dues au bruit et à la vitesse. Les signaux numériques permettent de réaliser avec plus de précision la correction d'erreurs par l'utilisation des lignes vidéo horizontales précédente et suivante pour compenser les mots erronés ou manquants dus à une mauvaise saisie de l'information et souvent appelés pertes (dropouts) résultant de la disparition du signal pendant des intervalles très courts lors de la reproduction et dus à des défauts de la bande magnétique ou à d'autres problèmes.

Un autre avantage propre aux appareils d'enregistrement et de reproduction vidéo numériques est que l'échantillonnage du signal analogique peut être fait selon une relation de phase très précise et voulue et est fait avant l'enregistrement. Comme le réglage de relation de phase est fait avant enregistrement, il ne sera pas modifié pendant le surjeu par la présence d'erreurs de vitesse éventuelles. Les erreurs de vitesse ou autres n'affecteront pas la phase quand l'échantillonnage est fait. Il est à noter que la précision de la relation de phase détermine la précision qui en résulte dans les échantillons pour ce qui est de l'information relative à la couleur à échantillonner. En d'autres termes, si l'horloge qui détermine la phase effective des échantillons pris pendant chaque cycle de sous-porteuse est imprécise, les erreurs en résultant dans l'information de couleur se retrouveront dans des échantillons et affecteront de façon néfaste l'information de couleur à la reproduction. Alors qu'elles ne changent pas pendant la reproduction du fait des erreurs de vitesse ou autres, toutes les erreurs présentes pendant le processus d'échantillonnage peuvent se produire pendant cette reproduction.

Comme l'horloge d'échantillonnage commande la localisation des phases où les échantillons sont pris, il est extrêmement important que la phase de l'horloge suive avec précision le signal analogique d'information vidéo. L'horloge d'échantillonnage est commandée par la relation de phase connue de la composante d'un signal présent dans les cycles de synchronisation de sous-porteuse situés sur le palier terminal de l'impulsion de synchronisation horizontale qui se situe pendant l'interligne entre chaque ligne horizontale. Comme l'horloge d'échantillonnage est utilisée pour échantillonner la composante de synchronisation de la sous-porteuse de chrominance, de même que l'information vidéo en cours pour chaque ligne vidéo, les échantillons de la composante de synchronisation peuvent être stockés et ensuite examinés pour déterminer si une erreur de phase existe entre l'horloge d'échantillonnage et la composante de synchronisation. En choisissant de façon appropriée les endroits de la composante de synchronisation, la précision de l'erreur de phase de la synchronisation peut être augmentée et la gamme dynamique du système d'échantillonnage peut effectivement être augmentée de même. De plus, selon la présente invention, en choisissant judicieusement les locations des échantillons de la composante de synchronisation, un effaçage d'erreur amélioré peut être réalisé. Comme on le verra, celui-ci étant un résultat direct du choix de ces localisations.

Un objet de la présente invention est de fournir un appareil amélioré d'échantillonnage pour échantillonner un signal d'information vidéo du système PAL à une vitesse de quatre fois la fréquence de la sous-porteuse de chrominance à des localisations qui sont orientées de 45° par rapport aux axes vectoriels U et V du signal PAL qui permet l'utilisation de technique d'effaçage d'erreur amélioré par la substitution numérique d'un mot d'information à un échantillon dé5

10

u

20

25

30

35

40

45

50

55

60

65

3

650 371

fectueux ou manquant sans qu'un calcul arithmétique soit nécessaire à l'obtention de l'échantillon de substitution.

Ces caractéristiques, ainsi que d'autres, reprises dans les revendications, sont exposées dans la description qui suit et pour l'intelligence de laquelle on se référera aux dessins dont:

la fig. 1 est un diagramme montrant les diverses composantes vectorielles dont la composante de synchronisation de la sous-porteuse de chrominance d'un signal de télévision de format PAL;

la fig. 2 est un graphique représentant un signal d'information vidéo de format PAL à couleurs entièrement saturées et montrant les niveaux de pic du signal obtenus lorsque le signal est échantillonné à quatre fois la fréquence de la sous-porteuse de chrominance et le long des axes vectoriels U et V selon l'art antérieur;

la fig. 3 est le graphique correspondant lorsque le signal est échantillonné dans les mêmes conditions, mais le long des axes U+V et U—V selon la présente invention;

la fig. 4 est un tableau illustrant des échantillons vidéo consécutifs pour des groupes de trois lignes horizontales consécutives d'un signal de format PAL de champ de télévision, à savoir les lignes 22, 23 et 24 avec les lignes 335 et 336 du champ alterné représentées en pointillé, et illustrant également la technique d'effaçage d'erreur selon l'invention;

la fig. 5 est un schéma fonctionnel de l'appareil, et plus particulièrement l'appareil d'effaçage d'erreur selon l'invention;

la fig. 6 est un graphique de la composante de synchronisation de sous-porteuse d'un signal vidéo analogique de format PAL et montrant les échantillons qui en sont extraits;

la fig. 7 est un schéma fonctionnel d'une partie de l'appareil et plus particulièrement de celle qui concerne la commande de phase de l'horloge d'échantillonnage.

L'invention concerne l'échantillonnage d'un signal d'information analogique de format PAL à une fréquence prédéterminée précise et une relation de phase qui engendre un flux d'informations numériques formé d'échantillons de mots numériques et qui peut être enregistré sur un support tel qu'une bande magnétique par un appareil d'enregistrement vidéo et qui peut ainsi être reproduit par un appareil de reproduction et également reconverti sous sa forme primitive de signal vidéo analogique. Du fait du procédé d'échantillonnage, un effaçage d'erreur fiable et efficace peut être réalisé à la reproduction de sorte que des échantillons de substitution spatialement voisins des échantillons défectueux ou manquants peuvent être insérés dans le flux de données numériques. Ces échantillons de substitution sont identiques pour ce qui est de leur phase de chrominance vectorielle, et spatialement voisins, c'est-à-dire qu'ils sont pris à l'endroit de la ligne horizontale précédant ou suivant immédiatement la ligne où l'échantillon défectueux ou manquant est situé. Un avantage particulier de l'appareil d'effaçage d'erreur consiste dans le fait que l'échantillon de remplacement ou de substitution est immédiatement adjacent à l'échantillon défectueux, c'est-à-dire qu'il est aligné verticalement avec cet échantillon et déplacé seulement d'une ligne horizontale de cet échantillon défectueux et qu'il appartient au même champ vidéo d'information. L'échantillon de substitution contient l'information de la même phase dans la représentation de chrominance vectorielle du signal, donc la même information de couleur que l'échantillon défectueux. En d'autres termes, si l'échantillon défectueux vient du vecteur U+V, la valeur de substitution est prise sur ce même vecteur mais déplacée seulement d'une ligne horizontale au même endroit sur cette ligne que l'échantillon défectueux. Ainsi aucun calcul arithmétique quelconque n'est nécessaire à l'obtention de la valeur du mot de substitution qui doit être inséré à la place de l'échantillon défectueux ou manquant.

On voit à la fig. 1 le diagramme vectoriel d'un signal de format de télévision PAL. Ce diagramme illustre la relation de phase entre la composante U (dirigée vers la droite) et la composante V (dirigée vers le haut) et sa relation avec le signal de synchronisation de la sous-porteuse de chrominance du signal de format PAL. Quoique la composante U soit maintenue constante, la relation de phase de la composante V alterne de (+V) à (—V) à chaque ligne horizontale successive, c'est-à-dire que la phase de la composante V s'inverse à chaque ligne dans le signal de télévision de format PAL. De même, la phase du signal de synchronisation, qui est représentée être + 135e ou — 135 par rapport à la composante U, alterne également entre ces deux positions d'une ligne à la suivante. Le signal analogique vidéo est, selon l'invention, échantillonné à la cadence de quatre fois la fréquence de la sous-porteuse de chrominance qui est approximativement de 4,43 MHz, de sorte que l'échantillonnage se fait à environ 17,7 MHz, et les échantillons numériques du signal analogique sont de préférence des mots de huit bits. Les mots-échantillons de huit bits comportent un flux de données et ces mots peuvent être mis en séries pour l'enregistrement, et un bit de parité ajouté à chaque mot dans le but de déterminer les mots défectueux ou manquant à la saisie ou la reproduction des données. Un détecteur d'erreur de parité conventionnel peut être utilisé pour détecter les échantillons défectueux ou manquants, son type particulier en soi n'étant pas considéré comme appartenant à l'invention, l'important étant de détecter les échantillons défectueux pour pouvoir mettre en œuvre l'effaçage d'erreur selon l'invention. On peut ainsi utiliser un détecteur d'erreur de parité tel que celui décrit dans le brevet US N° 4321704.

Selon un aspect important de l'invention, l'échantillonnage du signal PAL étant fait à quatre fois la fréquence sous-porteuse, on a quatre échantillons pour chaque cycle de sous-porteuse. Si on se reporte au diagramme vectoriel on y trouve quatre points-échantillons le long de l'axe (U+V) et de l'axe (U—V) perpendiculaire au précédent. On aura donc des échantillons aux emplacements (U+V), — (U + V), (U —V) et — (U—V). Donc l'échantillonnage est effectué à 45, 135, 225 et 315 par rapport à la différence U de la composante de chrominance qui ne change pas de ligne à ligne. Cela est contraire à l'échantillonnage selon l'art antérieur qui se fait le long des axes U et V. Comme on le voit aussi sur le diagramme, les couleurs associées aux emplacements des vecteurs sont indiquées, le bleu étant approximativement sur l'axe U, le rouge à quelques degrés de l'axe V, le jaune approximativement sur (—U) et le cyan sur (—V). La représentation de la bande chromatique des couleurs entièrement saturées apparaît aux fig. 2 et 3. Ces bandes représentent l'amplitude chromatique maximale pour un niveau de saturation à 100% présente dans un signal vidéo PAL. Les couleurs sont montrées adjacentes à un niveau blanc 10 apparaissant après l'impulsion de synchronisation horizontale 12 et les divers cycles de la composante de synchronisation 14.

Comme on le voit sur le diagramme vectoriel, les couleurs rouge, jaune, bleu et cyan sont toutes à quelques degrés des axes U et V, si bien que, si l'échantillonnage est fait le long de ces axes, l'amplitude du vecteur considéré sera maximale et le convertisseur analogique-numérique des moyens d'échantillonnage devra utiliser toute sa gamme pour obtenir l'amplitude du signal. Par exemple, si un rouge entièrement saturé est échantillonné le long des axes U et V, il sera presque entièrement de composante V et de valeur maximale.

Comme le montre la fig. 2 pour les différentes couleurs, la gamme dynamique du convertisseur analogique-numérique qui exécute l'échantillonnage doit s'étendre de —32 unités IRE (Institute of Radio-Engineers) pour le rouge et le bleu, à +132 pour le jaune et le cyan. Si un convertisseur possède 256 niveaux quand huit bits sont utilisés par échantillon, la gamme dynamique doit s'étendre de — 32 à +132. Cependant, conformément à l'invention, l'échantillonnage se fait le long des axes (U + V) et (U —V) qui sont orientés à 45: des axes U et V, donc dans un système orthogonal à 45 du précédent. L'échantillonnage étant fait le long de ces axes, le jaune représente la somme des vecteurs (U + V) et — (U — V) par exemple, et le bleu la somme vectorielle de l'échantillon (U+V) et de l'échantillon (U—V). De cette façon, la gamme dynamique du convertisseur ne doit aller que de —26 à +126, ce qui représente approximativement une amélioration de 3 dB par rapport à l'information chromatique, et 0,66 dB si on considère la totalité du signal avec son information de luminance et de chrominance. Comme les niveaux de pic sont plus faibles par échantillonnage le long des axes (U+V) et (U—V), il est possible d'avoir un système d'échantillonnage avec une plus

5

10

15

20

25

30

35

40

45

50

55

60

65

650 371

4

grande gamme dynamique, c'est-à-dire que le système peut accepter un signal ayant un niveau plus élevé dans la mesure où il serait capable de traiter un signal dans la gamme étendue de 126 à 132 et de —26 à —32. Inversement, si la gamme dynamique est réduite pour traiter des niveaux de pic de —26 à +126, le convertisseur aura une plus grande résolution. Cela est évident si l'on considère que si les 256 niveaux d'un système à huit bits sont distribués de —26 à +126 plutôt que de —32 à +132, chaque niveau représente un intervalle de la gamme proportionnellement plus faible, donc offre une meilleure résolution, chaque bit représentant une partie plus petite du signal vidéo.

L'échantillonnage le long des axes indiqués a pour résultat une amélioration considérable du contrôle de la précision même des moyens d'échantillonnage. Comme le montre la fig. 1, la composante de synchronisation s'alterne ligne par ligne mais est située sur les axes (U+V) et (U—V). Comme déjà dit, c'est cette composante qui est utilisée pour commander la phase de l'horloge de commande de l'échantillonnage. Cela se fait en échantillonnant le signal de synchronisation, en examinant des échantillons pour déterminer la phase de synchronisation, déterminer toute erreur de phase et ajuster ainsi la phase de l'horloge pour la commander et faire disparaître toute erreur de phase. Quand l'échantillonnage est fait le long des axes U et V, si tout est proprement en phase, les échantillons sont pris à 45" par rapport au signal de synchronisation et il est nécessaire de faire la détermination d'erreur de phase à partir de l'amplitude des échantillons. La résolution du moins significatif des huit bits d'un échantillon à 45° d'une onde sinusoïdale est proportionnelle à la tangente de la pente à 45° qui n'est que de 0,7 fois la résolution du bit le moins significatif par rapport aux points où le signal de synchronisation passe par zéro. En d'autres mots, la tangente de la pente à 45° n'est que 0,7 fois celle de la pente au passage par zéro.

L'importance de cet aspect peut être appréciée par l'exemple suivant. Si 1° d'erreur au passage par zéro du signal de synchronisation est équivalent au bit le moins significatif, 1° d'erreur à 45° lorsque l'échantillonnage est fait à un angle de 45° du signal de synchronisation signifie qu'il ne serait pas contenu dans le bit le moins significatif et peut donc représenter 1,4° d'erreur. Alors qu'il peut être possible d'augmenter la précision de la phase de l'horloge d'échantillonnage en utilisant un système à neuf bits, l'addition d'un bit supplémentaire implique une complication importante et une dépense. De même, alors qu'il est possible de faire tourner la phase du signal de synchronisation de 45° simplement dans le but de commander la phase de l'horloge d'échantillonnage sans changer la localisation des échantillons effectifs le long des axes U et V, les systèmes exécutant une telle rotation doivent le faire dans le domaine analogique, avant le convertisseur numérique-analogique, et de tels procédés ne sont pas particulièrement fiables, impliquent des circuits additionnels et sont généralement à éviter.

L'augmentation de la précision de la phase de l'horloge sans manipulation du signal de synchronisation ou sans nécessiter de bits additionnels pour augmenter la résolution du système a l'avantage d'augmenter la gamme dynamique du système d'échantillonnage, comme déjà dit, et, de plus, permet un effaçage d'erreur simple, effectif et efficace pour la compensation des pertes à effectuer sur le flux de données en résultant. C'est ce qu'on peut voir à la fig. 4 qui illustre à titre d'exemple six échantillons successifs sur chacune de trois lignes horizontales, soit les lignes 22, 23 et 24 (les lignés intercalées du champ consécutif, soit les lignes 335 et 336 étant figurées en pointillé). Chaque échantillon montré à la fig. 4 est identifié comme possédant l'information de luminance (Y) avec l'information de chrominance qui représente sa situation dans n'importe lequel des emplacements (U+V), —(U+V), (U—V), —(U—V). De même l'angle de synchronisation est indiqué près du numéro d'identification de ligne qui montre que la ligne 22 a un signal de synchronisation orienté à —135°, la ligne 23 étant inversée et à +135°, et la ligne 24 à —135°. Ainsi chaque échantillon particulier, tel que l'échantillon 16 de la ligne 23, peut être remplacé par l'échantillon immédiatement au-dessus dans la ligne 22 car cet échantillon est pris

à l'endroit identique du diagramme vectoriel de la fig. 1 dans la ligne précédente. Comme l'échantillon 16 se trouve à la même position le long de la ligne horizontale, il est spatialement relativement juste, car espacé verticalement d'une seule ligne horizontale de l'échantillon 16 et placé au même endroit sur la ligne horizontale. L'échantillon 20 adjacent à 16 qiii est l'échantillon suivant le long de la ligne 23 est représenté identique en position vectorielle à l'échantillon 22 situé sur la ligne 24 qui suit la ligne 23. Les flèches 24 et 26 montrent seulement la direction où est situé un échantillon identique et qui peut donc être substitué à un échantillon sur la ligne 23 qui peut être défectueux ou manquant. Comme décrit, un échantillon peut être identifié comme défectueux mais il est bien entendu qu'on peut entendre par là un échantillon manquant, les deux cas représentant une information numérique erronée pour laquelle il y a lieu à effaçage ou compensation de perte. Ce n'est que par la localisation des échantillons réalisée par la présente invention qu'un échantillon identique situé au-dessus ou au-dessous de l'échantillon concerné est pris pour remplacer cet échantillon concerné défectueux.

Dans la technique d'effaçage d'erreur de la fig. 4, il est à noter que si un seul échantillon de la ligne 23 est détecté comme défectueux, la valeur de substitution des lignes adjacentes va représenter un échantillon d'un cycle de sous-porteuse dont trois autres échantillons sont corrects. Aussi le seul échantillon de remplacement sera effectivement la moyenne de quatre échantillons, ce qui est le pouvoir de résolution du système, c'est-à-dire du convertisseur numérique-analogique, si bien que la position spatiale sera raisonnablement précise. Si une partie ou même la totalité d'une ligne horizontale d'information vidéo est perdue, par exemple la ligne 23, des quantités égales d'information de remplacement seront prises de la ligne horizontale précédant dans le temps 22, comme de la ligne suivante 24, et l'information de substitution sur la ligne 23 représentera la moyenne des informations des lignes 22 et 24.

Comme l'échantillonnage est fait sur les axes (U+V) et (U—V) et que ceux-ci sont les mêmes quand le signal de synchronisation passe par zéro, la commande de l'horloge d'échantillonnage commande aussi l'échantillonnage qui est fait par le convertisseur analogique-numérique. Le circuit de commande de la phase de l'horloge est maintenant décrit en référence à la fig. 7. L'information vidéo numérisée par le convertisseur analogique-numérique est appliquée par la ligne 30. C'est effectivement huit lignes d'information numérique et elle est envoyée à une mémoire de stockage de synchronisation 32 ainsi qu'à une seconde mémoire de stockage de phase de synchronisation 34, toutes deux étant des mémoires à accès aléatoire (RAM) 16x8 qui stockent 16 échantillons représentant quatre échantillons de quatre cycles de synchronisation consécutifs. Les mémoires 32, 34 sont commandées par le circuit de cadencement de mémoire de synchronisation 36 par les lignes 38 et 40. Ce circuit reçoit à l'entrée 42 un signal de porte de déclenchement de synchronisation de sous-porteuse de chrominance, et à l'entrée 44, un signal de synchronisation analogique, qui détermine effectivement le premier passage à zéro dans la direction positive, ce qui commande la phase de l'ordre d'écriture aux deux mémoires. Cette commande écrit effectivement pendant les quatre cycles du signal de synchronisation de sorte que 16 échantillons sont écrits sur les deux mémoires. La commande d'écriture sur la ligne 40 qui va à la mémoire 34 agit sur chaque ligne horizontale paire pour rafraîchir les données dans la mémoire, de sorte que le circuit en aval de la mémoire 34 peut faire une détermination arithmétique de toute erreur de synchronisation qui peut être présente par rapport à la phase de synchronisation qui est écrite dans la mémoire 32. La mémoire 32 fonctionne pour écrire les 16 échantillons de quatre cycles de synchronisation, au démarrage de l'appareil d'enregistrement et dans le cas où l'erreur de phase dépasse 30 , ce qui se produit dans l'éventualité d'une commutation sauvage ou similaire. Une commutation sauvage est généralement définie comme la commutation d'un signal vidéo à un autre quand la relation de phase entre le nouveau signal vidéo et ce qui était antérieurement présent est radialement différente, c'est-à-dire supérieure à 30 de différence de phase de synchronisation. S'il n'y a pas de

5

10

15

20

25

30

35

40

45

50

55

60

65

5

650371

grand changement dans la phase du signal de synchronisation, la mémoire de stockage de synchronisation 32 ne sera pas rafraîchie et les ajustements de phase mineurs nécessaires seront accomplis par un circuit de décalage de phase en liaison avec le circuit en aval de la mémoire 34. Revenant à la première mémoire 32, après écriture de 16 échantillons, ceux-ci sont répétitivement lus et envoyés par la ligne 48 au convertisseur numérique-analogique 46 commandé par la ligne 50, par une horloge à quatre fois la sous-porteuse et qui fournit une sortie sur la ligne 52 à un filtre passe-bande 54 dont la sortie contient le signal de synchronisation recyclé à la fréquence sous-porteuse de 4,43 MHz qui apparaît sur la ligne 56 et est appliqué à un circuit actif 58 de décalage de phase de 360 . Le circuit de décalage de phase agit normalement pour les corrections de phase mineures et le signal corrigé est appliqué à la ligne 60 pour être multiplié par quatre dans le multiplicateur 62. Sa sortie sur la ligne 64 est appliquée à un autre filtre passe-bande 66 qui produit un signal à quatre fois la fréquence de sous-porteuse sur la ligne 68 et qui est limité par un écrêteur 70 pour donner une sortie à onde carrée à 17,73 MHz sur la ligne 72. Ce signal est divisé par quatre par un diviseur 74 pour donner le signal d'horloge à 4,43 MHz sur la ligne 76 qui va à d'autres circuits de l'appareil d'enregistrement et de reproduction. Le signal à 17,73 MHz sur la ligne 72 va à la ligne 80 par le commutateur 78 pour donner le signal d'horloge carré à quatre fois la fréquence de sous-porteuse qui donne le signal d'horloge d'échantillonnage pour le convertisseur analogique-numérique.

Le commutateur a une ligne de commande 42, commandée par un signal de déclenchement de synchronisation et pendant la présence de ce signal, il est commuté sur sa position basse (non représentée) et un signal à 17,73 MHz sur la ligne 84 à partir d'une tension commandée par l'oscillateur 86 fournit un signal d'horloge pendant la durée du signal de synchronisation. L'oscillateur 86 est synchronisé au signal vidéo analogique d'entrée à partir de la ligne 128 et le signal sur la ligne 84 commande également le convertisseur numérique-analogique 46. Comme déjà dit, les données vidéo numérisées du convertisseur analogique-numérique sur la ligne 30 sont aussi appliquées à la seconde mémoire de synchronisation 34 et écrites en temps réel si nécessaire. L'information stockée qui est rafraîchie sur les lignes horizontales alternées est lue par les lignes 88 pour une paire de convertisseurs parallèle-série 90 et 92. Le convertisseur parallèle-série a une sortie 93 qui fournit un flux en série représentant les échantillons impairs, c'est-à-dire S,, S3,..., Si5 comme indiqué à la fig. 6. Ces échantillons sont traités par un circuit sommateur et intégrateur en série 94 qui fait une moyenne arithmétique de tous les échantillons impairs des quatre cycles de sous-porteuse. La sommation est conforme à l'expression :

2 = s, -s, +s5 —s, +... —s15

Le résultat représente une moyenne des erreurs et donc l'erreur de phase au passage par zéro qui représente le cosinus de l'erreur en ces points. Cette valeur apparaît sur la ligne 96 et est appliquée à un convertisseur série-parallèle 98 puis à un verrou et convertisseur nu-mérique-analogique 100 par la ligne 102, et c'est cette tension continue analogique qui apparaît sur la ligne 104 qui fournit une des commandes du décaleur de phase 58.

La partie inférieure de la ligne 88 est appliquée au convertisseur parallèle-série 92 qui reçoit les échantillons pairs S0, S2, S4, S6,..., S14 qui sont mis en série et apparaissent sur la ligne 106 pour un autre circuit sommateur et intégrateur en série qui fait la moyenne de ces valeurs selon l'expression:

= S0 —S2 +S4 —S6 +... —Sj4

La valeur moyenne apparaît sur la ligne 110 et est appliquée à un convertisseur série-parallèle 112 et la valeur sinus de l'erreur de phase apparaît sur la ligne 114 pour un autre verrou et un convertisseur numérique-analogique 116 qui produit une autre tension continue représentant le sinus de l'erreur qui apparaît sur la ligne 118 qui va aussi commander le décaleur de phase 58.

La valeur cosinus de cette ligne 118 fournit la commande significative du décaleur de phase pour les petites erreurs qu'on peut rencontrer pendant un fonctionnement relativement normal de l'appareil et, à cet égard, les erreurs de phase de l'ordre de seulement quelques degrés normalement présentes pendant le fonctionnement de l'appareil. Dans le cas où la phase des données vidéo change radiale-ment, l'erreur sera détectée et apparaîtra comme une erreur de valeur importante sur la ligne 114 qui va à un circuit détecteur 120 fournissant sur la ligne 122 un signal de sortie si l'erreur est supérieure à 30°. Le signal sur la ligne 122 est appliqué au circuit de ca-dencement 36 qui, par la ligne 38, fait écrire une nouvelle série d'échantillons de synchronisation dans la mémoire de stockage 32. La ligne 122 va aussi aux verrous et convertisseurs numériques-analogiques 100 et 116 qui forcent la sortie sur la ligne 118 à une valeur de cosinus 1 et la sortie sur la ligne 104 à une valeur de cosinus égale à 1, ce qui implique effectivement une condition d'erreur nulle sur les deux lignes qui commandent le décaleur de phase 58.

Les convertisseurs parallèle-série 90 et 92 sont commandés par une paire d'horloges en opposition de phase de sorte que, quand les seize échantillons sont appliqués à leurs entrées par la ligne 88, les horloges affectent les échantillons impairs au circuit 90 et les pairs au circuit 92. Ces horloges sont commandées par un circuit de ca-dencement horizontal 124 à sorties 126 qui vont aux circuits 90, 92, 94, 108, 98, 112, 100 et 116. Ce circuit cadenceur commande un compteur d'adressage qui adresse la mémoire 34 pendant l'opération de lecture. Le décaleur de phase 58 est de conception traditionnelle et du type dans lequel deux modulateurs équilibrés voient leurs sorties sommées. Les modulateurs sont alimentés par des ondes sinusoïdales de synchronisation recyclée à partir du filtre 54, et un modulateur est à 0° quand l'autre est à 90°. Les tensions continues sur les lignes 104 et 118 commandent le gain en alternatif de chaque modulateur et les sorties sont sommées de sorte qu'une opération de multiplication sur quatre quadrants est réalisée, ce qui donne un décaleur de phase actif sur 360° commandé par la grandeur des tensions continues des lignes 104 et 108.

Pour ce qui est maintenant de l'appareil qui effectue l'effaçage d'erreur montré à la fig. 4, on se reporte à la fig. 5 qui est un diagramme fonctionnel du circuit qui accomplit cette opération. Les données sont appliquées à l'entrée 130 qui représente effectivement un flux de mots-échantillons de huit bits plus un échantillon de parité qui va permettre à un détecteur d'erreur de déterminer si un échantillon particulier est défectueux ou manquant. L'information est appliquée à une paire de verrous 132 et 134 commandés par la ligne 136 à partir d'un circuit cadenceur 138 qui a les entrées d'horloge 4Fsc et 2Fsc et qui engendre des impulsions pour commander l'entrée de l'information dans les verrous, ainsi que le cadencement des cycles lecture/écriture dans les mémoires ou autres. L'information est séparée en trajets supérieur et inférieur et traitée par des circuits similaires sur chaque trajet. La séparation est effectuée pour permettre à ces circuits normalisés TTL (logique transistors-transis-tors) d'accepter les fréquences utilisées, à savoir 17,7 MHz sur la ligne 130. Il est clair que si on utilisait des circuits acceptant un flux de données à 17,7 MHz il ne serait pas nécessaire de les séparer en deux trajets, comme représenté à la fig. 5.

En fonctionnement, des échantillons alternés sont envoyés dans les trajets supérieur et inférieur et le circuit cadenceur 138 envoie effectivement l'information alternativement dans les verrous 132 et 134. La sortie du verrou 132 apparaît sur la ligne 140 qui est l'entrée d'un second verrou 142 nécessaire pour aligner les échantillons des deux trajets de sorte que ceux du trajet supérieur ne soient pas en quinconce par rapport à ceux du trajet inférieur. L'information parvenant d'abord au verrou supérieur 132, le second verrou 142 la retarde dans le trajet supérieur d'une demi-période et élimine la nécessité de deux phases d'horloges à 8,86 MHz, de deux compteurs d'adressage pour les mémoires, et autres.

Le circuit supérieur étant essentiellement similaire au circuit inférieur, seul le premier est décrit en détail. La sortie du verrou 142 apparaît sur la ligne 144 qui va à un premier et à un second verrou à

5

10

15

20

25

30

35

40

45

50

55

60

65

650 371

trois états 146 et 148 respectivement. L'information sur la ligne 144 est essentiellement celle de la ligne horizontale 24 et est appliquée à un retardateur d'une ligne référencée 150 et comprenant un verrou à trois états 148, une mémoire à accès aléatoire 152, un bus d'entrée-sortie 154, un verrou à trois états 156 et une ligne de sortie 158. L'information sur la ligne 158 est retardée d'une ligne horizontale par rapport à l'information sur la ligne 144 et représente donc l'information de la ligne horizontale 23. La ligne 158 est aussi à l'entrée d'un retardateur d'une ligne 160 qui comprend un verrou à trois états 162, un bus d'entrée-sortie 164, un verrou à trois états 166 et une mémoire à accès aléatoire 168 et sa sortie apparaît sur la ligne 170 qui est reliée à la ligne 172, elle-même reliée à la ligne 158 et à la sortie 174 du verrou à trois états 146. L'information sur la ligne 170 est retardée d'une ligne horizontale par rapport à celle de la ligne 158 et contient donc l'information de la ligne horizontale 22. Les verrous à trois états 146, 156 et 166 sont tous capables d'appliquer des données sur leurs lignes de sortie donc sur la ligne 172 connectée à l'entrée d'encore un autre verrou à trois états 176 qui a la ligne 178, reliée à une ligne similaire 178' pour fournir une dernière sortie 180. La ligne 178' vient d'un verrou à trois états 176' à entrée 172' reliée à des lignes de sortie similaires 174', 158' et 170'. Les verrous à trois états 176 et 176' sont commandés par des signaux d'horloge 180 et 180' en opposition de phase qui alternent pour donner des signaux de sortie pour restituer la cadence normale de l'information des deux trajets sous la forme où elle est entrée par la ligne 130.

Chacun des retardateurs d'une ligne 150,160 fonctionne de la même manière et comporte une mémoire à accès aléatoire adressée par un compteur d'adressage 182 par les lignes 184. Le compteur d'adressage est commandé par un signal d'horloge 2Fsc sur la ligne 186. Des verrous à trois états 148,156,162, 166 et 146 sont de même commandés par un circuit cadenceur par la ligne 188 et ce signal a la fréquence 2Fsc. Les mémoires 152 et 168 sont adressées de sorte qu'une ligne horizontale complète de mots d'information soit contenue dans chaque mémoire pour réaliser un retard d'une ligne. Il est clair qu'un registre à décalage de capacité comparable pourrait aussi être utilisé si on le veut, plutôt qu'une mémoire à accès aléatoire. Les opérations de lecture et écriture sont commandées de sorte que pour une adresse donnée un cycle de lecture précède un cycle d'écriture, chaque mot d'information étant commandé de façon appropriée par le fonctionnement correct des verrous à trois états 148,156 et de la mémoire 152. Pendant une opération de lecture, le verrou à trois états 148 est à l'état trois, le verrou 156 est conformé pour bloquer un mot quand la mémoire 152 met ce mot sur le bus 154. Le mot ayant été bloqué en 156, la sortie du verrou 148 devient possible et met le mot suivant sur le bus 154 et une opération d'écriture est réalisée dans la mémoire et le mot écrit dans cette mémoire. Ensuite, le compteur d'adressage 182 incrémente la mémoire pour réaliser une opération de lecture. Ce cycle est répétitif comme on le comprendra.

Comme il apparaît sur la fig. 4, tous les échantillons défectueux ou manquants seront compensés quand ils seront dans la position relative à la ligne horizontale 23. Aussi l'information de parité de la ligne 23 est appliquée par la ligne 187 qui est l'entrée d'un détecteur d'erreur 189 de conception traditionnelle qui détecte s'il y a une erreur de parité et délivre un signal de sortie sur la ligne 190 si tel est le cas. Un circuit logique sélecteur de correction 192 commande ensuite la substitution appropriée d'un échantillon à partir de la ligne horizontale 22 ou bien de la ligne horizontale 24 comme on l'a déjà vu. Le circuit logique sélecteur de correction 192 a aussi une entrée 194 qui est un signal de cadence appliqué également au compteur d'adressage 182 pour le mettre à zéro quand une nouvelle ligne horizontale d'information doit être traitée dans les mémoires. La logique de sélection de correction 192 a des sorties 202 et 202', qui vont aux verrous à trois états 156, 166, 146 et ceux des circuits inférieurs pour déterminer lequel de ces verrous va fournir des données à la sortie respective, et aux lignes 172 et 172', et finalement à la ligne de sortie 200. Quand l'information est présente et n'est pas défectueuse, le verrou 156 sera commandé pour envoyer les données sur la ligne 158, car ce sont les données de la ligne 23 et qui sont des données apparaissant normalement. Dans le cas où le détecteur d'erreur 189 détermine qu'un mot est défectueux, la ligne de commande 202, qui comprend en fait deux lignes, met le verrou 156 à l'état trois et en même temps commande l'un ou l'autre verrou 146 ou 166 pour appliquer les données à la sortie et substituer effectivement le mot de la ligne horizontale 22 ou de la ligne horizontale 24 dans le flux d'informations. Le logique 192 commande le signal sur la ligne 202 de sorte que l'information des verrous 146 et 166 apparaît alternativement sur la ligne 172 selon le schéma de la fig. 4. Comme la phase du signal de synchronisation alterne à chaque ligne, le signal sur la ligne 202 change à la cadence ligne par ligne pour commuter automatiquement le fonctionnement des verrous 146 et 166 de sorte que le mot approprié soit appliqué à la ligne 172. Il est clair que la logique de sélection de correction 192 insère automatiquement le mot substitué correct chaque fois que le détecteur d'erreur détecte un échantillon défectueux, et les verrous à trois états 146, 156 et 166 sont de ce fait commandés de sorte que ou bien le mot significatif de la ligne horizontale 23 est finalement appliqué à la sortie, ou bien l'un des mots de l'une ou l'autre des lignes horizontales 22 ou 24 y est appliqué.

De ce qui précède, on comprendra que l'invention présente de nombreux avantages pour l'échantillonnage et l'effaçage d'erreur pour une information vidéo de format PAL. Le procédé d'échantillonnage décrit a pour résultat la fixation particulière de la phase des échantillons par rapport à la sous-porteuse de chrominance qui résulte en un effaçage d'erreur effectif et efficace pour les échantillons défectueux ou manquants.

Sans sortir du cadre de l'invention, de nombreux équivalents ou modifications apparaîtront à l'homme de l'art.

6

5

10

15

20

25

30

35

40

45

R

4 feuilles dessins

Claims (6)

650371

1. Appareil pour former des échantillons de données numériques de substitution dans un flux d'échantillons de données numériques pris dans un signal d'information vidéo de format de télévision PAL qui a été échantillonné numériquement à 4 fois la fréquence de la sous-porteuse de la couleur du signal vidéo à des endroits à 45, 135, 225 et 315 par rapport à la composante de chrominance U du signal, le flux de données numériques comprenant des échantillons correspondant aux emplacements de lignes horizontales d'un canevas de reproduction ayant une succession de lignes horizontales comprenant lesdits emplacements, chaque ligne étant alignée verticalement par rapport aux emplacements d'autres lignes, caractérisé par le fait qu'il comprend des moyens (132, 134, 142, 150, 160) pour recevoir des mots-échantillons d'au moins trois lignes vidéo horizontales successives et stocker les mots-échantillons d'au moins deux de ces lignes, des moyens (189) pour détecter un échantillon manquant ou défectueux et engendrer un signal indicatif quand un tel échantillon est détecté, des moyens (146, 176, 176', 192) couples fonctionnel-lement aux moyens de réception et de stockage et aux moyens de détection pour insérer un mot d'information de substitution à la place d'un mot-échantillon manquant ou défectueux à partir d'un échantillon de substitution choisi dans l'une des lignes horizontales précédente ou suivante et aligné verticalement par rapport à l'emplacement de l'échantillon manquant ou défectueux.

2. Appareil selon la revendication 1, caractérisé par le fait que les moyens de réception et de stockage comprennent deux dispositifs retardateurs (150, 160) reliés en série, chacun étant conformé pour provoquer un retard correspondant à une ligne horizontale d'information vidéo.

2

REVENDICATIONS

3. Appareil selon la revendication 2, caractérisé par le fait que chaque dispositif retardateur (150, 160) comporte des moyens numériques ayant une entrée et une sortie, les mots numériques étant injectés en cadence à l'entrée et délivrés en cadence à la sortie, une ligne horizontale plus tard.

4. Appareil selon la revendication 3, caractérisé par le fait que chaque dispositif retardateur (150, 160) comprend une mémoire numérique à accès aléatoire (152, 168).

5. Appareil selon la revendication 3, caractérisé par le fait que chaque dispositif retardateur (150, 160) comprend un registre numérique à décalage.

6. Appareil selon la revendication 2, caractérisé par le fait que les moyens d'insertion (146, 176, 176', 192) sont conformés automatiquement pour insérer alternativement, échantillon par échantillon, des échantillons de la ligne précédente et de la ligne suivante, l'échantillon sélectionné automatiquement étant inséré en réponse au signal indicatif.