CH624232A5 - Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system. - Google Patents

Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system. Download PDF

Info

Publication number
CH624232A5
CH624232A5 CH1214777A CH1214777A CH624232A5 CH 624232 A5 CH624232 A5 CH 624232A5 CH 1214777 A CH1214777 A CH 1214777A CH 1214777 A CH1214777 A CH 1214777A CH 624232 A5 CH624232 A5 CH 624232A5
Authority
CH
Switzerland
Prior art keywords
processor
memory
cycle time
write
storage
Prior art date
Application number
CH1214777A
Other languages
English (en)
Inventor
Peter Goldstein
Original Assignee
Siemens Ag Albis
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag Albis filed Critical Siemens Ag Albis
Priority to CH1214777A priority Critical patent/CH624232A5/de
Publication of CH624232A5 publication Critical patent/CH624232A5/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description


  
 

**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.

 



   PATENTANSPRÜCHE
1. Verfahren zur Steuerung des Zugriffs des Prozessors einer Datenverarbeitungsanlage zu deren unterschiedliche Speicherzykluszeiten aufweisenden Speichereinheiten, wobei der Prozessor zur taktgerechten Steuerung des Ablaufes verschiedener Arbeitszyklen mit Taktimpulsen aus einem Taktgeber beaufschlagt wird, deren Zuführung zur Anpassung der Zykluszeit des Prozessors an die Zykluszeit der jeweils angesteuerten Speichereinheit durch Wirksamschaltung eines Unterdrückungsgliedes unterbunden wird, dadurch gekennzeichnet, dass bei Ansteuerung einer Speichereinheit, deren Zykluszeit nicht an die Zykluszeit des Prozessors (P) angepasst ist, das Unterdrückungsglied (UG) durch den jeweils innerhalb eines Einschreibe- oder Auslesezyklus erscheinenden Einschreibe- bzw.

  Auslesebefehl wirksam geschaltet wird und solange wirksam geschaltet bleibt, bis die betreffende Speicher einheit eine das Ende des Einschreibe- bzw. Auslesevorganges anzeigende Rückmeldung angibt.



   2. Anwendung des Verfahrens nach Anspruch 1 in einer programmgesteuerten Fernmeldeanlage.



   Die vorliegende Erfindung betrifft ein Verfahren zur Steuerung des Zugriffs des Prozessors einer Datenverarbeitungsanlage zu deren unterschiedliche Speicherzykluszeiten aufweisenden Speichereinheiten, wobei der Prozessor zur   taktgerech    ten Steuerung des Ablaufes verschiedener Arbeitszyklen mit Taktimpulsen aus einem Taktgeber beaufschlagt wird, deren Zuführung zur Anpassung der Zykluszeit des Prozessors an die Zykluszeit der jeweils angesteuerten Speichereinheit durch Wirksamschaltung eines Unterdrückungsgliedes unterbunden wird.



   In vielen Gebieten der modernen Technik gelangen in vermehrtem Masse Prozessorsysteme zum Einsatz, die   steuerungs    technische Aufgaben zu übernehmen haben. In modernen   Tele    phoniesystemen beispielsweise können je nach Aufgabe der wichtigsten Einrichtungen - den Konzentratoren und den Einrichtungen für Übertragungen, Vermittlung und Betrieb - verschiedenartige Prozessoren eingesetzt werden. Die Forderungen nach neuen Möglichkeiten für Teilnehmer und Betrieb bedingen die Speicherung grosser Datenmengen und die Abwicklung aufwendiger Auswertevorgänge. Die gespeicherten Daten und Programme befähigen einen Prozessor, im Zusammenwirken mit einem Speicherwerk und mit   Ein4Ausga    beeinheiten verschiedene, innerhalb einer Fernmeldeanlage anfallende Steuer-, Überwachungs- und Betriebsfunktionen aus zuführen.

  Im Speicherwerk, das in der Regel aus einer Mehrzahl von Speichereinheiten besteht, sind die zur Durchführung von Vermittlungsvorgängen erforderlichen Daten sowie die zu deren Verarbeitung notwendigen Programme enthalten. Über die   Ein4Ausgabeeinheiten    findet der Datenaustausch mit den vermittlungstechnischen Einrichtungen statt. Der Prozessor selbst besteht aus einem die Befehle interpretierenden und deren Ausführung steuernden Programmleit- oder Steuerwerk sowie einem die zur Durchführung von Vermittlungsvorgängen notwendigen Rechenoperationen ausführenden Rechenwerk.



   Das erwähnte Speicherwerk kann Speichereinheiten mit unterschiedlichen Zykluszeiten aufweisen. Die Zykluszeit eines Speichers ist die Zeitspanne, die zwischen den Beginnzeitpunkten zweier aufeinanderfolgender gleichartiger und zyklisch wiederkehrender Ein- bzw. Ausspeichervorgänge (Schreibbzw. Lesevorgänge) liegt Der zwischen diesen beiden Zeitpunkten ablaufende Vorgang entspricht einem Speicherzyklus, zu dessen Ablauf in der Regel eine Reihe von Steuerimpulsen notwendig ist, die in einer bestimmten Reihenfolge und zu bestimmten Zeitpunkten auftreten müssen und die von einer sogenannten Ablaufsteuereinrichtung erzeugt werden.

  Der Prozessor muss sich auch bei hoher eigener Arbeitsgeschwindigkeit den Möglichkeiten der von ihm angesteuerten Speichereinheiten anpassen, deren Arbeitsgeschwindigkeit durch ihre Speicherzykluszeit bestimmt ist Voraussetzung für eine einwandfreie synchrone Zusammenarbeit zwischen dem Speicherwerk und dem Prozessor ist deshalb, dass die Arbeitszykluszeit des Prozessors, das heisst die vom Prozessor zur Abwicklung eines bestimmten Vorganges notwendige Zeit und die Zykluszeit der am jeweiligen Vorgang beteiligten Speichereinheit aufeinander abgestimmt sind.



   Aus der deutschen Auslegeschrift   2045623    ist bereits eine Schaltungsanordnung bekannt, die eine synchrone Zusammenarbeit zwischen Prozessor und Speicherwerk ermöglicht. Bei dieser Anordnung ist zwischen der Ablaufsteuereinrichtung, die den Ablauf eines Mikroprogrammschrittes in einer der kürzesten Speicherzykluszeit entsprechenden Zeitspanne bewirkt, und einem ständig Taktimpulse erzeugenden und die Ablaufsteuereinrichtung mit Taktimpulsen beaufschlagenden Impulsgenerator ein Schalter eingefügt, der jeweils bei Ansteuerung eines Speicherelementes des Speicherwerks für eine Zeitspanne, welche der Differenz zwischen der Speicherzykluszeit der das angesteuerte Speicherelement enthaltenden Speichereinheit und der kürzesten Speicherzykluszeit entspricht, gesperrt wird.

  Um bei dieser Anordnung die Zeitspanne, während der der Schalter gesperrt bleiben muss, festlegen zu können, müssen die Zykluszeiten der vom Prozessor angesteuerten Speichereinheiten bekannt sein. Es sind dann auch spezielle Schaltmittel vorzusehen, die bei Ansteuerung einer Speichereinheit die Sperrung des Schalters während der für diese Speichereinheit zutreffenden Zeitspanne veranlassen. Bekanntlich ist die zum Auslesen einer Information aus einem Speicher notwendige Zeit, die Lesezykluszeit (read cycle time), wesentlich kürzer als die zum Einschreiben einer Information in einen Speicher notwendige Zeit (write cycle time). Bei der erwähnten bekannten Anordnung müsste daher die zur jeweiligen Sperrung des Schalters erforderliche Zeitspanne aufgrund der kürzesten Einschreibezykluszeit festgelegt werden.

  Da in der Regel die Anzahl der Auslesevorgänge bei derartigen Systemen bedeutend grösser als die Anzahl der Einschreibevorgänge ist, hat dies zur Folge, dass die bekannte Anordnung beim Auslesen von Informationen aus einem Speicher jeweils mehr Zeit beansprucht, als dazu eigentlich notwendig wäre.



   Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das diese Nachteile nicht aufweist Die Lösung dieser Aufgabe gelingt mit einem Verfahren, wie es im Anspruch 1 angegeben ist
Die Erfindung bringt den Vorteil mit sich, dass beliebige Speichereinheiten unabhängig von ihrer Zykluszeit an den Prozessor angeschlossen werden können und dass die Unterdrükkung der Taktimpulse während einer die synchrone Zusammenarbeit zwischen Prozessor und Speicherwerk gewährleistenden Zeitspanne mit einem geringen Aufwand ermöglicht wird.



   Anhand einer Zeichnung wird nachfolgend die Erfindung beispielsweise näher erläutert Es zeigt:
Figur 1 zentrale Funktionseinheiten einer programmgesteuerten Fernmeldevermittlungsanlage,
Figur 2 ein Impulsdiagramm zur Erläuterung des Ablaufes eines durch einen Prozessor gesteuerten Einschreibevorganges in einen Speicher.



   In Figur list das Prinzip eines Mikrocomputersystems, wie es in programmgesteuerten Fernmeldevermittlungsanlagen Verwendung finden kann, dargestellt. Es sind nur die zum Verständnis der Erfindung notwendigen Einzelheiten eines derarti  



  gen Systems gezeigt. Die zentrale Einheit dieses Systems ist ein Prozessor P, der aus einem Steuerwerk STW und einem Rechenwerk RW besteht Im Rechenwerk RW werden die zur Durchführung von Vermittlungsvorgängen notwendigen Operationen ausgeführt, während das Steuerwerk STW für die Aus führung der Befehle sorgt, die der Prozessor P empfängt. Ein Taktgeber TG versorgt den Prozessor P mit Taktimpulsen.



  Diese Taktimpulse steuern eine Ablaufsteuereinrichtung, die zur Steuerung des Ablaufs der verschiedenen Vorgänge, zum Beispiel eines Speicherzyklus, eine Reihe von Steuerimpulsen in bestimmter Reihenfolge und zu bestimmten Zeitpunkten abgibt. Zwischen dem Taktgeber TG und dem Prozessor P ist ein Unterdrückungsglied UG eingefügt, bei dessen Wirksamschaltung die Zuführung von Taktimpulsen zum Prozessor P unterbunden wird.



   Der Prozessor P ist über ein Bussystem B mit einem ersten Speicher ASP und einem zweiten Speicher VSP sowie mit einer   Ein4Ausgabeinheit    EA verbunden. Im ersten Speicher ASP sind die zur Abwicklung von Vermittlungsvorgängen in der Vermittlungsanlage notwendigen Arbeitsanweisungen, das heisst die zur Abwicklung dieser Vorgänge erforderlichen Befehlsfolgen enthalten, während im zweiten Speicher VSP die zur Vermittlung notwendigen Daten eingespeichert sind.



   Die   Ein4Ausgabeeinheit    EA bildet die Schnittstelle zur Aus senwelt, über die der Datenaustausch mit Einrichtungen der Vermittlungsanlage erfolgt Sie enthält die zur selbständigen Steuerung des Datenverkehrs zwischen dem Speicherwerk unc der Peripherie notwendigen Schaltungsmittel. Die ausschliesslich durch den Prozessor P aktivierte Bussystem B gestattet die Übertragung von Daten vom Prozessor P zu den angeschlossenen Einheiten, und zwar in einer oder in beiden Richtungen.



  Das Bussystem   Bbesteht    aus einem Adressbus, einem Steuerbus und einem Datenbus. Mit Hilfe des Adressbusses kann der Prozessor P Speicherzellen in den genannten Speichern oder die   Ein4Ausgabeeinheit    EA adressieren. Über den Steuerbus gelangen Anweisungen des Prozessors P an die Speicher oder an die   Ein4Ausg'abeeinheft    EA. Über den Datenbus holt sich der Prozessor P Befehle aus dem ersten Speicher ASP, liefert die Ergebnisse einer Rechenoperation an die Vermittlungstechnik oder erhält von dieser Daten übermittelt.



   Der Prozessor P ist ferner über Leitungen W und R mit den beiden Speichern ASP und VSP verbunden. Über die Leitung W wird innerhalb eines Einschreibezyklus der Schreibbefehl und über die Leitung R innerhalb eines Auslesezyklus der Auslesebefehl an den betreffenden Speicher übertragen. Im weiteren ist der Prozessor P noch über eine Leitung   5    mit dem Unterdrückungsglied UG verbunden, welches seinerseits über eine weitere Leitung T mit den beiden Speichern ASP und VSP verbunden ist. Die Bedeutung der beiden letztgenannten Leitungen   S,    T wird aus der nachfolgenden Beschreibung der Wirkungsweise des Systems ersichtlich. Diese wird anhand eines in Figur 2 dargestellten Impulsdiagrammes erläutert.



   Es sei angenommen, dass zur Abwicklung eines Einschreibe- oder Auslesezyklus für einen der beiden Speicher ASP, VSP drei Taktimpulse (n- 1, n, n+   1    in Figur 2a) vom Taktgenerator TG erforderlich sind; die Speicherzykluszeit des betreffenden Speichers sei jedoch länger als die durch diese drei Taktimpulse gegebene Arbeitszykluszeit des Prozessors   P.   



  Soll beispielsweise eine Information in einen Speicher eingeschrieben werden, dann wird mit einem ersten Taktimpuls die Adresse (Figur 2b) des betreffenden Speicherplatzes auf den Adressbus gegeben, mit einem zweiten Taktimpuls wird die ein zulesende Information auf dem Datenbus bereitgestellt (Figur 2c) und mit einem dritten Taktimpuls der Einschreibebefehl (Figur 2d) zum Einschreiben der Information in den Speicher gegeben. Das Erscheinen des Einschreibebefehls hat zugleich die Wirksamschaltung des Unterdrückungsgliedes UG über die Leitung   5    zur Folge, das heisst die Zuführung von weiteren Taktimpulsen aus dem Taktgenerator TG zum Prozessor P wird unterbunden.

  Das Unterdrückungsglied UG kann beispielsweise aus einem durch eine bistabile Kippstufe betätigten Schalter bestehen, wobei die Kippstufe bei Wirksamschaltung des Unterdrückungsgliedes UG gesetzt wird (Figur 2e) und dadurch den Schalter öffnet. Sobald der eingeleitete Einschreibevorgang beendet ist, gibt der betreffende Speicher über die Leitung T eine entsprechende Rückmeldung (Figur 2f) ab, die das Unterdrückungsglied UG unwirksam schaltet (Figur 2e), so dass der nächstfolgende Taktimpuls (n+3 in Figur 2g) für einen anschliessenden Arbeitszyklus des Prozessors P wiederum zur Verfügung steht, nachdem der unmittelbar vorangehende   (n+2Ste    Taktimpuls unterdrückt worden ist Die Rückmeldung kann durch die Steuerung des betreffenden Speichers oder mittels einer diesem Speicher zugeordneten Logikschaltung erzeugt werden.

  In Figur 2 ist der zeitliche Verlauf der verschiedenen Signale lediglich qualitativ wiedergegeben;   allfällige    schaltungstechnisch bedingte Verzögerungen sind darin nicht berücksichtigt.



   Wenn die Arbeitszykluszeit des Prozessors P hingegen auf die Zykluszeit des angesteuerten Speichers abgestimmt ist, dann wird das Unterdrückungsglied UG, nachdem es durch den Einschreibebefehl wirksam geschaltet worden ist, spätestens mit dem Eintreffen des   (n+2Sten    Taktimpulses durch ein das Ende des Einschreibevorganges anzeigendes Rückmeldesignal wieder unwirksam geschaltet, so dass in diesem Fall keine Taktimpulse unterdrückt werden.



   Wenn im Ausführungsbeispiel gemäss Figur 1 angenommen wird, dass die Zykluszeit des ersten Speichers ASP auf die Arbeitszykluszeit des Prozessors P abgestimmt ist, diejenige des zweiten Speichers VSP hingegen nicht, dann kann bei Ansteuerung eines dieser beiden Speicher in einer Weiterbildung der Erfindung beispielsweise durch Auswertung der Adresse des angesteuerten Speichers jeweils ermittelt werden, ob es sich um einen Speicher mit auf die Arbeitszykluszeit des Prozessors P abgestimmter Speicherzykluszeit handelt oder nicht. Trifft ersteres zu, dann kann zum vornherein von einer Anschaltung des Unterdrückungsgliedes UG abgesehen werden. Die erwähnte Steuerung bzw. Logikschaltung zur Erzeugung der Rückmeldung ist dann bei diesen Speichern nicht notwendig.



   Die anhand eines Einschreibevorganges in einen Speicher beschriebene Erfindung ist selbstverständlich in gleicher Weise auch auf einen Auslesevorgang anwendbar. Die Erfindung ist ferner auch anwendbar auf einen zwischen dem in Figur   1    gezeigten Rechnersystem und nicht angegebenen peripheren Einrichtungen abzuwickelnden Datenverkehr. Diese peripheren Einrichtungen können beispielsweise periphere Speicher sowie   Ein4Ausgabegeräte    umfassen, die ebenfalls über das Bussystem B mit dem Prozessor P verbunden sind. Voraussetzung für die Anwendung des erfindungsgemässen Verfahrens zur Anpassung der unterschiedlichen Arbeitsgeschwindigkeiten ist dabei lediglich, dass auch diese peripheren Einrichtungen eine das Ende eines Vorganges anzeigende Rückmeldung abzugeben vermögen. 

Claims (2)

  1. PATENTANSPRÜCHE 1. Verfahren zur Steuerung des Zugriffs des Prozessors einer Datenverarbeitungsanlage zu deren unterschiedliche Speicherzykluszeiten aufweisenden Speichereinheiten, wobei der Prozessor zur taktgerechten Steuerung des Ablaufes verschiedener Arbeitszyklen mit Taktimpulsen aus einem Taktgeber beaufschlagt wird, deren Zuführung zur Anpassung der Zykluszeit des Prozessors an die Zykluszeit der jeweils angesteuerten Speichereinheit durch Wirksamschaltung eines Unterdrückungsgliedes unterbunden wird, dadurch gekennzeichnet, dass bei Ansteuerung einer Speichereinheit, deren Zykluszeit nicht an die Zykluszeit des Prozessors (P) angepasst ist, das Unterdrückungsglied (UG) durch den jeweils innerhalb eines Einschreibe- oder Auslesezyklus erscheinenden Einschreibe- bzw.
    Auslesebefehl wirksam geschaltet wird und solange wirksam geschaltet bleibt, bis die betreffende Speicher einheit eine das Ende des Einschreibe- bzw. Auslesevorganges anzeigende Rückmeldung angibt.
  2. 2. Anwendung des Verfahrens nach Anspruch 1 in einer programmgesteuerten Fernmeldeanlage.
    Die vorliegende Erfindung betrifft ein Verfahren zur Steuerung des Zugriffs des Prozessors einer Datenverarbeitungsanlage zu deren unterschiedliche Speicherzykluszeiten aufweisenden Speichereinheiten, wobei der Prozessor zur taktgerech ten Steuerung des Ablaufes verschiedener Arbeitszyklen mit Taktimpulsen aus einem Taktgeber beaufschlagt wird, deren Zuführung zur Anpassung der Zykluszeit des Prozessors an die Zykluszeit der jeweils angesteuerten Speichereinheit durch Wirksamschaltung eines Unterdrückungsgliedes unterbunden wird.
    In vielen Gebieten der modernen Technik gelangen in vermehrtem Masse Prozessorsysteme zum Einsatz, die steuerungs technische Aufgaben zu übernehmen haben. In modernen Tele phoniesystemen beispielsweise können je nach Aufgabe der wichtigsten Einrichtungen - den Konzentratoren und den Einrichtungen für Übertragungen, Vermittlung und Betrieb - verschiedenartige Prozessoren eingesetzt werden. Die Forderungen nach neuen Möglichkeiten für Teilnehmer und Betrieb bedingen die Speicherung grosser Datenmengen und die Abwicklung aufwendiger Auswertevorgänge. Die gespeicherten Daten und Programme befähigen einen Prozessor, im Zusammenwirken mit einem Speicherwerk und mit Ein4Ausga beeinheiten verschiedene, innerhalb einer Fernmeldeanlage anfallende Steuer-, Überwachungs- und Betriebsfunktionen aus zuführen.
    Im Speicherwerk, das in der Regel aus einer Mehrzahl von Speichereinheiten besteht, sind die zur Durchführung von Vermittlungsvorgängen erforderlichen Daten sowie die zu deren Verarbeitung notwendigen Programme enthalten. Über die Ein4Ausgabeeinheiten findet der Datenaustausch mit den vermittlungstechnischen Einrichtungen statt. Der Prozessor selbst besteht aus einem die Befehle interpretierenden und deren Ausführung steuernden Programmleit- oder Steuerwerk sowie einem die zur Durchführung von Vermittlungsvorgängen notwendigen Rechenoperationen ausführenden Rechenwerk.
    Das erwähnte Speicherwerk kann Speichereinheiten mit unterschiedlichen Zykluszeiten aufweisen. Die Zykluszeit eines Speichers ist die Zeitspanne, die zwischen den Beginnzeitpunkten zweier aufeinanderfolgender gleichartiger und zyklisch wiederkehrender Ein- bzw. Ausspeichervorgänge (Schreibbzw. Lesevorgänge) liegt Der zwischen diesen beiden Zeitpunkten ablaufende Vorgang entspricht einem Speicherzyklus, zu dessen Ablauf in der Regel eine Reihe von Steuerimpulsen notwendig ist, die in einer bestimmten Reihenfolge und zu bestimmten Zeitpunkten auftreten müssen und die von einer sogenannten Ablaufsteuereinrichtung erzeugt werden.
    Der Prozessor muss sich auch bei hoher eigener Arbeitsgeschwindigkeit den Möglichkeiten der von ihm angesteuerten Speichereinheiten anpassen, deren Arbeitsgeschwindigkeit durch ihre Speicherzykluszeit bestimmt ist Voraussetzung für eine einwandfreie synchrone Zusammenarbeit zwischen dem Speicherwerk und dem Prozessor ist deshalb, dass die Arbeitszykluszeit des Prozessors, das heisst die vom Prozessor zur Abwicklung eines bestimmten Vorganges notwendige Zeit und die Zykluszeit der am jeweiligen Vorgang beteiligten Speichereinheit aufeinander abgestimmt sind.
    Aus der deutschen Auslegeschrift 2045623 ist bereits eine Schaltungsanordnung bekannt, die eine synchrone Zusammenarbeit zwischen Prozessor und Speicherwerk ermöglicht. Bei dieser Anordnung ist zwischen der Ablaufsteuereinrichtung, die den Ablauf eines Mikroprogrammschrittes in einer der kürzesten Speicherzykluszeit entsprechenden Zeitspanne bewirkt, und einem ständig Taktimpulse erzeugenden und die Ablaufsteuereinrichtung mit Taktimpulsen beaufschlagenden Impulsgenerator ein Schalter eingefügt, der jeweils bei Ansteuerung eines Speicherelementes des Speicherwerks für eine Zeitspanne, welche der Differenz zwischen der Speicherzykluszeit der das angesteuerte Speicherelement enthaltenden Speichereinheit und der kürzesten Speicherzykluszeit entspricht, gesperrt wird.
    Um bei dieser Anordnung die Zeitspanne, während der der Schalter gesperrt bleiben muss, festlegen zu können, müssen die Zykluszeiten der vom Prozessor angesteuerten Speichereinheiten bekannt sein. Es sind dann auch spezielle Schaltmittel vorzusehen, die bei Ansteuerung einer Speichereinheit die Sperrung des Schalters während der für diese Speichereinheit zutreffenden Zeitspanne veranlassen. Bekanntlich ist die zum Auslesen einer Information aus einem Speicher notwendige Zeit, die Lesezykluszeit (read cycle time), wesentlich kürzer als die zum Einschreiben einer Information in einen Speicher notwendige Zeit (write cycle time). Bei der erwähnten bekannten Anordnung müsste daher die zur jeweiligen Sperrung des Schalters erforderliche Zeitspanne aufgrund der kürzesten Einschreibezykluszeit festgelegt werden.
    Da in der Regel die Anzahl der Auslesevorgänge bei derartigen Systemen bedeutend grösser als die Anzahl der Einschreibevorgänge ist, hat dies zur Folge, dass die bekannte Anordnung beim Auslesen von Informationen aus einem Speicher jeweils mehr Zeit beansprucht, als dazu eigentlich notwendig wäre.
    Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das diese Nachteile nicht aufweist Die Lösung dieser Aufgabe gelingt mit einem Verfahren, wie es im Anspruch 1 angegeben ist Die Erfindung bringt den Vorteil mit sich, dass beliebige Speichereinheiten unabhängig von ihrer Zykluszeit an den Prozessor angeschlossen werden können und dass die Unterdrükkung der Taktimpulse während einer die synchrone Zusammenarbeit zwischen Prozessor und Speicherwerk gewährleistenden Zeitspanne mit einem geringen Aufwand ermöglicht wird.
    Anhand einer Zeichnung wird nachfolgend die Erfindung beispielsweise näher erläutert Es zeigt: Figur 1 zentrale Funktionseinheiten einer programmgesteuerten Fernmeldevermittlungsanlage, Figur 2 ein Impulsdiagramm zur Erläuterung des Ablaufes eines durch einen Prozessor gesteuerten Einschreibevorganges in einen Speicher.
    In Figur list das Prinzip eines Mikrocomputersystems, wie es in programmgesteuerten Fernmeldevermittlungsanlagen Verwendung finden kann, dargestellt. Es sind nur die zum Verständnis der Erfindung notwendigen Einzelheiten eines derarti **WARNUNG** Ende CLMS Feld konnte Anfang DESC uberlappen**.
CH1214777A 1977-10-05 1977-10-05 Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system. CH624232A5 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH1214777A CH624232A5 (en) 1977-10-05 1977-10-05 Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1214777A CH624232A5 (en) 1977-10-05 1977-10-05 Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system.

Publications (1)

Publication Number Publication Date
CH624232A5 true CH624232A5 (en) 1981-07-15

Family

ID=4380327

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1214777A CH624232A5 (en) 1977-10-05 1977-10-05 Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system.

Country Status (1)

Country Link
CH (1) CH624232A5 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092976A2 (de) * 1982-04-22 1983-11-02 Fanuc Ltd. Steuergerät zur Speichereinschreibung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092976A2 (de) * 1982-04-22 1983-11-02 Fanuc Ltd. Steuergerät zur Speichereinschreibung
EP0092976A3 (de) * 1982-04-22 1985-08-07 Fanuc Ltd. Steuergerät zur Speichereinschreibung

Similar Documents

Publication Publication Date Title
DE1774296C2 (de) Restruktuierbare Steuereinheit für elektronische Digitalrechner
DE3687787T2 (de) Speicherzugriff-steuerungsschaltung.
DE2855673C2 (de)
DE2727876B2 (de) Steuereinrichtung mit einem Mikroprozessor
DE1424762B2 (de) Datenverarbeitungsanlage
DE2911909C2 (de) Digitales Datenverarbeitungsgerät
DE4005042C2 (de) Mehrrechnersystem zur Durchführung von Bewegungssteuerungen
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2720842A1 (de) Daten-uebertragungssystem
DE1900007A1 (de) Datenverarbeitungssystem
DE2403669A1 (de) Spezialcomputer
CH624232A5 (en) Method for controlling the access of the processor of a data processing system to its memory units, and use of the method in a programme-controlled telecommunication system.
DE3426902A1 (de) Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage
DE1298318B (de) Steuerwerk fuer eine digitale Rechenanlage
DE3123379C2 (de)
DE3545957A1 (de) Verfahren und schaltungsanordnung zur automatischen abarbeitung von einrichtefunktionen in numerischen steuerungen
DE3900642C2 (de) Programmierbare Steuerung und zugehöriges Eingabeverfahren
DE2402875A1 (de) Steuersystem, insbesondere fuer verriegelungseinrichtungen fuer den eisenbahnbetrieb
DE2649932A1 (de) Zentralsteuerwerk fuer peripherie- einheiten einer datenverarbeitungsanlage
DE3011850C2 (de)
DE2362117C3 (de)
DE1195972B (de) Anordnung zum Durchfuehren einer Verzweigung bei einer programmgesteuerten Rechenmaschine
DE2007401C (de) Pufferspeicher zum Verzogern der Adressierung bei einer programmgesteuer ten Fernmeldeanlage

Legal Events

Date Code Title Description
PL Patent ceased