CH526858A - Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung

Info

Publication number
CH526858A
CH526858A CH222571A CH222571A CH526858A CH 526858 A CH526858 A CH 526858A CH 222571 A CH222571 A CH 222571A CH 222571 A CH222571 A CH 222571A CH 526858 A CH526858 A CH 526858A
Authority
CH
Switzerland
Prior art keywords
pattern
zone
layer
silicon
conductivity type
Prior art date
Application number
CH222571A
Other languages
English (en)
Inventor
Kooi Else
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Priority claimed from NL7002384A external-priority patent/NL159817B/xx
Application filed by Philips Nv filed Critical Philips Nv
Publication of CH526858A publication Critical patent/CH526858A/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description


  Verfahren zur Herstellung einer     Halbleitervorrichtung    und nach diesem  Verfahren hergestellte     Halbleitervorrichtung       Der Patentanspruch I des Hauptpatents bezieht sich auf  ein Verfahren zur Herstellung einer Halbleitervorrichtung  mit einem Halbleiterkörper aus Silicium und mindestens  einem Halbleiterschaltungselement, bei welchem Verfahren  durch Oxydation eine praktisch ebene Siliciumoxydschicht  auf einer Oberfläche des Siliciumkörpers in Form eines  nicht die ganze Oberfläche bedeckenden Musters erzeugt  wird, worauf der nicht vom Muster abgedeckte Teil der  Oberfläche bearbeitet wird, um das Schaltungselement zu  erhalten, bei welchem Verfahren man ein um mindestens  einen Teil seiner Schichtdicke in den Siliciumkörper versenk  tes Siliciumoxydmuster erzeugt,

   indem die Oberfläche des Si  liciumkörpers während der Oxydation örtlich geschützt wird.  



  Es wurde nun gefunden, dass eine wichtige Ausführungs  form dieses Verfahrens erfindungsgemäss dadurch gekenn  zeichnet ist, dass von einem Siliciumkörper ausgegangen  wird, der aus einer epitaktisch auf einem Träger aus einem  Halbleitermaterial vom anderen Leitfähigkeitstyp erzeugten  Siliciumschicht vom einen Leitfähigkeitstyp besteht, und bei  der Erzeugung des Musters die Oxydation fortgesetzt wird,  bis sich das Muster über die ganze Dicke der Silicium  schicht erstreckt.  



  Durch dieses Verfahren lassen sich auf einfache und  zweckmässige Weise integrierte Halbleiterschaltungen her  stellen, die eine epitaktische Siliciumschicht vom einen Leit  fähigkeitstyp enthalten, die auf einem Halbleitersubstrat  vom anderen Leitfähigkeitstyp angebracht ist, wobei die     epi-          taktische    Schicht in gegeneinander isolierte Teile, gewöhn  lich als Inseln bezeichnet, unterteilt ist, in welchen Inseln  Schaltungselemente, wie Transistoren, Dioden, Widerstände  und Kapazitäten, angebracht sind, und wobei die Inseln  durch Siliciumoxyd voneinander getrennt sind.  



  Das erfindungsgemässe Verfahren schafft auf     zweckmäs-          sige    Weise die Möglichkeit, nach der Anbringung des Mu  sters in einem isolierten Teil der epitaktischen Schicht eine  an die Oberfläche dieses Teiles grenzende Zone eines Schal  tungselements anzubringen, die wenigstens an einem Teil  ihres Umfangs an das Muster grenzt. Dies ergibt ausser an  deren Vorteilen eine erhebliche Raumersparung bei der Her  stellung integrierter Halbleiterschaltungen. Eine derartige  Raumersparung lässt sich in allen denjenigen Fällen erzie-    len, in denen ein Siliciumoxydmuster hoher Güte erhalten  wird, an das man eine Zone eines Schaltungselements gren  zen lassen kann, wie dies bei dem     erfindungsgemässen'    Ver  fahren der Fall ist.  



  Es sei bemerkt, dass der spezifische Widerstand des Trä  gers vorzugsweise niedrig in bezug auf den der     epitakti-          schen    Schicht gewählt wird, damit unterhalb des Silicium  oxydmusters und im Träger das Auftreten leitender Kanäle,  die durch das Muster voneinander getrennte Teile der     epi-          taktischen    Schicht miteinander verbinden würden, verhin  dert wird.  



  Die Erfindung bezieht sich weiterhin auf eine durch das  erfindungsgemässe Verfahren hergestellte Halbleitervorrich  tung.  



  Einige Ausführungsformen der Erfindung sind in der  Zeichnung dargestellt und werden im folgenden näher be  schrieben. Es zeigen:  Figuren 1 und 2 Schnitte durch den Teil einer Halbleiter  vorrichtung nach den Figuren 3 und 4 in zwei Stufen wäh  rend der Herstellung nach dem erfindungsgemässen Verfah  ren;  Fig. 3 einen Schnitt längs der Linie III-III der Fig. 4  durch einen Teil einer Halbleitervorrichtung, die durch das  erfindungsgemässe Verfahren hergestellt ist;  Fig. 4 eine Draufsicht auf diesen Teil einer Halbleitervor  richtung;  Fig. 5 einen Schnitt durch einen anderen Teil der Halb  leitervorrichtung, von der die Figuren 3 und 4 einen Teil dar  stellen, und  Fig. 6 einen Schnitt durch einen weiteren Teil dieser  Halbleitervorrichtung.  



  Zunächst wird eine Ausführungsform des Verfahrens  nach der Erfindung zur Herstellung einer Halbleitervorrich  tung nach den Figuren 3 und 4 beschrieben, die einen Silici  umhalbleiterkörper 1 mit einem Halbleiterschaltungselement  enthält, das durch einen Transistor mit einer Emitterzone 2,  einer Basiszone 3 und einer Kollektorzone 4 gebildet wird.

    Zur Herstellung des Transistors (2, 3, 4) wird eine an den     Si-          liciumkörper    1 grenzende praktisch ebene     Siliciumoxyd-          schicht    in Form eines schichtförmigen     Siliciumoxydmusters     5 erzeugt, wonach der nicht vom Muster abgedeckte Teil      der     Oberfläche    in der Halbleitertechnik üblichen Bearbeitun  gen, wie der Anbringung diffundierter Zonen und Kontakte,  unterworfen wird, um den Transistor zu erhalten.

   Das Mu  ster 5 wird mit Hilfe einer Oxydationsbehandlung an einer  Oberfläche des Siliciumkörpers 1 erzeugt, wobei das Silicium  oxydmuster 5 praktisch über seine ganze Dicke in den Sili  ciumkörper 1 versenkt wird, indem während der Oxydations  behandlung die Oberfläche 6 des Siliciumkörpers örtlich  gegen die Oxydation mit einer Maskierungsschicht 7 (siehe  Figuren 1 und 2) maskiert wird.  



  Es wird von einem Siliciumkörper 1 ausgegangen, der  aus einer auf einem Träger 8 gebildeten Siliciumschicht be  steht. Während der Erzeugung des Siliciumoxydmusters 5  wird die Oxydationsbehandlung fortgesetzt, bis sich das Mu  ster 5 über die ganze Dicke-der Siliciumschicht 1 erstreckt  und die Siliciumschicht 1 in eine Anzahl von Teilen 9-16 un  terteilt ist, die durch das Muster 5 voneinander getrennt sind.  



  Die Siliciumschicht 1 wird in Form einer epitaktischen  Schicht vom einen Leitfähigkeitstyp auf einem Träger 8 aus  einem Halbleitermaterial vom anderen Leitfähigkeitstyp er  zeugt.  



  Der Träger 8 besteht z. B. aus einem p-leitenden Silici  umkristall mit einem spezifischen Widerstand von etwa  0,2w³cm und einer Dicke von etwa 250 wm. Die übrigen Ab  messungen des Trägers 8 werden genügend gross gewählt,  um die gewünschte Anzahl gegeneinander isolierter Teile  der zu erzeugenden epitaktischen Schicht 1 erhalten zu kön  nen.  



  Es sei bemerkt, dass der Einfachheit halber in den Figu  ren 3 und 4 nur ein Teil der Halbleitervorrichtung darge  stellt ist, der nur einen einzigen isolierten Teil 9 der     epitakti-          schen    Schicht 1 vollständig enthält. Ferner ist der Deutlich  keit halber in Fig. 4 die Isolierschicht 20 nach Fig. 3 wegge  lassen. Daher sind in Fig. 4 die Öffnungen in dieser Schicht  20 mit gestrichelten Linien angedeutet.  



  Auf dem p-leitenden Träger 8 wird eine n-leitende     epitak-          tische    Siliciumschicht 1 mit z. B. einer Dicke von etwa 2 gm  und einem spezifischen Widerstand von etwa 2 w³cm er  zeugt. Die epitaktische Schicht 1 (siehe Fig. 1) kann auf in  der Halbleitertechnik übliche Weise durch Niederschlagen  von Halbleitermaterial auf dem Träger 8 erhalten werden.  Der spezifische Widerstand des Trägers 8 ist niedrig in  bezug auf den der epitaktischen Schicht 1 gewählt, damit  das Auftreten leitender Kanäle unterhalb des noch anzubrin  genden Musters 5 und in dem Träger 8 verhindert wird, wel  che Kanäle durch das Muster 5 voneinander getrennte Teile  der epitaktischen Schicht 1 miteinander verbinden könnten.  



  Die epitaktische Schicht 1 wird mit einer gegen Oxyda  tion maskierenden Maskierungsschicht 7 versehen. Die Mas  kierungsschicht 7 besteht im vorliegenden Ausführungsbei  spiel aus Siliciumnitrid, aber kann z. B. auch aus einer Dop  pelschicht aus Siliciumoxyd und Siliciumnitrid bestehen. Die  Siliciumnitridschicht 7 wird auf übliche Weise erzeugt, z. B.  dadurch, dass der Körper (1,8) auf eine Temperatur von  etwa 1000  C in einem Gasgemisch von SiH4 und NH3 er  hitzt wird, während diese Siliciumnitridschicht eine Dicke  von etwa 0,2 jm aufweist, welche Dicke erheblich geringer  als die des Musters 5 ist.  



  Mit Hilfe eines photolithographischen Vorgangs wird ein  Teil der Schicht 7 entfernt (siehe Fig. 1), damit das Muster 5  erzeugt werden kann.  



  Um das Muster 5 zu erzeugen, das praktisch über seine  ganze Dicke in die Siliciumschicht 1 versenkt ist, wird vor  dem Anfang der Oxydationsbehandlung zur Herstellung des  Musters 5 die gegen Oxydation maskierende Schicht 7 als  Ätzmaske verwendet, damit die Siliciumschicht 1 örtlich   über etwa die Hälfte ihrer Dicke weggeätzt wird. Dabei  werden die Nuten 21 gebildet. Die Ätzbehandlung wird auf    übliche Weise durchgeführt.  



  Dadurch, dass Dampf mit einem Druck von etwa 1 At  mosphäre bei einer Temperatur von etwa 1000  C über den  Körper geleitet wird, wird durch Oxydation der Schicht 1  das Muster 5 gebildet. Die Oxydationsbehandlung wird fort  gesetzt, bis das erhaltene Muster 5 mindestens bis zu dem  Substrat 8 reicht (siehe Fig. 2).  



  Die epitaktische Schicht 1 ist nun auf einfache und  zweckmässige Weise in gegeneinander isolierte Teile 9-17  unterteilt, die durch das Muster 5 voneinander getrennt sind,  welches Muster praktisch über seine ganze Dicke in die  Schicht 1 versenkt ist, wodurch sich die erhaltene Konfigura  tion weiter mit Hilfe planarer Verfahren behandeln lässt,  wobei das Muster 5 aus Siliciumoxyd hoher Güte besteht.  



  Die Oxydationsbehandlung kann unterbrochen werden,  während welcher Unterbrechung die bereits erhaltene Sili  ciumoxydschicht wenigstens über einen Teil ihrer Dicke  durch Ätzen entfernt werden kann, wobei die Schicht 7 als  Ätzmaske verwendet wird. Eine der Oxydationsbehandlung  vorangehende Ätzbehandlung ist dann nicht erforderlich.  



  Auch ist es möglich, gar keine Ätzbehandlung durchzu  führen. In diesem Falle wird jedoch ein Muster 5 erhalten,  das über die Oberfläche der epitaktischen Schicht 1 hinaus  ragt, was nicht immer nachteilig zu sein braucht. Übrigens  kann auch durch eine nachher durchgeführte     Ätzbehand-          lung,    bei der die Schicht 7 als Ätzmaske dient, der über die  epitaktische Schicht 1 hinausragende Teil des Musters 5  etwas über die Oberfläche der epitaktischen Schicht 1 hin  ausragt oder etwas unterhalb dieser Oberfläche bleibt.  



  Die isolierten Teile 9-17 der epitaktischen Schicht 1 sind  gegen den Träger 8 durch den pn-Übergang isoliert, den die  n-leitende Schicht 1 mit dem p-leitenden Träger 8 bildet.  



  Dadurch, dass ein Muster 5 aus einem Oxyd hoher Güte  erhalten und ausserdem das Muster 5 praktisch über seine  ganze Dicke in die epitaktische Schicht 1 versenkt ist, kann  auf besonders zweckmässige Weise ein Schaltungselement  in einem isolierten Teil erzeugt werden, wobei eine Zone  eines Schaltungselements erzeugt wird, die an die Oberflä  che des isolierten Teiles grenzt und die wenigstens an einem  Teil ihres Umfangs an das Muster grenzt. Dies ergibt eine  beträchtliche Raumersparung.  



  Z. B. grenzt die Basiszone 3 des Transistors (2, 3, 4)  (siehe die Figuren 3 und 4) an dem grössten Teil ihres Um  fangs an das Muster 5.  



  Die Basiszone 3 kann auf übliche Weise durch Diffusion  eines Dotierstoffes erzeugt werden. Dabei kann die Silicium  nitridschicht 7 als Diffusionsmaske verwendet werden. Im  vorliegenden Ausführungsbeispiel wird aber zunächst die Ni  tridschicht 7 entfernt und durch die Siliciumoxydschicht 20  ersetzt, die auf übliche Weise als Diffusionsmaske verwen  det wird. Die p-leitende Basiszone 3, die z. B. durch Diffu  sion von Bor erhalten wird, weist eine Dicke von etwa 0,6       gm    auf und grenzt an die Oberfläche 23 des isolierten Teiles  9.  



  Dann wird in der Basiszone 3 z. B. durch Diffusion von  Phosphor die     n-leitende        Emitterzone    1 erzeugt, die eine  Dicke von etwa 0,3     gm    aufweist und an die Oberfläche 23  des isolierten Teiles 9 grenzt.  



  Die     Kollektorzone    4 des Transistors (2, 3, 4) wird durch  den an die Basiszone 3 grenzenden Teil 4 des isolierten Tei  les 9 gebildet.  



  Es sei bemerkt, dass der vertikale Teil 24 des     pn-Über-          gangs    zwischen der Basiszone 3 und der     Kollektorzone    4  klein ist, wodurch auch die Kapazität zwischen der Basis  zone 3 und der     Kollektorzone    4 klein ist.  



  Die     Kollektorzone    4 wird mit einer Kontaktzone 25 ver  sehen, die an die Oberfläche 23 des isolierten Teiles 9  grenzt. Diese Kontaktzone 25 weist den gleichen Leitfähig-      keitstyp wie die Kollektorzone 4 und eine höhere Dotierung  als diese Zone auf. Die Kontaktzone 25 grenzt an einem  grossen Teil ihres Umfangs an das Muster 5, wodurch eine  weitere beträchtliche Raumersparung erzielt wird. Die Kon  taktzone 25 kann gleichzeitig mit der Emitterzone 2 durch  Diffusion von Phosphor erzeugt werden.  



  Die Siliciumoxydschicht 20 wird mit Öffnungen 26, 27  und 28 versehen, durch die die Zonen 2, 3 und 25 kontak  tiert werden können. Die Kontakte sind der Einfachheit hal  ber nicht dargestellt und können auf übliche Weise erzeugt  werden und sich in Form von Metallschichten über die Iso  lierschicht 20 und das Muster 5 hinweg erstrecken.  



  Erwünschtenfalls kann eine vergrabene Schicht vom glei  chen Leitfähigkeitstyp wie die Kollektorzone 4, die aber  höher als die Kollektorzone dotiert ist, auf übliche Weise er  zeugt werden. Eine derartige vergrabene Schicht 30 ist in  Fig. 3 mit gestrichelten Linien angedeutet.  



  Die Abmessungen des isolierten Teiles und der Zonen 2,  3 und 25 in der Draufsicht nach Fig. 4 sind bei einem Verfah  ren nach der Erfindung nicht kritisch und können auf übli  che Weise unter Berücksichtigung der verlangten Eigen  schaften des Transistors gewählt werden.  



  Die epitaktische Siliciumschicht 1 ist aber vorzugsweise  nicht dicker als 2,5 bis 3 jm. Das Muster 5 muss nämlich  etwa die gleiche Dicke wie die Schicht 1 aufweisen und ein  Muster 5 hoher Güte und mit einer Dicke von mehr als 2,5  bis 3 wm lässt sich innerhalb einer angemessenen Oxyda  tionszeit schwer herstellen.  



  Ausser Transistoren können in den isolierten Teilen der  epitaktischen Schicht andere Schaltungselemente, wie Dio  den, Widerstände und Kapazitäten, erzeugt werden. So kann  ein isolierter Teil 40 (siehe Fig. 5) der epitaktischen Schicht  1 mit zwei Anschlusskontakten 42 und 43 versehen werden  und als Widerstand dienen.  



  Häufig ist ein Widerstand mit einer diffundierten Zone  erwünscht. Ein derartiger Widerstand, der besonders wenig  Raum beansprucht, ist im Schnitt in Fig. 6 dargestellt. In  dem isolierten Teil 50 der epitaktischen Siliciumschicht 1  wird eine Widerstandzone 51 in Form einer Oberflächen  zone erzeugt, die an ihrem ganzen Umfang an das Muster 5  grenzt. Dadurch beansprucht die Widerstandzone 51 mit  dem isolierten Teil 50, in dem sie erzeugt ist, besonders  wenig Raum. Die Zone 51 ist mit zwei Anschlusskontakten  52 und 53 versehen. Die Zone 51 kann auf übliche Weise  durch Diffusion eines Dotierstoffes erzeugt werden und  einen dem des isolierten Teiles 50 entgegengesetzten Leitfä  higkeitstyp aufweisen, oder sie kann den gleichen Leitfähig  keitstyp wie der Teil 50, aber eine höhere Dotierung als die  ser Teil 50 aufweisen.  



  Auch können z. B. zwei Widerstände mit je einer diffun  dierten Oberflächenzonen in einem isolierten Teil der     epitak-          tischen    Schicht 1 hergestellt werden, wobei die Oberflächen  zonen in einiger Entfernung nebeneinander liegen und an  einem Teil ihres Umfangs an das Muster 5 grenzen.  



  Mit einem Verfahren nach der Erfindung kann also nicht  nur auf einfache und zweckmässige Weise ein sich über die  ganze Dicke der epitaktischen Schicht 1 erstreckendes Sili  ciumoxydmuster 5, sondern auch ein Muster 5 aus Silicium  oxyd hoher Güte erhalten werden, wobei das Muster 5 mit  der Siliciumschicht 1 eine praktisch ebene Oberfläche hat,  wodurch Zonen von Schaltungselementen, die an das Mu  ster 5 grenzen, durch übliche Planartechniken erzeugt wer  den können. Dadurch wird eine beträchtliche Raumerspa  rung erhalten, die eine grosse Packungsdichte von Schal  tungselementen und eine niedrige Isolierungs- und     Verdrah-          tungskapazität    ermöglicht.  



  Es können die Leitfähigkeitstypen aller erwähnter Teile  der beschriebenen Halbleiteranordnungen gleichzeitig vom    p-Typ zu n-Typ geändert werden, und umgekehrt. Es ist  nicht erforderlich, dass ein Schaltungselement, wie ein Tran  sistor oder ein Widerstand, erzeugt wird, von dem eine oder  mehrere Zonen wenigstens an einem Teil ihres Umfangs an  das Muster 5 grenzen. Wenn eine Anzahl von Schaltungs  elementen erzeugt werden, können die Schaltungselemente  auf übliche Weise mit Hilfe auf der Isolierschicht 20 und auf  dem Muster 5 angebrachter Leiterbahnen miteinander ver  bunden werden. Die Isolierschicht 20 kann aus einem ande  ren Isoliermaterial als Siliciumoxyd, z. B. aus Siliciumnitrid,  bestehen. Die Zonen von Schaltungselementen können statt  durch Diffusion z. B. auch durch Ionenbeschuss eingebaut  werden.

   Ferner kann auch die Emitterzone 2 in den Figuren  3 und 4 an einem Teil ihres Umfangs an das Muster 5 gren  zen. Ausserdem können die Öffnungen in der Isolierschicht  20 zum Kontaktierten der an das Muster 5 grenzenden  Zonen, wie die Öffnungen 27 und 28 für die Zonen 3 und 25,  an das Muster 5 grenzen, wodurch eine weitere Raumerspa  rung erzielt wird. Überdies kann die epitaktische Silicium  schicht vom einen Leitfähigkeitstyp, die auf dem Substrat  vom anderen Leitfähigkeitstyp erzeugt wird, bereits vor der  Erzeugung des Siliciumoxydmusters mit einer Zone vom an  deren Leitfähigkeitstyp versehen sein. Die epitaktische  Schicht kann z. B. aus einer Doppelschicht bestehen, wobei  eine erste Teilschicht vom einen Leitfähigkeitstyp auf dem  Trägerkörper und eine zweite Teilschicht vom anderen Leit  fähigkeitstyp auf der ersten Teilschicht erzeugt wird.

Claims (1)

  1. PATENTANSPRUCH I Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Patentanspruch I des Hauptpatentes, dadurch ge kennzeichnet, dass von einem Siliciumkörper ausgegangen wird, der aus einer epitaktisch auf einem Träger aus einem Halbleitermaterial vom anderen Leitfähigkeitstyp erzeugten Siliciumschicht vom einen Leitfähigkeitstyp besteht, und bei der Erzeugung des Musters die Oxydation fortgesetzt wird, bis sich das Muster über die ganze Dicke der Silicium schicht erstreckt. UNTERANSPRÜCHE 1.
    Verfahren nach Patentanspruch I, dadurch gekenn zeichnet, dass die Maskierung gegen Oxydation auch als Ätzmaske verwendet wird, damit vor der Oxydationsbehand lung die Siliciumschicht teilweise durch Ätzen über einen Teil ihrer Dicke entfernt oder während einer Unterbre chung der Oxydationsbehandlung die bereits erhaltene Sili- ciumoxydschicht wenigstens über einen Teil ihrer Dicke ent fernt werden kann. 2. Verfahren nach Patentanspruch I, dadurch gekenn zeichnet, dass nach der Erzeugung des Musters in einem iso lierten Teil der epitaktischen Schicht eine an die Oberfläche dieses Teiles grenzende Zone eines Schaltungselementes er zeugt wird, die wenigsten an einem Teil ihres Umfanges an das Muster grenzt. 3.
    Verfahren nach Unteranspruch 2, dadurch gekenn zeichnet, dass in einem isolierten Teil der epitaktischen Schicht ein Transistor erzeugt wird, wobei in diesem Teil eine an die Oberfläche des betreffenden Teiles grenzende Basiszone erzeugt wird, die wenigstens an einem Teil ihres Umfanges an das Muster grenzt, während in dieser Basis zone eine an die Oberfläche des betreffenden Teiles gren zende Emitterzone erzeugt und die Kollektorzone des Tran sistors durch den an die Basiszone grenzenden Teil des iso lierten Teiles gebildet wird. 4.
    Verfahren nach Unteranspruch 3, dadurch gekenn zeichnet, dass in der Kollektorzone eine an die Oberfläche des isolierten Teiles grenzende Kontaktzone erzeugt wird, die den gleichen Leitfähigkeitstyp wie die Kollektorzone und eine höhere Dotierung als diese Zone aufweist und die wenigstens an einem Teil ihres Umfanges an das Muster grenzt. 5. Verfahren nach Unteranspruch 4, dadurch gekenn zeichnet, dass die Emitterzone an einem Teil ihres Umfan ges an das Muster grenzt. PATENTANSPRUCH II Halbleitervorrichtung, hergestellt nach dem Verfahren gemäss Patentanspruch I.
CH222571A 1966-10-05 1971-02-16 Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung CH526858A (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
CH1372567A CH469358A (de) 1966-10-05 1967-10-02 Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
NL7002384A NL159817B (nl) 1966-10-05 1970-02-19 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
CH526858A true CH526858A (de) 1972-08-15

Family

ID=27177045

Family Applications (1)

Application Number Title Priority Date Filing Date
CH222571A CH526858A (de) 1966-10-05 1971-02-16 Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung

Country Status (1)

Country Link
CH (1) CH526858A (de)

Similar Documents

Publication Publication Date Title
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3245064C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE69430724T2 (de) Dielektrisch isolierte Halbleiteranordnung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE1514818B2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE19531618A1 (de) Bipolartransistor, Halbleitereinrichtung mit Bipolartransistoren und Verfahren zum Herstellen derselben
DE69332112T2 (de) Verbesserter biolarer Transistor
DE3015101C2 (de)
DE1901807A1 (de) Verfahren zum Herstellen einer monolithischen Schaltung mit Spannungszufuehrung
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
CH526858A (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung

Legal Events

Date Code Title Description
PL Patent ceased