CH501271A - Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems - Google Patents
Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen ZahlensystemsInfo
- Publication number
- CH501271A CH501271A CH1912268A CH1912268A CH501271A CH 501271 A CH501271 A CH 501271A CH 1912268 A CH1912268 A CH 1912268A CH 1912268 A CH1912268 A CH 1912268A CH 501271 A CH501271 A CH 501271A
- Authority
- CH
- Switzerland
- Prior art keywords
- level
- sub
- stage
- value
- information
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 15
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000009466 transformation Effects 0.000 description 7
- 238000000354 decomposition reaction Methods 0.000 description 6
- 229910002056 binary alloy Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/06—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
- H03M7/08—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two the radix being ten, i.e. pure decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES0113507 | 1967-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH501271A true CH501271A (de) | 1970-12-31 |
Family
ID=7532576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH1912268A CH501271A (de) | 1967-12-27 | 1968-12-23 | Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems |
Country Status (5)
| Country | Link |
|---|---|
| BE (1) | BE726157A (enExample) |
| CH (1) | CH501271A (enExample) |
| DE (1) | DE1549543A1 (enExample) |
| FR (1) | FR1596027A (enExample) |
| NL (1) | NL6818096A (enExample) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2010428A1 (de) * | 1970-02-27 | 1971-09-16 | Euratom | Schaltungsanordnung zur Parallel Konversion von Zahlen A zu einer Basis a in Zahlen B zu einer Basis b oder umgekehrt |
-
1967
- 1967-12-27 DE DE19671549543 patent/DE1549543A1/de active Pending
-
1968
- 1968-12-12 FR FR1596027D patent/FR1596027A/fr not_active Expired
- 1968-12-17 NL NL6818096A patent/NL6818096A/xx unknown
- 1968-12-23 CH CH1912268A patent/CH501271A/de not_active IP Right Cessation
- 1968-12-27 BE BE726157D patent/BE726157A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NL6818096A (enExample) | 1969-07-01 |
| DE1549543A1 (de) | 1970-05-06 |
| BE726157A (enExample) | 1969-06-27 |
| FR1596027A (enExample) | 1970-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69520934T2 (de) | Methode und system zur optimierung der nützlichkeit einer anlage | |
| DE2930441C2 (de) | Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige | |
| DE2712224A1 (de) | Datenverarbeitungsanlage | |
| DE1217670B (de) | Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen | |
| DE4334294C1 (de) | Prozessor für Zeichenketten variabler Länge | |
| DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
| DE1079358B (de) | Dezimal-Addiervorrichtung | |
| DE3507605A1 (de) | Schleifensteuersystem fuer digitale verarbeitungseinrichtungen | |
| DE1774675A1 (de) | Elektronisches Rechengeraet | |
| CH501271A (de) | Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems | |
| DE10048478A1 (de) | Verfahren zum Zugriff auf eine Speichereinheit bei der Suche nach Teilzeichenfolgen sowie zugehörige Speichereinheit | |
| DE1524169A1 (de) | Divisionseinrichtung | |
| DE1474024C3 (de) | Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes | |
| DE1103646B (de) | Inkrement-Rechenmaschine | |
| DE1549787B2 (de) | Schaltungsanordnung zur ablenkung des strahles einer kathoden strahlroehre | |
| DE2952689C2 (enExample) | ||
| DE1499227B2 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
| DE2140858C3 (de) | Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung | |
| DE1808159A1 (de) | Einrichtung zur Umwandlung von Dualzahlen in binaer codierte Dezimalzahlen in paralleler Darstellung | |
| DE1109422B (de) | Asynchrone binaere Additions- und Subtraktionseinrichtung | |
| DE2042596A1 (de) | Schaltungsanordnung zur Umsetzung eines einzigen kodierten Eingangszeichens in eine Mehrzahl kodierter Ausgangszei chen | |
| DE1808159C (de) | Einrichtung zur Umsetzung von Dualzahlen in binär codierte Dezimalzahlen in paralleler Darstellung | |
| DE1524146C (de) | Divisionseinrichtung | |
| DE2508141A1 (de) | Verfahren zur transformation von reellen zahlen | |
| DE1524347A1 (de) | Binaer-Dezimal-Umwandler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |