CH501271A - Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems - Google Patents

Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems

Info

Publication number
CH501271A
CH501271A CH1912268A CH1912268A CH501271A CH 501271 A CH501271 A CH 501271A CH 1912268 A CH1912268 A CH 1912268A CH 1912268 A CH1912268 A CH 1912268A CH 501271 A CH501271 A CH 501271A
Authority
CH
Switzerland
Prior art keywords
level
sub
stage
value
information
Prior art date
Application number
CH1912268A
Other languages
English (en)
Inventor
Fraas Wolfgang
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH501271A publication Critical patent/CH501271A/de

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/06Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
    • H03M7/08Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two the radix being ten, i.e. pure decimal code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)

Description


  
 



  Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems
Die Erfindung betrifft eine Schaltungsanordnung zur
Umwandlung eines Zahlenwertes aus einem Zahlen system in einen Zahlenwert eines anderen Zahlen systems. Insbesondere betrifft sie eine Anordnung zur
Transformation von binär codierten Zahlen in Dezimal zahlen.



   Moderne Datenverarbeitungsanlagen arbeiten be kanntlich meistens mit mehreren Zahlensystemen. So werden oft Daten in dem üblichen Dezimalsystem der
Maschine zugeführt; da die zentralen Einheiten jedoch im Binärsystem, also mit Zahlen, die die Basis 2 be sitzen, arbeiten, müssen diese Zahlen erst vom   Dezimal-    system in das Binärsystem transformiert werden. Umge kehrt ist bei der Ausgabe von Ergebnissen, die ja wieder im gebräuchlichen Dezimalsystem vorliegen sollen, die Umwandlung von Binärzahlen in Dezimalzahlen not wendig. Natürlich ist die vorliegende Erfindung nicht nur auf die Transformation von Binär- in Dezimalzahlen beschränkt, sondern kann auf beliebige Zahlensysteme angewandt werden.



   Die naheliegendste, aber auch sehr aufwendige, bekannte Lösung für das Problem der Transformation ist eine Anordnung in Form einer Kontaktpyramide. Dabei wird beispielsweise beim   Übergang    vom Binärsystem zum Dezimalsystem pro Ziffer der Binärzahl (L oder 0) einer von   zweiStronzweigen      durch Schliessen      eines Kon-    taktes markiert. Vom markierten Stromzweig ausgehend, wird bei der   nächsten    Ziffer wieder einer von zwei   Stromzweigen    ausgewählt. In einer ersten Stufe sind also zwei Stromzweige, in einer zweiten vier   Stromzweige,    in einer x-ten Stufe 2x Stromzweige mit den entsprechenden Kontakten vorzusehen. Mit x Stufen können dabei 2x verschiedene Zeichen decodiert werden.

  Bei grossen Zahlenwerten ergibt sich natürlich ein entsprechend hoher Aufwand.



   Bekannt sind auch Anordnungen, bei denen die einzelnen Ziffern einer Zahl entsprechend ihrer Wertigkeit aufaddiert werden. So wird z. B. im Binäraddierer die Binärzahl
LLOLO = 1 24 + 1   23    +   0.22+1      1 2t      +      0.20    in mehreren Additionsoperationen in die entsprechende Dezimalzahl überführt. Auch hier ist der Aufwand sehr hoch.



   Andere Umwandlungseinrichtungen benutzen Matrizen, bei denen durch die zu transformierende Zahl lein bestimmter Strompfad zu einem oder auch mehreren bestimmten Ausgängen festgelegt ist und die Markierung dieser Ausgänge den Wert der transformierten Zahl bestimmt. Jedoch ist auch hier der Aufwand verhältnis   massiv    gross.



   Weiterhin sind Anordnungen bekannt, die beispielsweise eine reine Binärzahl erst in eine binärcodierte De   mmalzahl    und dann diese - am einfachsten durch eine Matrix anordnung - in reine Dezimalzahlen überführen.



  Die erste Umwandlung kann in einem Schieberegister geschehen, wobei bei bestimmten Verschiebungen   Ände-    rungen an der Binärzahl vorgenommen werden müssen.



  Durch diese Art der Umwandlung erspart man   sich    grosse,   unübersichtliche    und aufwendige Matrixdecodiereinrichtungen.



   Aufgabe der vorliegenden Erfindung ist es ebenfalls, eine einfache, übersichtlich aufgebaute, schnell arbeitende Schaltungsanordnung zur direkten Transformation von Zahlenwerten eines Zahlensystems mit der Basis b in Zahlenwerte eines anderen Zahlensystems mit der Basis   d    zu schaffen.

  Dazu dient eine Schaltungsanordnung, die auf den Verfahren der polynomischen Multiplikation und   synthetischlen    Division beruht und die dadurch gekennzeichnet ist, dass die Anordnung entsprechend der Zahl der verschiedenen Wertigkeiten dk-x,   wobei x = O, 1,... k, des neuen Zahlensystems mit der    Basis d in einzelne Stufen   Sk X    unterteilt ist und des weiteren jede Stufe   SÇ-X    abhängig von der in dieser   je-    weils zu verarbeitenden Anzahl von Wertigkeiten der insgesamt gegebenen Wertigkeiten   bi    wobei j = 0,   1,...

   i,    der umzusetzenden Zahl in gleich viele Unterstufen   Utki-jX)    unterteilt ist, dass alle Unterstufen mit   Ausnahme der jeweils   höchstwertigen    in jeder Stufe neben dem Informationseingang für die Eingabe der umzu setzenden Teilinformation bzw.

   eines gleichartigen   übertragers    ein Bündel weiterer Informationseingänge für die Übernahme des   Restwertes    einer vorgeordneten Unterstufe aufweisen, dass mit jedem der zuletzt genannten Informationseingänge der einzelnen Unterstufen eine die zugeführte Information mit der Basis des umzusetzenden Zahlensystems vervielfältigende Multiplizierstufe verbunden ist, der eine Addierstufe nachgeschaltet ist, die zugleich mit dem anderen   Informations-    eingang der Unterstufe verbunden ist, dass des weiteren der Ausgang der Addierstufe mit einer den von der Ad   dierstufe    zugeführten Summenwert durch die Basis des neuen Zahlensystems teilenden   Dividiersfe    verbunden ist, die zwei Informationsausgänge aufweist,

   nämlich einen zur Anzeige des bei der Division gewonnenen ganzzahligen Vielfachen, der mit dem Informationseingang für die Eingabe einer umzusetzenden Teilinformation einer Unterstufe der nächsthöheren Stufe verbunden ist, sowie einen zur Anzeige des bei der Division gewonnenen Restwertes, der mit dem gleichartigen Informationseingang einer nachfolgenden Unterstufe verbunden ist, wobei die Informationsausgänge zur Kennzeichnung der Restwerte der rangniedrigsten Unterstufen in jeder Stufe die gewünschte Zahl im neuen Zahlensystem anzeigen.



   Unter polynomischer Multiplikation (Handbook of Automation, Computation and Control, Vol 2, Seiten 2 bis 17) wird dabei eine Operation verstanden, die zwei Werte   pj    und   ai-j(k-x)    nach der Funktion    p'j+1 = Pj pj b + a < Li)    zu einem neuen Wert   p + i    verbindet.



   Mit synthetischer Division (Handbook of Automation, Computation and Control, Vol 2, Seiten 2 bis 17) wird eine Operation definiert, die einen Wert   p'j+    nach den Formeln
EMI2.1     
 in zwei neue Werte   pj+    und ai-j(k-x+1) zerlegt. Dabei bedeuten die eckigen Klammern, dass nur der ganzzahlige Teil des von ihnen eingefassten Quotienten zu berücksichtigen ist,   Pi+i    stellt also den Rest des Quotienten dar.



   Die sukzessive Anwendung der polynomischen Multiplikation allein ist als Verfahren der Transformation von Zahlen eines Zahlensystems in Zahlen eines anderen bekannt. Bei   diesem    Verfahren wird eine Zahl des Systems mit der Basis b, die durch    nb = ai . bi + aj-1 . bi-1 + . . . + a1 . b1 + an .b0    oder kurz durch aiai-1 . . . a1a0 dargestellt wird, durch die Transformationsformeln    p1 = ai, pj+1 = pj . b + ai-j j und Pi+ = nd    in den gewünschten Zahlenwert nd, der durch    nd = ck dk + Ck¯ dk-t + . . . + c3dt + c0 d     oder kurz durch ckck-1... c1c0 dargestellt wird, übergeführt. Die Umwandlung wird dabei in der   Arithmetik    des neuen Systems mit der Basis d vorgenommen.



   Ebenso kann die sukzessive Anwendung des Verfahrens der synthetischen Division zur Umcodierung angewandt werden. Dabei wird eine Zahl, die durch    nb = a.bi+ ai-1 . bi-1 +...+ ai . bÚ + a0 . b0    dargestellt wird, durch die Formeln
EMI2.2     
 in eine Zahl nb des Zahlensystems mit der Basis d, die durch nd = ck . dk + ck-t . dk-t . . . + c1dÚ + c0d0 dargestellt wird, übergeführt. Die Umwandlung wird dabei in der Arithmetik des ursprünglichen Zahlensystems mit der Basis b vorgenommen.



   Das der Erfindung zugrundeliegende Prinzip sieht nun im Gegensatz zur alleinigen Anwendung eines dieser beiden Verfahren vor, in einer Unterstufe zwei Eingangswerte zuerst nach dem Verfahren der   polynomi-    schen Multiplikation zu einem Zwischenwert zu verarbeiten und diesen Zwischenwert dann nach dem Verfahren der synthetischen Division zu zerlegen und diesen Prozess bis zur Erreichung des Endergebnisses sukzessiv durchzuführen.



   Da die von den einzelnen Unterstufen auszuführenden Funktionen jeweils dieselben sind, ergibt sich ein einheitlicher und damit übersichtlicher und leicht zu prüfen der   Aufbau.   



   Eine entscheidende Vereinfachung der Anordnung ergibt sich nun, wenn für d  >  b bzw. d  <  b ein Quotient d b q = bY bnv. q = dy mit y)O als ganzzahliger Wert existiert.



   Für d    >     b ergibt sich dann eine Anordnung, die dadurch gekennzeichnet ist, dass die Grösse y gleich dem grösstmöglichen Wert ist, der für die Grösse q einen ganzzahligen Wert ergibt, dass in jeder Unterstufe eine den von der Addierstufe zugeführten Summenwert durch den Wert q teilende Dividierstufe vorgesehen ist und dass der das ganzzahlige Vielfache kennzeichnende Informationsausgang einer Unterstufe Ui-j(k-y) der Stufe   Sk y    mit dem gleichartigen Informationseingang der rangniedrigeren Unterstufe   U(ki-J.x-9)    der nachgeordneten ranghöheren Stufe Sk-x+1 verbunden ist.

 

   Analog ergibt sich für d  < b eine Anordnung, die dadurch gekennzeichnet ist, dass die Grösse y gleich dem grösstmöglichen Wert ist, der für die Grösse q einen ganzzahligen Wert ergibt, dass in jeder Unterstufe eine den über den einen Informationseingang zugeführten Restbetrag der Dividierstufe einer vorgeordneten Unterstufe mit dem Wert q vervielfältigende Multiplizierstufe vorgesehen ist und dass der den Restbetrag der nachgeschalteten Dividierstufe kennzeichnende Informationsausgang einer Unterstufe   U(ki-X3)    der Stufe     Sk x    mit dem gleichartigen Informationseingang der rangniedrigeren Unterstufe   U(k-x+l)    der nachgeordneten ranghöheren Stufe Sk-x+y verbunden ist.



   Durch   den    dabei etwas veränderten Operationsablauf ergibt sich für d  >  b eine kleine Änderung des Aufbaues, die darin besteht, dass die letzten y Unterstufen innerhalb jeder Stufe lediglich eine Multiplizierund eine Addierstufe aufzuweisen brauchen.



   Die Verwendung des Divisons bzw. Faktors q statt dem Wert d bewirkt, dass die Zerlegung bereits bei kleineren Werten vorgenommen werden kann bzw.   dass    die   Zusamrnenfassung    keine so hohen Zwischenwerte ergibt. In beiden Fällen folgt daraus ein erheblich geringerer Aufwand an Schaltmitteln innerhalb   Ider    einzelnen Unterstufen, ohne Idass die Einfachheit und leichte Prüfbarkeit der Anordnung verloren ginge.



   Der Gegenstand der Erfindung wird nun anhand von Figuren und   Zahlenbeispieien    näher erläutert.



   Fig. 1 zeigt einen einfachen Aufbau einer Dekodiereinrichtung nach der Erfindung, an dem besonders die Verfahren der polynomischen Multiplikation und synthetischen Division leicht zu überblicken sind.



   Fig. 2 zeigt das vollständige Blockschaltbild für eine Dekodieranordnung nach Fig. 1.



   Fig. 3 stellt ein   Blockschaltbiid    für eine vorteilhaftere Dekodiereinrichtung dar.



   Fig. 4 und 5 stellen die beiden verschiedenen Typen der   Unterstufen    von Fig. 3 in einer Ausführung mit Kontakten dar.



   Fig. 6 und Fig. 7 zeigen den Aufbau der Unterstufe B von Fig. 3 in einer allgemeinen Darstellung mit logischen Symbolen.



   Fig. 8 zeigt eine Einrichtung zur Umwandlung von Dezimalzahlen in Binärzahlen.



   In Fig. 1 ist ein Teil eines Decodierers mit Kontakten und für 1024 = 1010 Zahlen dargestellt, an dem das Prinzip der Erfindung besonders gut zu sehen ist. Die Funktionsweise dieser   Schaltungs anordnung sei    anhand eines Zahlenbeispiels erklärt. Die zu transformierende zehnstellige Binärzahl habe den Wert LLLLOLOOLL = 979.



   Jede Unterstufe   U(k;Zf)    der Stufe   5k - - zur    leichteren Unterscheidung sind in Fig. 1 bis Fig. 3 Unterstufen in der Einerstufe mit E, in der Zehnerstufe mit Z, in der Hunderterstufe mit H bezeichnet - muss nun Mittel besitzen, um den von der vorhergehenden Unterstufe gelieferten Wert pj mit 2 zu multiplizieren und ausserdem die entsprechenden Eingangswerte ai-1j(b-x) (binäre 0 oder L, die im dezimalen System, in dem die gesamten Operationen ausgeführt werden, einer 0 bzw. 1 entsprechen) aufzuaddieren. Die ersten drei daraus in der Einerstufe resultierenden Zwischenwerte, die mit   P'i+    bezeichnet seien, sind im obigen Beispiel    p'1, = p1 = a(o) = aq(0) = 1.   



     P2    =   P2 =    1    2    + 1 = 3 p'3 = p3 = 3   2    + 1 = 7
Da die Zwischenwerte   p'    bis   P'3    den Wert   d = 10    nicht überschreiten, stimmen sie mit   denWerten      p1    bis p3 überein. Dementsprechend wird in der Unterstufe E9 der Ausgang 1, in der Unterstufe E8 der Ausgang 3, in der Unterstufe E7   Ider    Ausgang 7 markiert. Erst in der Unterstufe E6   kann    der aus p3 durch Anwendung der polynomischen Multiplikation gewonnene Zwischenwert   P's+l i, = p'4 Werte von 10 bis 15 - maximal sind in den    nachfolgenden Unterstufen 20 (0 bis 19) Leitungen für   P'i+l    notwendig - annehmen.

  Wenn einer dieser die Werte p'j+1 anzeigenden Ausgänge 10 bis 19 gekennzeichnet wird, wird diese Zwischensumme nach dem Verfahren der synthetischen Division in zwei Ausgangswerte zerlegt. In unserem Beispiel wind für die Zwischensumme p'4 in der Unterstufe E6, der die Wertig   keit    26 zugeordnet ist, der Wert 15 erhalten, die in eine 1 und in eine 5 aufgeteilt wird. Die 5 ist der Eingangspert p4 für die Unterstufe E5, während die 1 der Unterstufe Z6   ider    Zehnerstufe, der der Wert 10' 26 zugeordnet ist, als   Übertrag    und   Eingangsvariable    zugeführt wird.

  Dieses Prinzip   Ider    Zerlegung, das sich mathematisch durch    P'j+l . bi-j dk-x = (Pj +1 - a(k-x+1) . d)    bi-j . dk-x +   a(k-ixj+l)    .   bi-i    . dk-x+1 formulieren lässt, wird nun zusammen mit dem Prinzip der Zusammenfassung nach der polynomischen Multiplikation in beiden Stufen - der Einerstufe und Zehner   stufe    fortgesetzt. Die Überträge für die Zehnerstufe, also die 1 in der Unterstufe Z6 mit der Wertigkeit   26 10t,    die 1 in der Unterstufe Z5 mit der Wertigkeit 25.101 usw. stellen   die    neue in das Dezimalsystem transformierte Binärzahl dar, die als Ausgangspunkt für die Ermittlung der Zehner-, Hunderter- und Tausenderstelle der gesuchten Dezimalziffer dienen.



   In Fig. 2 ist ein Blockschaltbild für die gesamte Dekodiereinrichtung nach Fig. 1 dargestellt, allerdings nur für dreistellige Ziffern, d. h. 1000 Zahlen. Die einzelnen Ziffern des neuen Zahlenwertes werden an   Iden    Ausgängen der letzten Unterstufe jeder Stufe angezeigt.



   Eine entscheidende Vereinfachung der Anordnung lässt sich nun herbeiführen, wenn ein ganzzahliger Quotient q =   d    für   y > O    (y ganzzahlig) existiert. Die Vereinfachung beruht auf der mathematischen   Aquiva-    lenz von    b'-i    dk-x =   (p'+1 -      aQ-X.+l)    q)    bi-i dk-x + ai-j-y(k-x+1) . bi-i-Y .

   dk-x+l
I-J-y    Da q für grösser werdendes y kleiner wird, kann man die Zerlegung nach der polynomischen Division bereits bei kleineren Werten   P'i+t    vornehmen und muss dafür nur der Unterstufe der nachgeordneten, um eine Wertigkeit höher stehenden Stufe, der der Übertrag zugeführt wird, eine um den Faktor bY niedrigere Wertigkeit zuordnen als der Unterstufe der Stufe zugeordnet ist, von der der Übertrag kommt. In den letzten y Unterstufen jeder Stufe entfällt allerdings dann die Zerlegung der Zwischenwerte; diese Unterstufen führen nur mehr die polynomische Multiplikation durch und können in Form einer Kontaktpyramide oder einer ähnlichen Anordnung aufgebaut sein. 

  Bei der Transformation von Binär- in   Deximalzahlen    ergibt sich als kleinster, ganzzahliger Quotient q=   Lfy      5    für y =1. Die Zerlegung wird also bereits vorgenommen, wenn eine   Zwischensumme      p'1 + 1 - 5    ist. Die schon vorher als Zahlenbeispiel ange  führte Binärzahl LLLLOLOOLL soll nun wieder nach diesem verfeinerten Prinzip, auf dem das Blockschaltbild der Fig. 3 beruht, transformiert werden. In der Unterstufe E7 der Einerstufe, der die Wertigkeit 27-100 zugeordnet ist, wird die Zwischensumme   p'3    = 7 zerlegt.



  Da 7. 27 . 100 = (7-5). 27 . 100 + 5 27 . 100 = 2 . 27   100 + 1 26. 101,    wird der Ausgang 2 der Unterstufe E7 innerhalb der Einerstufe markiert und ausserdem ein Übertrag auf die Unterstufe Z6 mit der Wertigkeit 20 innerhalb der Zehnerstufe weitergegeben. Der Deko   d.evorang    läuft dann weiter nach diesem Schema ab.



   In der Fig. 3 ist zwischen zwei Typen von Unterstufen unterschieden. Die Unterstufe vom Typ B nimmt Multiplikation, Addition und Zerlegung vor. Eine einfache   Ausführungiform    ist in Fig. 4 gezeigt. Ihre Ar   b itsweise    sei an einem Beispiel erklärt. Es sei angenommen, dass der Eingangswert pj = 2 betrage, also Eingang J2 markiert ist. Ist ai-1(k-x) = 0   (tYJ    nicht mar    kiert), so wird p'j l = 4 n = 5; der Ausgangswert    pj+1 ist in diesem Fall gleich   p.+1,    so dass der Aus- gang 04 markiert wird.

  Ist dagegen ai-j(k-x) = 1, so werden die Umschaltekontakte umgelegt (p'j = 5) und es ergeben sich zwei Markierungsstrompfade Eingang
D51 - Aurgang 00    J2-e2-    D52-Ü0 Es wird als entsprechend   
Pj+1
Pjlr = +t Pj+1 - q = 5 - 1.5 = 0 q    der Ausgang 00 sowie entsprechend
EMI4.1     
 der Ausgang für den übertrag   CO    markiert.



   Die Unterstufen vom Typ A brauchen keine Zerlegung mehr vorzunehmen; ihr Aufbau und ihre Arbeitsweise ( Einsaddierer ) ist aus der Fig. 5 ersichtlich.



   In Fig. 6 und 7 sind weitere allgemeine Möglichkeiten des Aufbaues der Unterstufe vom Typ B aus einer oder auch mehreren verschiedenen logischen Verknüpfungen, nämlich aus NOR bzw. aus UND-, ODER- und NEGATIONS-Gattern dargestellt.



   Zur Erläuterung der Unterstufe nach Fig. 6, die aus NOR-Gattern und einem NEGATIONS-Gatter aufgebaut ist, sei wieder angenommen, dass pj = 2   Ist      a'l-J) = 0, und nimmt man dieses Mal an, dass Strom    = 0, kein Strom = 1 bedeuten, so sind nur am Eingang vom NOR-Gatter G4 zwei Strommarkierungen (zweimal 0), woraus am Ausgang dieses Gatters eine 1 resultiert. An den Eingängen aller übrigen Gatter liegen entweder eine 1 und eine 0 oder zweimal 1, so dass sich an ihrem Ausgang jeweils eine 0 ergibt. Von den nächsten NOR-Gattern TO bis   TC    liegt nur am Eingang von Gatter T4 eine 1 und eine 0, an den übrigen dagegen jeweils   zweimal    0. Damit ist nur der Ausgang 04 markiert. Als Ergebnis für pj+1 ergibt sich also 4.

  Mit pj = 2 (A O am Eingang   ID    und ai-j(k-x) = 1 (A O am Eingang ÜI)ergibt sich unter denselben Voraussetzungen eine Strommarkierung am Ausgang 00 sowie am Ausgang für den Übertrag Ü0.



   Die Unterstufe B nach Fig. 7 ist aus UND-, ODERund NEGATIONS-Gattern aufgebaut. Ihre Funktionsweise ist ohne nähere Erläuterungen klar, wenn man voraussetzt, dass Strom einer 1, kein Strom einer 0 entspricht und die bekannten Funktionstabellen von UNDund ODER-Gattern zugrunde legt.



   Durch Vergleich von Fig. 2 mit Fig. 3 sieht man, dass der Aufwand an Dioden und Zwischenleitungen sich ungefähr um die Hälfte verringert hat. Grundsätzlich kann mit dem beschriebenen Prinzip und den danach aufgebauten Anordnungen die Umwandlung von Ziffern eines beliebigen Zahlensystems in Ziffern eines anderen beliebigen Zahlensystems erfolgen. Es ist jedoch aus den einzelnen Transformationsschritten ersichtlich, dass sich besonders günstige Verhältnisse er d geben, wenn q = by klein, also y  >  0 wird. So wird beim Übergang vom Binär- zum Dezimalsystem mit y = 1 ungefähr   de    Hälfte an Aufwand gegenüber dem   Aufbau    mit y=0 gespart. Beim   Übergang    vom Bi   na    zum Duodezimalsystem würden mit y = 2 sogar ca.   2/9    des Aufwandes für y = 0 wegfallen.



   Natürlich kann die Dekodierung in einer Unterstufe sofort aufgenommen werden, wenn der zugeordnete Wert des   übertrag    bekannt ist. So kann z. B. in Fig. 3, während in der Einerstufe E3 die Zerlegung vorgenommen wird, bereits auch die Verarbeitung in der Zehnerstufe Z3 und der Hunderterstufe H3 erfolgen. Das Endergebnis wird dann parallel in allen drei Stufen gleichzeitig erhalten.



   In Fig. 8 ist eine Anordnung für den Fall gezeigt, dass b (Basis des Eingangszahlensystems) grösser als d (Basis des Ausgangszahlensystems) ist. In dem gezeigten Beispiel ist eine Einrichtung zur Umwandlung von Dezimalzahlen mit 3 Stellen in Binärzahlen für q =   ds    = 5 dargestellt. Der Signalfluss in Fig. 8 ist dem von Fig. 3 entgegengesetzt gerichtet. Dadurch   erge    ben sich modifizierte Formeln für die polynomische Multiplikation und Division.

  Die Eingangswerte ai-j(k-x)    und pfk J X) einer Unterstufe Ui-j der Stufe Sx x werden    zuerst nach der Formel    p'(kj-x) = p(kx) q + a(k.-x.) j+1 j -1      zusammengefasst    und dann der Wert   p'j,l    nach den Formeln
EMI4.2     
 und
EMI4.3     
 zerlegt
Für die höchstwertigen Unterstufen   Ui    = U2 jeder Stufe   Sk x    ist dabei in jedem Fall p0(k-x) = 0, also   p'(k-X)    =   a(,k-x).    Es ergibt sich weiterhin im Gegensatz    zur Anordnung für d d > b, dass die Werte p(jk+1x) auch    an nachgeordnete, höherwertige Stufen weitergegeben werden, während die Werte ai-j(k-x) immer nur an die gleichwertige Unterstufe der nächsten Stufe weitergegeben werden.

  Wenn als Beispiel die Dezimalzahl  979 = 9 . 102 + 7   10'      +    9 . 100 mit der Anordnung nach Fig. 8 in eine Binärzahl transformiert werden soll, so ergibt sich mit den obigen Formeln - wenn man berücksichtigt, dass y=1 und q= 5 - in der Unterstufe U2 der Stufe So für   p',(O)    =   a( )    = 9 und für   p(11 >     = 1 sowie für a2(1) = 4. Ebenso wird in den Unterstufen U2 der Stufen S1, S2 und S3 vorgegangen.



  Gleichzeitig mit der Verarbeitung des Wertes   a(2 )    kann in der Unterstufe   U1    der Stufe SO der Wert   a(,0)    nur nach dem Verfahren der synthetischen Division ver arbeitet werden. Es ist dabei ersichtlich, dass in den ersten y Stufen in den einzelnen Unterstufen die Operation der polynomischen Multiplikation entfällt. Für die Ausgangswerte von   U1    ergeben sich a1(1) = 3 und   p(10)    = 1. In der Unterstufe S1 sind die Eingangswerte   p(,1)    = 1 und a1(1) = 3.

  Als Zwischenwert   p'(t)    folgt daraus mit den obigen Formeln   p'2(i)    = 1    5    + 3 = 8; dieser Wert wiederum wird in die beiden Ausgangswerte   8 =8-(-8, 8 P(2) = 8 -  < 2 >  2 = 0 sowie a(t2) =  < 2  >  = 4    zerlegt. Dieser Prozess wird von links oben nach rechts unten sukzessiv durchgeführt und ergibt das gewünschte Ergebnis in den Unterstufen UO der einzelnen Stufen, wobei die Ausgangswerte   p(8kx+Y)    den Ziffern ck-x der    gesuchten Zahl nd = ck ck   ..- Ck x ... c1c0 ent-    sprechen.



   Auch hier ist der Aufwand im allgemeinen beson b ders günstig, wenn q =   dr    möglichst klein ist. Die Fig. 8 ist für y = 1,   alsoq    = 5 aufgebaut.



   Die Anzahl der benötigten Unterstufen innerhalb einer Stufe hängt natürlich von der Anzahl der Stellen des Eingangszahlenwertes, von Ider Basis b   des    Eingangs- sowie der Basis Id   des    Ausgangszahlensystems und von der Grösse y bzw. q ab. Auf die nähere mathematische Behandlung zur Ermittlung der notwendigen Unterstufen wird hier verzichtet, da sie nicht das Prinzip der   Erfindung    berührt. Es sei auch noch darauf hingewiesen, dass - wie aus Fig. 1 ersichtlich - ein Teil der Unterstufen nicht voll ausgebaut sein braucht.

 

   In allen oben angeführten Beispielen wurden sämtliche Operationen in   Ider    geläufigen Arithmetik des Dezimalsystems durchgeführt. Grundsätzlich wären jedoch auch Anordnungen gemäss der Erfindung möglich, die z. B. in der Arithmetik des Binärsystems arbeiten. Im allgemeinen ist jedoch zu sagen, dass immer die Anordnung vorteilhafter hinsichtlich des Aufwandes ist, die unter Zugrundelegung der Arithmetik des Systems mit der grösseren Basis - sei es nun die Basis b des Eingangszahlensystems (vgl. Fig. 8) oder die Basis d des Ausgangszahlensystems (vgl. Fig. 3) aufgebaut ist. 

Claims (1)

  1. PATENTANSPRUCH
    Schaltungsanordnung zur Umwandlung von Zahlenwerten eines Zahlensystems mit der Basis b in Zahlenwerte eines Zahlensystems mit der Baslis d nach den Verfahren der polynomischen Multiplikation und synthetischen Division, dadurch gekennzeichnet, dass die Anordnung entsprechend der Zahl der verschiedenen Wertigkeiten dk-x, wobei x = 0, 1,... k, des neuen Zahlensystems mit der Basis d in einzelne Stufen Sk (z. B. SO bis S2) unterteilt ist und des weiteren jede Stufe Sk-x (z. B. S0) abhängig von der in dieser jeweils zu verarbeitenden Anzahl von Wertigkeiten der insgesamt gegebenen Wertigkeiten bi- i, wobei j = 0, 1,... 1, der um zusetzenden Zahl in gleich viele Unterstufen U(k- ,) (z.B.
    E9 bis EO bzw. Z6 bis Z0 bzw. H3 bis H0) unterteilt ist, dass alle Unterstufen mit Ausnahme der jeweils höchst- wertigen (z. B. E9, Z6, H3) in jeder Stufe neben dem Informationseingang (....) für die Eingabe der umzusetzenden Teilinformation bzw.
    eines gleichartigen Üb er- trages ein Bündel weiterer Informationseingänge (p...) für die Übernahme des Restwertes einer vorgeordneten Unterstufe aufweisen, dass mit jedem der zuletzt genannten Informationseingänge (p...) der einzelnen Un Unterstufen eine die zugeführte Information mit der Basis (b) des umzusetzenden Zahlensystems vervielfältigende Multiplizierstufe verbunden ist, Ider eine Addierstufe nachgeschaltet ist, die zugleich mit dem anderen Informationseingang (a...) der Unterstufe verbunden ist, dass des weiteren der Ausgang der Alddierstufe mit einer den von der Addierstufe zugeführten Summenwert durch die Basis des neuen Zahlensystems teilenden Dividierstufe verbunden ist, die zwei Informationsausgänge aufweist,
    nämlich einen (a...) zur Anzeige des bei der Di Division gewonnenen ganzzahligen Vielfachen, der mit dem Informationseingang für die Eingabe einer umzusetzenden Teilinformation einer Unterstufe der nächsthöheren Stufe verbunden ist, sowie einen (p...) zur Anzeige des beider Division gewonnenen Restwertes, der mit Idem gleichartigen Informationseingang einer nachfolgenden Unterstufe verbunden ist, wobei die Informationsausgänge zur Kennzeichnung der Restwerte der ranguiedrigsten Unterstufen in jeder Stufe die gewünschte Zahl im neuen Zahlensystem anzeigen (Fig. 1 und Fig. 2).
    UNTERANSPRÜCHE 1. Schaltungsanordnung nach Patentanspruch, wobei für d > b ein Quotient q = dmit y > O als ganzzahfür liger Wert existiert, wobei die Grösse y gleich dem ,grösstmöglichen Wert ist, der für die Grösse q einen ganzzahligen Wert ergibt, dadurch gekennzeichnet, dass in jeder Unterstufe eine den von der Addierstufe zugeführten Summenwert durch den Wert q teilende Dividierstufe vorgesehen ist, und dass Ider das ganzzahlige Vielfache kennzeichnende Informationsausgang (a...) einer Unterstufe U(k.-r.) (z. B. E7) der Stufe Sk-x (z. B.
    50) mit den diese Information aufnehmenden Informationseingängen der rangniedrigeren Unterstufe U(ik-,x+t) (z. B. Z6 der nachgeordneten ranghöheren Stufe 5k - x + 1 (z. B. S1) verbunden ist (Fig. 3 bis Fig. 7).
    2. Schaltungsanordnung nach Unteranspruch 1, ,dadurch gekennzeichnet, dass die rangniedrigsten Unterstufen (z. B. E0, Z0 und H0) einer jeden Stufe (S0 bis S2) lediglich eine Multiplizier- und eine Addierstufe aufweisen (Fig. 3 und Fig. 5).
    3. Schaltungsanordnung nach Patentanspruch, wobei b für d < b ein Quotient q = dS mit alsganzzah- liger Wert existiert, wobei die Grösse y gleich dem grösstmöglichen Wert ist, der für die Grösse q einen ganzzahligen Wert ergibt, dadurch gekennzeichnet, dass in jeder Unterstufe eine den über den einen Informationseingang (p...) zugeführten Restbetrag der Dividierstufe einer vorgeordneten Unterstufe mit dem Wert q vervielfältigende Multiplizierstufe vorgesehen ist, und dass der den Restbetrag der nachgeschalteten Dividier stufe kennzeichnende Informationsausgang (p...)einer Unterstufe U(-.x) (z. B. U2) der Stufe Sk-x (z. B. S0) mit dem gleichartigen Informationseingang der rangniedrigeren Unterstufe Ui-j-1(k-x+y) (z. B. U1) der nachgeordneten ranghöheren Stufe Sk x+y (z. B. S1) verbunden ist (Fig. 8).
CH1912268A 1967-12-27 1968-12-23 Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems CH501271A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES0113507 1967-12-27

Publications (1)

Publication Number Publication Date
CH501271A true CH501271A (de) 1970-12-31

Family

ID=7532576

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1912268A CH501271A (de) 1967-12-27 1968-12-23 Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems

Country Status (5)

Country Link
BE (1) BE726157A (de)
CH (1) CH501271A (de)
DE (1) DE1549543A1 (de)
FR (1) FR1596027A (de)
NL (1) NL6818096A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2010428A1 (de) * 1970-02-27 1971-09-16 Euratom Schaltungsanordnung zur Parallel Konversion von Zahlen A zu einer Basis a in Zahlen B zu einer Basis b oder umgekehrt

Also Published As

Publication number Publication date
DE1549543A1 (de) 1970-05-06
BE726157A (de) 1969-06-27
NL6818096A (de) 1969-07-01
FR1596027A (de) 1970-06-15

Similar Documents

Publication Publication Date Title
DE69520934T2 (de) Methode und system zur optimierung der nützlichkeit einer anlage
DE2930441C2 (de) Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige
DE1217670B (de) Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen
DE4334294C1 (de) Prozessor für Zeichenketten variabler Länge
DE1499174B1 (de) Dividiervorrichtung fuer Digitalrechner
DE1079358B (de) Dezimal-Addiervorrichtung
DE3507605A1 (de) Schleifensteuersystem fuer digitale verarbeitungseinrichtungen
CH501271A (de) Schaltungsanordnung zur Umwandlung eines Zahlenwertes aus einem Zahlensystem in einen Zahlenwert eines anderen Zahlensystems
DE10048478A1 (de) Verfahren zum Zugriff auf eine Speichereinheit bei der Suche nach Teilzeichenfolgen sowie zugehörige Speichereinheit
DE1524169A1 (de) Divisionseinrichtung
DE1474024C3 (de) Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes
DE2727051B2 (de) Einrichtung zur binären Multiplikation einer ersten Zahl als Multiplikand mit einer den Multiplikator ergebenden Summe aus einer zweiten und dritten Zahl im Binärcode
DE1774571A1 (de) Divisionseinrichtung
DE1808159B2 (de) Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung
DE1103646B (de) Inkrement-Rechenmaschine
DE1549787B2 (de) Schaltungsanordnung zur ablenkung des strahles einer kathoden strahlroehre
DE1499227B2 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE2140858C3 (de) Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung
DE1109422B (de) Asynchrone binaere Additions- und Subtraktionseinrichtung
DE2042596A1 (de) Schaltungsanordnung zur Umsetzung eines einzigen kodierten Eingangszeichens in eine Mehrzahl kodierter Ausgangszei chen
DE1808159C (de) Einrichtung zur Umsetzung von Dualzahlen in binär codierte Dezimalzahlen in paralleler Darstellung
DE1524146C (de) Divisionseinrichtung
DE2508141A1 (de) Verfahren zur transformation von reellen zahlen
DE1524347A1 (de) Binaer-Dezimal-Umwandler
DE1524177C (de) Multiplikationseinrichtung zur teilweise parallelen Multiplikation binärer Faktoren

Legal Events

Date Code Title Description
PL Patent ceased