CH403351A - Digital-Analog-Umwandler - Google Patents

Digital-Analog-Umwandler

Info

Publication number
CH403351A
CH403351A CH306263A CH306263A CH403351A CH 403351 A CH403351 A CH 403351A CH 306263 A CH306263 A CH 306263A CH 306263 A CH306263 A CH 306263A CH 403351 A CH403351 A CH 403351A
Authority
CH
Switzerland
Prior art keywords
sep
current
flip
gates
digital
Prior art date
Application number
CH306263A
Other languages
English (en)
Original Assignee
Stin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stin filed Critical Stin
Priority to CH306263A priority Critical patent/CH403351A/de
Priority to FR965997A priority patent/FR1383641A/fr
Priority to BE644831D priority patent/BE644831A/xx
Priority to NL6402405A priority patent/NL6402405A/xx
Publication of CH403351A publication Critical patent/CH403351A/de

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1066Mechanical or optical alignment
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/22Analogue/digital converters pattern-reading type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Description


      Digital-Analog-Umwandler       Die Erfindung betrifft einen     Digital-Analog-Um-          wandler,    bei dem     mit    steigender     Anzahl    der in eine       Flip-Flop-Zählkette        eingegangenen    Impulse die ana  loge elektrische Ausgangsgrösse in Form einer Trep  penkurve mit beliebiger, aber fest vorgegebener maxi  maler Stufenzahl anwächst. Je genauer hierbei die  Konstanz der Treppenstufen eingehalten werden kann,  um so genauer wird die der digitalen Summe entspre  chende analoge Ausgangsgrösse sein.  



  Es ist ein     Digital-Analog-Umwandler    bekannt, der  zwei in Kette geschaltete     Flip-Flops    als binäre Zähl  stufen, zwei Transistor-Tore und ein stromsummie  rendes     Glied    aufweist, an dessen Ausgang in     diesem     Falle eine Treppe mit vier Stufen entsteht.  



  Ein wesentlicher Nachteil dieser bekannten Schal  tung besteht darin, dass die Anzahl der Stufen S =     2u     betragen muss, wobei n     ganzzahlig    und positiv ist; da  die     Flip-Flop-Zählkette    durch Rückkopplung auf eine  beliebige Zahl zählen kann, damit aber auch Stufen  überspringt, ist die Schritthöhe der Treppenkurve  nicht mehr konstant.  



  Die Erfindung     betrifft    einen     Digital-Analog-Um-          wandler    der eingangs     erwähnten    Art und ist dadurch  gekennzeichnet, dass die Kurve dadurch entsteht, dass  die     Flip-Flop-Glieder    je     ein    ihnen zugeordnetes Tor  steuern und jedes dieser Tore     einen        bestimmten     Stromwert fliessen lässt, wobei diese Stromwerte     Min-          destens    einem stromsummierenden Glied     zugeführt     werden.  



  Bei einer     grossen    Stufenzahl S muss der Grund  stromwert I sehr klein gewählt werden, da der maxi  male Stromwert Im =     I.."    sehr gross werden     kann,    die  Strombelastbarkeit des stromsummierenden Tores  aber thermisch begrenzt ist. Zudem beeinträchtigt eine       grosse    Belastung die     Linearität    des     Analogsignals.     



  Dieser Nachteil kann behoben werden durch eine  Aufteilung auf mehrere     stromsummierende    Glieder;    die     ihrerseits    über     ein    multiplizierendes Glied verbun  den sind. Bei dieser Anordnung     kann        allerdings        für    S  keine     Primzahl    gewählt werden.  



  Ein besonderer Vorteil liegt     in    der Verwendung  von     Diodentoren;    die     Linearität    wird     grösser,    da der  Spannungsabfall über der Diode kleiner ist als der  Spannungsabfall     Kollektor-Emitter    bei Transistoren.  



  Nachfolgend ist ein     Ausführungsbeispiel    beschrie  ben: Die     Fig.    1 stellt eine bekannte Schaltung dar.  Sie besteht aus zwei in Kette geschaltete     Flip-Flops          als    binäre     Zählstufen,        zwei        Transistor-Torschaltungen     und einem     stromsummierenden        Glied.        Grundsätzlich     läuft die Schaltung folgendermassen:

    Es sei     angenommen,    dass die beiden     Flip-Flop-          Ausgänge    in Grundstellung das Potential 0 haben,  so dass die beiden Transistoren T11 und T21 gesperrt       sind.    Die Spannung     Vce    dieser beiden Transistoren  beträgt     V1-Vbe    des Transistors T10.     Vbe    ist jedoch       vernachlässigbar    klein. Die Spannung am Kollektor  von T10 beträgt V2, da durch R10 kein Strom  fliessen kann.  



  Wird auf die Zählschaltung ein     Impuls    gegeben,  wird T11 leitend und sowohl durch R1 als auch  R10     fliesst    der Strom  
EMI0001.0064     
    Die Spannung V am Ausgang beträgt     somit     
EMI0001.0066     
    Nach dem zweiten Impuls ist       T11    gesperrt  T21 leitend  
EMI0001.0068     
    
EMI0002.0001     
    Nach dem dritten Impuls ist  TI 1 leitend  T21 leitend  
EMI0002.0002     
    Daraus ist ersichtlich, dass die Spannung     V-V2     schrittweise mit konstanter Schritthöhe     zunimmt.     Diese Schaltung kann erweitert werden auf S =     211     Stufen,

   wobei die     Kollektorwiderstände    der Schalt  transistoren auf  
EMI0002.0007     
    abgestuft sein müssen. Die Schritthöhe bleibt so  lange konstant, bis der Transistor T10     gesättigt    ist.  Die Schrittkonstanz ist nur abhängig von den Wider  standstoleranzen und vom Verhältnis  
EMI0002.0009     
    welches möglichst gross gehalten werden sollte, sowie  vom Reststrom durch die Transistoren     Tll    und T21  und vom     Verstärkerfaktor        ss    des Transistors T10.  



  Bei Verwendung von Dioden     (Fig.2)    an Stelle  von Transistoren als Tore ergeben sich folgende Ver  hältnisse: V2 kann sehr klein gehalten werden, z. B.  - 2 Volt, muss aber  <  0 sein, damit die Dioden D2  sperren, wenn die Eingänge von den     Flip-Flop    her  null sind. Neben der Einfachheit hat diese Schaltung  den Vorteil, dass die Schrittkonstanz  
EMI0002.0015     
    ist.<I>VD</I> ist jedoch kleiner als     Vce,    so dass<I>d</I> grösser  wird.  



  In     Fig.    3 ist ersichtlich, dass für eine Stufenzahl  von S = 3 folgende Möglichkeiten bestehen:    a)     T1    erste Binärstelle: Il = 1     R1    = R  T3 zweite Binärstelle: 12 = 1 R1 = R  
EMI0002.0020     
  
    <I>Il <SEP> 12</I> <SEP> Summe <SEP> 1
<tb>  O <SEP> O <SEP> 0
<tb>  X <SEP> O <SEP> 1
<tb>  X <SEP> X <SEP> 2       Die Reihenfolge der     Stromnummern    ist dem  nach 0-1-2.    b) T2 erste Binärstelle: Il - 1     Rl    = R  T4 zweite Binärstelle: 12 = 1 R 1 = R  Die     Kurvenform    wird gleich wie bei a), jedoch  in umgekehrter Reihenfolge 2-1-0.  



  c) T2 erste Binärstelle: Il = 2 R I = R/2  T3 zweite Binärstelle: 12 = 1 R l = R  
EMI0002.0024     
  
    <I>12 <SEP> Il</I> <SEP> Summe <SEP> 1
<tb>  O <SEP> X <SEP> 2
<tb>  O <SEP> O <SEP> 0
<tb>  X <SEP> O <SEP> 1       Die Reihenfolge der Stromnummern ist in die  sem Fall 2-0-1.  



  d) TI erste Binärstelle: Il = 1 R1 = R  T4 zweite Binärstelle: 12 = 2 R1 = R/2  In diesem Fall ist die Reihenfolge l-0-2.  



  In     Fig.    4 sei  T1 erste Binärstelle:<I>Il</I> = 1     RI    = R  T3 zweite Binärstelle: 12 = 2 R 1 = R/2  T5 dritte Binärstelle: 13 = 1 R 1 = R  
EMI0002.0027     
  
    <I>13 <SEP> 12 <SEP> Il</I> <SEP> Summe <SEP> 1
<tb>  O <SEP> O <SEP> O <SEP> 0
<tb>  O <SEP> O <SEP> X <SEP> 1
<tb>  O <SEP> X <SEP> O <SEP> 2
<tb>  O <SEP> X <SEP> X <SEP> 3
<tb>  X <SEP> X <SEP> X <SEP> 4       Dies ergibt eine fünfstufige Schaltung.

    In     Fig.    5 sei  T2 erste Binärstelle: I I = 1 R 1 = R  T4 zweite Binärstelle: 12 - 2 R l = R/2  T6 dritte Binärstelle: 13 = 2     R1    = R/2  
EMI0002.0030     
  
    <I>13 <SEP> 12 <SEP> Il</I> <SEP> Summe <SEP> 1
<tb>  O <SEP> O <SEP> O <SEP> 0
<tb>  O <SEP> O <SEP> X <SEP> 1
<tb>  O <SEP> X <SEP> O <SEP> 2
<tb>  X <SEP> O <SEP> X <SEP> 3
<tb>  X <SEP> X <SEP> O <SEP> 4
<tb>  X <SEP> X <SEP> X <SEP> 5       Dies ergibt eine sechsstufige Schaltung.

    In     Fig.    6 sei  T1 erste Binärstelle: 11 = 1 R1 = R  T3 zweite Binärstelle: 12 = 2 R1 = R/2  T5 dritte Binärstelle: 13 = 3 R I = R/3    
EMI0003.0001     
  
    13 <SEP> 12 <SEP> Il <SEP> Summe <SEP> 1
<tb>  O <SEP> O <SEP> O <SEP> 0
<tb>  O <SEP> O <SEP> X <SEP> 1
<tb>  O <SEP> X <SEP> O <SEP> 2
<tb>  O <SEP> X <SEP> X <SEP> 3
<tb>  X <SEP> O <SEP> X <SEP> 4
<tb>  X <SEP> X <SEP> O <SEP> 5
<tb>  X <SEP> X <SEP> X <SEP> 6       Dies ergibt eine siebenstufige Schaltung.  



  Mit der Rückkopplung, wie sie in     Fig.    6 gezeigt  ist, kann jede beliebige Stufenanzahl S erreicht wer  den. Es gilt dann folgende Gesetzmässigkeit:       2n>SJ2n-1     Während des Überganges vom Schritt     2n-1-1    zu  Schritt     2n-1    müssen die n-1 ersten     Flip-Flop    vom       n-ten        Flip-Flop    so gesteuert sein, dass die Binärzahl  des Schrittes     2n-1    X =     2n-S    +     2n-1    beträgt.

   Die       Stromwertigkeit    des     n-ten    Stromtores beträgt dann       1f2   <I>= (S -</I>     2n-1)    -1.  



  Für hohe Stufenzahlen werden nun die Strom  wertigkeiten einzelner Tore sehr hoch, so z. B. für die  Stufenzahl S = 140     (2n-1).    1 = 128 - 1.  



  Dadurch wird die Konstanz der Schritthöhe in  Frage gestellt.  



       Fig.    7 zeigt nun die Möglichkeit, die Schrittzahl  in Faktoren zu zerlegen. Dabei ist     ZSl    = Zählschal  tung mit der Schrittanzahl     Sl,        ZS2    =     Zählschaltung     mit der Schrittanzahl<I>S2</I> und<I>D</I> sind die Tore.  



       Fig.    8 zeigt das Stromdiagramm.  



  Für S-140 z. B. sei     Sl    = 10 und S2 = 14. Da  durch werden die Stromwerte nicht grösser als 6 X 1.  R10 und R20 ertragen jedoch nur kleine Toleranzen.  



  Die Stufenzahlen     Si    mehrerer ihrerseits in Kette  geschalteter Zählschaltungen werden multipliziert. Da  mit die Schritthöhe konstant bleibt, kann folgende    Bedingung aufgestellt werden, sofern die Strom  schritthöhe beider Zählschaltungen = 1 ist.  



  Spannung (V - V2) nach (S1 + 1) Schritten .  = Spannung<I>(V - V2)</I> nach 1 Schritt +<I>(V - V2)</I>  nach S1 Schritten.  
EMI0003.0025     
  
    V-V2 <SEP> =1-(R10+R20)
<tb>  nach <SEP> (S1 <SEP> + <SEP> 1) <SEP> Schritten
<tb>  V-V2 <SEP> =1-R10
<tb>  nach <SEP> S1 <SEP> Schritten
<tb>  V-V2 <SEP> =1-R10
<tb>  nach <SEP> 1 <SEP> Schritt
<tb>  1-(R10+R20)-Sl-I-R10 <SEP> =1-R10
<tb>  R20=S1-R10       Für weitere Glieder kann folgende allgemeine  Gleichung gelten:  
EMI0003.0026     


Claims (1)

  1. PATENTANSPRUCH Digital-Analog-Umwandler, bei dem mit steigen der Anzahl der in eine Flip-Flop-Zählkette eingegan genen Impulse die analoge elektrische Ausgangsgrösse in Form einer Treppenkurve mit beliebiger, aber fest vorgegebener maximaler Stufenzahl anwächst, da durch gekennzeichnet, dass die Kurve dadurch ent steht, dass die Flip-Flop-Glieder je ein ihnen zugeord netes Tor steuern und jedes dieser Tore einen be stimmten Stromwert fliessen lässt, wobei diese Strom werte mindestens einem stromsummierenden Glied zugeführt werden.
    UNTERANSPRÜCHE 1. Umwandler gemäss Patentanspruch, dadurch gekennzeichnet, dass mehrere stromsummierende Glie der vorhanden und diese über ein Multiplikationsglied miteinander verbunden sind. 2. Umwandler gemäss Patentanspruch, dadurch gekennzeichnet, dass die Tore Diodentore sind.
CH306263A 1963-03-11 1963-03-11 Digital-Analog-Umwandler CH403351A (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CH306263A CH403351A (de) 1963-03-11 1963-03-11 Digital-Analog-Umwandler
FR965997A FR1383641A (fr) 1963-03-11 1964-03-04 Montage pour faire varier en escalier une grandeur électrique
BE644831D BE644831A (de) 1963-03-11 1964-03-06
NL6402405A NL6402405A (de) 1963-03-11 1964-03-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH306263A CH403351A (de) 1963-03-11 1963-03-11 Digital-Analog-Umwandler

Publications (1)

Publication Number Publication Date
CH403351A true CH403351A (de) 1965-11-30

Family

ID=4247764

Family Applications (1)

Application Number Title Priority Date Filing Date
CH306263A CH403351A (de) 1963-03-11 1963-03-11 Digital-Analog-Umwandler

Country Status (4)

Country Link
BE (1) BE644831A (de)
CH (1) CH403351A (de)
FR (1) FR1383641A (de)
NL (1) NL6402405A (de)

Also Published As

Publication number Publication date
BE644831A (de) 1964-07-01
FR1383641A (fr) 1964-12-24
NL6402405A (de) 1964-09-14

Similar Documents

Publication Publication Date Title
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE1762913A1 (de) Umkehrbarer Zaehler mit Tunneldioden
CH403351A (de) Digital-Analog-Umwandler
DE1264494B (de) Frequenzstabiler Multivibrator
DE2461576A1 (de) Analog-digital-konverter
DE1284521B (de) Schaltungsanordnung mit einem mehremitter-transistor
DE2423130A1 (de) Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen
DE2445142A1 (de) Anordnung, insbesondere ein analogdigital-umsetzer und verfahren zu ihrem betrieb
DE2214181C3 (de) Manueller Datengeber
DE1221273B (de) Schaltungsanordnung zum Umsetzen eines Analogwertes in eine n-stellige Binaerzahl
DE1563618B1 (de) Mehrfach-Regelanordnung fuer Regelkreise,deren Regelgroessen in einem durch die Einzel-Sollwerte bestimmten Verhaeltnis stehen sollen
DE4334186C2 (de) Integrierter Zeitschalter
DE1298557B (de) Schaltungsanordnung fuer einen veraenderlichen elektronischen Frequenzteiler
DE1537455B2 (de) Zur wahlweisen durchfuehrung der nor- oder aequivalenz-funktion umschaltbares verknuepfungsglied
DE1462429B2 (de) Verknuepfungsschalter zur durchfuehrung logischer funktionen
DE1252800B (de)
DE1210915B (de) Dekade fuer einen elektronischen Dezimalzaehler
DE1145673B (de) Elektrische Impulszaehlschaltung
DE1807485A1 (de) Analog/Digital-Umsetzer des sukzessiven Strom-Approximationstyps
DE1588496C (de) Schaltkreis mit einem im Schaltbetrieb arbeitenden Steuer Halb leiterschaltelement
AT250487B (de) Analog-Digital-Umsetzer
DE2552509B2 (de) Anzeigeeinrichtung für die Anzeige mindestens zweier analoger Signale
DE1588544B2 (de) Schaltungsanordnung mit mindestens einem nichtlinearen Widerstandsnetzwerk
DE1942754A1 (de) Vorrichtung zum selbsttaetigen Abgleich einer einem elektrischen Nutzsignal ueberlagerten Stoerspannung
DE1275115B (de) Analog-Digital-Umsetzer nach dem Gleichgewichtsprinzip