CH374841A - Summenerzeuger für eine elektronische Zahlenrechenmaschine - Google Patents

Summenerzeuger für eine elektronische Zahlenrechenmaschine

Info

Publication number
CH374841A
CH374841A CH6901559A CH6901559A CH374841A CH 374841 A CH374841 A CH 374841A CH 6901559 A CH6901559 A CH 6901559A CH 6901559 A CH6901559 A CH 6901559A CH 374841 A CH374841 A CH 374841A
Authority
CH
Switzerland
Prior art keywords
generator
section
information
carry
sum
Prior art date
Application number
CH6901559A
Other languages
English (en)
Inventor
Jacob Heijn Herman
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of CH374841A publication Critical patent/CH374841A/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/501Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/5016Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description


  Summenerzeuger     für        eine        elektronische        Zahlenrechenmaschine       Das Hauptpatent     Nr.365235    bezieht sich auf  einen parallel arbeitenden binären Summenerzeuger  für eine elektronische     Zahlenrechenmaschine,    der  Information über die     Ziffern        xi    und     yi    zweier Zahlen  x und y empfängt und daraus     Information    über die  Ziffern     zi    der Summe z = x + y dieser Zahlen ab  leitet, wobei der Summenerzeuger in mehrere Ab  schnitte unterteilt ist,

   die je einer Anzahl     Zifferstellen     der Zahlen x und y entsprechen, und bei dem aus  den Informationen     xi    und     yi    die     Boole-algebraischen          Hilfsinformationen   <I>ei -</I>     xi   <I>+</I>     y;    und     di    =     xiyi    abge  leitet werden.

   Der Summenerzeuger nach dem Pa  tentanspruch des Hauptpatentes ist dadurch gekenn  zeichnet, dass die Überträge     ci,        i+i        innerhalb    eines  Abschnittes nacheinander gebildet werden gemäss den       Bool'e-algebraischen    Formeln       ci,i+l    -     di        +        eici-1,1     und dass jeder     Abschnitt,    mit Ausnahme höchstens  des ersten, mit einem     Eingangsübertragerzeuger    ver  sehen ist,

   der den Eingangsübertrag des Abschnittes  bildet gemäss der     Boole-algebraischen        Formel          cp.p+l    =     dp        +        epdp-1    +     epep-ldp-2        +    . . .

         -I-        ep        e.-1   <B>...</B>     e.+1        d,          -E-        epep-,   <B>...</B>     eqcq_l,q,     wobei p die Ordnung der     Zifferstelle    ist, mit der der  vorhergehende Abschnitt endet, und q die Ordnung  der     Zifferstelle    ist, mit der er anfängt.  



  Beim Durchführen bestimmter Operationen, bei  spielsweise Subtraktionen bei der Division, ist es  wichtig, dass das Vorzeichen des Ergebnisses der     im     Gange     befindlichen        Operation    sehr schnell verfügbar  ist, wenn es von diesem Vorzeichen abhängt, welche  die nächste Operation sein soll. Es wird das Vor  zeichen des Ergebnisses durch die letzte (das heisst    die höchststellige)     Ziffer    des Ergebnisses     bestimmt,     also auch durch den     übertrag,    der von     sämtlichen     vorhergehenden     Ziffern    herrührt.

   Es ist somit wich  tig, diesen     übertrag    (nachstehend als Endübertrag  bezeichnet) möglichst     schnell    zur     Verfügung    zu  haben. Beim Summenerzeuger gemäss dem Haupt  patent Nr. 365235     kann    es jedoch vorkommen, dass  der Endbetrag über     sämtlichen    Eingangsübertrag       erzeuger        gebildet    wird, was verhältnismässig viel Zeit  beansprucht.

   Die vorliegende     Erfindung    bezweckt,  dies     zu    beschleunigen, was     erfindungsgemäss    dadurch  erreicht wird, dass der     Summenerzeuger    einen     End-          übertragerzeuger    enthält, der von dem Eingangs  übertragerzeuger des.

       genannten        (sten)    Abschnittes  die zur     Erzeugung    des     Eingangsübertrages    dieses Ab  schnittes     darin    gebildeten weiteren     Hilfsinformationen          DB   <I>-</I>     dl,        -E-        epdp-1        -I-        epe,-ldp-2        -f-    . . .  



       -E-        epep-lep-2   <B>...</B>     e,-,dq,     <B><I>Es</I></B> =     epep-lep-,        ...eq,     empfängt und der daraus den Endübertrag     c,    bildet  gemäss der Formel       c,    =     Dr        +        E@Dr-,        +        D'rEr-,Dr-2        .+'    .      <           ErEr-l   <B>...</B>     E3D2,     worin r die Anzahl der     Abschnitte    des Summen  erzeugers ist.  



  Ein Ausführungsbeispiel eines Summenerzeugers  nach der     Erfindung    wird     an    Hand der Zeichnung  näher erläutert. Es zeigen:       Fig.    1 ein Blockschema des dritten und des       vierten    Abschnittes eines Summenerzeugers gemäss  dem Hauptpatent Nr.

   365235,       Fig.    2 ein Beispiel eines logischen Organs, wel  ches die Grössen           Zi,        Zi,        Ci,        i+1    ,     ci,        i+1    ,     di,        di,   <I>ei</I>     und    ei  aus den Grössen  <B>X!,</B>     xi        e        Yi,        Yi        ci-1,    i     und        ci-1,    i  bildet,

         Fig.    3 eine mögliche     Ausführung    des Eingangs  übertragerzeugers des dritten Abschnittes des Sum  menerzeugers     gemäss        Fig.    1,       Fig.    4 das Blockschema eines     Summenerzeugers     mit sieben Abschnitten als Ausführungsbeispiel der       Erfindung.     



       Fig.    5 zeigt     eine    mögliche     Ausführung    des     End-          übertragerzeugers    des Summenerzeugers gemäss     Fig.    4.  Das Rechenorgan einer Rechenmaschine besitzt  zwei Register, in denen die zu addierenden Zahlen  x und y zeitweise aufgezeichnet werden können, und  einen Ergebniserzeuger. Letzterer empfängt Informa  tionen von den Registern über die     Ziffern    der Zahlen  x und y und leitet daraus     Informationen    über die       Ziffern    der Summe z = x + y dieser Zahlen ab.

   Vom  Zeitpunkt an, in dem     Information    über     sämtliche          Ziffern    des Ergebnisses z im Ergebniserzeuger vor  handen ist, kann das Ergebnis auf     ein    anderes Organ,  z. B. eines der beiden Register, der Maschine über  tragen werden. Das Übertragen der im Ergebnis  erzeuger     vorhandenen        Information    auf ein anderes  Organ erfolgt unter der     Wirkung    eines Steuer  impulses, der     mit    einer konstanten Wiederholungs  periode T von, einem zur     Rechenmaschine    gehörigen       Impulsgenerator        geliefert    wird.

   Die Wiederholungs  periode T muss daher grösser sein als das grösste Zeit  intervall, welches der Ergebniserzeuger braucht, um  das Ergebnis     zu    bilden. Bei den     bekannten    Summen  erzeugern     liegt    die hierdurch der Wiederholungs  periode gesetzte untere Grenze oberhalb der untern  Grenze der Zeit, in welcher die     Ziffern    in den     mit     dem Summenerzeuger verbundenen Registern ge  ändert werden     können.    Die lange Rechenzeit des       Summenerzeugers,    der Rechnung getragen werden  muss, ist darauf     zurückzuführen,    dass es vorkommen  kann,

   dass ein Übertrag sich über     sämtliche        Ziffer-          stellen        fortpflanzen    muss, z. B. bei der Addition  ...1111 + ...0001. Der     Übertrag    läuft durch  schnittlich bei vierzig binären     Zifferstellen    über 4,6       Zifferstellen,    so dass also sehr selten vorkommende  Additionen eine wesentliche Herabsetzung der Re  chengeschwindigkeit ergeben.

   Die Rechengeschwin  digkeit kann     also    erhöht werden durch Erhöhung  der Geschwindigkeit,     mit    der an den verschiedenen       Zifferstellen    der     Übertrag        gebildet        wird.     



  Nun gelten (vgl.     Hauptpatent)    für die Ziffer     z;     an der fiten     Zifferstelie    der Summe z die     Boole=          algebraischen    Formeln:

         Zi    =     xi        yf        ci-1,    i +     xi        yi        ci-l,i    +     xiyi        ci-1,    i  +     xiyici-i,    i, (1)       Zi    =     xiyiCi-i,i        +        xiyici-@    i +     xiyiCi-l,i     +     xiyiCi-i,i    (2)    Für den Übertrag     ci    _ 1, i von der (i     -1)

  ten        zur     fiten     Zifferstelle    gelten die     Formeln:          Ci-1,    i =     xi-lYi-1    +     xi-1        C1-2,    i-1     +        Yi-1        Ci-2,    i-1 (3)       Ci-1,    i =     xi-lYi-1   <B>+</B>     xi-1        Ci-2,   <B>i-1 +</B>     Yi-1        Ci-2,   <B>i-1 (4)</B>  Führt man die     Hilfsvariablen          di    =     xlyi,

          1i   <I>=</I>     xi   <I>+</I>     Yi   <B><I>(5)</I></B>  ei = x; =     Yi,    ei =     xiyi     ein, so folgt aus (3) und (4):       Ci-i,    i = d1-1 +     ei-1        ei-2,    i-1<B>(6)</B>       Ci-1,    i = ei-, +     di-1        Ci-2,    i-1 (7)  Durch wiederholte Anwendung der letzteren For  meln findet man       ei-1,

      i =     di-1    +     ei-1        di-2    +     ei-1        ei-2        di-3          -@-    . . .     +        ei-,ei-2   <B>......</B>     eqcq-1,    q, (8)       Ci-1,    i = ei-, +     di-1    ei-, +     di-idi-2        ei-3     + :

   . . +     äi-li-2   <B>......</B>     dqcq-q.    (9)  Auf Grund dieser letzteren Formeln kann der  Übertrag     ci_ij    von der     (i-1)ten    zur     iten        Ziffer-          stelle,        also    aus dem     Übertrag        cq_1,    , und gegebenen  falls dessen Negation, von der     (q-1)ten    zur     qten          Zifferstelle    und aus den     Hilfsvariablen        di_1,        di_2   <B>...</B> ,

         dq,   <I>ei-"</I>     ei-2...,        e.    und gegebenenfalls deren Nega  tionen abgeleitet werden, welche letztere Grössen sich  auf     i-ss    vorhergehende     Zifferstellen    beziehen.  



       Fig.    1 zeigt schematisch den dritten und den  vierten     Abschnitt    eines Ausführungsbeispiels des       erfindungsgemässen        Summenerzeugers,    dessen Ab  schnitte von der am wenigsten wichtigen zur am  wichtigsten     Zifferstelle    (in     Fig.    1 von rechts nach       links)        mit    nacheinander acht, sechs, fünf, vier, drei,  zwei, einer     Zifferstelle    übereinstimmen.

   Der dritte  Abschnitt bezieht sich daher auf die 14., 15., 16.,  17. und 18.     Zifferstelle    und der     vierte    Abschnitt auf  die 19., 20., 21. und 22.     Zifferstelle.    Die Blöcke     1i     (i = 0;

   1, 2 ... 22) sind logische Organe, die als       Eingangsinformation    die Grössen       xi,        Yi,        xi    ,     Yi    ,     ci-1,    i und     ci-l,    i  empfangen und als Ausgangsinformation die Grössen       Zie        zie        di,        dio   <I>ei, ei</I>  liefern, mit Ausnahme der logischen Organe<B>11,</B> und       122   <B>am</B> Ende des dritten bzw.     vierten    Abschnittes,  welche keine Überträge bilden.

   Die Blöcke 21,     i+1     sind logische Organe, die als     Eingangsinformation     die Grössen       xi,        Yi,        xi,        Yi,        Ci-1,    i     ci-1,        i     empfangen und als Ausgangsinformation die Grössen       liefern.        Ci,    i+l, ei, i+1       In.    der beispielsweise     in    der     Fig.    1 gezeichneten  Ausführung ist     angenommen,

      dass die logischen Or-           ganeli    ihre     Eingangsinformation    x; x; von einem als       Akkumulator    dienenden Register empfangen, die  Information     yi,        yi    von einem als Zwischenspeicher  dienenden zweiten Register empfangen und die In  formation     ci    _ 1, i,     ci    _ 1,     i    vom vorhergehenden logi  schen Organ     2i_1,        i    empfangen.

   Die logischen Or  gane     2i1        i    +l empfangen ihre     Eingangsinformation     über die Blöcke     1i.    Es ist übrigens klar, dass die  Blöcke     1i    und 2i,     i+,    (für denselben Wert von     a)     auch     zusammengenommen    werden können.  



  Der dritte Abschnitt 33     besitzt    einen     Eingangs-          überiragerzeuger    23 und der vierte Abschnitt 34  einen     Eingangsübertragerzeuger    24. Der Eingangs  übertragerzeuger 23     .empfängt    als     Eingangsinformation     die Grössen d8 ... d13; d8 . .d13; es<B>...</B> e13; es ... e13,  welche von den logischen Organen 18... 113 des  zweiten, nicht     gezeichneten    Abschnittes 32 gebildet  werden, und die Grössen c2     =c7,8    und c2 =     c7,8,     welche vom     Eingangsübertragerzeuger    22 des zweiten  Abschnittes 32 gebildet werden.

   Der     Eingangsüber-          tragerzeuger    23 bildet hieraus den Eingangsübertrag  c3 =     c13.14,    c3 =     c13.14    des dritten Abschnittes. Der       vierte    Abschnitt 34 besitzt einen Eingangsübertrag  erzeuger 24, der als     Eingangsinformation    die Grössen  d14<B>...</B> d18;

   d14<B>...</B>     dls;    e14<B>...</B> e18;,     e14   <B><I>..</I></B> . e18 empfängt,  welche von den. logischen Organen     114...    118 des  dritten Abschnittes gebildet werden, und die Grössen  c3 =     e13,141    e3 =     e13.14,    welche vom     Eingangsüber-          tragerzeuger    23 des dritten Abschnittes gebildet  werden.  



  Um die     Fig.    1 nicht zu überlasten, sind     in    dieser  nur die     ungestrichenen    Grössen, also beispielsweise       xi,        yi,    eingetragen und nicht die     verneinten    Grössen,  also beispielsweise     xi,        yi.     



       Fig.    2 zeigt eine     mögliche    Ausführungsform der  logischen Organe     1i    und     2i,;+1,    welche hier     in     einem Block gezeichnet sind. Diese     kombinierten    .

    Blöcke empfangen die Informationen       xi,        .yi,        xi,        yi,        Ci-1,    i     Ci-1.    i  und bilden daraus die     Informationen     <B>Z; ,</B>     Zi,        Ci,        i+1   <B>,</B>     Ci,        i+1   <B>,</B>     di,        di,   <B>ei, ei</B>.  



  Die Weise, wie dies     in    der in     Fig.    2     dargestellten     Ausführung erfolgt, ist als eine direkte     übersetzung     der     Formeln    (1) bis (7) aufzufassen. In dieser     Figur     wie in der     Fig.    3 stellt ein     Kreis        mit    dem Buchstaben   O  ein Odertor und ein     Kreis        mit    dem Buchstaben        A@    ein     Undtor    vor.

   Die Figur dürfte     somit    ohne  weiteres     verständlich    sein (vgl.     Serell,    Elements of       Boolean    Algebra     for        the        Study    of     Information-          Handling    Systems, P. I. R. E., 41     [1953T,    S. 1366  bis 1380).  



       Fig.    3 zeigt eine mögliche Ausführungsform des       Eingangsübertragerzeugers    23 des dritten Abschnittes.  Diese muss die     Formeln    (8) und (9) für i = 14,  q = 8     verwirklichen,    das heisst die     Formeln       C3 =     C13,

  14    =     d13        +        e13"7.2        +        e13e12d11          +    e13 e12 e11<B><I>410</I></B>     +    e13     e12        e11        e1.    d9       +    e13 e12     eil        elo        e.    da       -f-        e13e12eileloesesc2'    (11)  <B>C3</B> - e13,14 -<B>e13</B>     +   <B>d13 e12</B>     +   <I>41.41.e11</I>       +,

          dl3dl2dllelo    +     dl3di2dildloes          +        d13d12d1idiodaes          alsal@allal@d@dsC2    (10)       mit    c2 =     c7,81    c2 =     c7,8.    Die     in        Fig.    3 dargestellte       Schaltung    bildet nur die Grösse c31 aber es, ist deut  lich, dass     die    Grösse     c.    auf ganz analoge Weise     zu     bilden ist.

   Die Schaltung unterscheidet sich von der       analogen    in     Fig.    3 des Patentes Nr. 365235 gezeigten  nur     darin,    dass zu einem Zwecke, der hiernach noch  erklärt werden soll, auch die weiteren     Hilfsinforma-          tionen     D3.

   _     \ 1s        +    e13 d12     +        e1.    e12     a11        +        els,e12        ell    d10       +        e..se12ellelo4s        +        e13el,elleloe.ds,    (1       E3    = e13     e12        ell        eio        ea   <I>es</I>  gebildet werden, was ein Und- und ein     Odergatter     mehr     bedingt.    Für das.

   übrige spricht die     Fig.    3 für  sich selbst (vgl. auch R. Seren, Elements of     Boolean     Algebra     for        the        Study    of     Information-Handling    Sy  stems, P. I. R. E., 41 [1953], S. 1366 bis 1380).  



  Wenn jetzt die folgenden Verkürzungen einge  führt werden:       D21=   <I>d7</I>     +   <I>e7</I>     d6        .+   <I>e7</I>     e.   <I>d</I>     fi        -+-        e7   <I>e</I>     se.d4        +        .e7        e.        e.        e4d3          +   <I>e7 es es</I>     e4e.   <I>d2</I>     +   <I>e7</I>     e.   <I>es e4 e3 e2</I>     d,

  .          e7e..e.e4e3e2e.do,          D3.        -d13   <B><I>+</I></B>     e13di2        +        e1.        e1.2        d1.1        +        eis        eil        elx        d1,          +        el3el,        ell   <I>e10<B>d.</B></I>     +    e,

  3<I>e..</I>     elle1o        eads     D4     =        dla        +    e..<B>d,7</B>     -f    -<I>e18</I>     e17   <B><I>dl,</I></B>.     +        ela    e17     els        dl.     



       +   <B>e13 e17 e18 e16</B><I>4,41</I>       Ds    =     d22+    e22     d21.    +     e2"    e,     42,        +    e22     e21        e2.        dl        s    1       D6        =.d25        +    e2.

   d24     +        e2,        e24    d23 ,  <B><I>D7</I></B><I> =<B>d27</B></I>     +   <B><I>e27 d26' 1</I></B>       D8    = d28, (12)       E3    -     elael,        ell        elo        eo    es       E4    =     else17else..sel41     Es = e22     e21:

          e..    e19,       E6    =<B>e26</B> e24RTI ID="0003.0238" WI="4" HE="3" LX="1250" LY="2438">  e23   <B>1</B>   E7 = e27     e26    1       E3.    =     e..,    (13)  so ergibt sich      <B>c2</B> =<B>C7,8.= D2,</B>  C3 = C13,14 = D3     +    E3 - C2,  C4 =     cl""    = D4     +    E4 -<B>C3,</B>  <B>C5</B> -<B>C22,23</B> =<B>D5</B>     +   <B>E5</B> .<B>c4,</B>  <B>C6</B> -<B>C25,26</B> =<B>D6</B>     +   <B>E6</B> '<B>C5,</B>  <B>C7</B> -<B>27,28</B> =<B>D7</B>     +   <B>E7</B> '<B>C6</B> -<B>(14)

  </B>  Anderseits ist jedoch auch       e7    -     C27,28   <I>= D7</I>     +   <I>E7 D6</I>     +        E7   <I>Es</I><B>DU</B>       -%        E7E.ESD4.+        E7E@E5E4D3     <I>+ E7E6E5E4E3D2</I> (15)  Dies bedeutet aber, dass die     Eingangsüberträge          C2,    c3,     c4,    c5, C6,     c7    nach den     Formeln    (14) in Reihe  erzeugt werden können, jedoch, dass der Endübertrag       c7    auch in einem Male gemäss der Formel (15)

   aus  den weiteren     Hilfsformationen        Di;        E;   <I>(i = 1, 2</I><B>...</B><I>7)</I>  erzeugt werden kann, die auch für die Erzeugung  in Reihe der Überträge     c2,    C3,<I>C4, C5, C6,</I>     C7        verwen          det    worden sind. Es lässt sich somit der     Endübertrag          c7    sehr schnell in einem Male erzeugen, ohne dass       hierzu        ausserordentlich    viele     zusätzlichen    Tore ver  wendet werden.  



       Fig.4    zeigt das Blockschaltbild eines auf den       Formeln    (14) und (15) beruhenden Summenerzeu  gers, der in die     Abschnitte    31, 32, 33, 34, 35, 36, 37       unterteilt    ist, die 8, 6, 5, 4, 3, 2 bzw. 1     Ziffernstellen     entsprechen.

   Der     Eingangsübertragerzeuger    102 des  zweiten Abschnittes empfängt die Eingangsinforma  tionen       e9,        d9,        e1,   <I>dl, e2, d2, e3, d3, e4</I>     s   <I>d4,</I>     ebs        d5,        e6,        d6,   <I>e7, d7</I>  und erzeugt daraus die     Information        D2   <I>=</I>     C2   <I>=</I>     C7,8;

       der     Eingangsübertragerzeuger    103 des dritten Ab  schnittes     empfängt    die     Eingangsinformationen     <I>c2 =</I> c7",<I>es, d8,</I>     e9,   <I>d9,</I>     e1,,        dl,,        e..,    d11, e12,     d12,    e13, d13  und erzeugt daraus die Informationen E3, D3 und  C3 - e13.14; der     Eingangsübertragerzeuger    104 des  vierten     Abschnittes    empfängt die     Informationen.     



  <B>C3</B> =     C13,14,   <B>e14,</B>     "14,   <B>e15,</B>     "15,        e16,   <B>d16,</B>     e17,        '\'7.7a   <B>e18, dl,</B>  und erzeugt daraus die Informationen     E4,    D4 und  c4 =     C18,19;

      der     Eingangsübertragerzeuger    105 des       fünften        Abschhittes    empfängt die Informationen  <B>c4</B> =.     c18   <B>19, e19,</B>     d19,        e20,        d29,        e21.,_        421s   <B>e22, d22</B>  und erzeugt daraus die Informationen E5, D5 und  C5 -     C22,23;

      der     Eingangsübertragerzeuger    106 des  sechsten Abschnittes empfängt die     Informationen     -<B>C5</B> =     C22,23,   <B>e23, d23,<I>e24, d24,</I> e25, d25</B>  und erzeugt     daraus    die Informationen E6, D6 und  C6 -     C25.26;

      der     Eingangsübertragerzeuger    107 des  siebten Abschnittes empfängt die Informationen  <B>C6</B> =<B>C25,26,</B>     e26,   <B>d26, e27, d27</B>  und erzeugt daraus die Information E7,     D7    und den       Endübertrag   <B>e7</B> =     C27.2..    Der     Endübertragerzeuger    11  empfängt die in den     Eingangsübertragerzeugern    102    bis 107 erzeugten     Hilfsinformationen    D2,<I>E3, D3, E4,</I>       D4,    E5,<I>D5, E6, D6, E7,

  </I>     D7    und erzeugt hieraus den  Endübertrag     C7    =     C2728    gemäss der Formel (15).       Fig.    5 zeigt das     Schaltbild    eines auf. der Formel (15)  beruhenden     Endübertragerzeugers    11.  



  Dadurch, dass der     Endübertrag        C27.2,    auf zwei  verschiedene Weisen erzeugt wird,     nämlich    in Reihe       in    den     Eingangsübertragerzeugern    102 bis 107 und  in einem Male im     Endübertragerzeuger    11, ergibt  sich die Möglichkeit, die auf diese zwei Weisen er  zeugten     Endüberträge        miteinander    zu vergleichen  und die Maschine     stillzusetzen    und     ein        Alarmsignal     zu geben, wenn die zwei     Endüberträge    ungleich sind.

Claims (1)

  1. PATENTANSPRUCH Parallel arbeitender binärer Summenerzeuger für eine elektronische Zahlenrechenmaschine, der Infor mation über die Ziffern <I>x;</I> und yi zweier Zahlen<I>x</I> und y empfängt und daraus Information über die Ziffern zi der Summe z = x + y dieser Zahlen ab leitet und in mehrere Abschnitte unterteilt ist, die je einer Anzahl Zifferstellen der Zahlen x und y ent sprechen,
    und bei dem aus den Informationen xi und yi die Boole-algebraischen Hilfsinformationen ei = x, + y, und di = xiyi abgeleitet werden, wobei die Überträge ci, i+, innerhalb eines Abschnittes nacheinander gebildet werden gemäss den Boole- algebraischen Formeln. Ci, i+1 = di + ei ci-1,
    i und jeder Abschnitt, mit Ausnahme höchstens des ersten, mit einem Eingangsübertragerzeuger ver sehen ist, der den Eingangsübertrag des Abschnittes bildet gemäss der Boole-algebraischen Formel Cp, p+1 = dp + e, d,-, + e'. ep-1 dp-2 + # . .
    + epep-1...eq+ldq + epep-,...eqcq-l.q, wobei p die Ordnung der Zifferstelle ist, mit der der vorhergehende Abschnitt endet, und q die Ord nung der Zifferstelle ist, mit der er anfängt, dadurch gekennzeichnet, dass der Summenerzeuger einen End- übertragerzeuger enthält, der von dem Eingangs übertragerzeuger des genannten (sten)
    Abschnittes die zur Erzeugung des Eingangsübertrages dieses Abschnittes darin gebildeten weiteren Hilfsinforma- tionen DB <I>=</I> dp + ep dp-l + ep ep-l d,-2 + . . .
    epep-lep-2 <B>...</B> eq+ldq, <I>Es</I> = epep-,.e.-2 ...e., empfängt und der daraus den Endübertrag C= bildet gemäss der Formel <I>er =</I> Dr + ErDr-1 + ErEr-1Dr-2 + # . .
    + Eber-,... E3D2, worin r die Anzahl der Abschnitte des Summen erzeugers ist. UNTERANSPRUCH Summenerzeuger nach Patentanspruch, dadurch gekennzeichnet, dass an der Stelle, an der ein über trag auf mindestens zwei Wegen erzeugt ist, die auf diesen Wegen erzeugten Überträge miteinander ver- glichen werden und ein Signal erzeugt wird, wenn diese Überträge nicht gleich sind.
CH6901559A 1957-01-22 1959-02-02 Summenerzeuger für eine elektronische Zahlenrechenmaschine CH374841A (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL213922A NL103751C (de) 1957-01-22 1957-01-22
NL224679A NL113236C (de) 1957-01-22 1958-02-05

Publications (1)

Publication Number Publication Date
CH374841A true CH374841A (de) 1964-01-31

Family

ID=26641616

Family Applications (2)

Application Number Title Priority Date Filing Date
CH5486558A CH365235A (de) 1957-01-22 1958-01-20 Summenerzeuger für eine elektronische Zahlenrechenmaschine
CH6901559A CH374841A (de) 1957-01-22 1959-02-02 Summenerzeuger für eine elektronische Zahlenrechenmaschine

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CH5486558A CH365235A (de) 1957-01-22 1958-01-20 Summenerzeuger für eine elektronische Zahlenrechenmaschine

Country Status (7)

Country Link
US (1) US3056551A (de)
CH (2) CH365235A (de)
DE (2) DE1096649B (de)
FR (2) FR1193001A (de)
GB (2) GB876989A (de)
NL (4) NL103751C (de)
OA (1) OA00798A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1184125B (de) * 1961-11-17 1964-12-23 Telefunken Patent Zweistufiges Rechenwerk
DE2007353C3 (de) * 1970-02-18 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Vierteiliges Addierwerk
US4737926A (en) * 1986-01-21 1988-04-12 Intel Corporation Optimally partitioned regenerative carry lookahead adder

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2719670A (en) * 1949-10-18 1955-10-04 Jacobs Electrical and electronic digital computers
US2803401A (en) * 1950-10-10 1957-08-20 Hughes Aircraft Co Arithmetic units for digital computers
US2819839A (en) * 1951-02-23 1958-01-14 Donald H Jacobs High speed register using gating circuits to bypass delay elements
GB750817A (en) * 1953-10-19 1956-06-20 Powers Samas Account Mach Ltd Improvements in or relating to electronic adding circuits
US2954168A (en) * 1955-11-21 1960-09-27 Philco Corp Parallel binary adder-subtracter circuits
US2879001A (en) * 1956-09-10 1959-03-24 Weinberger Arnold High-speed binary adder having simultaneous carry generation

Also Published As

Publication number Publication date
FR1193001A (fr) 1959-10-29
GB879159A (en) 1961-10-04
OA00798A (fr) 1967-11-15
NL103751C (de) 1962-05-15
FR74905E (fr) 1961-03-03
US3056551A (en) 1962-10-02
NL113236C (de) 1965-12-15
GB876989A (en) 1961-09-06
DE1096649B (de) 1961-01-05
NL224679A (de)
CH365235A (de) 1962-10-31
DE1123144B (de) 1962-02-01
NL213922A (de)

Similar Documents

Publication Publication Date Title
DE2934971C2 (de) Nach dem Fließbandprinzip arbeitender Zentralprozessor
EP0086904B1 (de) Digitale Parallel-Rechenschaltung für positive und negative Binärzahlen
DE2758830A1 (de) Rechenvorrichtung
DE2523860B2 (de) Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion
DE2626432A1 (de) Arithmetische einheit fuer automatische rechengeraete
DE2814078A1 (de) Addierschaltung mit zeitweiliger zwischenspeicherung des uebertrags
DE1549508C3 (de) Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit
CH374841A (de) Summenerzeuger für eine elektronische Zahlenrechenmaschine
DE3440680A1 (de) Verfahren und vorrichtung zur dezimaldivision
DE2046685A1 (de) Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl
DE1952020C3 (de) Schaltungsanordnung zum Addieren oder Subtrahieren einer Binärzahl zum oder vom Inhalt eines assoziativen Speichers
DE1125685B (de) Rechenmaschine
DE1549485A1 (de) Anordnung zur Division binaerer Operanden
DE1549461C3 (de)
DE1234055B (de) Anordnung zur Addition oder Subtraktion
EP0256455B1 (de) Verfahren zur schnellen Division langer Operanden in Datenverarbeitungsanlagen und Schaltungsanordnung zur Durchführung des Verfahrens
DE1103646B (de) Inkrement-Rechenmaschine
DE2135607C2 (de) Schaltungsanordnung zur Inkrementierung oder Dekrementierung
EP0433315A1 (de) Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden
EP0193711B1 (de) Schaltungsanordnung zur Funktionsüberwachung eines arithmetische Operationen ausführenden Rechenwerkes anhand von Paritätsbits
DE1524146C (de) Divisionseinrichtung
DE1915493C3 (de) Schaltung für Multiplikation nach dem Prinzip der fortgesetzten, stellenversetzten Addition
AT203245B (de)
DE10139099A1 (de) Carry-Ripple Addierer
DE2162198A1 (de) Datenverarbeitungsanlage