DE1123144B - Ergebniserzeuger fuer eine Zahlenrechenmaschine - Google Patents
Ergebniserzeuger fuer eine ZahlenrechenmaschineInfo
- Publication number
- DE1123144B DE1123144B DEN16195A DEN0016195A DE1123144B DE 1123144 B DE1123144 B DE 1123144B DE N16195 A DEN16195 A DE N16195A DE N0016195 A DEN0016195 A DE N0016195A DE 1123144 B DE1123144 B DE 1123144B
- Authority
- DE
- Germany
- Prior art keywords
- generator
- section
- information
- carry
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5016—Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
Das Hauptpatent 1 096 649 bezieht sich auf einen parallel arbeitenden binären Summenerzeuger für
eine elektronische Zahlenrechenmaschine, der Information über die Ziffern Xt und yt zweier Zahlen χ
und y empfängt und daraus Information über die Ziffern z<
der Summe ζ dieser Zahlen ableitet, wobei der Summenerzeuger in mehrere Abschnitte unterteilt
ist, die je einer Anzahl Zifferstellen der Zahlen χ und y entsprechen, und aus den Informationen xt und yt die
Hilfsinformationen dt = Xt yt und et = Xt + yt abgeleitet
werden, während die Überträge ct-ltt innerhalb
eines Abschnittes nacheinander gebildet werden gemäß den Formeln
ct-i, t = dt-x + et-T Ci-Z, i-!,
jeder Abschnitt, gegebenenfalls mit Ausnahme des ersten, mit einem Eingangsübertragerzeuger versehen
ist, der den Eingangsübertrag des Abschnittes bildet gemäß der Formel
ep, p+\ = dp -\- epdp-T + epev-x dv-t + · · · ao
ep, p+\ = dp -\- epdp-T + epev-x dv-t + · · · ao
+ evep-x ■ · · eq + idq
+ βρβρ-τ ■ ■ ■ eqcq-ltg,
wobei ρ die Ordnung der Zifferstelle ist, mit der der vorhergehende Abschnitt endet, und q die Ordnung
der Zifferstelle ist, mit der er anfängt.
Beim Durchführen bestimmter konditioneller Operationen, beispielsweise Subtraktionen bei der
Division, ist es wichtig, daß das Vorzeichen des Ergebnisses der im Gange befindlichen Operation
sehr schnell verfügbar ist, weil es von diesem Vorzeichen abhängen kann, welche die nächste Operation sein
soll. Es wird das Vorzeichen des Ergebnisses durch die letzte (d. h. am meisten linke) Ziffer des Ergebnisses
bestimmt, also auch durch den Übertrag, der von sämtlichen vorhergehenden Ziffern herrührt. Es ist
somit wichtig, diesen Übertrag (nachstehend als Endübertrag bezeichnet) möglichst schnell zur Verfügung
zu haben. Beim Summenerzeuger gemäß dem Hauptpatent 1 096 649 kann es jedoch vorkommen, daß der
Endbetrag über sämtlichen Eingangsübertragerzeuger gebildet wird, was verhältnismäßig viel Zeit beansprucht.
Die Erfindung bezweckt, dies zu beschleunigen, was dadurch erreicht wird, daß der Summenerzeuger
einen Endübertragerzeuger enthält, der von dem Eingangsübertragerzeuger des s-ten Abschnittes die
zur Erzeugung des Eingangsübertrags dieses Abschnittes darin gebildeten weiteren Hilfsinformationen
Ds = dp + epdp-T + ep ep ~ j dv ~ 2 + · · ■
+ evev-xev-2- ■ -eq-xdq,
+ evev-xev-2- ■ -eq-xdq,
Ergebniserzeuger
für eine Zahlenrechenmaschine
für eine Zahlenrechenmaschine
Zusatz zum Patent 1 096 649
Anmelder:
N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)
Eindhoven (Niederlande)
Vertreter: Dr. P. Roßbach, Patentanwalt,
Hamburg 1, Mönckebergstr. 7
Hamburg 1, Mönckebergstr. 7
Beanspruchte Priorität:
Niederlande vom 5. Februar 1958 (Nr. 224 679)
Niederlande vom 5. Februar 1958 (Nr. 224 679)
Herman Jacob Heijn, Eindhoven (Niederlande),
ist als Erfinder genannt worden
ist als Erfinder genannt worden
empfängt und der daraus den Endübertrag cr bildet
gemäß der Formel
r-» H
Et —
worin r die Anzahl der Abschnitte des Summenerzeugers ist.
Die Erfindung wird nachstehend an Hand der Zeichnung näher erläutert.
Fig. 1 zeigt ein Blockschema des dritten und des vierten Abschnittes eines Summenerzeugers gemäß
dem Hauptpatent 1 096 649;
Fig. 2 zeigt ein Beispiel eines logischen Organs, welches die Größen zu Tt, ci,<+1, ci,(+i, dt, du et und ei
aus den Größen xt, x~u yt, Ju ct-^t und ct-ltt bildet;
Fig. 3 zeigt eine mögliche Ausführung des Eingangsübertragerzeugers
des dritten Abschnittes des Summenerzeugers gemäß Fig. 1;
Fig. 4 zeigt das Blockschema eines Summenerzeugers mit sieben Abschnitten gemäß der Erfindung;
Fig. 5 zeigt eine mögliche Ausführung des Endübertragerzeugers des Summenerzeugers gemäß Fig. 4.
Das Rechenorgan einer Rechenmaschine besitzt zwei Register, in denen die zu addierenden Zahlen χ
und y zeitweise aufgezeichnet werden können, und einen Ergebniserzeuger. Letzterer empfängt Informationen
von den Registern über die Ziffern der
209 507/184
Zahlen χ und y und leitet daraus Informationen über
die Ziffern der Summe ζ = y + y dieser Zahlen ab. Vom Zeitpunkt an, in dem Information über sämtliche
Ziffern des Ergebnisses ζ im Ergebniserzeuger vorhanden ist, kann das Ergebnis auf ein anderes Organ,
z. B. eines der beiden Register, der Maschine übertragen werden. Das Übertragen der im Ergebniserzeuger
vorhandenen Information auf ein anderes Organ erfolgt unter der Wirkung eines Steuerimpulses,
der mit einer konstanten Wiederholungsperiode T von einem zur Rechenmaschine gehörigen Impulsgenerator
geliefert wird. Die Wiederholungsperiode Γ muß daher größer sein als das größte Zeitintervall, welches der
Ergebniserzeuger braucht, um das Ergebnis zu bilden. Bei den bekannten Summenerzeugern liegt die hindurch
der Wiederholungsperiode gesetzte untere Grenze oberhalb der unteren Grenze der Periode, mit
der die Ziffern in den mit dem Summenerzeuger verbundenen Registern geändert werden können. Die
lange Rechenzeit des Summenerzeugers, mit der Rechnung getragen werden muß, ist darauf zurückzuführen,
daß es vorkommen kann, daß ein Übertrag sich über sämtliche Zifferstellen fortpflanzen muß,
z. B. bei der Addition · · · 1111 +· · · · 0001. Der Übertrag läuft durchschnittlich bei vierzig binären Zifferstellen
über 4,6 Zifferstellen, so daß also sehr selten vorkommende Additionen eine wesentliche Herabsetzung
der Rechengeschwindigkeit ergeben. Die Rechengeschwindigkeit kann also erhöht werden durch
Erhöhung der Geschwindigkeit, mit der an den verschiedenen Zifferstellen der Übertrag gebildet wird.
Nun gelten für die Ziffer zj an der /-ten Zifferstelle
der Summe ζ die Boole-algebraischen Formeln:
+ xtyici-1,i +
-^t + xtjtct-Li + XiyiCi-1,t
z{ =
-Li-
(2)
Für den Übertrag ct-^t von der (/— l)-ten zur /-ten
Zifferstelle gelten die Formeln:
ct-i, i = -K-iJ'i-i + *<-i Ci-i,i-1 + yt-1ct-2,i-1,
(4)
Führt man die Hilfsvariablen
Führt man die Hilfsvariablen
dt = xtyt, dt = μ + Jt,
et = Xi + yt, et = xtjt
ein, so folgt aus (3) und (4):
ein, so folgt aus (3) und (4):
Ci-Li = di-1 + et-1Ci-ili~1,
(6)
Ct-I, t = 2*-i + di-iC~i-%.t-i-
(7)
Durch wiederholte Anwendung der letzteren Formeln findet man
+ · · · et-x et-2 ,···, eq cq-x , q, (8)
-{ dt^dt-i,·-·, dgc-g-g,g. (9)
Auf Grund dieser letzteren Formeln kann der Übertrag ct-ut von der (i— l)-ten zur i-ten Zifferstelle also
aus dem Übertrag ce_1>e und gegebenenfalls dessen
Negation, von der (q— l)-ten zur ^-ten Zifferstelle und aus den Hilfsvariablen di-x, dt-^, ■ · ·, dq, et-u a-^,
■ ■ ·, eq und gegebenenfalls deren Negationen abgeleitet
werden, welche letztere Größen sich auf i—q vorhergehende Zifferstellen beziehen.
Fig. 1 zeigt schematisch den dritten und den vierten Abschnitt eines Summenerzeugers nach der Erfindung,
dessen Abschnitte von der am mindesten wichtigen zur am meisten wichtigen Zifferstelle (in Fig. 1 von
ίο rechts nach links) mit nacheinander acht, sechs, fünf,
vier, drei, zwei, einer Zifferstelle übereinstimmen. Der dritte Abschnitt bezieht sich daher auf die 14., 15., 16..
17. und 18. Zifferstelle und der vierte Abschnitt auf die 19., 20., 21. und 22. Zifferstelle. Die Blöcke 1(
(1= 14, 15 ... 22) sind logische Organe, die als Eingangsinformation die Größen x<, yuxuju ci-i,<
und c~i-lti empfangen _und als Ausgangsinformation die
Größen z«, zj, di, du ei, ei liefern, mit Ausnahme der
logischen Organe I18 und I22 am Ende des dritten bzw.
ao vierten Abschnittes, welche keine Überträge bilden.
Die Blöcke 2t,t+1 sind logische Organe, die als Eingangsinformation
die Größen x(, y(, xj, Ju ct-^u ei -llf
empfangen und als Ausgangsinformation die Größen Ci,i+i, Ci,i+1 liefern. In der beispielsweise in der Fig. 1
gezeichneten Ausführung ist angenommen, daß die logischen Organe lt- ihre Eingangsinformation χι, ■**
von einem als Akkumulator dienenden Register empfangen, die Information y%, Ji von einem als
Zwischenspeicher dienenden zweiten Register empfangen und die Information c"i-i,i, ci-j,; vom vorhergehenden
logischen Organ 2i~Ui empfangen. Die
logischen Organe 2i,i+1 empfangen ihre Eingangsinformation
über die Blöcke Ij. Es ist übrigens klar,
daß die Blöcke 1< und 2;,J-U1 (für denselben Wert von /)
auch zusammengenommen werden können.
Der dritte Abschnitt 33 besitzt einen Eingangsübertragerzeuger
23 und der vierte Abschnitt 34 einen
Eingangsübertragerzeuger 24. Der Eingangsübertragerzeuger
23 empfängt als _Eingangsinformation die
Größen ds, ..., d13, ~da, ..., d13, es, ..., e13, F8, ..., e13
welche von den logischen Organen I8, ..., I13 des
zweiten, nicht gezeichneten Abschnittes 32 gebildet werden, und die Größen c2 = c7>8 und ^2 = C718,
welche von Eingangsübertragerzeuger I2 des zweiten
Abschnittes 32 gebildet werden. Der Eingangsübertragerzeuger
23 bildet hieraus den Eingangsübertrag C3
= ci3,i4>
^3 = ?i3,i4 des dritten Abschnittes. Der vierte
Abschnitt 34 besitzt einen Eingangsübertragerzeuger 24,
der als Eingangsinformation die Größen ^14, ..., dls,
dlt, ...,d18, eu, ..., e18, e14, ..., e"18 empfängt, welche
von den logischen Organen I14, ..., I18 des dritten
Abschnittes gebildet werden, und die Größen C3 = c13jl4,
C3 = C13114, welche von Eingangsübertragerzeuger 23
des dritten Abschnittes gebildet werden.
Fig. 2 zeigt eine mögliche Ausführung der logischen Organe Ij und 2^j-U1, welche hier in einem Block
gezeichnet sind. Diese kombinierten Blöcke empfangen die Informationen xu yt, x~u Ju Ci-ltt, ci-lt<
und bilden daraus die Informationen Z{, Ju Ci,t+lt ci.j+!, du
dt, et, ei- Die Weise, wie dies in der in Fig. 2 dargestellten
Ausführung erfolgt, ist als eine direkte Übersetzung der Formeln (1) bis (7) aufzufassen. In dieser
Figur wie in der Fig. 3 stellt ein Kreis mit dem Buchstaben »O« ein Odertor und ein Kreis mit dem Buchstäben
»A« ein Undtor vor. Die Figur dürfte somit ohne weiteres verständlich sein (vgl. Serell, Elements
of Boolean Algebra for the Study of Information-Handling Systems, P.I.R.E., 41 [1953], S. 1366 bis 1380).
Fig. 3 zeigt eine mögliche Ausführung des Eingangsübertragerzeugers
23 des dritten Abschnittes. Diese muß die Formeln (8) und (9) für ί = 14, q = 8 verwirklichen,
d. h. die Formeln
C5 = C1
= J
13
Cl 3^12
Andererseits ist jedoch auch
C7 = C27,28 = D1 + E1D6 + E1 E6 D5
+ E7 E6 E5 D4 + E7 E8 E5 E4 D3
A-FF FFFD
I C7 C6 C5 C4 C3 Lf2 .
ei3 e\2 el\ "10
e\2 el
(H)
10
+- J13 J12J11 j
+ dl3 J12 ^H ^1O ^9 fs
+ S13 dl2 A\ ^10 d» J8 C2
j- d13d12dnd10 C9
(10)
mit C2 = c7,g, c2 = c7,g. Die in Fig. 3 dargestellte
Schaltung bildet nur die Größe c3, aber es ist deutlich,
daß die Größe C3 auf ganz analoger Weise zu bilden ist. Die Schaltung unterscheidet sich von der analogen
in Fig. 3 des Patentes 1 096 649 gezeigten nur darin, daß zu einem Zwecke, der hierunter noch erklärt
werden soll, auch die weiteren Hilfsinformationen
O3 = J13 τ c13 J12 + e13 e12 J11 + e13 C12 C11 J10
+ C13C12C11C10JOfC13Cj2C11C10C9J8, (11)
gebildet werden, was einen Und- und einen Odergatter mehr bedingt. Für das übrige spricht die Fig. 3 für
sich selbst (vgl. auch R. Sere 11, Elements of Boolean
Algebra for fhe Study of Information Handling System,
P.I.R.F., 41 [1953], S. 1366 bis 1380).
Wenn jetzt die folgenden Verkürzungen eingeführt werden:
D2 -= ei-, -τ C7 (Jr, + C7 e6 dh ·+- e7 C6 C5 di + e>7 e6 e5 e4
+ C7 e6 e5 e, e3 dz + e7 e6 e5 e4 C3 C2 J1
■r- e7 ce f5 C4 C3 C2 C1 d0 ,
D3 - i/13 -t- e13 (I12 -r e13 e12 c/n -f c13 e12 C11 Jw
+ ei 3 ^12 ell e\» "9 + el3 ^12 ^U e10 ^9 «8 ,
Di =-- ^iβ f c1P dxl ! c11( C17 rflfi + C18 C17 C16 J15
+ clsc17t'16e15c/14,
^s = d.l2 -f- C22 J21 + e22 e21 J20 + C22 e211>20 J19,
^s = d.l2 -f- C22 J21 + e22 e21 J20 + C22 e211>20 J19,
O7 — J27 I t'2j J26,
D8 = J,s,
D8 = J,s,
(12)
Ai — C13 C12 Cn e
F — ο ρ
10 CQ c
17 l\i e15 C]4 ,
5 = C22 C21 C20 C19 ,
~ c25 C
24
E1 = C27 e2e,
^8 == C28 >
so ergibt sich
C2 ~ c7i g τ= D2 ,
(13) Dies bedeutet aber, daß die Eingangsüberträge c2,
c3, c4, c5, c6, C7 nach den Formeln (14) in Reihenfolge
erzeugt werden können, jedoch daß der Endübertrag c7 auch in einem Male gemäß der Formel (15) aus den
weiteren Hilfsformationen Di, Ei (i — 1, 2 ... 7) erzeugt
werden kann, die auch für die Erzeugung in Reihenfolge der Überträge c2, c3, c4, c5, ce, c7 verwendet
worden sind. Es läßt sich somit der Endübertrag C7 sehr schnell in einem Male erzeugen, ohne
daß hierzu außerordentlich viele zusätzlichen Tore verwendet werden.
Fig. 4 zeigt das Blockschaltbild eines auf den Formeln (14) und (15) beruhenden Summenerzeugers,
der in die Abschni te S1, 32, 33, 34, 35, 36, 37 unterteilt
ist, die 8, 6, 5, 4, 3, 2 bzw. 1 Ziffernstellen entsprechen. Der Eingangsübertragerzeuger 1O2 des zweiten Abschnittes
empfängt die Eingangsinformation c0. J0. ex,
J1, C2, J2, e3, J3, C4, J4, e5, J5, C6, J6, e„ J7 und erzeugt
daraus die Information D2 = C1= c7,8; der Eingangsübertragerzeuger
1O3 des dritten Abschnittes empfängt die Eingangsinformationen C2 = c7>8, e», J8, c^, J9. cu,
J10, eu, J11, e12, J12, e13, J13 und erzeugt daraus die
Informationen E3, D3 und c3 = c13jl4; der Eingangsübertragerzeuger
1O4 des vierten Abschnittes empfängt die Informationen C3 = c13,14, C14, J14, e15, J15,
£3· c2,
3· c2,
clg,19 =-- O4 + £"4-c3,
C22,23 = Dr -i- £ä ■ c4,
25,26
= O6
(14)
e17, J17, C18. J18 und erzeugt daraus die Informationen
E4, D4 und c4 = c18ll9; der Eingangsübertragerzeugei
1O5 des fünften Abschnittes empfängt die Informationen
c4 = c18,19, c19, J19, c20, J20C21, J21, C22 J22 und
erzeugt daraus die Informationen E5, O5 und C5 = c22i.a:
der Eingangsübertragerzeuger 1O6 des sechsten Abschnittes
empfängt die Informationen c5 — c22,23, C23,
d23, c24, J24, e25, J25 und erzeugt daraus E6. O8 und
ce = C25,26; der Eingangsübertragerzeuger 10 des
siebten Abschnittes empfängt die Informationen C6 = C25,26. c26, J26, C27, J27 und erzeugt daraus die
Information E7, O7 und den Endübertrag C7 =-- c27l26.
Der End Übertragerzeuger 11 empfängt die in den Eingangsübertragerzeugern 1O2 bis 10, erzeugten Hilfsinformationen
D2, E3, D3, E4, O4, E5, D5, E6, D6, E7,07
und erzeugt hieraus den Endübertrag C7 = C27,28 gemäß
der Formel (15). Fig. 5 zeigt das Schaltbild eines auf der Formel (15) berührenden Endübertragerzeugers 11.
Dadurch, daß der Endübertrag c27j28 auf zwei verschiedene
Weisen erzeugt wird, nämlich in Reihenfolge in den Eingangsübertragerzeugern 1O2 bis 1O7 und in
einem Male im Endübertragerzeuger 11, ergibt sich die Möglichkeit, die auf diese zwei Weisen, erzeugten End
Überträge miteinander zu vergleichen und die Maschine stillzusetzen und ein Alarmsignal zu geben, wenn die
zwei Endüberträge ungleich sind.
Auch kann es manchmal nützlich sein, die Ziffern der vom Addieren erzeugten Zahl in einem Kreis angeordnet
zu denken (so daß der letzten Zifferstelle wieder die erste folgt) und den Übertrag an einer oder
mehreren Stellen in einem Male zu erzeugen.
Claims (2)
1. Parallel arbeitender binärer Summenerzeuger für eine elektronische Zahlenrechenmaschine, der
Information über die Ziffern xt und j<
zweier Zahlen χ und y empfängt und daraus Information
über die Ziffern z< der Summe ζ dieser Zahlen ableitet
und in mehrere Abschnitte unterteilt ist, die je einer Anzahl Zifferstellen der Zahlen χ und y
entsprechen, und bei dem aus den Informationen Xi und yt die Hilfsinformationen dt = χι yt und
e( = Xi yf abgeleitet werden, während die Überträge
Ci-lti innerhalb eines Abschnittes nacheinander
gebildet werden gemäß den Formeln
Ci-r,i = di—, -\- et—ι C(-e, i ·-!,
jeder Abschnitt, gegebenenfalls mit Ausnahme des ersten, mit einem Eingangsübertragerzeuger versehen
ist, der den Eingangsübertrag des Abschnittes bildet gemäß der Formel
Cp,ρ+! = dρ + βράρ-χ + βρβρ-ιdp-2 + · · · 1S
τ €p €p—i ' ' ' €g + i dq
wobei ρ die Ordnung der Zifferstelle ist, mit der der vorhergehende Abschnitt endet, und q die ao
Ordnung der Zifferstelle ist, mit der er anfängt, nach dem Patent 1 096 649, dadurch gekennzeichnet,
daß der Summenerzeuger einen Endübertrag-
erzeuger enthält, der von dem Eingangsübertragerzeuger des j-ten Abschnittes die zur Erzeugung
des Eingangsübertrags dieses Abschnittes darin gebildeten weiteren Hilfsinformationen
D, = dv + epdp-1
+ ep ev-x ep-2
+ ep ev-x ep-2
Es — βρ €p-1
•eg,
empfängt und der daraus den Endübertrag cr bildet
gemäß der Formel
Cr = Dr + ErDr-x + ErEr-xDr-t H
+ Er Er~i ' ' ' E3 D2 ,
worin r die Anzahl der Abschnitte des Summenerzeugers ist.
2. Ergebniserzeuger nach Anspruch 1, dadurch gekennzeichnet, daß an der Stelle, an der ein Übertrag
auf mindestens zwei Wegen erzeugt ist, die auf diesen Wegen erzeugten Überträge miteinander
verglichen werden und ein Signal erzeugt wird, wenn diese Überträge nicht sämtlich die gleichen
sind.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL213922A NL103751C (de) | 1957-01-22 | 1957-01-22 | |
NL224679A NL113236C (de) | 1957-01-22 | 1958-02-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1123144B true DE1123144B (de) | 1962-02-01 |
Family
ID=26641616
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN14550A Pending DE1096649B (de) | 1957-01-22 | 1958-01-11 | Summenerzeuger fuer eine elektronische Zahlenrechenmaschine |
DEN16195A Pending DE1123144B (de) | 1957-01-22 | 1959-10-31 | Ergebniserzeuger fuer eine Zahlenrechenmaschine |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN14550A Pending DE1096649B (de) | 1957-01-22 | 1958-01-11 | Summenerzeuger fuer eine elektronische Zahlenrechenmaschine |
Country Status (7)
Country | Link |
---|---|
US (1) | US3056551A (de) |
CH (2) | CH365235A (de) |
DE (2) | DE1096649B (de) |
FR (2) | FR1193001A (de) |
GB (2) | GB876989A (de) |
NL (4) | NL103751C (de) |
OA (1) | OA00798A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1184125B (de) * | 1961-11-17 | 1964-12-23 | Telefunken Patent | Zweistufiges Rechenwerk |
DE2007353C3 (de) * | 1970-02-18 | 1973-11-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Vierteiliges Addierwerk |
US4737926A (en) * | 1986-01-21 | 1988-04-12 | Intel Corporation | Optimally partitioned regenerative carry lookahead adder |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2719670A (en) * | 1949-10-18 | 1955-10-04 | Jacobs | Electrical and electronic digital computers |
US2803401A (en) * | 1950-10-10 | 1957-08-20 | Hughes Aircraft Co | Arithmetic units for digital computers |
US2819839A (en) * | 1951-02-23 | 1958-01-14 | Donald H Jacobs | High speed register using gating circuits to bypass delay elements |
GB750817A (en) * | 1953-10-19 | 1956-06-20 | Powers Samas Account Mach Ltd | Improvements in or relating to electronic adding circuits |
US2954168A (en) * | 1955-11-21 | 1960-09-27 | Philco Corp | Parallel binary adder-subtracter circuits |
US2879001A (en) * | 1956-09-10 | 1959-03-24 | Weinberger Arnold | High-speed binary adder having simultaneous carry generation |
-
0
- NL NL224679D patent/NL224679A/xx unknown
- NL NL213922D patent/NL213922A/xx unknown
-
1957
- 1957-01-22 NL NL213922A patent/NL103751C/xx active
-
1958
- 1958-01-11 DE DEN14550A patent/DE1096649B/de active Pending
- 1958-01-14 US US708917A patent/US3056551A/en not_active Expired - Lifetime
- 1958-01-20 CH CH5486558A patent/CH365235A/de unknown
- 1958-01-22 GB GB2197/58A patent/GB876989A/en not_active Expired
- 1958-01-22 FR FR1193001D patent/FR1193001A/fr not_active Expired
- 1958-02-05 NL NL224679A patent/NL113236C/xx active
-
1959
- 1959-02-02 CH CH6901559A patent/CH374841A/de unknown
- 1959-02-02 GB GB3592/59A patent/GB879159A/en not_active Expired
- 1959-02-04 FR FR785754A patent/FR74905E/fr not_active Expired
- 1959-10-31 DE DEN16195A patent/DE1123144B/de active Pending
-
1964
- 1964-12-16 OA OA50889A patent/OA00798A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL103751C (de) | 1962-05-15 |
CH374841A (de) | 1964-01-31 |
FR74905E (fr) | 1961-03-03 |
DE1096649B (de) | 1961-01-05 |
US3056551A (en) | 1962-10-02 |
NL224679A (de) | |
NL213922A (de) | |
GB876989A (en) | 1961-09-06 |
CH365235A (de) | 1962-10-31 |
NL113236C (de) | 1965-12-15 |
OA00798A (fr) | 1967-11-15 |
FR1193001A (fr) | 1959-10-29 |
GB879159A (en) | 1961-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1236834B (de) | Rechengeraet | |
DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
DE2623986A1 (de) | Parallelrechenwerk | |
DE2034841C3 (de) | Matrixanordnung für Digital-Rechenanlage | |
DE1774942B2 (de) | ||
DE1798326A1 (de) | Selbstorganisierendes Regelsystem fuer die Regelung einer Anlage mit einer Mehrzahl veraenderlicher Groessen und einer Mehrzahl von Betaetigungsorganen fuer die Verstellung der Anlage | |
DE2417932A1 (de) | Verfahren und vorrichtung zum gewinnen der zyklischen codegruppe einer binaeren nachricht | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE1123144B (de) | Ergebniserzeuger fuer eine Zahlenrechenmaschine | |
DE69029538T2 (de) | Lernverfahren, neuronales Netz und Rechner zur Simulation eines solchen neuronalen Netzes | |
DE2039228A1 (de) | Verfahren und Vorrichtung zum Konvertieren und Stellenwert-Verschieben von Zahlsignalen unterschiedlicher Codes in einer Datenverarbeitungsanlage | |
DE2214053A1 (de) | Verfahren und Vorrichtung zum Steuern einer numerisch gesteuerten Werkzeugmaschine entlang einer Kreisbahn | |
DE2046685A1 (de) | Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl | |
DE1125685B (de) | Rechenmaschine | |
DE1250489B (de) | I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE102013224694A1 (de) | Verfahren und Vorrichtung zum Ermitteln eines Gradienten eines datenbasierten Funktionsmodells | |
EP0433315A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
DE1549485A1 (de) | Anordnung zur Division binaerer Operanden | |
DE1524146C (de) | Divisionseinrichtung | |
DE1268672B (de) | Verfahren zum Austausch von in zwei aus bistabilen Schaltstufen bestehenden Datenregistern gleicher Stellenzahl befindlichen Binaerwoertern und Vorrichtung zur Durchfuehrung des Verfahrens | |
Fuchs | Einführung in das Wirtschaftsstrafrecht. | |
DE1035943B (de) | Einrichtung zur Konvertierung von Dezimalzahlen in Binaerzahlen oder umgekehrt | |
DE1963030C3 (de) | Anordnung zum Umsetzen einer Binärzahl in eine tetradisch codierte Dezimalzahl in einem Rechner |