BRPI0813077B8 - sistema de módulo de processamento de computador - Google Patents

sistema de módulo de processamento de computador Download PDF

Info

Publication number
BRPI0813077B8
BRPI0813077B8 BRPI0813077A BRPI0813077A BRPI0813077B8 BR PI0813077 B8 BRPI0813077 B8 BR PI0813077B8 BR PI0813077 A BRPI0813077 A BR PI0813077A BR PI0813077 A BRPI0813077 A BR PI0813077A BR PI0813077 B8 BRPI0813077 B8 BR PI0813077B8
Authority
BR
Brazil
Prior art keywords
processing
routes
management unit
module
high integrity
Prior art date
Application number
BRPI0813077A
Other languages
English (en)
Portuguese (pt)
Inventor
R Sykes Gregory
R Pruiett Jay
D Skutt Timothy
Original Assignee
Ge Aviation Systems Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ge Aviation Systems Llc filed Critical Ge Aviation Systems Llc
Publication of BRPI0813077A2 publication Critical patent/BRPI0813077A2/pt
Publication of BRPI0813077B1 publication Critical patent/BRPI0813077B1/pt
Publication of BRPI0813077B8 publication Critical patent/BRPI0813077B8/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/845—Systems in which the redundancy can be transformed in increased performance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
BRPI0813077A 2007-07-24 2008-07-24 sistema de módulo de processamento de computador BRPI0813077B8 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93504407P 2007-07-24 2007-07-24
US13871708A 2008-06-13 2008-06-13
PCT/US2008/071023 WO2009015276A2 (en) 2007-07-24 2008-07-24 High integrity and high availability computer processing module

Publications (3)

Publication Number Publication Date
BRPI0813077A2 BRPI0813077A2 (pt) 2017-06-20
BRPI0813077B1 BRPI0813077B1 (pt) 2020-01-28
BRPI0813077B8 true BRPI0813077B8 (pt) 2020-02-27

Family

ID=40149643

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0813077A BRPI0813077B8 (pt) 2007-07-24 2008-07-24 sistema de módulo de processamento de computador

Country Status (6)

Country Link
EP (1) EP2174221A2 (enExample)
JP (1) JP5436422B2 (enExample)
CN (1) CN101861569B (enExample)
BR (1) BRPI0813077B8 (enExample)
CA (1) CA2694198C (enExample)
WO (1) WO2009015276A2 (enExample)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011078630A1 (de) * 2011-07-05 2013-01-10 Robert Bosch Gmbh Verfahren zum Einrichten einer Anordnung technischer Einheiten
US8924780B2 (en) * 2011-11-10 2014-12-30 Ge Aviation Systems Llc Method of providing high integrity processing
CN104699550B (zh) * 2014-12-05 2017-09-12 中国航空工业集团公司第六三一研究所 一种基于lockstep架构的错误恢复方法
WO2016151674A1 (ja) * 2015-03-20 2016-09-29 ルネサスエレクトロニクス株式会社 データ処理装置
US10599513B2 (en) * 2017-11-21 2020-03-24 The Boeing Company Message synchronization system
US10802932B2 (en) 2017-12-04 2020-10-13 Nxp Usa, Inc. Data processing system having lockstep operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
US5226152A (en) * 1990-12-07 1993-07-06 Motorola, Inc. Functional lockstep arrangement for redundant processors
JP3123844B2 (ja) * 1992-12-18 2001-01-15 日本電気通信システム株式会社 二重化装置
US6327668B1 (en) * 1998-06-30 2001-12-04 Sun Microsystems, Inc. Determinism in a multiprocessor computer system and monitor and processor therefor
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
EP1398700A1 (de) * 2002-09-12 2004-03-17 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zur Synchronisation redundanter Verarbeitungseinheiten
US7290169B2 (en) * 2004-04-06 2007-10-30 Hewlett-Packard Development Company, L.P. Core-level processor lockstepping
CN100565466C (zh) * 2004-10-25 2009-12-02 罗伯特·博世有限公司 在具有至少两个处理单元的计算机系统中进行模式转换和信号比较的方法和设备
CN100392420C (zh) * 2005-03-17 2008-06-04 上海华虹集成电路有限责任公司 非接触式应用芯片的多通道测试仪
US8826288B2 (en) 2005-04-19 2014-09-02 Hewlett-Packard Development Company, L.P. Computing with both lock-step and free-step processor modes

Also Published As

Publication number Publication date
BRPI0813077B1 (pt) 2020-01-28
WO2009015276A2 (en) 2009-01-29
CN101861569B (zh) 2014-03-19
CA2694198A1 (en) 2009-01-29
JP2010534888A (ja) 2010-11-11
JP5436422B2 (ja) 2014-03-05
EP2174221A2 (en) 2010-04-14
BRPI0813077A2 (pt) 2017-06-20
WO2009015276A3 (en) 2009-07-23
CN101861569A (zh) 2010-10-13
CA2694198C (en) 2017-08-08

Similar Documents

Publication Publication Date Title
BRPI0813077B8 (pt) sistema de módulo de processamento de computador
BR112022010762A2 (pt) Chamadas entre partições em armazenamentos de dados particionados e invioláveis
BR112018005874A2 (pt) gerenciamento de recurso proativo para sistemas paralelos de processamento de roubo de trabalho
BR112022025199A2 (pt) Modo azimutal e planar na compressão de nuvem de pontos geométricos
BR112021017439A2 (pt) Vinculação de chaves seguras de convidados seguros a um módulo de segurança de hardware
BR112015008006A8 (pt) sistema de controle e dispositivo de processamento de informação
BR112014031579A2 (pt) gerenciamento de tarefa de máquina virtual intermediário
BR112017021986A2 (pt) sistema e método para extrair e compartilhar dados de usuário relacionados com aplicativo
BRPI0419267A (pt) método a ser utilizado em um sistema de gerenciamento de dispositivo para dispor o uso das configurações em um dispositivo com grupos de dados de múltipla configuração gerenciados por uma ou mais entidades externas de gerenciamento, sistema de gerenciamento do dispositivo compreendendo um servidor de gerenciamento do dispositivo e um cliente de gerenciamento do dispositivo a ser gerenciado, dispositivo de processamento de dados compreendendo dispositivos para armazenar grupos de dados de múltipla configuração e uma pluralidade de aplicações, e, produto de programa de computador
BRPI0512207A (pt) método implementado em computador para anexar uma aplicação a um módulo de mapeamento usando a interface do programa de aplicação, produto de programa de computador, sistema de interface do programa de aplicação, dispositivo eletrÈnico, e, método implementado em computador para associar um evento a uma ou mais aplicações
BR112016002637A8 (pt) Sincronização de barreira com cálculo dinâmico de largura
BR112014030245A2 (pt) métodos e aparelhos para monitorar apresentações de mídia
BR112016022329A2 (pt) Método para processamento de defeito, aparelho relacionado, e computador
BR112015031865A2 (pt) sistemas e métodos de determinar a localização usando um dispositivo médico
BR112015029955A2 (pt) carga de largura parcial dependente de modo para pro-cessadores registradores mais amplos, métodos e siste-mas
BR112014020806A8 (pt) Método e aparelho para a colocação de dados derivados de conteúdo na memória
BR112015030066A2 (pt) processadores, métodos e sistemas para acessar um conjunto de registradores como uma pluralidade de registradores menores ou como um registrador maior combinado
BR112014005934A2 (pt) método para gerenciar um mapa de um dispositivo de navegação pessoal e seu dispositivo
BR112013006661A2 (pt) método e aparelho para operações de lógica universal
BR112019007122A2 (pt) protocolo de comunicação entre uma pluralidade de módulos de resfriamento líquido de servidores de computador
BR112014031586A2 (pt) gerenciamento com base em rede de conjuntos de dados protegidos
BR112015029108A2 (pt) sistemas de armazenamento e memória "aliased
BRPI0703672A (pt) sistema e método para gerenciar interrupções de gerenciamento de sistema em um sistema de computador de multiprocessador
BR112016024255A2 (pt) circuitos de detecção de erro de memória cache para detectar inversões de bit em indicadores válidos na memória cache após operações invalidadas, e métodos e sistemas a base de processador relacionados
BR112018004715A2 (pt) sistemas unificados e métodos para comunicação de nó entre chips e interna de chip

Legal Events

Date Code Title Description
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B07A Technical examination (opinion): publication of technical examination (opinion) [chapter 7.1 patent gazette]
B07A Technical examination (opinion): publication of technical examination (opinion) [chapter 7.1 patent gazette]
B07C Technical examination (opinion): republication [chapter 7.3 patent gazette]

Free format text: REPUBLICACAO

B07B Technical examination (opinion): publication cancelled [chapter 7.2 patent gazette]

Free format text: ANULADA A PUBLICACAO CODIGO 7.3 NA RPI NO 2547 DE 29/10/2019 POR TER SIDO INDEVIDA.

B07B Technical examination (opinion): publication cancelled [chapter 7.2 patent gazette]

Free format text: ANULADA A PUBLICACAO CODIGO 7.1 NA RPI NO 2545 DE 15/10/2019 POR TER SIDO INDEVIDA.

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 28/01/2020, OBSERVADAS AS CONDICOES LEGAIS.

B16C Correction of notification of the grant

Free format text: REF. RPI 2560 DE 28/01/2020 QUANTO AO INVENTOR.

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 13A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2629 DE 25-05-2021 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.