BR112019009264A2

BR112019009264A2 - método de processamento de informações, aparelho, dispositivo de comunicações, e sistema de comunicações

Info

Publication number: BR112019009264A2
Application number: BR112019009264A
Authority: BR
Inventors: Zheng Chen; Ma Liang; Liu Xiaojian; Zeng Xin; Wei Yuejun
Original assignee: Huawei Tech Co Ltd
Priority date: 2017-06-19
Filing date: 2018-03-21
Publication date: 2020-01-28
Also published as: CN109150420B; US20190132082A1; US20190393985A1; CN109150420A; CN110266448A; EP3540998A1; JP2020502899A; US10425191B2; EP3540998B1; JP6915061B2; US11070316B2; EP3540998A4; CN110266448B

Abstract

este pedido revela um método de processamento de informações, um aparelho, um dispositivo de comunicações, e um sistema de comunicações. o dispositivo de comunicações é configurado para: obter (301) uma posição de início em uma sequência de buffer w para uma sequência de bits de saída, e determinar (302) a sequência de bits de saída a partir da sequência de buffer w com base na posição de início, em que um valor da posição de início é um elemento em { p0, p1, p2, k, pkmax-1 }, 0=k<kmax, 0=pk<ncb, pk é um número inteiro, k é um número inteiro, ncb é um comprimento da sequência de buffer w, kmax é um número inteiro maior do que ou igual a 4, e há dois ou mais intervalos vizinhos diferentes em {p0, p1, p2, k, pkmax-1}. uma sequência de bits para transmissão inicial ou retransmissão é apropriadamente determinada, de modo que o desempenho de decodificação de um dispositivo de comunicações em uma extremidade de recebimento após receber a sequência de bits seja aperfeiçoado, uma taxa de sucesso de decodificação seja aprimorada, e uma quantidade de vezes de retransmissão seja adicionalmente reduzida.

Description

“MÉTODO DE PROCESSAMENTO DE INFORMAÇÕES, APARELHO, DISPOSITIVO DE COMUNICAÇÕES, E SISTEMA DE COMUNICAÇÕES” CAMPO DA TÉCNICA [001] As modalidades da presente invenção referem-se ao campo de comunicações e, em particular, a um método de processamento de informações, a um aparelho, a um dispositivo de comunicações e a um sistema de comunicações.

ANTECEDENTES [002] Em um sistema de comunicações sem fio, uma tecnologia de solicitação de repetição automática híbrida (Hybrid Automatic Repeat Request, HARQ) é uma tecnologia importante que pode aperfeiçoar a confiabilidade de enlace de dados.

[003] O código de verificação de paridade de baixa densidade (low density parity check, LDPC) é um tipo de código de bloco linear que tem uma matriz de verificação de paridade esparsa e é representado por uma estrutura flexível e baixa complexidade de decodificação. Devido ao uso de um algoritmo de decodificação iterativo de paralelismo parcial, o código de LDPC tem uma taxa de rendimento maior do que código Turbo convencional. O código de LDPC é considerado código de correção de erro de próxima geração para um sistema de comunicações e pode ser usado para aperfeiçoar a confiabilidade e utilização de potência de transmissão de canal, e pode ser amplamente aplicado em comunicação espacial, comunicações por fibra óptica, um sistema de comunicações pessoal, uma ADSL, um dispositivo de registro magnético, e similares. Atualmente, na comunicação móvel de 5^a geração, o código de LDPC tem sido considerado ser usado como um dentre os esquemas de codificação de canal.

[004] Para suportar diferentes comprimentos de código e taxas de código, um dispositivo de comunicações realiza correspondência de taxa após a codificação de canal para ajustar uma taxa de código de um bloco codificado, e obtém uma sequência de bits que precisa ser enviada, para corresponder a uma taxa de código de decodificação. O dispositivo de comunicações pode realizar, adicionalmente, puncionamento de bit em um bloco codificado de LDPC durante correspondência de taxa, para aumentar a taxa de código; ou o dispositivo de comunicações realiza repetição de bit em um bloco codificado de LDPC durante

Petição 870190042871, de 07/05/2019, pág. 115/172

2/42 a correspondência de taxa, para diminuir a taxa de código.

[005] Durante a correspondência de taxa, o dispositivo de comunicações, em um dispositivo final de transmissão, seleciona uma sequência de bits que precisa ser enviada, e envia a sequência de bits para um dispositivo de comunicações em um dispositivo final de recebimento após realizar processos, tais como intercalação e mapeamento etc. O dispositivo de comunicações, no dispositivo final de recebimento, combina valores variáveis da sequência de bits com bits de valor variável (soft value) armazenados (bit de canal variável) e realiza decodificação, para obter o bloco de códigos.

[006] Na técnica anterior, ao usar um método existente de correspondência de taxa, o dispositivo de comunicações tem baixo desempenho de HARQ.

SUMÁRIO [007] As modalidades da presente invenção fornecem um método de processamento de informações, um aparelho, um dispositivo de comunicações e um sistema de comunicações, para aperfeiçoar o desempenho de HARQ.

[008] De acordo com um primeiro aspecto, um método de processamento de informações para um sistema de comunicações é fornecido. O método inclui: obter uma posição de início em uma sequência de buffer W para uma sequência de bits de saída, em que a sequência de buffer W inclui uma sequência de bits D ou uma parte de uma sequência de bits D, e um comprimento da sequência de bits D é Kd bits; e determinar a sequência de bits de saída a partir da sequência de buffer W com base na posição de início .

[009] De acordo com um segundo aspecto, um método de processamento de informações para um sistema de comunicações é fornecido. O método inclui: obter uma posição de início em uma sequência de buffer W para uma sequência de bits variáveis, em que a sequência de buffer W inclui uma sequência de valores variáveis de uma sequência de bits D ou uma parte de uma sequência de valores variáveis de uma sequência de bits D, e um comprimento da sequência de valores variáveis da sequência de bits D é Kd; e combinar e armazenar a sequência de bits variáveis com a sequência de buffer W iniciando a partir da posição de início ko.

[0010] Em uma implantação possível do primeiro aspecto ou do

Petição 870190042871, de 07/05/2019, pág. 116/172

3/42 segundo aspecto, um valor de k, é p_k , p_k é um elemento de {a> A> A>^K , ft^-i}, 0<k<k^^ 0<p_k<N_CB, p_k é um número inteiro, ké um número inteiro, N_CB é um comprimento da sequência de buffer W, e k^ é um número inteiro maior do que ou igual a 4; e há dois ou mais intervalos diferentes entre valores adjacentes em {/>₀, p_r, p₂, K , A^-i}· [0011] Na implantação antecedente, um comprimento da sequência de valores variáveis da sequência de bits D é Kd, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade (LDPC), ou a sequência de bits D é obtida encurtando-se, em bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade (LDPC).

[0012] Com base na sequência de bits de saída determinada na implantação antecedente, uma quantidade de bits repetidos é reduzida, reduzindo, desse modo, a perda de desempenho de decodificação.

[0013] Em outra possível implantação do primeiro aspecto ou do segundo aspecto, se k = Q, Po~° _ou Po~k'^r _{t em} q_ue k θ _um número inteiro positivo, r é uma quantidade de bits incluída em um segmento de bit de unidade na sequência de buffer W, e r é um número inteiro maior do que 0.

__ r^n [0014] Por exemplo, , e n é um número inteiro maior do que ou igual a 2.

[0015] Em outra possível implantação, com base em qualquer um dentre o primeiro aspecto ou o segundo aspecto ou a implantação antecedente, ^max = ⁴, e se ⁿcb^^kd q k>0, Pk > (A + K) ou A^(A-^o+X)_;e n_cb se ^Ncb

N_cb ou ou

N_cb ou

Petição 870190042871, de 07/05/2019, pág. 117/172

4/42 representa arredondamento para cima e ^L -¹ representa arredondamento para baixo.

[0016] Opcionalmente, se A^<A^<A^<A_j (A A)>(A A) [0017] Além disso, para fazer com que a posição de início seja um múltiplo integral do segmento de bit de unidade, ^pk~h'^r _e 4 é um número inteiro positivo.

[0018] Opcionalmente, uma quantidade de bits encurtados é

Ç j^? * 7* r ' ⁰ , en eum numero inteiro positivo.

[0019] Em um possível projeto, r = z e z é um fator de levantamento da matriz de LDPC.

[0020] Em outro projeto possível, se uma quantidade de linha de uma 7? 7?

matriz de intercalação for ^subblock, r pode ser ^subblock.

[0021] Em ainda outra implantação possível, com base em qualquer uma dentre as implantações antecedentes, a posição de início ko é determinada com base em um número de posição de início de uma versão de redundância rvidx.

k [0022] Em um possível projeto, a posição de inicio ⁰ pode ser obtida com base em um parâmetro de um número de posição de início de uma versão de redundância rvidx.

[0023] Por exemplo, em retransmissão adaptativa, o número de posição de início da versão de redundância rv,dx pode ser obtido a partir de sinalização.

[0024] Conforme outro exemplo, em retransmissão adaptativa ou retransmissão não adaptativa, o número de posição de início da versão de redundância rv,dx pode ser obtido com base em uma sequência de números de posição de início de versões de redundância e i, i é uma quantidade de vezes de transmissão.

[0025] A sequência de números de posição de início de versões de redundância é lida a partir de uma memória, ou a sequência de números de

Petição 870190042871, de 07/05/2019, pág. 118/172

5/42 posição de início de versões de redundância é determinada com base em uma taxa de código de transmissão inicial, ou a sequência de números de posição de início de versões de redundância é determinada com base em um comprimento da sequência de bits de saída e no fator de levantamento z.

[0026] De acordo com um terceiro aspecto, um aparelho de comunicações é fornecido, e o aparelho de comunicações pode incluir um módulo correspondente configurado para realizar qualquer implantação possível do primeiro aspecto no projeto antecedente do método. O módulo pode ser software e/ou hardware.

[0027] Em um possível projeto, o aparelho de comunicações, fornecido no terceiro aspecto, inclui uma unidade de obtenção, configurada para k obter uma posição de inicio ⁰ em uma sequencia de buffer W para uma sequência de bits de saída, e uma unidade de determinação, configurada para determinar a sequência de bits de saída a partir da sequência de buffer W com base na posição de início .

[0028] O aparelho pode ser configurado para realizar o método descrito em qualquer implantação possível do primeiro aspecto. Para detalhes, consulte a descrição do aspecto antecedente.

[0029] Em um possível projeto, a unidade de obtenção e a unidade de determinação podem ser um ou mais processadores.

[0030] Opcionalmente, o aparelho de comunicações inclui, adicionalmente, uma unidade transceptora, e a unidade transceptora é configurada para inserir/emitir um sinal, por exemplo, configurada para emitir um sinal que corresponde à sequência de bits de saída.

[0031] A unidade transceptora pode ser um transceptor ou pode ser um circuito de entrada/saída ou uma interface de comunicações. Por exemplo, o aparelho de comunicações pode ser um terminal ou uma estação de base ou um dispositivo de rede, e a unidade transceptora do aparelho de comunicações pode ser um transceptor. O aparelho de comunicações pode ser, alternativamente, um chip, e um componente de transceptor do aparelho de comunicações pode ser um circuito de entrada/saída do chip.

[0032] De acordo com um quarto aspecto, um aparelho de comunicações é fornecido, e o aparelho de comunicações pode incluir um

Petição 870190042871, de 07/05/2019, pág. 119/172

6/42 módulo correspondente configurado para realizar qualquer implantação possível do segundo aspecto no projeto de método antecedente. O módulo pode ser software e/ou hardware.

[0033] Em um possível projeto, o aparelho de comunicações, fornecido no quarto aspecto, inclui uma unidade de obtenção, configurada para obter uma posição de início em uma sequência de buffer W para uma sequência de bits variáveis, e uma unidade de processamento, configurada para combinar e armazenar a sequência de bits variáveis na sequência de buffer W iniciando a partir da posição de início ko.

[0034] O aparelho pode ser configurado para realizar o método descrito em qualquer implantação possível do segundo aspecto. Para detalhes, consulte a descrição do aspecto antecedente.

[0035] Em um possível projeto, a unidade de obtenção e a unidade de processamento podem ser um ou mais processadores.

[0036] Opcionalmente, o aparelho de comunicações pode incluir, adicionalmente, uma unidade transceptora, e a unidade transceptora é configurada para inserir/emitir um sinal, por exemplo, configurada para receber um sinal que inclui a sequência de bits variáveis.

[0037] A unidade transceptora pode ser um transceptor ou pode ser um circuito de entrada/saída ou uma interface de comunicações. Por exemplo, o aparelho de comunicações pode ser um terminal ou uma estação de base ou um dispositivo de rede, e a unidade transceptora do aparelho de comunicações pode ser um transceptor. O aparelho de comunicações pode ser, alternativamente, um chip, e um componente de transceptor do aparelho de comunicações pode ser um circuito de entrada/saída do chip.

[0038] De acordo com um quinto aspecto, um aparelho de comunicações é fornecido, e o aparelho de comunicações inclui um ou mais processadores.

[0039] Em um possível projeto, o um ou mais processadores podem implantar funções do primeiro aspecto e qualquer implantação do primeiro aspecto. Opcionalmente, além de implantar as funções do primeiro aspecto e qualquer implantação do primeiro aspecto, o processador pode implantar, adicionalmente, outra função.

Petição 870190042871, de 07/05/2019, pág. 120/172

7/42 [0040] Em um possível projeto, o um ou mais processadores podem implantar funções do segundo aspecto e qualquer implantação do segundo aspecto. Opcionalmente, além de implantar as funções do segundo aspecto e qualquer implantação do segundo aspecto, o processador pode implantar, adicionalmente, outra função.

[0041] Opcionalmente, o aparelho de comunicações fornecido no quinto aspecto pode incluir, adicionalmente, um transceptor e uma antena.

[0042] Opcionalmente, os aparelhos de comunicações, fornecidos no terceiro ao quinto aspectos, podem incluir, adicionalmente, um componente configurado para gerar um CRC de bloco de transmissão, um componente usado para segmentação de bloco de códigos e verificação de CRC, um codificador, um intercalador usado para intercalação, um modulador usado para processamento de modulação ou similares. Em um possível projeto, o um ou mais processadores podem ser usados para implantar funções dos componentes.

[0043] Opcionalmente, os aparelhos de comunicações, fornecidos no terceiro ao quinto aspectos, podem incluir, adicionalmente, um demodulador usado para uma operação de demodulação, um desintercalador usado para desintercalação, um decodificador ou similares. Em um possível projeto, o um ou mais processadores podem ser usados para implantar funções dos componentes.

[0044] De acordo com um sexto aspecto, uma modalidade da presente invenção fornece um sistema de comunicações. O sistema inclui o aparelho de comunicações, de acordo com qualquer um dentre o terceiro ao quinto aspectos.

[0045] De acordo ainda com outro aspecto, uma modalidade da presente invenção fornece uma mídia de armazenamento em computador, em que a mídia de armazenamento em computador armazena um programa e, quando o programa é executado, um computador realiza o método, de acordo com os aspectos antecedentes.

[0046] Outro aspecto deste pedido fornece um produto de programa de computador que inclui uma instrução e, quando o produto de programa de computador é executado em um computador, o computador realiza o método, de acordo com os aspectos antecedentes.

Petição 870190042871, de 07/05/2019, pág. 121/172

8/42 [0047] Com base no método de processamento de informações, no aparelho, no dispositivo de comunicações e no sistema de comunicações fornecidos nas modalidades da presente invenção, o desempenho de HARQ pode ser aperfeiçoado.

BREVE DESCRIÇÃO DOS DESENHOS [0048] A Figura 1 é um diagrama esquemático de uma matriz-base de código de LDPC e matrizes de permutação circular da matriz-base do código de LDPC;

[0049] A Figura 2 é um diagrama estrutural de um sistema de comunicações, de acordo com uma modalidade da presente invenção;

[0050] A Figura 3 é um fluxograma de um método de processamento de informações, de acordo com uma modalidade da presente invenção;

[0051] A Figura 4-1 é um diagrama esquemático de um bloco codificado, de acordo com uma modalidade da presente invenção;

[0052] A Figura 4-2 é um diagrama esquemático de um possível método de definição de posição de início e um método de retransmissão;

[0053] A Figura 4-3 é um diagrama esquemático de outro possível método de definição de posição de início e um método de retransmissão;

[0054] A Figura 4-4 é um diagrama esquemático de definição de posição de início, de acordo com uma modalidade da presente invenção;

[0055] A Figura 5-1 é um gráfico-base de código de LDPC, de acordo com uma modalidade da presente invenção;

[0056] A Figura 5-2 é um diagrama de simulação de desempenho com base na Figura 5-1;

[0057] A Figura 5-3 é um diagrama de simulação de desempenho com base na Figura 5-1;

[0058] A Figura 5-4 é um diagrama de simulação de desempenho com base na Figura 5-1;

[0059] A Figura 6 é um fluxograma de um método de processamento de informações, de acordo com uma modalidade da presente invenção;

[0060] A Figura 7 é um diagrama estrutural de um aparelho de processamento de informações, de acordo com uma modalidade da presente invenção; e [0061] A Figura 8 é um gráfico-base de código de LDPC, de acordo

Petição 870190042871, de 07/05/2019, pág. 122/172

9/42 com uma modalidade da presente invenção.

DESCRIÇÃO DAS MODALIDADES [0062] A fim de facilitar o entendimento, alguns substantivos usados neste pedido são descritos abaixo.

[0063] Neste pedido, os substantivos rede e sistema são frequentemente usados de modo alternado e aparelho e dispositivo são frequentemente usados de modo alternado, e as pessoas versadas na técnica podem entender os significados dos substantivos. Um aparelho de comunicações pode ser um chip (por exemplo, um chip de banda de base, um chip de processamento de sinal digital ou um chip de propósito geral), um terminal, uma estação de base ou outro dispositivo de rede. O terminal é um dispositivo com uma função de comunicação, e pode incluir um dispositivo portátil, um dispositivo em veículo, um dispositivo utilizável junto ao corpo, um dispositivo de computação, outro dispositivo de processamento conectado a um modem sem fio, ou similares que têm uma função de comunicação sem fio. O terminal pode ser implantado em terra, incluindo ambiente interno ou externo, e o terminal pode ser um terminal portátil ou um terminal em veículo. O terminal pode ser implantado, alternativamente, em uma superfície aquática (por exemplo, em um navio). O terminal pode ser implantado, alternativamente, no ar (por exemplo, em uma aeronave, em um balão e em um satélite). O dispositivo terminal pode ser um telefone móvel (mobile phone), um computador do tipo tablet (Pad), um computador com uma função de envio e recebimento sem fio, um dispositivo terminal de realidade virtual (Virtual Reality, VR), um dispositivo terminal de realidade aumentada (Augmented Reality, AR), um terminal sem fio relacionado a controle industrial (industrial control), um terminal sem fio relacionado a autocondução (self driving), um terminal sem fio relacionado a telemedicina (remote medicai), um terminal sem fio relacionado a uma rede elétrica inteligente (smart grid), um terminal sem fio relacionado à segurança no transporte (transportation safety), um terminal sem fio relacionado a uma cidade inteligente (smart city), um terminal sem fio relacionado a uma residência inteligente (smart home), ou similares. Em diferentes redes, o terminal pode ter diferentes nomes, por exemplo, equipamento de usuário, uma estação móvel, uma unidade de assinante, uma estação, um telefone celular, um assistente digital pessoal, um modem sem fio, um dispositivo de comunicações sem fio,

Petição 870190042871, de 07/05/2019, pág. 123/172

10/42 um dispositivo portátil, um computador do tipo laptop, um telefone sem fio e uma placa de circuito local sem fio. A fim de facilitar a descrição, o dispositivo terminal é denominado um terminal por questão de brevidade neste pedido. A estação de base (base station, BS) também pode ser denominada um dispositivo de estação de base, e é um dispositivo que é implantado em uma rede de acesso por rádio e usado para fornecer uma função de comunicação sem fio. Em diferentes sistemas de acesso por rádio, a estação de base pode ter diferentes nomes. Por exemplo, em uma rede de Sistema Universal de Telecomunicações Móveis (Universal Mobile Telecommunications System, UMTS), a estação de base é denominada um NodeB (NodeB); em uma rede de LTE, a estação de base é denominada urn NodeB evoluído (evolved NodeB, eNB ou eNodeB); ou em uma rede de novo rádio (new radio, NR), a estação de base é denominada um ponto de transmissão e recepção (transmission reception point, TRP) ou um NodeB de próxima geração (generation nodeB, gNB). Alternativamente, em outra rede na qual uma pluralidade de tecnologias é integrada ou em outras várias redes evoluídas, a estação de base pode ter outros nomes. A presente invenção não é limitada aos mesmos.

[0064] As soluções técnicas, nas modalidades da presente invenção, são descritas abaixo com referência aos desenhos anexos nas modalidades da presente invenção.

[0065] O código de LDPC pode ser representado, frequentemente, usando-se uma matriz de verificação de paridade Η. A matriz de verificação de paridade H do código de LDPC pode ser obtida usando-se um gráfico-base (base graph) e um valor de deslocamento (shift). O gráfico-base pode incluir, frequentemente, elementos de matriz m*n (entrada), e pode ser representado por uma matriz de m linhas e n colunas. O valor de cada elemento de matriz, no gráfico-base, é 0 ou 1. Um elemento no gráfico-base cujo valor é 0 é, por vezes, denominado um elemento zero, que pode ser substituído por uma matriz somente de zeros (zero matrix) de tamanho z*z. Um elemento no gráfico-base cujo valor é 1 é, por vezes, denominado um elemento diferente de zero, que pode ser substituído por uma matriz de permutação circular (circulant permutation matrix) de tamanho z*z. Ou seja, cada elemento de matriz no gráfico-base representa uma matriz somente de zeros ou uma matriz de permutação circular. Deve-se observar que, neste relatório descritivo, os índices

Petição 870190042871, de 07/05/2019, pág. 124/172

11/42 de linha e os índices de coluna dos gráficos-base e das matrizes são numerados iniciando a partir de 0, mas isso é apenas para facilitar o entendimento. Pode-se entender que os índices de linha e os índices de coluna podem ser, alternativamente, numerados iniciando a partir de 1, e os índices de linha e os índices de coluna correspondentes são aumentados em 1 com base nos índices de linha e nos índices de coluna mostrados neste relatório descritivo.

[0066] Se um valor de um elemento na linha i e coluna j no

P P grafico-base for 1 e um valor de deslocamento do elemento for ^l’^J, em que ^{, J}é um número inteiro maior do que ou igual a 0, isso indica que o elemento na linha i e na coluna j cujo valor é 1 pode ser substituído por uma matriz de p permutação circular z*z que corresponde a ^{, J}. A matriz de permutação circular pode ser obtida deslocando-se, de modo circular, uma matriz de identidade de p tamanho z*z para a direita por vezes. Ao construir uma matriz de verificação de paridade H do código de LDPC, cada elemento cujo valor é 0 no gráfico-base é substituído por uma matriz somente de zeros de tamanho z*z, e cada elemento cujo valor é 1 no gráfico-base é substituído por uma matriz de permutação circular de tamanho z*z que corresponde a um valor de deslocamento do elemento, z é um número inteiro positivo e pode ser denominado um fator de levantamento (lifting), e pode ser determinado com base em um tamanho de bloco de códigos suportado por um sistema e um tamanho de dados de informações. Pode-se aprender que um tamanho da matriz de verificação de paridade H é (m*z)*(n*z).

p [0067] ^l’^J pode ser obtido com base no fator de levantamento z.

p

Para um elemento no grafico-base cujo valor e 1, ^l’^J pode ser diferente para diferentes fatores de levantamento z. Para simplificar a implantação, frequentemente, uma matriz-base m*n (base matrix) pode ser definida no sistema, e uma posição de cada elemento na matriz-base corresponde um para um a uma posição de cada elemento no gráfico-base. Um elemento zero no gráfico-base tem uma mesma posição na matriz-base e o elemento zero é representado por -1 na matriz-base. Um elemento diferente de zero cujo valor é 1 na linha i e na coluna j no gráfico-base tem uma mesma posição na

Petição 870190042871, de 07/05/2019, pág. 125/172

12/42 p matriz-base e o elemento diferente de zero pode ser representado por na p

matriz-base, e e um numero inteiro positivo maior do que ou igual a 0. Nessa modalidade deste pedido, a matriz-base é, por vezes, denominada uma matriz de deslocamento de um gráfico-base.

[0068] A Figura 1 é um diagrama esquemático de uma matriz-base de código de LDPC em um sistema de comunicações e matrizes de permutação circular quando um fator de levantamento for 4. A matriz-base do código de LDPC tem m*n elementos. A Figura 1 mostra uma matriz-base de código de LDPC em uma estrutura de QC em que m=13 e n=38, e uma taxa de código do código de LDPC é (n-m)/n=0,6579. Se um fator de levantamento z=4, todos os elementos cujo valor é -1 na matriz são matrizes de zero 4*4 após levantamento, e outros elementos são 4*4 matrizes de permutação circular após o levantamento. A matriz de permutação circular pode ser obtida realizando-se deslocamento cíclico em uma matriz de identidade I para uma quantidade correspondente de vezes, e a quantidade de vezes de deslocamento é igual a um valor de um elemento de matriz correspondente. Conforme mostrado na Figura 1, uma matriz de permutação circular correspondente de um elemento cujo valor é 0 na matriz-base após levantamento é uma matriz de identidade de 4*4 I, e uma matriz de permutação circular correspondente de um elemento cujo valor é 1 após levantamento é uma matriz que é obtida realizando-se um deslocamento cíclico em uma matriz de identidade 1 vez. O restante pode ser deduzido por analogia. Os detalhes não são descritos neste documento.

[0069] Pode-se entender que um gráfico-base ou uma matriz-base fornecida nas modalidades da presente invenção é usada como um exemplo. Por exemplo, uma matriz-base, mostrada na Figura 1, ou um gráfico-base, mostrado na Figura 5-1, é usado como um exemplo para a descrição; entretanto, a presente invenção não é limitada ao mesmo.

[0070] No sistema de comunicações, os dados de informações são transmitidos entre dispositivos de comunicações (por exemplo, uma estação de base ou um terminal). Um ambiente de transmissão sem fio é complexo e variável, e é facilmente submetido à interferência, e um erro ocorre com facilidade. Para enviar, de modo confiável, dados de informações, um dispositivo de comunicações em um dispositivo final de transmissão realiza

Petição 870190042871, de 07/05/2019, pág. 126/172

13/42 processamento, tal como verificação de CRC, codificação de canal, correspondência de taxa e intercalação nos dados de informações, mapeia bits codificados intercalados em símbolos modulados, e envia os símbolos modulados para um dispositivo de comunicações em um dispositivo final de recebimento. Após receber os símbolos modulados, o dispositivo de recebimento realiza, de modo correspondente, demodulação, desintercalação, descorrespondência de taxa, decodificação e verificação de CRC para converter os símbolos modulados nos dados de informações. Nesses processos, os erros de transmissão podem ser reduzidos e a confiabilidade de transmissão de dados pode ser aprimorada.

[0071] Um sistema de comunicações 200, mostrado na Figura 2, pode ser amplamente aplicado a diferentes tipos de comunicação, tais como comunicação por voz e comunicação por dados. O sistema de comunicações pode incluir uma pluralidade de dispositivos de comunicações sem fio. Por questão de clareza, a Figura 2 mostra apenas um dispositivo de comunicações 20 e um dispositivo de comunicações 21. As informações de controle ou informações de dados são recebidas e enviadas entre o dispositivo de comunicações 20 e o dispositivo de comunicações 21 como uma sequência de informações. Em um possível projeto, o dispositivo de comunicações 20 serve como um dispositivo de comunicações em um dispositivo final de transmissão, envia uma sequência de informações na forma de blocos de transporte (bloco de transmissão, TB), e realiza fixação de CRC em cada bloco de transmissão. Se um tamanho de um bloco de transporte com fixação de CRC exceder um comprimento de bloco de códigos máximo, o bloco de transporte precisa ser segmentado em diversos blocos de código (code block, CB). A fixação de CRC de bloco de códigos pode ser realizada em cada bloco de códigos, ou a fixação de CRC de grupo de bloco de códigos pode ser realizada em cada grupo de bloco de códigos, bits de enchimento adicionais podem ser inseridos em cada bloco de códigos. O dispositivo de comunicações 20 realiza codificação de canal em cada bloco de códigos para obter um bloco codificado correspondente. Cada bloco codificado inclui bits de informações e bits de verificação de paridade, e se os bits de informações incluírem um ou mais bits de enchimento, o bit de enchimento normalmente é representado por nulo (Null).

Petição 870190042871, de 07/05/2019, pág. 127/172

14/42 [0072] Um bloco codificado ou um bloco codificado no qual a redisposição de bit é realizada é armazenado em um buffer circular do dispositivo de comunicações 20, e o dispositivo de comunicações 20 obtém, sequencialmente, uma pluralidade de bits de saída a partir do bloco codificado no buffer circular, para obter uma sequência de bits de saída. O bit de saída é um bit diferente de um bit de enchimento no bloco codificado e, portanto, a sequência de bits de saída não inclui qualquer bit de enchimento. A sequência de bits de saída é enviada após ser intercalada e mapeada em símbolos modulados. Na retransmissão, o dispositivo de comunicações 20 seleciona outra sequência de bits de saída a partir do bloco codificado no buffer circular para envio. Se a obtenção sequencial de bits de saída alcançar um último bit do buffer circular, a seleção de bit de saída continua a partir de um primeiro bit do buffer circular.

[0073] Após demodular e desintercalar símbolos modulados recebidos, o dispositivo de comunicações 21 armazena valores variáveis da sequência de bits de saída recebida em uma posição correspondente em um buffer de informações variáveis (soft buffer). Se a retransmissão ocorrer, o dispositivo de comunicações 21 combina valores variáveis de sequências de bits de saída em todas as retransmissões e armazena valores variáveis combinados no buffer de informações variáveis. Combinar, neste documento, significa que, se as posições de bits de saída recebidos em duas transmissões forem iguais, os valores variáveis dos bits de saída recebidos nas duas transmissões são combinados. Uma posição de cada valor variável no buffer de informações variáveis do dispositivo de comunicações 21 corresponde um para um a uma posição de cada bit no bloco codificado no buffer circular do dispositivo de comunicações 20. De modo específico, se uma posição de um bit de saída no bloco codificado no buffer circular do dispositivo de comunicações 20 for um p^ésimo bit, uma posição de um valor variável do bit de saída no buffer de informações variáveis do dispositivo de comunicações 21 também é o p^ésimobit.

[0074] O dispositivo de comunicações 21 decodifica todos os valores variáveis no buffer de informações variáveis para obter um bloco de códigos de uma sequência de informações. Visto que o dispositivo de comunicações 21 pode obter um tamanho de bloco de transmissão, o dispositivo de

Petição 870190042871, de 07/05/2019, pág. 128/172

15/42 comunicações 21 pode determinar uma quantidade de blocos de código obtida após um bloco de transmissão ser segmentado e um comprimento de cada bloco de códigos. Se o bloco de códigos incluir segmento de bit de paridade de CRC, o dispositivo de comunicações 21 pode verificar, adicionalmente, o bloco de códigos usando-se o segmento de bit de paridade de CRC. O dispositivo de comunicações 21 concatenou todos os blocos de código em um bloco de transmissão, e realiza, adicionalmente, verificação de paridade e concatenação em blocos de transmissão para obter, por fim, a sequência de informações. Pode-se aprender que o dispositivo de comunicações 21 realiza um processo inverso de um método de processamento de informações realizado pelo dispositivo de comunicações 20.

[0075] Deve-se observar que um processo de recebimento e envio da sequência de informações entre o dispositivo de comunicações 20 e o dispositivo de comunicações 21 é apenas usado como um exemplo para a descrição, e a divisão dos módulos é apenas esquemática. Alguns módulos podem ser opcionais, de acordo com uma exigência de um projeto de sistema, e as funções de alguns módulos podem ser combinadas em um módulo para execução. Isso não é limitado. Além disso, os módulos podem ser implantados por um ou mais processadores. A presente invenção não é limitada aos mesmos.

[0076] Nas modalidades da presente invenção, intercalação significa que as posições de um ou mais segmentos de bit em uma sequência de bits são alteradas, e cada segmento de bit inclui um ou mais bits.

[0077] Deve-se observar que, nas modalidades da presente invenção, o dispositivo de comunicações 20 pode ser um dispositivo de rede em um sistema de comunicações, por exemplo, uma estação de base e, de modo correspondente, o dispositivo de comunicações 21 pode ser um terminal. Alternativamente, o dispositivo de comunicações 20 pode ser um terminal em um sistema de comunicações e, de modo correspondente, o dispositivo de comunicações 21 pode ser um dispositivo de rede no sistema de comunicações, por exemplo, uma estação de base. Alternativamente, o dispositivo de comunicações 20 e o dispositivo de comunicações 21 podem ser chips, e cada módulo no processo de processamento antecedente pode ser implantado por um ou mais processadores.

Petição 870190042871, de 07/05/2019, pág. 129/172

16/42 [0078] A Figura 3 é um fluxograma esquemático de um método de processamento de informações, de acordo com uma modalidade da presente invenção. O método pode ser aplicado em um sistema de comunicações, e o sistema de comunicações inclui um dispositivo de comunicações 20 e um dispositivo de comunicações 21. O método pode ser implantado pelo dispositivo de comunicações 20 e inclui as etapas a seguir.

[0079] 301: Obter uma posição de início de uma sequência de bits de saída em uma sequência de buffer W.

[0080] O dispositivo de comunicações 20 realiza uma codificação de LDPC em uma sequência de bits C com um comprimento K. A sequência de bits C pode ser uma sequência de bits de informações de controle ou informações de dados que precisa ser enviada pelo dispositivo de comunicações 20, ou é obtida realizando-se pelo menos processamento de segmentação de bloco de códigos na sequência de bits de informações de controle ou informações de dados. A sequência de bits C com o comprimento K pode incluir um ou mais bits de verificação de redundância cíclica e/ou um ou mais bits de enchimento.

[0081] O dispositivo de comunicações 20 determina, com base no comprimento K da sequência de bits C, uma matriz de LDPC usada para codificação. Por exemplo, o dispositivo de comunicações 20 pode determinar um fator de levantamento z com base em K e, então, realizar levantamento em uma matriz-base, de acordo com uma taxa de código com base em z para obter uma matriz de LDPC. Uma sequência de bits codificada (bloco codificado) é obtida após a sequência de bits C ser codificada usando-se a matriz de LDPC.

[0082] Se o encurtamento não for realizado, uma sequência de bits D pode ser a sequência de bits codificada; ou se uma operação de encurtamento (shortening) for realizada na sequência de bits codificada, de modo específico, a sequência de bits é encurtada por bits, por exemplo, bits são excluídos da sequência de bits codificada, a sequência de bits D pode ser uma sequência de bits que é obtida após a sequência de bits codificada ser encurtada por bits, em que é um número inteiro positivo. Por exemplo, ^so~ⁿ'^r, _n θ _umnúmero inteiro positivo, e r é uma quantidade de bits incluída em um segmento de bit de unidade da sequência de buffer W. O segmento de bit de unidade

Petição 870190042871, de 07/05/2019, pág. 130/172

17/42 reflete uma granularidade para definir a posição de início na sequência de buffer W. Por exemplo, a posição de início pode ser definida na sequência de buffer W com base em um múltiplo integral do fator de levantamento, ou seja, uma quantidade r de bits incluída no segmento de bit de unidade é igual a z. Conforme outro exemplo, antes de inserir a sequência de buffer W, a sequência de bits D pode ser intercalada. Se uma matriz de intercalação incluir ^^biock

R R colunas, a matriz de intercalação inclui linhas. θ _um número inteiro mínimo que satisfaz ^D ~ ^biock ·^Miock , _{e a} quantidade r de bits D incluída no segmento de bit de unidade pode ser ^biock Em outras palavras, a posição de início pode ser definida com base em um múltiplo integral de D

Ysubblock [0083] Um comprimento da sequência de bits D é Kd. A sequência de bits D pode incluir uma pluralidade de bits na sequência de bits C, e pode incluir, adicionalmente, um ou mais bits de verificação de paridade. Os bits na sequência de bits C são, por vezes, denominados bits de informações ou bits sistemáticos (systematic bit) na sequência de bits D. Nas modalidades da presente invenção, a sequência de bits D também é, por vezes, denominada um bloco codificado (coded block).

[0084] O dispositivo de comunicações 20 determina a sequência de bits de saída com base na sequência de bits D ou em uma parte da sequência de bits D. A sequência de bits de saída é enviada após realizar processos, tais como modulação, etc. Ao suportar a retransmissão, o dispositivo de comunicações pode determinar, com base na sequência de bits D ou em parte da sequência de bits D, uma sequência de bits de saída a ser transmitida cada vez.

[0085] Em um possível projeto, o dispositivo de comunicações 20 pode determinar a sequência de bits de saída com base na sequência de buffer W. A sequência de buffer W com um comprimento ^Ncb inclui a sequência de bits D ou uma parte da sequência de bits D.

[0086] Em uma possível implantação, a sequência de buffer W pode incluir todos os bits da sequência de bits D. Por exemplo, a sequência de buffer W pode incluir a sequência de bits D. Conforme outro exemplo, a sequência de

Petição 870190042871, de 07/05/2019, pág. 131/172

18/42 buffer W pode incluir, alternativamente, uma sequência de bits D após ser pelo menos intercalada. Conforme outro exemplo, a sequência de buffer pode incluir uma sequência de bits D após ser pelo menos preenchida. Conforme ainda outro exemplo, a sequência de buffer pode incluir uma sequência de bits D após ser pelo menos intercalada e preenchida.

[0087] Em outra possível implantação, a sequência de buffer W pode incluir alguns bits da sequência de bits D. Por exemplo, o comprimento da sequência de bits D excede um comprimento máximo da sequência de buffer W e, portanto, a sequência de buffer W pode incluir apenas alguns bits da sequência de bits D. De modo similar, a sequência de buffer W pode incluir alguns bits da sequência de bits D. Conforme outro exemplo, a sequência de buffer W pode incluir alguns bits de uma sequência de bits D na qual pelo menos o processamento de intercalação é realizado. Conforme outro exemplo, a sequência de buffer W pode incluir alguns bits de uma sequência de bits D na qual pelo menos o processamento de preenchimento é realizado. Conforme ainda outro exemplo, a sequência de buffer W pode incluir alguns bits de uma sequência de bits D na qual pelo menos o processamento de intercalação e o processamento de preenchimento são realizados.

[0088] A sequência de buffer W pode ser denominada, alternativamente, um buffer circular. Durante a transmissão inicial ou retransmissão, o dispositivo de comunicações 20 determina a sequência de bits de saída para a transmissão inicial ou a retransmissão a partir da sequência de bits armazenada no buffer circular. A fim de facilitar a descrição, uma i^ésimatransmissão representa transmissão inicial ou retransmissão. i=0 representa transmissão inicial, e i>0 representa retransmissão, i é um número inteiro. Por exemplo, i=1 representa uma primeira retransmissão, e i=2 representa uma segunda retransmissão. Um limite superior de vezes de retransmissão depende de uma quantidade máxima de vezes de retransmissão no sistema. Uma sequência de bits de saída para cada transmissão inicial ou retransmissão pode ser uma versão de redundância (redundancy version, rv) da sequência de bits D.

[0089] ko representa uma posição de início para uma sequência de bits de saída no buffer circular, isto é, a posição de início na sequência de buffer W para a sequência de bits de saída. Para a i^ésima transmissão, ko também pode

Petição 870190042871, de 07/05/2019, pág. 132/172

19/42 ser denominado uma posição de início de uma versão de redundância para a i^ésima retransmissão. Para distinguir entre diferentes retransmissões, (i) pode ser adicionado após um parâmetro correspondente, por exemplo, as diferentes retransmissões são representadas por ko(i) ou rv(i).

[0090] Um valor de é ^Pk , ^Pk é um elemento em {a> 0<k<k_max^ 0<p_k<N_CB, p_{k um n}Q_mero j_nteiro, ké k

um numero inteiro, ^irax representa uma quantidade maxima de posições de início que pode ser selecionada a partir da sequência de buffer W para a k sequencia de bits de saída, e e um numero inteiro maior do que ou igual a

4.

[0091] 302: Determinar a sequência de bits de saída a partir da sequência de buffer W com base na posição de início .

[0092] O dispositivo de comunicações 20 pode determinar a sequência de bits de saída a partir da sequência de buffer W com base na posição de início ko obtida na etapa 301.

[0093] Por exemplo, o dispositivo de comunicações 20 obtém, sequencialmente, E bits como a sequência de bits de saída iniciando a partir de bit koda sequência de buffer.

[0094] Conforme outro exemplo, após enviar uma sequência de bits de saída para transmissão inicial, isto é, uma o^ésima transmissão, o dispositivo de comunicações 20 recebe uma confirmação negativa (NACK) do dispositivo de comunicações 21, e o dispositivo de comunicações 20 precisa determinar uma posição de início ko(1) de uma sequência de bits de saída para uma primeira retransmissão, ou seja, uma posição de início ko(1) para uma primeira versão de redundância rv(1). Portanto, o dispositivo de comunicações 20 obtém a posição de início ko(1) na sequência de buffer W para a sequência de bits de saída, e determina a sequência de bits de saída para a primeira retransmissão com base em um comprimento E(1) e na posição de início ko(1) da sequência de bits de saída, ou seja, determina a versão de redundância rv(1). O dispositivo de comunicações 20 envia a sequência de bits de saída rv(1) ao dispositivo de comunicações 21. Se o dispositivo de comunicações 20 receber uma NACK do dispositivo de comunicações 21, o dispositivo de comunicações 20 precisa

Petição 870190042871, de 07/05/2019, pág. 133/172

20/42 determinar uma posição de início ko(2) de uma sequência de bits de saída para uma segunda retransmissão, ou seja, uma posição de início ko(2) para uma segunda versão de redundância rv(2). O dispositivo de comunicações 20 determina a sequência de bits de saída para a segunda retransmissão com base em um comprimento E(2) e na posição de início ko(2) da sequência de bits de saída, ou seja, determina a versão de redundância rv(2). O restante pode ser deduzido por analogia. Quando uma quantidade máxima de vezes de retransmissão é alcançada ou um temporizador de retransmissão expirar, ou o dispositivo de comunicações 20 receber uma confirmação positiva (ACK) do dispositivo de comunicações 21, o dispositivo de comunicações 20 pode terminar a retransmissão. Certamente, o dispositivo de comunicações 20 pode realizar retransmissão para uma pluralidade de vezes sem considerar uma NACK ou ACK do dispositivo de comunicações 21.

[0095] Durante a decodificação, o dispositivo de comunicações 21, em um dispositivo final de recebimento, precisa combinar bits de valor variável recebidos na transmissão inicial com bits de valor variável de todas as versões de redundância recebidas e realizar decodificação. Para um bloco codificado obtido realizando-se codificação de LDPC, para aperfeiçoar o desempenho de decodificação do dispositivo de comunicações no dispositivo final de recebimento, uma quantidade de bits repetidos ou bits omitidos de todas as versões de redundância recebidas precisa ser reduzida.

[0096] Em geral, o desempenho de decodificação de código de LDPC pode ser afetado por vários fatores. Por exemplo, um segmento de decodificação precisa incluir bits de informações. Conforme outro exemplo, os bits de verificação de paridade além dos bits de informações precisam ser selecionados em uma ordem na qual os mesmos são gerados durante a codificação, para formar uma palavra-código de baixa taxa de bit. Conforme outro exemplo, quando a retransmissão ocorre, uma proporção maior de bits repetidos para bits a serem decodificados leva a desempenho de decodificação mais baixo.

[0097] A Figura 4-1 mostra um bloco codificado de LDPC que inclui bits de informações e bits de verificação de paridade. Supõe-se que antes de o puncionamento ser realizado, uma matriz-base do bloco codificado de LDPC suporta uma taxa de código máxima de 8/9 e suporta uma taxa de código

Petição 870190042871, de 07/05/2019, pág. 134/172

21/42 mínima de 1/3. 0 puncionamento indica que um bit codificado que corresponde a uma coluna puncionada não é enviado, de modo que uma taxa de código possa ser frequentemente aumentada.

[0098] Conforme mostrado na Figura 4-2, há quatro valores po, pi, P2 e ps da posição de início. Na transmissão inicial, uma sequência de bits de saída é obtida a partir da o^ésima posição de início po, ou seja, uma versão de redundância 0. Em uma primeira retransmissão, uma sequência de bits de saída é obtida a partir da segunda posição de início p₂, ou seja, uma versão de redundância 1. Portanto, a versão de redundância 0 e a versão de redundância 1 não são contínuas, e uma grande quantidade de bits omitidos não é transmitida. Após receber as duas versões de redundância, o dispositivo de comunicações, no dispositivo final de recebimento, combina as duas versões de redundância e realiza decodificação. Entretanto, visto que os bits redundantes omitidos na Figura 4-2 não são transmitidos ao dispositivo de comunicações no dispositivo final de recebimento, os bits redundantes omitidos não podem ser selecionados antes de bits redundantes na versão de redundância 1 para formar uma palavra-código para decodificação. Consequentemente, o desempenho de decodificação é severamente perdido.

[0099] Conforme mostrado na Figura 4-3, na transmissão inicial, uma sequência de bits de saída é obtida a partir da o^ésima posição de início po, ou seja, uma versão de redundância 0. Em uma primeira retransmissão, uma sequência de bits de saída é obtida a partir da primeira posição de início pi, ou seja, uma versão de redundância 1. Embora a versão de redundância 0 e a versão de redundância 1 sejam contínuas, mas se uma taxa de código da transmissão inicial for relativamente baixa, há uma quantidade relativamente grande de bits repetidos, de modo que o desempenho de decodificação também seja perdido.

[00100] Na etapa 301, um valor de ko pode ser ^Pk, ^Pk é um elemento em ^Ρ1'' Em outras palavras, há kmáx valores para as posições de início. pode ser um número inteiro maior do que ou igual a 4. Por exemplo, “ ² , e n é um número inteiro maior do que ou igual a 2. e [00101] Um subscrito k de ^Pk pode ser um número de posição de

Petição 870190042871, de 07/05/2019, pág. 135/172

22/42 início de uma versão de redundância rvidx.

[00102] Κα,αΛ J p_0C|_{es ser} (jgfíniciog _mujtos modos.

Por exemplo, o conjunto pode ser um conjunto que inclui apenas elementos pode _{ser um su}b_Co_nj_unto q_e outro conjunto. Os elementos no conjunto l^⁰’^²’^ ’ A_max-ij podem ser dispostos em uma sequência particular, ou podem não ser dispostos em uma sequência particular. Isso não é limitado neste pedido.

[00103] Em uma implantação possível que é diferente do modo mostrado na Figura 4-2 ou na Figura 4-3, conforme mostrado na Figura 4-4, os kmáx valores J podem ser definidos em intervalos não regulares. Há pelo menos dois ou mais intervalos diferentes entre valores adjacentes em ^Ρ1'' ’^Pkaax Supõe-se que os valores das posições de início em sejam dispostos em ordem crescente de subscritos. Em outras palavras, ^Po é um valor mínimo, ^Pk™* ¹ é um valor máximo, e Po^<Pi^<P2^<^ <Pk^-i jm intervalo S entre valores adjacentes é um valor absoluto \^{Pk Pk}-¹! de uma diferença entre duas posições de início adjacentes, e ^0<^^<^m_ax [00104] Uma posição de início mínima é ^Pi' °.Ou ^{Po ío}'^r,e é um número inteiro positivo. Por exemplo, pode ser 2. Se uma sequência de bits de saída for determinada iniciando a partir de ^Po, 2r bits precisam ser primeiramente omitidos. E se r=z, os bits de informações codificados que correspondem às primeiras duas colunas da matriz-base são omitidos e as duas colunas normalmente podem ser colunas de bits de puncionamento interno. Se a sequência de buffer W não incluir os bits de informações codificados que correspondem às primeiras duas colunas da matriz-base, Deve-se observar que apenas um exemplo é fornecido neste documento, e a presente invenção não é limitada ao mesmo.

Petição 870190042871, de 07/05/2019, pág. 136/172

23/42 [00105] Quando as posições de início forem definidas em intervalos regulares, os valores absolutos \^Pk são iguais. Em outras palavras, os intervalos entre valores adjacentes em ^Ρ1'' são iguais.

[00106] Quando as posições de início forem definidas em intervalos não regulares, há pelo menos dois ou mais intervalos diferentes entre valores adjacentes em Por exemplo, há uma posição de início

Pt que torna \^Pk P*\ [00107] Assumindo Gx~⁴ como um exemplo: em um possível projeto, se ^Ncb , k > θ, e a sequência de bits D for uma sequência de bits obtida após a codificação, então, ^Pk -ÍPo^+K\ Nesse projeto, a sequência de buffer W inclui todos os bits da sequência de bits D ou bits diferentes de bits codificados que correspondem às colunas de bits de puncionamento interno da sequência de bits D, exige-se que uma taxa de código de uma palavra-código que inclui bits entre e ^Po seja pelo menos menor do que ou igual a 1, e Po^<(Po+K)<p₁<p₂<p_{3 moc}|_o q_{ue um} intervalo l^¹ ^°l seja maior do que ou igual a K.

[00108] Em outro projeto possível, se N_cb^Kd k>0 _{e a}sequência de bits D for obtida encurtando-se, em bits, uma sequência de bits obtida após a codificação, então, Pk-(Po~^so^+K) Nesse projeto, a sequência de buffer W inclui todos os bits da sequência de bits D, os '^s° bits podem ser usados como um desvio da posição de início que é definido no caso de o encurtamento não ser realizado conforme supramencionado, e Po < (p_o-0+K)^Pl<P2<P3 [00109] Nos projetos antecedentes, se a retransmissão ocorrer, uma posição de início apropriada pode ser selecionada a partir de e P² com base na taxa de código da transmissão inicial. A sequência de bits de saída é determinada dessa maneira, de modo que haja uma quantidade relativamente pequena de bits repetidos após a sequência de bits de saída ser recebida e

Petição 870190042871, de 07/05/2019, pág. 137/172

24/42 combinada pelo dispositivo final de recebimento.

[00110] Conforme mostrado na Figura 4-4, a Figura 4-4 mostra um exemplo no qual as posições de início do bloco codificado de LDPC, mostrado na Figura 4-1, são definidas em intervalos não regulares. O bloco codificado de LDPC suporta uma taxa de código mínima de 1/3, de modo específico, os bits de informações representam 1/3 de um comprimento total. é localizado próximo a uma posição para uma taxa de código de 2/3, ou seja, no meio de uma sequência. A é localizado próximo a uma posição para uma taxa de código de 0,5. é localizado próximo a uma posição para uma taxa de código de 0,8. Assumindo K=1056 como um exemplo, se uma taxa de código for 1/3, então, um comprimento máximo de um bloco codificado é de 3.168 bits, em que _A=1584 A =2122 _A=132O θ _A=0 p_ode__{se aprender que} (A ~Po) > (.P2~Pi) q há três intervalos entre valores adjacentes.

[00111] Em outro possível projeto, se ⁿcb^<kd _e k>0 _{e a}sequência de buffer W incluir alguns bits da sequência de bits D, então, cada ^Pk pode ser dimensionado em proporção igual em relação à posição de início correspondente na sequência de buffer W no caso de a sequência de buffer W incluir todos os bits na sequência de bits D.

[00112] Se a sequência de bits D for uma sequência de bits obtida

Ncb após a codificação, então,

Em outras palavras,

Po

Ncb

P1

A <A é satisfeito e, portanto, o intervalo

Ncb maior do que ou igual [00113] Se bits, uma sequência sequência de bits D for obtida encurtando-se, em de bits obtida após a codificação, então

Ncb

A de modo que o intervalo l^¹ ^°l seja maior do que

Petição 870190042871, de 07/05/2019, pág. 138/172

25/42

N_cb ou igual a ^D .

[00114] Deve-se observar que o arredondamento para baixo pode ser realizado, alternativamente, no intervalo neste documento, ou seja,

N_cb [00115] Adicionalmente, para os projetos antecedentes, pode ser que (A ~P₀) > (.P₂ ~Pi) q há pelo menos dois ou mais intervalos diferentes entre valores adjacentes em ^Ρ1'' [00116] Com base nos projetos antecedentes, quando £>θ, ^Pk precisa estar em uma posição de um múltiplo integral de um segmento de bit de unidade enquanto satisfaz as exigências antecedentes, ou seja, ^{Pk lk}'^r, um número inteiro positivo. Por exemplo, r

J . Conforme outro exemplo, se ^CB se ^Ncb

N_cb r

' . Deve-se observar que apenas um exemplo é fornecido neste documento, e transformação adequada pode ser realizada nas fórmulas. Por exemplo, o arredondamento para cima é alterado para arredondamento para baixo, de modo que a posição de ^Pk seja um múltiplo integral do segmento de bit de unidade. Essa modalidade da presente invenção não é limitada a isso.

[00117] Para o valor ^Pk em θ’⁰’ΑΆ>^Κ > A_mx-i}, _{ko na eta}p_apode ser obtido de vários modos.

[00118] Em outra implantação possível, uma sequência para obter a posição de início em cada transmissão pode ser definida, ou uma sequência do subscrito k de ^Pk em cada transmissão pode ser definida. Tal sequência pode ser indicada ao dispositivo de comunicações no dispositivo final de recebimento, ou pode ser pré-armazenada nos dispositivos de comunicações em um

Petição 870190042871, de 07/05/2019, pág. 139/172

26/42 dispositivo final de transmissão e no dispositivo final de recebimento.

[00119] O subscrito k de ^Pk pode ser um número de posição de início de uma versão de redundância rvidx, um número de posição de início de uma versão de redundância em uma i^ésima transmissão pode ser representado por rvidx(i), e uma posição de início ko(i) pode ser determinada com base em um número de posição de início de uma versão de redundância rv,dx(i mod kmáx).

[00120] Um método para obter posições de início em uma sequência fixa pode ser usado. Em uma modalidade, uma sequência rv,dx pode ser definida, e uma quantidade de valores na sequência rv,dx pode ser kmáx ou pode ser uma quantidade máxima Rmáx de vezes de retransmissão. Por exemplo, quando k_máx=8, a sequência rv,dx é 0, 3, 6, 2, 5, 7, 4, 1. Nesse caso, na transmissão inicial, uma sequência de bits de saída é determinada iniciando a partir de um ^ésimo _{em uma} primeira transmissão é p₃, uma sequência de bits de saída é determinada iniciando a partir de um ^^3ésimoko(2) em uma segunda transmissão é pe, uma sequência de bits de saída é determinada iniciando a partir de um Aésimo q restante pode ser deduzido por analogia. Em uma kmáx®^S'^ma transmissão, uma sequência de bits de saída é determinada iniciando a partir do ^{Po ésimo} bit novamente. Ou seja, para uma i^ésimatransmissão, k=rvidx(i mod kmáx) e ko(i)=Pk. Conforme outro exemplo, kmáx=4, a quantidade máxima Rmáx de vezes de retransmissão é 4, e um valor definido de sequência rvidx é {0, 2, 3, 1}, de modo que na transmissão inicial, uma sequência de bits de saída seja determinada iniciando a partir do ^/?0lésímo θ na primeira transmissão é p2, uma sequência de bits de saída é determinada iniciando a partir do Λésimo θ ^₀(2) _na segunda transmissão é p₃. Para a i^ésima transmissão, k=rvidx(i mod Rmax) e kO(i)=pk.

[00121] Adicionalmente, a sequência rv,d_X pode ser determinada com base em um valor da taxa de código da transmissão inicial, ou pode ser determinada com base em um comprimento E de uma sequência de bits de saída em cada transmissão e no fator de levantamento z. Em uma situação de retransmissão não adaptativa, os comprimentos de uma sequência de bits de saída em transmissão inicial e retransmissão são iguais. Por exemplo, a

Petição 870190042871, de 07/05/2019, pág. 140/172

27/42 sequência rvidxé determinada com base em . Conforme outro exemplo, um ou mais limites podem ser definidos, e a sequência rv,dx é determinada com base em uma relação entre ^z e os limites.

[00122] Por exemplo, k_máx=8, e uma matriz de LDPC 66*82 é usada, e uma quantidade de colunas que corresponde aos bits de informações é 16. Para um bloco codificado, uma correspondência entre a sequência rv,dx e a taxa de código da transmissão inicial é mostrada na Tabela 1. Por exemplo, quando ~ ⁰⁸ a sequência rv,dx é {0, 2, 4, 6}.

Tabela 1

Taxa de código Ro de transmissão inicial	Sequência rvidx
Λθ >0.8	0, 2, 4, 6
0.53<Λθ <0.8	0, 3, 6, 2
Λθ <0.53	0, 4, 2, 6

[00123] Conforme outro exemplo, k_máx=8, e uma matriz de LDPC 66*82 é usada, e uma quantidade de colunas que corresponde aos bits de informações é 16. Para um bloco codificado, uma correspondência entre a sequência rvidx, o comprimento E de sequência de bits de saída e o fator de < — <30 levantamento z é mostrada na Tabela 2. Por exemplo, quando ^z a sequência rv,dx é {0, 3, 6, 2}.

Tabela 2

Comprimento E de sequência de bits de saída e fator de levantamento z	Sequência rvidx
	z	<20	0, 2, 4, 6
20 <	— <30 z	0, 3, 6, 2
	~E_ z	>30	0, 4, 2, 6

[00124] Tais implantações, conforme supramencionado para uma

Petição 870190042871, de 07/05/2019, pág. 141/172

28/42 sequência de obtenções de posições de início em cada transmissão são adequadas para retransmissão não adaptativa, e informações de posição de início não precisam ser indicadas, a cada vez antes da transmissão, ao dispositivo de comunicações no dispositivo final de recebimento.

[00125] A posição de início ko(i) no bloco codificado para a sequência de bits de saída, pode ser obtida, alternativamente, com base em rv,dx indicada pelo dispositivo de comunicações no dispositivo final de transmissão. Tal modo é adequado para retransmissão adaptativa.

[00126] Em outra implantação possível, a posição de início pode ser obtida com base em um parâmetro do número de posição de início k₀ = rda versão de redundância rvidx. Por exemplo,

N_cb f(rv_idx) +p₀ , e se , ^ko=^r· Po =h-r

N_cb fÓTdò +4 , ou se ^⁼⁰, ^k ₀ =r^k^-^r um

D pode ser o fator de levantamento z ou Assumindo exemplo, rvidx=0, 1, 2, 3, desse modo, /(θ) ⁼ θ, /(1) = 1-67, /(2) = 2 /(3) = 3 Q_eve__se observar que o arredondamento para cima pode ser realizado _em neste documento, ou o arredondamento para baixo pode /(<>’,*) ser realizado em [00127] A Figura 5-1 é um gráfico-base de código de LDPC que tem um tamanho de 46 linhas e 68 colunas. Por exemplo, ⁰ k₀ = r^k^-^r puncionamento interno r=z, e bits que correspondem a duas colunas de bits de não são armazenados no buffer circular. Em uma implantação possível, assumindo ^Ncb , e ⁴ , quando rvidx=0, /(0) = 0, θ q_uanc|₀ rvidx=1, /(¹)^{= 1 67}. Pode-se aprender que as posições de início são 0 e 28z. Quando rvidx=2, /(²) ^{= 2} e, de modo correspondente, uma posição de início é 33z. Quando rvidx=3, /(³) ⁼ 3 θ de modo correspondente,

Petição 870190042871, de 07/05/2019, pág. 142/172

29/42 uma posição de início é 50z. Nesse caso, ί/’ο-ΡυΑ-Λ) p_0C|_{e ser} {0, 28z, 33z, 55z]

Em outra implantação possível, para rvjdx=1, pode ter outro valor. Conforme mostrado na Tabela 3, a Tabela 3 mostra diferentes valores possíveis de /(¹) e valores de uma posição de início que corresponde a /(¹):

Tabela 3

/(1)	P1
1,85	31z
1,80	30z
1,75	29z
1,67	28z
1,60	27z
1,55	26z
1,50	25z
1,42	24z
1,35	23z

[00128] Na Tabela 3, o valor de faz com que um intervalo entre

Λ e P° esteja entre 23z e 31 z (incluindo 23z e 31 z). Visto que uma quantidade de colunas que corresponde a bits de informações no gráfico-base, mostrado na Figura 5-1, é 22, K é menos do que ou igual a 22z após codificação, e satisfaz -ÍPo^+K\ [00129] Em outra implantação possível, para rvidx=2 e rvidx=3, as combinações de posição de início de e mostrados na Tabela 4 podem ser definidas:

Tabela 4

P2	P₃
36z	51z
35z	51z
34z	51z
33z	51z
35z	50z

Petição 870190042871, de 07/05/2019, pág. 143/172

30/42

34z	50z
33z	50z
32z	50z
34z	49z
33z	49z
32z	49z
31z	49z
33z	48z
32z	48z
31z	48z
30z	48z

[00130] No caso acima mostrado na Tabela 4, um intervalo entre ^P2 e está entre 15z e 18z (incluindo 15z e 18z), e um intervalo entre ^P2 e ^p e um intervalo entre e ^p também satisfazem [00131 ] Opcionalmente, as posições de início ^°’^Pi’^P1'^p^ podem ser definidas com base em ^Pl na Tabela 3 e nas combinações de ^P2 e na Tabela 4. ^Ρΰ pode ser 0 ou A-4’·² θ 4 θ um número inteiro positivo. As combinações de posições de início também satisfazem ^^P1 ~^Po^^> (^p2~^pi).

[00132] Por exemplo, {ΑΆΆΆ} p_0C|_{e ser} {0,31z, 33z, 50z] _ou(0,23z, 36z, 51z) ... , . . . ~ , ’ > ou similares, e varias combinações de posição de inicio podem ser obtidas com base em ^P1 na Tabela 3 e nas combinações de ^P2 e ^P3 na Tabela 4. Deve-se observar que apenas um exemplo é fornecido neste documento, e a presente invenção não é limitada ao mesmo.

[00133] Em outra implantação possível, devido a um buffer circular limitado (limited buffer), para o gráfico-base mostrado na Figura 5-1, ^{Ncb <} , e nessa situação, as posições de início podem ser dimensionadas em proporção igual em relação às posições de início na Tabela 3 ou Tabela 4. Por exemplo, as posições de início ainda podem ser múltiplos integrais de z após as posições de início serem dimensionadas em proporção igual, e

Petição 870190042871, de 07/05/2019, pág. 144/172

31/42 k₀= z- Operation^—— N_CB )

66z . Conforme outro exemplo, as posições de início podem ser dimensionadas em proporção igual, mas as posições de início não k₀ = Operation!^^dx N_CB ) precisam ser múltiplos integrais de z, e 66 * pode ser ^P1 na Tabela 3, ou ou ^P3 na Tabela 4. Operation^ _{uma O}p_eraçã_ode arredondamento que pode ser arredondamento para cima, arredondamento para baixo, arredondamento, ou outro método de arredondamento.

[00134] A Figura 5-2 à Figura 5-4 são curvas de simulação de desempenho de codificação de código de LDPC obtida com base no gráfico-base mostrado na Figura 5-1, de acordo com as modalidades antecedentes. Em um canal de AWGN, dois diferentes métodos de definição de posição de início são simulados, e curvas de BLER nos diferentes métodos de definição de posição de início são testadas em uma primeira retransmissão em três diferentes taxas de código: 0,93, 8/9 e 5/6 de transmissão inicial. Na figura, uma coordenada horizontal representa um ExNO de uma razão sinal-ruído de canal atual, e uma coordenada vertical representa uma taxa de erro de bloco (BLER, block error rate). Na figura, maior proximidade de toda a curva com um lado esquerdo indica uma menor taxa de erro de bloco e melhor desempenho da solução em uma mesma razão sinal-ruído. Neste documento, supõe-se que os comprimentos de segmento de bit na retransmissão e transmissão inicial sejam iguais, a codificação de LDPC é realizada em todas as palavras-código, e uma taxa de codificação mínima suportada por uma matriz de LDPC é 1/3.

[00135] Uma curva identificada em triângulo mostra que um método para definir posições de início em intervalos regulares é usado, e uma curva identificada em bloco mostra que o método para definir posições de início em intervalos não regulares mostrados nessa modalidade da presente invenção é usado. Os parâmetros f(^rTdx) do número de posição de início da versão de redundância rv,dx são 0, 1,67, 2 e 3. Após a comparação, em todos os casos, a curva identificada em bloco é localizada em um lado esquerdo da curva identificada em triângulo, e isso indica que o método para definir as posições de início em intervalos não regulares nessa modalidade da presente invenção tem desempenho melhor do que o método para definir as posições de início em

Petição 870190042871, de 07/05/2019, pág. 145/172

32/42 intervalos regulares.

[00136] Conforme mostrado na Figura 8, a Figura 8 é um gráfico-base de outro código de LDPC que tem um tamanho de 42 linhas e 52 colunas. Um índice de linha é marcado em uma coluna mais à esquerda, e um índice de coluna é marcado em uma linha mais acima. Apenas elementos diferentes de zero são mostrados em cada linha e coluna e cada elemento diferente de zero é representado por 1, e cada parte em branco é um elemento

Çm·'· r=z, e bits que = 0 ^k°^=r' zero. Por exemplo, correspondem a duas colunas de bits de puncionamento interno não são armazenados no buffer circular. Em uma implantação possível, ^cb-^50zassumindo ^-⁴ quando rvidx=0, ⁰, e quando rvidx=1, ¹¹⁰. Pode-se aprender que as posições de início são 0 e 14z. Quando rvidx=2, /(2) = 2 θ moc|o correspondente, uma posição de início é 25z. Quando rvidx=3, /(³) ^{= 3} e, de modo correspondente, uma posição de início é 38z. Nesse caso, ^°’ ^pode ser {°3⁴A 25z, 38z} outra j_mp|_ant_ação possível, para rvjdx=1, pode ter outro valor. Conforme mostrado na Tabela

5, a Tabela 5 mostra diferentes valores possíveis de e valores ^/?l de uma posição de início que corresponde a

Tabela 5

/(1)	A
1,10	14z
1,15	15z
1,25	16z
1,32	17z
1,40	18z
1,48	19z
1,56	20z
1,64	21z
1,72	22z
1,80	23z

Petição 870190042871, de 07/05/2019, pág. 146/172

33/42 [00137] Na Tabela 5, o valor de faz com que um intervalo entre Λ θ A esteja entre 14z e 23z (incluindo 14z e 23z). Visto que uma quantidade de colunas que corresponde a bits de informações no gráfico-base, mostrado na Figura 8, é 10, K é menor do que ou igual a 10z após a codificação, e satisfaz [00138] Em outra implantação possível, para rvidx=2 e rvidx=3, as combinações de posição de início de ?² e mostrados na Tabela 6 podem ser definidas:

Tabela 6

P2	A
28z	39z
27z	39z
26z	39z
25z	39z
27z	38z
26z	38z
25z	38z
24z	38z
26z	37z
25z	37z
24z	37z
23z	37z
25z	36z
24z	36z
23z	36z
22z	36z

[00139] Nesse caso, um intervalo entre p₂ e p₃ está entre 11z e 14z (incluindo 11z e 14z), e um intervalo entre p₂ e p₀ e um intervalo entre P₃ e p₀ também satisfazem p_k>(p₀+K).

[00140] Opcionalmente, as posições de início p_0C|_em ser definidas com base em na Tabela 5 e nas combinações de ?² e na

Petição 870190042871, de 07/05/2019, pág. 147/172

34/42

Tabela 6. ^Ρΰ pode ser 0 ou ^{Po Íq}'^z, e ^Iq é um número inteiro positivo. As combinações de posições de início também satisfazem (^{P1 Po}^^{> P1}^.

[00141] Por exemplo, {τ’οΆΆΆ} p_0C|_{e ser} {0,14z, 25z, 38z} _Qu {0,18z, 28z, 39z} ou similares, e várias combinações de posição de início podem ser obtidas com base em ^P1 na Tabela 5 e nas combinações de ^P1 e na Tabela 6. Deve-se observar que apenas um exemplo é fornecido neste documento, e a presente invenção não é limitada ao mesmo.

[00142] Em outra implantação possível, devido a um buffer circular limitado (limited buffer), para o gráfico-base mostrado na Figura 8, ^{Ncb <50z}, θ nessa situação, as posições de início podem ser dimensionadas em proporção igual em relação às posições de início na Tabela 5 ou Tabela 6. Por exemplo, as posições de início ainda podem ser múltiplos integrais de z após as posições de k0 = z- Operation{^^rv“^lx NCB) início serem dimensionadas em proporção igual, e 50z

Conforme outro exemplo, as posições de início podem ser dimensionadas em proporção igual, mas as posições de início não precisam ser múltiplos integrais k₀ = Operation(^f~N_CB) _R de z, e pode ser na Tabela 5 ou ^/2 ou ¹ na Tabela 6, Operation^) θ _uma operação de arredondamento que pode ser arredondamento para cima, arredondamento para baixo, arredondamento ou outros métodos de arredondamento.

[00143] Em uma implantação possível, a posição de início no bloco codificado para a sequência de bits pode ser obtida com base em um intervalo entre posições de início de duas versões de redundância adjacentes.

* ’ ’ ’ > descrito acima e usado como um exemplo, a posição de inicio pode ser determinada com base em um intervalo entre posições de início de duas versões de redundância adjacentes descritas abaixo: se ^Ρΰ θ , o intervalo entre posições de início de duas versões de redundância adjacentes é 0, 28z, 5z, 17z, 16z, então, ^0) = A+28z = 28z , £₀(2) = £₀(l) + 5z = 33z , θ assim por diante.

Petição 870190042871, de 07/05/2019, pág. 148/172

35/42 [00144] Opcionalmente, após o método de processamento de informações ser realizado, o dispositivo de comunicações pode processar, adicionalmente, a sequência de bits de saída, de modo que a sequência de bits de saída seja usada durante o envio ou o recebimento. Por exemplo, o dispositivo de comunicações pode intercalar a sequência de bits de saída, e mapear a sequência de bits de saída intercalada em símbolos modulados. Para o processamento, consulte um método de processamento correspondente na técnica anterior, e os detalhes não são descritos neste documento.

[00145] A Figura 6 é um fluxograma de um método de processamento de informações, de acordo com uma modalidade da presente invenção. O método pode ser aplicado em um sistema de comunicações, e o sistema de comunicações inclui um dispositivo de comunicações 20 e um dispositivo de comunicações 21. O método pode ser implantado pelo dispositivo de comunicações 21 e inclui as etapas a seguir.

[00146] 601: Obter uma posição de início ko em uma sequência de buffer W para uma sequência de bits variáveis.

[00147] 602: Combinar e armazenar a sequência de bits variáveis na sequência de buffer W iniciando a partir da posição de início ko.

[00148] A sequência de buffer W inclui uma sequência de valores variáveis de uma sequência de bits D ou uma parte de uma sequência de valores variáveis de uma sequência de bits D, um comprimento da sequência de valores variáveis da sequência de bits D é Kd bits, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, ou a sequência de bits D é obtida encurtando-se, em bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC.

[00149] Um valor de k₀ é p_k , p_k é um elemento em {a, A>A^k , Pk^-i}, ^Q-^k<km:i., ^Q^Pk^<NcB, Pk é um número inteiro, k é um número inteiro, NCB é um comprimento da sequência de buffer W, e k^ é um número inteiro maior do que ou igual a 4.

Petição 870190042871, de 07/05/2019, pág. 149/172

36/42 [00150] Há dois ou mais intervalos diferentes entre valores adjacentes em ^A’ ^aK 4 [00151] O dispositivo de comunicações 20 envia a sequência de bits de saída, obtida nas modalidades antecedentes, para o dispositivo de comunicações 21. Pode-se entender que a sequência de bits de saída, nas modalidades antecedentes, é uma sequência de bits de saída obtida após correspondência de taxa, e o dispositivo de comunicações 20 pode realizar processamento, tal como intercalação e modulação na sequência de bits de saída obtida após a correspondência de taxa, para enviar um sinal de envio que corresponde à sequência de bits de saída. Após receber o sinal de saída e realizar demodulação e desintercalação no sinal de saída, o dispositivo de comunicações 21 obtém uma sequência de bits variáveis que corresponde à sequência de bits de saída. Em outras palavras, um bit na sequência de bits de saída corresponde a um bit de valor variável (bit de canal variável) na sequência de bits variáveis. As posições dos bits de valor variável armazenados no buffer de informações variáveis do dispositivo de comunicações 21 correspondem um para um a posições de bloco codificado no buffer circular do dispositivo de comunicações 20. Um tamanho do buffer de informações variáveis e um tamanho do bloco codificado no buffer circular também são iguais e podem ser Ncb.

[00152] Por exemplo, um bit de saída enviado pelo dispositivo de comunicações 20 é 1 e, após a transmissão de canal, o dispositivo de comunicações 21 aprende que um bit de valor variável correspondente do bit de saída é 1,45 e, se uma posição do bit de saída no bloco codificado for um 5^ésimobit, um 5^ésimo bit de valor variável no buffer de informações variáveis do dispositivo de comunicações 21 é 1,45. Deve-se observar que apenas um exemplo é fornecido neste documento para descrição, e essa modalidade da presente invenção não é limitada ao mesmo. Se a sequência de bits de saída obtida pelo dispositivo de comunicações 20 incluir n bits de saída, o dispositivo de comunicações 21 pode obter n bits de valor variável correspondentes. Se o dispositivo de comunicações 21 receber bits de valor variável em uma mesma posição em duas transmissões diferentes, os valores variáveis dos bits de valor variável recebidos em duas transmissões diferentes são combinados. Por

Petição 870190042871, de 07/05/2019, pág. 150/172

37/42 exemplo, se um bit de valor variável recebido em uma primeira transmissão for 1,45 e um bit de valor variável recebido em uma segunda transmissão for 0,5, 1,95 é obtido após combinar 1,45 com 0,5. Deve-se observar que apenas um exemplo é fornecido neste documento, e a presente invenção não é limitada ao mesmo.

[00153] Pode-se aprender que a posição de início ko e um modo de obtenção da mesma têm recursos correspondentes àqueles nas modalidades antecedentes. Para os recursos, consulte as descrições das modalidades antecedentes, e os detalhes não são descritos novamente neste documento. Deve-se observar que, para o dispositivo de comunicações 20, a sequência de buffer W é o bloco codificado no buffer circular e, para o dispositivo de comunicações 21, a sequência de buffer W é a sequência de valores variáveis no buffer de informações variáveis. Em um lado do dispositivo de comunicações 20, a sequência de bits de saída é determinada a partir do bloco codificado no buffer circular e, em um lado do dispositivo de comunicações 21, uma sequência de bits variáveis recebida é armazenada no buffer de informações variáveis.

[00154] A Figura 7 é um diagrama estrutural esquemático de um aparelho de comunicações 700. O aparelho 700 pode ser configurado para implantar os métodos descritos nas modalidades antecedentes do método. O aparelho de comunicações 700 pode ser um chip, uma estação de base, um terminal ou outro dispositivo de rede. Alternativamente, o aparelho de comunicações 700 pode ser o dispositivo de comunicações 20 ou o dispositivo de comunicações 21, na Figura 2.

[00155] O aparelho de comunicações 700 inclui um ou mais processadores 701. O processador 701 pode ser um processador de propósito geral ou um processador dedicado. Por exemplo, o processador 701 pode ser um processador de banda de base ou uma unidade central de processamento. O processador de banda de base pode ser configurado para realizar processamento em um protocolo de comunicação e dados de comunicação, e a unidade central de processamento pode ser configurada para controlar o aparelho de comunicações (por exemplo, a estação de base, o terminal ou o chip), para que execute um programa de software e processar dados do programa de software.

Petição 870190042871, de 07/05/2019, pág. 151/172

38/42 [00156] Em um possível projeto, o aparelho de comunicações 700 inclui um ou mais processadores 701, e o um ou mais processadores 701 podem implantar o método nas modalidades mostradas na Figura 3. Opcionalmente, além de implantar o método nas modalidades mostradas na Figura 3, o processador 701 pode implantar, adicionalmente, outras funções.

[00157] O aparelho de comunicações 700 obtém uma posição de k inicio ⁰ em uma sequencia de buffer W para uma sequencia de bits de saída, em que a sequência de buffer W inclui uma sequência de bits D ou uma parte de uma sequência de bits D; e determina a sequência de bits de saída a partir da k sequencia de buffer W com base na posição de inicio ⁰.

[00158] Em um projeto possível, o um ou mais processadores 701 podem implantar o método nas modalidades mostradas na Figura 6.

[00159] O aparelho de comunicações 700 obtém uma posição de k inicio ⁰ em uma sequencia de buffer W para uma sequencia de bits variaveis, em que a sequência de buffer W inclui uma sequência de valores variáveis de uma sequência de bits D ou uma parte de uma sequência de valores variáveis de uma sequência de bits D, e um comprimento da sequência de valores variáveis da sequência de bits D é Kd; e [00160] combina a sequência de bits variáveis com a sequência de buffer W para armazenamento iniciando a partir da posição de início ko.

[00161] No possível projeto antecedente, o comprimento da sequência de bits D é Kd bits, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, ou a sequência de bits D é obtida encurtando-se, em '^S(l bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, em que é um número inteiro maior do que 0.

[00162] Um valor de k₀ é p_k , p_k é um elemento em {a, A, A.K , θ — ^ < ^max, ^Q^Pk<^_CB, Pk θ um número inteiro, ké um número inteiro, N_CB é um comprimento da sequência de buffer W, e k^ é

Petição 870190042871, de 07/05/2019, pág. 152/172

39/42 um número inteiro maior do que ou igual a 4.

[00163] Há dois ou mais intervalos diferentes de valores adjacente θρ|-| V ⁿmax J [00164] Em um projeto opcional, o processador 701 também pode incluir uma instrução 703, e a instrução pode ser executada no processador, de modo que o aparelho de comunicações 700 realize os métodos descritos nas modalidades antecedentes do método.

[00165] Em outro possível projeto, o aparelho de comunicações 700 pode incluir, adicionalmente, um circuito, e o circuito pode implantar funções nas modalidades antecedentes do método. Opcionalmente, o aparelho de comunicações 700 pode incluir uma ou mais memórias 702 que armazenam uma instrução 704. A instrução pode ser executada no processador, de modo que o aparelho de comunicações 700 realize os métodos descritos nas modalidades antecedentes do método. Opcionalmente, a memória pode armazenar, adicionalmente, dados. Opcionalmente, a memória pode armazenar uma instrução e/ou dados. O processador e a memória podem ser dispostos separadamente ou podem ser integrados em conjunto. Opcionalmente, a uma ou mais memórias 702 podem armazenar uma posição de início, um parâmetro relacionado a uma versão de redundância ou similares.

[00166] Em outro projeto, o um ou mais processadores 701 podem ser configurados para implantar funções de módulos mostrados na Figura 2, por exemplo, funções de módulos no dispositivo de comunicações 20 ou no dispositivo de comunicações 21.

[00167] Opcionalmente, o aparelho de comunicações 700 pode incluir, adicionalmente, um transceptor 705 e uma antena 706. O processador 701 pode ser denominado uma unidade de processamento e é configurado para controlar o aparelho de comunicações (o terminal ou a estação de base). O transceptor 705 pode ser denominado uma unidade transceptora, um transceptor, um circuito de transceptor ou similares, e é configurado para implantar uma função de recebimento e envio do aparelho de comunicações usando-se a antena 706.

[00168] Opcionalmente, o aparelho de comunicações 700 pode incluir, adicionalmente, um componente configurado para gerar um CRC de

Petição 870190042871, de 07/05/2019, pág. 153/172

40/42 bloco de transmissão, um componente usado para segmentação de bloco de códigos e verificação de CRC, um codificador, um intercalador usado para intercalação, um modulador usado para processamento de modulação, e similares. As funções dos componentes podem ser implantadas usando-se um ou mais processadores 701.

[00169] Opcionalmente, o aparelho de comunicações 700 pode incluir, adicionalmente, um demodulador usado para uma operação de demodulação, um desintercalador usado para desintercalar, um decodificador, ou similares. As funções dos componentes podem ser implantadas usando-se um ou mais processadores 701.

[00170] As pessoas versadas na técnica podem entender, adicionalmente, que vários blocos lógicos ilustrativos (illustrative logic block) e etapas (step) que são listadas nas modalidades da presente invenção podem ser implantadas usando-se hardware eletrônico, software de computador ou uma combinação dos mesmos. O fato de as funções serem implantadas usando-se hardware ou software depende de aplicações particulares e uma exigência de projeto de todo o sistema. As pessoas de habilidade comum na técnica podem usar vários métodos para implantar as funções descritas para cada aplicação particular, mas não se deve considerar que a implantação se estenda para além do escopo das modalidades da presente invenção.

[00171] Os vários circuitos e unidades lógicas ilustrativas descritas nas modalidades da presente invenção podem implantar ou operar as funções descritas usando-se um processador de propósito geral, um processador de sinal digital, um circuito integrado de aplicação específica (ASIC), um arranjo de portas programável em campo (FPGA) ou outro aparelho lógico programável, uma porta discreta ou lógica de transistor, um componente de hardware discreto ou um projeto de qualquer combinação dos mesmos. O processador geral pode ser um microprocessador. Opcionalmente, o processador de propósito geral também pode ser qualquer processador convencional, controlador, microcontrolador ou máquina de estado. O processador também pode ser implantado através de uma combinação de aparelhos de computação, tais como um processador digital sinal e um microprocessador, uma pluralidade de microprocessadores, um ou mais microprocessadores com um núcleo de processador de sinal digital ou qualquer outra configuração similar.

Petição 870190042871, de 07/05/2019, pág. 154/172

41/42 [00172] As etapas dos métodos ou algoritmos descritos nas modalidades da presente invenção podem ser diretamente embutidas em hardware, uma instrução executada por um processador ou uma combinação dos mesmos. A memória pode ser uma memória RAM, uma memória flash, uma memória ROM, uma memória EPROM, uma memória EEPROM, um registro, um disco rígido, um disco magnético removível, um CD-ROM ou uma mídia de armazenamento de qualquer outra forma na técnica. Por exemplo, a memória pode se conectar a um processador de modo que o processador possa ler informações a partir da memória e escrever informações na memória. Alternativamente, a memória pode ser, adicionalmente, integrada em um processador. O processador e a memória podem ser dispostos em um ASIC, e o ASIC pode ser disposto no UE. Opcionalmente, o processador e a memória podem ser dispostos em diferentes partes do UE.

[00173] Com base nas descrições das modalidades antecedentes, as pessoas versadas na técnica podem entender, claramente, que a presente invenção pode ser implantada por hardware, firmware ou uma combinação dos mesmos. Quando a presente invenção for implantada usando-se um programa de software, a presente invenção pode ser implantada, inteira ou parcialmente, em uma forma de um produto de programa de computador, e o produto de programa de computador inclui uma ou mais instruções de computador (também denominadas programas ou códigos). Quando as instruções de computador são carregadas e executadas no computador, o procedimento ou funções, de acordo com as modalidades da presente invenção, são gerados inteira ou parcialmente. Quando a presente invenção for implantada por um programa de software, as funções antecedentes podem ser armazenadas em uma mídia legível por computador ou transmitidas como uma ou mais instruções ou código na mídia legível por computador. O computador pode ser um computador de propósito geral, computador de propósito especial, uma rede de computadores ou outros aparelhos programáveis. A instrução de computador pode ser armazenada em uma mídia de armazenamento legível por computador ou transmitida a partir de uma mídia de armazenamento legível por computador para outra mídia de armazenamento legível por computador. A mídia legível por computador inclui uma mídia de armazenamento em computador e uma mídia de comunicações, em que a mídia de comunicações inclui qualquer mídia que

Petição 870190042871, de 07/05/2019, pág. 155/172

42/42 possibilita que um programa de computador seja transmitido de um lugar para o outro. A mídia de armazenamento pode ser qualquer mídia disponível acessível a um computador. Em seguida, é fornecido um exemplo, mas não impõe uma limitação: A mídia legível por computador pode incluir uma RAM, uma ROM, uma EEPROM, um CD-ROM ou outro armazenamento em disco óptico ou mídia de armazenamento em disco magnético, ou outro dispositivo de armazenamento magnético, ou qualquer outra mídia que possa portar ou armazenar código de programa esperado em uma forma de uma instrução ou uma estrutura de dados e pode ser acessado por um computador. Além disso, qualquer conexão pode ser definida apropriadamente como uma mídia legível por computador. Por exemplo, se o software for transmitido a partir de um site da web, um servidor ou outra fonte remota usando-se um cabo coaxial, um cabo/fibra óptica, um par trançado, uma linha de assinante digital (DSL) ou tecnologias sem fio, tais como raio infravermelho, rádio e micro-ondas, o cabo coaxial, cabo/fibra óptica, par trançado, DSL ou tecnologias sem fio, tais como raio infravermelho, rádio e micro-ondas são incluídos na fixação de uma mídia à qual os mesmos pertencem. Por exemplo, um disco magnético (Disk) e disco óptico (disc), usados pela presente invenção, incluem um disco compacto CD, um disco a laser, um disco óptico, um disco versátil digital (DVD), um disquete e um disco Blu-ray, em que o disco magnético geralmente copia dados por um meio magnético, e o disco óptico copia dados opticamente por um meio a laser. A combinação antecedente também deve ser incluída no escopo de proteção da mídia legível por computador.

[00174] Em suma, o que é descrito acima são apenas modalidades exemplificativas das soluções técnicas da presente invenção, mas não se destinam a limitar o escopo de proteção da presente invenção. Qualquer modificação, substituição equivalente ou aperfeiçoamento realizado sem se afastar do espírito e princípio da presente invenção deve ser abrangido pelo escopo de proteção da presente invenção.

Claims

REIVINDICAÇÕES

1. Método de processamento de informações para um sistema de comunicações, CARACTERIZADO pelo fato de que o método compreende:

k obter (301) uma posição de inicio ⁰ em uma sequencia de buffer W para uma sequência de bits de saída, em que a sequência de buffer W compreende pelo menos uma dentre uma sequência de bits D ou uma parte de uma sequência de bits D, um comprimento da sequência de bits D é Kd bits, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, LDPC, ou a sequência de bits D é obtida encurtando-se, em bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, em que é um número inteiro maior do que 0; e determinar (302) a sequência de bits de saída a partir da sequência k de buffer W com base na posição de inicio ⁰, em que um valor de é ^Pk, ^Pk é um elemento em ^Pl’ ^P1’^K ’ 0<Λ^<Λπκιχ^ 0<Pk <Ncb , pk um número inteiro, k é um número inteiro, ^Ncbé um comprimento da sequência de buffer W, é um número inteiro maior do que ou igual a 4, e há dois ou mais intervalos vizinhos diferentes em {p0, Pi, A>^K > Pk^-i}
2. Método de processamento de informações para um sistema de comunicações, CARACTERIZADO pelo fato de que o método compreende:

obter (601) uma posição de inicio ⁰ em uma sequencia de buffer W para uma sequência de bits variáveis, em que a sequência de buffer W compreende pelo menos uma dentre uma sequência de valores variáveis de uma sequência de bits D ou uma parte de uma sequência de valores variáveis de uma sequência de bits D, um comprimento da sequência de valores variáveis da sequência de bits D é Kd, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K

Petição 870190042871, de 07/05/2019, pág. 157/172

2/6 com base em uma matriz de verificação de paridade de baixa densidade LDPC, ou a sequência de bits D é obtida encurtando-se, em '^S(l bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, em que '^S(l é um número inteiro maior do que 0; e combinar (602) a sequência de bits variáveis com a sequência de buffer W iniciando a partir da posição de início kopara armazenamento, em que um valor de é ^Pk, ^Pk é um elemento em ^Pl’ ^P1’^K ’

0 <õ á? o < d <c /V T) max, -/'/. 'cb, Pk q _um numero inteiro, k e um numero inteiro, ^CB k

e um comprimento da sequencia de buffer W, ™' e um numero inteiro maior do que ou igual a 4, e há dois ou mais intervalos vizinhos diferentes em {ρθ,Λ,Λ,Κ,ρ^}.
3. Método, de acordo com a reivindicação 1 ou 2, CARACTERIZADO pelo fato de que ^p ~ ⁰.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, CARACTERIZADO pelo fato de que A<A<A<A _e (A-A)>(A~A)
5. Método, de acordo com qualquer uma das reivindicações 1 a 4, CARACTERIZADO pelo fato de que ^{= 4}, NCB>KD^ k>(\e ^Pk~ ^{+ K>}> ou Pk^(.P0~^s ₀+^K\
6. Método, de acordo com qualquer uma das reivindicações 1 a 4, CARACTERIZADO pelo fato de que ^k™*=⁴ , ⁿcb<K_d _ B0 , θ

Γ aU í Γ ΊΊ Pk Po+K- ^T CB K_n Pk p₀~^s ₀+^K· ^T CB κ_ΤΛ ⁷ ou D J
7. Método, de acordo com qualquer uma das reivindicações 1 a 6,

CARACTERIZADO pelo fato de que Pk~^lk'^r , 4 é um número inteiro positivo, e > θ, r é uma quantidade de bits compreendida em um segmento de bit de unidade na sequência de buffer W, e r é um número inteiro maior que 0.
8. Método, de acordo com qualquer uma das reivindicações 1 a 7,

Petição 870190042871, de 07/05/2019, pág. 158/172

3/6

CARACTERIZADO pelo fato de que s₀=n-r, e n é um número inteiro positivo.
9. Método, de acordo com a reivindicação 7 ou 8, CARACTERIZADO pelo fato de que r = z e z é um fator de levantamento da matriz de LDPC.
10. Método, de acordo com qualquer uma das reivindicações 1 a 9, CARACTERIZADO pelo fato de que a obtenção (301,601) de uma posição de inicio ⁰ compreende:

obter a posição de inicio ⁰ com base em um numero de posição de início de uma versão de redundância rvidx.
11. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que obter (301,601) a posição de início com base em um número de posição de início de uma versão de redundância rv,dx compreende:

obter a posição de início com base em um parâmetro do número de posição de início da versão de redundância rvidx.
12. Método, de acordo com a reivindicação 10 ou 11, CARACTERIZADO pelo fato de que o número de posição de início da versão de redundância rv,dx é obtido usando-se sinalização.
13. Método, de acordo com a reivindicação 10 ou 11, CARACTERIZADO pelo fato de que o número de posição de início da versão de redundância rv,dx é obtido com base em uma sequência de números de posição de início de versões de redundância.
14. Método, de acordo com a reivindicação 13, CARACTERIZADO pelo fato de que a sequência de números de posição de início de versões de redundância é lida a partir de uma memória.
15. Aparelho de comunicações, CARACTERIZADO pelo fato de que é configurado para realizar o método conforme definido em qualquer uma das reivindicações 1 a 14.
16. Aparelho de comunicações (700), CARACTERIZADO pelo fato de que o aparelho de comunicações compreende um processador (701), uma memória (702), e uma instrução (704) que é armazenada na memória (702) e pode ser executada no processador (701), e quando a instrução (704) é executada, o aparelho de comunicações realiza o método conforme definido em qualquer uma das reivindicações 1 a 14.

Petição 870190042871, de 07/05/2019, pág. 159/172

4/6
17. Mídia de armazenamento legível por computador, CARACTERIZADA pelo fato de que que compreende uma instrução, e quando a instrução é executada em um computador, o computador realiza o método conforme definido em qualquer uma das reivindicações 1 a 14.
18. Aparelho de comunicações, CARACTERIZADO pelo fato de que o aparelho compreende:

uma unidade de obtenção, configurada para obter uma posição de início k₀ em uma sequência de buffer W para uma sequência de bits de saída, em que a sequência de buffer W compreende pelo menos uma dentre uma sequência de bits D ou uma parte de uma sequência de bits D, um comprimento da sequência de bits D é Kd bits, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, ou a sequência de bits D é obtida encurtando-se, em s₀ bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, em que é um número inteiro maior do que 0; e uma unidade de determinação, configurada para determinar a sequência de bits de saída a partir da sequência de buffer W com base na posição de início k₀, em que um valor de k₀ é p_k, p_k é um elemento em p_v p₂, K ,

0 < k < k^, 0<p_k< N_cb , p_k é um número inteiro, k é um número inteiro, N_CBé um comprimento da sequência de buffer W, k^ é um número inteiro maior do que ou igual a 4, e há dois ou mais intervalos vizinhos diferentes em {p₀, Pi, A>^K > Pk^-i}
19. Aparelho de comunicações, CARACTERIZADO pelo fato de que o aparelho compreende:

uma unidade de obtenção, configurada para obter uma posição de início em uma sequência de buffer W para uma sequência de bits variáveis, em que a sequência de buffer W compreende uma sequência de valores

Petição 870190042871, de 07/05/2019, pág. 160/172

5/6 variáveis de uma sequência de bits D ou uma parte de uma sequência de valores variáveis de uma sequência de bits D, um comprimento da sequência de valores variáveis da sequência de bits D é Kd, e a sequência de bits D é uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, ou a sequência de bits D é obtida encurtando-se, em bits, uma sequência de bits que é obtida codificando-se uma sequência de bits C com um comprimento K com base em uma matriz de verificação de paridade de baixa densidade LDPC, em que '^S(l é um número inteiro maior do que 0; e uma unidade de determinação, configurada para combinar a sequência de bits variáveis com a sequência de buffer W iniciando a partir da posição de início kopara armazenamento, em que um valor de é ^Pk, ^Pk é um elemento de A»¹},

0<Λ^<Λ_πκιχ^ 0<p_k <N_cb , p_{k um n}ú_mero inteiro, k é um número inteiro, ^Ncbé um comprimento da sequência de buffer W, é um número inteiro maior do que ou igual a 4, e há dois ou mais intervalos vizinhos diferentes em {Ρο,Λ,Α,Κ,Α,-ι}
20. Aparelho de comunicações, de acordo com a reivindicação 18 ou 19, CARACTERIZADO pelo fato de que ^p°⁼⁰.
21. Aparelho de comunicações, de acordo com a reivindicação 12 ou 13, CARACTERIZADO pelo fato de que se P0<P1<P2<P3 , (a-a)>(a-a)
22. Aparelho de comunicações, de acordo com qualquer uma das reivindicações 18 a 21, CARACTERIZADO pelo fato de que k_roax=4 , N_CB>K_D , k>Q,e p_k>(p₀+K) OU p_k>(p₀-s₀+K).
23. Aparelho de comunicações, de acordo com qualquer uma das reivindicações 18 a 21, CARACTERIZADO pelo fato de que k_roax=4 ,

Petição 870190042871, de 07/05/2019, pág. 161/172

6/6

Γ alJ 7 í Γ ν_γβ ΊΊ N_cb<K_d , k > 0, e P_k > Po+K- 1 CB K_D ou P_k> p₀-s₀+K- 1 CB K_D J
24. Aparelho de comunicações, de acordo com qualquer uma das reivindicações 18 a 23, CARACTERIZADO pelo fato de que p_k=l_k-r, e l_k é um número inteiro positivo, e k>0, r é uma quantidade de bits compreendida em um segmento de bit de unidade na sequência de buffer W, e r é um número inteiro maior que 0.
25. Aparelho de comunicações, de acordo com qualquer uma das reivindicações 20 a 24, CARACTERIZADO pelo fato de que r = z e z é um fator de levantamento da matriz de LDPC.
26. Aparelho de comunicações, de acordo com qualquer uma das reivindicações 18 a 25, CARACTERIZADO pelo fato de que a unidade de obtenção é configurada especificamente para:

obter a posição de início k₀ com base em um número de posição de início de uma versão de redundância rv,dx ou em um parâmetro de um número de posição de início de uma versão de redundância.
27. Aparelho de comunicações, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o número de posição de início de uma versão de redundância rv,dx é obtido usando-se sinalização.
28. Método, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o número de posição de início de uma versão de redundância rvidx é obtido com base em uma sequência de números de posição de início de versões de redundância.
29. Aparelho de comunicações, de acordo com a reivindicação 28, CARACTERIZADO pelo fato de que a sequência de números de posição de início de versões de redundância é lida a partir de uma memória.
30. Sistema de comunicações, CARACTERIZADO pelo fato de que compreende o aparelho de comunicações conforme definido na reivindicação 18 e o aparelho de comunicações conforme definido na reivindicação 19.