CN110266448B - 信息处理的方法、通信装置和存储介质 - Google Patents

信息处理的方法、通信装置和存储介质 Download PDF

Info

Publication number
CN110266448B
CN110266448B CN201910601724.4A CN201910601724A CN110266448B CN 110266448 B CN110266448 B CN 110266448B CN 201910601724 A CN201910601724 A CN 201910601724A CN 110266448 B CN110266448 B CN 110266448B
Authority
CN
China
Prior art keywords
sequence
bit sequence
idx
communication device
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910601724.4A
Other languages
English (en)
Other versions
CN110266448A (zh
Inventor
马亮
曾歆
郑晨
刘晓健
魏岳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN110266448A publication Critical patent/CN110266448A/zh
Application granted granted Critical
Publication of CN110266448B publication Critical patent/CN110266448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1896—ARQ related signaling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请公开了信息处理的方法，装置、通信设备和通信系统。通信设备用于获取输出比特序列在缓存序列W中的起始位置，并且基于所述起始位置从所述缓存序列W中确定输出比特序列，其中，起始位置的取值为
Figure DDA0002119418890000011
中的一个，0≤k＜kmax，且0≤pk＜NCB，pk为整数，k为整数，NCB为所述缓存序列W的长度，kmax为大于或者等于4的整数；所述
Figure DDA0002119418890000012
中存在2种或2种以上不同的相邻间隔。由于合理确定初传或者重传的比特序列，以使得接收端通信设备接收到比特序列后译码性能得到改善，提高译码成功率，进一步减少重传次数。

Description

信息处理的方法、通信装置和存储介质
技术领域
本发明实施例涉及通信领域，尤其涉及信息处理的方法、装置、通信设备和通信系统。
背景技术
在无线通信系统中，混合自动重传(Hybrid Automatic Repeat Request，HARQ)技术是一项重要的技术，能够很好地提高数据链路的可靠性。
低密度奇偶校验(low density parity check，LDPC)码是一类具有稀疏校验矩阵的线性分组编码，具有结构灵活，译码复杂度低的特点。由于它采用部分并行的迭代译码算法，从而比传统的Turbo码具有更高的吞吐率。LDPC码被认为是通信系统的下一代纠错码，可用来提高信道传输的可靠性和功率利用率；并可以广泛应用于空间通信、光纤通信、个人通信系统、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信道编码方式之一。
为了支持各种不同码长码率，通信设备在信道编码后会进行速率匹配调整编码块的码率，获取要发送的比特序列，以匹配译码码率。通信设备还可以在速率匹配时对编码生成的LDPC码块进行比特打孔提高码率，或者在速率匹配时对编码生成的LDPC码块进行比特重复降低码率。
发送端的通信设备在速率匹配环节选取要发送的比特序列，经过交织、映射等处理后发送给接收端通信设备。接收端通信设备将比特序列的软值和已保存的软值比特(soft channel bit)合并译码得到编码块。
现有技术中，通信设备采用已有的速率匹配的方法时，HARQ性能较差。
发明内容
本发明实施例提供了一种信息处理的方法、装置、通信设备和通信系统，可以改善HARQ性能。
第一方面，提供了一种通信系统中信息处理的方法，包括：
获取输出比特序列在缓存序列W中的起始位置k0；其中，所述缓存序列W包括比特序列D或者比特序列D的一部分，所述比特序列D长度为KD比特，
基于所述起始位置k0从所述缓存序列W中确定输出比特序列。
第二方面，提供了一种通信系统中信息处理的方法，包括：
获取软比特序列在缓存序列W中的起始位置k0，其中，所述缓存序列W包括比特序列D的软值序列或者比特序列D的软值序列的一部分，所述比特序列D的软值序列长度为KD；
基于所述起始位置k0开始将所述软比特序列合并保存在所述缓存序列W中。
在上述第一方面或者第二方面的一种可能的实现方式中，
k0取值为pk，pk为
Figure GDA0002665381440000021
中的一个，0≤k＜kmax，且0≤pk＜NCB，pk为整数，k为整数，NCB为所述缓存序列W的长度，kmax为大于或者等于4的整数；
所述
Figure GDA0002665381440000022
中存在2种或2种以上不同的相邻间隔。
在上述实现方式中，所述比特序列D的软值序列长度为KD，所述比特序列D是长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列，或者，所述比特序列D是从长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列中截短s0比特得到的。
上述实现方式确定的输出比特序列可以使得重复的比特数减少，减少译码性能的损失。
在上述第一方面或者第二方面的又一种可能的实现方式中，若k＝0，则p0＝0，或者，p0＝l0·r，其中，l0为正整数，r为所述缓存序列W中单位比特段中包括的比特数，r为大于0的整数。
例如，kmax＝2n，n为大于或者等于2的整数。
基于第一方面或者第二方面或者上述实现方式的又一种可能的实现方式中，kmax＝4，若NCB≥KD，且k＞0，pk≥(p0+K)，或者，pk≥(p0-s0+K)；
若NCB＜KD，且k＞0，
Figure GDA0002665381440000023
或者
Figure GDA0002665381440000024
或者，
Figure GDA0002665381440000025
或者
Figure GDA0002665381440000026
其中，
Figure GDA0002665381440000027
表示向上取整，
Figure GDA0002665381440000028
表示向下取整。
可选地：若p0＜p1＜p2＜p3，则(p1-p0)＞(p2-p1)。
并且为了使得起始位置在单位比特段的整数倍上，pk＝lk·r，其中，lk为正整数。
可选地，截短比特数s0＝n·r，其中n为正整数。
在一个可能的设计中，r＝z，z为所述LDPC矩阵的扩展因子。
在又一个可能的设计中，若交织矩阵行数为Rsubblock，r可以是Rsubblock。
基于上述任一种实现方式的又一可能的实现方式中，所述起始位置k0是基于冗余版本起始位置的编号rvidx确定。
一种可能的设计中，也可以根据所述冗余版本起始位置编号rvidx的参数获取所述起始位置k0。
例如，自适应重传时，冗余版本起始位置编号rvidx可以通过信令获取。
又例如，对于自适应重传或非自适应重传，所述冗余版本起始位置的编号rvidx可以基于冗余版本起始位置的编号顺序以及传输次数i获取的。
其中，所述冗余版本起始位置的编号顺序是从存储器中读取的，或者所述冗余版本起始位置的编号顺序是基于初传码率确定的，或者，所述冗余版本起始位置的编号顺序是基于输出比特序列的长度和扩展因子z确定的。
第三方面，提供一种通信装置可以包含用于执行上述方法设计中第一方面任一种可能的实现方式相对应的模块。所述模块可以是软件和/或是硬件。
在一个可能的设计中，第三方面提供的通信装置，包括获取单元用于获取输出比特序列在缓存序列W中的起始位置k0；确定单元，用于基于所述起始位置k0从所述缓存序列W中确定输出比特序列。
所述装置可以用于执行上述第一方面任一种可能的实现方式所述的方法，具体参照上述方面的描述。
一种可能的设计中，所述获取单元和确定单元可以是一个或多个处理器。
可选地，所述通信装置还包括收发单元，所述收发单元用于信号的输入/输出。例如，用于输出对应于输出比特序列的信号。
所述收发单元可以是收发器或收发机，也可以是可以是输入/输出电路或通信接口。例如，通信装置可以是终端或者基站或者网络设备，其收发单元可以是收发器或收发机。通信装置也可以是芯片，其收发组件可以是芯片的输入/输出电路。
第四方面，提供一种通信装置可以包含用于执行上述方法设计中第二方面任一种可能的实现方式相对应的模块。所述模块可以是软件和/或是硬件。
在一种可能的设计中，第四方面提供的通信装置，包括如获取单元用于获取软比特序列在缓存序列W中的起始位置；处理单元，用于基于所述起始位置k0开始将所述软比特序列合并保存在所述缓存序列W中。
所述装置可以用于执行上述第二方面任一种可能的实现方式所述的方法，具体参照上述方面的描述。
一种可能的设计中，所述获取单元和处理单元可以是一个或多个处理器。
可选的，所述通信装置还可以包括收发单元，所述收发单元用于信号的输入/输出。例如用于接收包含软比特序列的信号。
所述收发单元可以是收发器或收发机，也可以是可以是输入/输出电路或通信接口。例如，通信装置可以是终端或者基站或者网络设备，其收发单元可以是收发器或收发机。通信装置也可以是芯片，其收发组件可以是芯片的输入/输出电路。
第五方面，提供了一种通信装置，包括一个或多个处理器。
在一种可能的设计中，一个或多个所述处理器可实现第一方面及第一方面中任一实现方式的功能。可选的，处理器除了实现第一方面及第一方面中任一实现方式所述的功能，还可以实现其他功能。
在一种可能的设计中，一个或多个所述处理器可实现第二方面及第二方面中任一实现方式的功能。可选的，处理器除了实现第二方面及第二方面中任一实现方式所述的功能，还可以实现其他功能。
可选地，第五方面提供的通信装置还可以包括收发器以及天线。
可选的，上述第三至第五方面提供的通信装置还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、编码器、用于交织的交织器、或者用于调制处理的调制器等。在一种可能的设计中，可以通过一个或多个处理器实现这些器件的功能。
可选的，上述第三至第五方面提供的通信装置还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者译码器等等。在一种可能的设计中可以通过一个或多个处理器实现这些器件的功能。
第六方面，本发明实施例提供了一种通信系统，该系统包括上述至第五方面任一方面所述的通信装置。
再一方面，本发明实施例提供了一种计算机存储介质，其上存储有程序，当其运行时，使得计算机执行上述方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明实施例的信息处理的方法、装置、通信设备和通信系统，可以改善HARQ性能。
附图说明
图1为一LDPC码的基矩阵及其置换矩阵的示意图；
图2为本发明一实施例提供的通信系统的结构图；
图3为本发明另一实施例提供的信息处理方法的流程图；
图4-1为本发明另一实施例提供的编码块的示意图；
图4-2为一种可能的起始位置设置和重传方法示意图；
图4-3为另一种可能的起始位置设置和重传方法示意图；
图4-4为本发明另一实施例提供的起始位置设置的示意图；
图5-1为本发明一实施例提供的LDPC码的基图；
图5-2为本发明基于图5-1的性能仿真图；
图5-3为本发明基于图5-1的性能仿真图；
图5-4为本发明基于图5-1的性能仿真图；
图6为本发明另一实施例提供的信息处理方法的流程图；
图7为本发明另一实施例提供的信息处理装置的结构图；
图8为本发明另一实施例提供的LDPC码的基图。
具体实施方式
为便于理解下面对本申请中涉及到的一些名词做些说明。
本申请中，名词“网络”和“系统”经常交替使用，“装置”和“设备”也经常交替使用，但本领域的技术人员可以理解其含义。“通信装置”可以是芯片(如基带芯片，或者数据信号处理芯片，或者通用芯片等等)，终端，基站，或者其他网络设备。终端是一种具有通信功能的设备，可以包括具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。所述终端可以部署在陆地上，包括室内或室外、手持或车载；也可以部署在水面上(如轮船等)；还可以部署在空中(例如飞机、气球和卫星上等)。所述终端设备可以是手机(mobile phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(Virtual Reality，VR)终端设备、增强现实(Augmented Reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无绳电话，无线本地环路台等。为描述方便，本申请中简称为终端。基站(base station，BS)，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。在不同的无线接入系统中基站的叫法可能有所不同，例如在通用移动通讯系统(Universal Mobile Telecommunications System，UMTS)网络中基站称为节点B(NodeB),而在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者eNodeB)，在新空口(new radio,NR)网络中的基站称为收发点(transmission reception point，TRP)或者下一代节点B(generation nodeB，gNB)，或者在其他多种技术融合的网络中，或者在其他各种演进网络中的基站也可能采用其他叫法。本发明并不限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。
LDPC码通常可以用奇偶校验矩阵H来表示。LDPC码的奇偶校验矩阵H可以通过基图(base graph)和偏移(shift)值得到。基图通常可以包括m*n个矩阵元素(entry)，可以用m行n列的矩阵形式表示，矩阵元素的值为0或1，其中值为0的元素，有时候也称之为零元素，表示该元素可以被z*z的全零矩阵(zero matrix)替换，值为1的元素，有时候也称之为非零元素，表示该元素可以被z*z的循环置换矩阵(circulant permutation matrix)替换。也就是说，每个矩阵元素代表的是一个全零矩阵或者一个循环置换矩阵。需要说明的是，在本文中，基图和矩阵的行号和列号均是从0开始编号的，仅仅是为了方便理解。可以理解的是，行号和列号也可以从1开始编号，则相应的行号和列号在本文所示的行号和列号基础上加1。
若基图中第i行第j列的元素值为1，其偏移值为Pi,j，Pi,j为大于或者等于0的整数，则表示第i行第j列的值为1的元素可以被Pi,j对应的z*z的循环置换矩阵替换，该循环置换矩阵可通过将z*z的单位矩阵进行Pi,j次向右循环移位得到。可见，将基图中每个值为0的元素用z*z的全零矩阵替换，每个值为1的元素采用其偏移值对应的z*z的循环置换矩阵进行替换，则可以得到LDPC码的奇偶校验矩阵。z为正整数，也可以称之为扩展(lifting)因子，可以根据系统支持的码块大小和信息数据的大小确定的。可见奇偶校验矩阵H的大小为(m*z)*(n*z)。
由于Pi,j可以是基于扩展因子z得到的，对于同一个位置上值为1的元素，采用不同的扩展因子Z可能存在不同的Pi,j。为了简化实现，通常系统也会定义一个m*n的基矩阵(base matrix)，在基矩阵中每个元素和基图中每个元素的位置一一对应，基图中的零元素在基矩阵中位置不变，采用-1表示，基图中第i行第j列值为1的非零元素在基矩阵中位置不变，可表示为Pi,j，Pi,j为大于或者等于0的正整数。在本申请实施例中，有时也将基矩阵称为基图矩阵的偏移矩阵。
图1示出了通信系统中的一种LDPC码的基矩阵及扩展因子为4时各置换矩阵的示意图。LDPC码的基矩阵具有m*n个元素。如图1所示为一个m＝13，n＝38具有QC结构的LDPC码的基矩阵，其码率为(n-m)/n＝0.6579。如果扩展因子z＝4，则矩阵中所有值为-1的元素经过扩展后为一个4*4大小的全0矩阵，其他元素扩展后则为4*4的置换矩阵。置换矩阵可以由一个单位矩阵I经过相应次数的循环位移得到，位移次数等于对应的矩阵元素的值。如图1所示，基矩阵中值为0的元素扩展后对应的置换矩阵为4*4的单位矩阵I，值为1的元素扩展后对应的置换矩阵为单位矩阵经过1次位移得到的矩阵，以此类推，此处不再赘述。
可以理解的是，本发明实施例中给出的基图或者基矩阵都是举例，例如，图1中的基矩阵，或者图5-1中的基图，都是举例说明，并不以此为限制。
在通信系统中，信息数据在通信设备(例如，基站或者终端)之间传输，由于无线传播环境复杂多变，容易受到干扰，出现差错。为了可靠地发送信息数据，在发送端，通信设备对信息数据进行CRC校验、信道编码、速率匹配、交织等处理，并将交织后的编码比特映射成调制符号发送给接收端的通信设备。接收设备接收到调制符号后，相应地通过解交织、解速率匹配、译码，CRC校验恢复成信息数据。这些过程可以减少传输差错，提高数据传输的可靠性。
图2示出的通信系统200可广泛用于提供诸如语音，数据等各种类型的通信。所述通信系统可包括多个无线通信设备。清楚起见，图2仅示出了通信设备20和通信设备21。控制信息或者数据信息作为信息序列在通信设备20和通信设备21之间接收和发送。在一种可能的设计中，通信设备20作为发送端通信设备，按照传输块(transmission block，TB)发送信息序列，并对每一传输块增加CRC校验。如果添加校验后的传输块大小超过最大码块长，则需要将传输块划分为若干码块(code block，CB)，每个码块中也可以增加码块CRC校验，或者每组码块中增加码块组CRC校验，还可以对每个码块添加填充比特。通信设备20对每个码块分别进行信道编码，例如，采用LDPC编码，得到相应的编码块。其中，每个编码块中包括信息比特和校验比特，如果信息比特中包括填充比特，填充比特通常表示为“空”(Null)。
编码块或者经过比特重排序的编码块保存在通信设备20的循环缓存中，通信设备20从循环缓存中的编码块顺序获取多个输出比特得到输出比特序列，输出比特是编码块中除填充比特以外的比特，从而输出比特序列是不包括填充比特的。经过交织、映射为调制符号后发送。通信设备20发生重传时将从循环缓存中的编码块选取另一输出比特序列发送，如果顺序获取输出比特达到循环缓存的末位比特时，则从循环缓存的首位比特开始继续选取输出比特。
通信设备21对接收到的调制符号解调，解交织后，将接收到的输出比特序列的软值保存在软信息缓存(soft buffer)中相应位置。如果发生重传，通信设备21将每次重传的输出比特序列的软值合并保存在软信息缓存中，这里的合并是指，如果两次接收到的输出比特的位置相同，则将两次接收到的该输出比特的软值合并。其中，通信设备21中软信息缓存中的位置和通信设备20中循环缓存中的编码块的位置是一一对应的。也就是，如果输出比特在通信设备20中循环缓存中的编码块中的位置是第p比特，则其软值在通信设备21中软信息缓存中的位置也是第p比特。
通信设备21对软信息缓存中的所有软值进行译码得到信息序列的一个码块。由于通信设备21可以获取传输块大小，因此可以确定一个传输块被分割的码块个数以及各码块长度，如果码块中包括CRC比特段，通信设备31还可以利用该CRC比特段对码块进行校验。通信设备21将各码块级联为一个传输块，进一步对传输块进行校验及级联最终得到信息序列。可见通信设备21执行的是通信设备20信息处理方法的逆过程。
需要说明的是，此处通信设备20和通信设备21之间对信息序列的接收和发送过程仅是一个示例性的说明，这些模块的划分仅仅是示意性的，其中某些模块可能根据系统设计的需求是可选的，有可能某些模块的功能可以合并在一个模块中执行，并不做限定。并且这些模块可以由一个或多个处理器来实现，本发明并不限于此。
在本发明各实施例中，“交织”是指改变比特序列中一个或多个比特段的位置，每个比特段包括一个或多个比特。
需要说明的是，在本发明各实施例中，通信设备20可以是通信系统中的网络设备，如基站，则相应的通信设备21可以是终端。通信设备20也可以是通信系统中的终端，则相应的，通信设备21可以是通信系统中的网络设备，如基站等。通信设备20以及通信设备21也可以是芯片，上述处理过程的各模块可以由一个或多个处理器来实现。
图3为本发明一实施例提供的信息处理方法的流程示意图，该方法可用于通信系统，该通信系统包括通信设备20和通信设备21。该方法可以由通信设备20来实施，包括：
301：获取输出比特序列在缓存序列W中的起始位置k0。
通信设备20对长度为K的比特序列C进行LDPC编码处理。比特序列C可以是是通信设备20要发送的控制或者数据信息的比特序列，或者是该比特序列至少经过码块分割处理得到的。长度为K的比特序列C中还可以包括循环校验比特，还可以包括填充位。
通信设备20根据比特序列C的长度K确定编码使用的LDPC矩阵。例如，可以根据K确定扩展因子z，然后根据z对相应码率的基矩阵扩展，得到LDPC矩阵。使用该LDPC矩阵对比特序列C进行编码可以得到编码后的比特序列(coded block)。
如果没有进行截短，则比特序列D可以是编码后的比特序列；如果对编码后的比特序列进行截短(shortening)操作，也就是从该比特序列中截短s0个比特，例如，将s0个比特从编码后的比特序列中删除，则比特序列D可以是从编码后的比特序列截短s0比特得到的比特序列。其中，s0为正整数。例如，s0＝n·r，n为正整数，r为缓存序列W中单位比特段中包括的比特数。单位比特段反映的是缓存序列W中起始位置设置的颗粒度。例如，缓存序列W可以按照扩展因子的整数倍设置起始位置，也就是单位比特段包括的比特数r＝z。又例如，比特序列D进入缓存序列W前需要进行交织，若交织矩阵的列数为Csubblock，则交织矩阵的行数为Rsubblock，其中，Rsubblock是满足
Figure GDA0002665381440000082
的最小整数，单位比特段包括的比特数r可以为Rsubblock，也就是可以按照Rsubblock的整数倍设置起始位置。
比特序列D长度为KD。比特序列D中可以包括比特序列C中的多个比特，还可以包括一个或多个校验比特，比特序列C中的比特在比特序列D中有时也称之为信息比特，或者，系统比特(systematic bit)。在本发明中，比特序列D有时也称为编码块(coded block)。
通信设备20基于比特序列D或者比特序列D的一部分确定输出比特序列。输出比特序列经过调制等处理后被发送。通信设备支持重传时，可以基于比特序列D或者比特序列D的一部分确定每次传输的输出比特序列。
在一种可能的设计中，通信设备20可以基于缓存序列W确定输出比特序列，其中，长度为NCB缓存序列W包括比特序列D或者比特序列D的一部分。
一种可能的实现方式中，缓存序列W可以包括比特序列D的所有比特。例如，缓存序列W可以包括比特序列D，又例如，缓存序列W也可以包括至少经过交织处理的比特序列D，又例如，缓存序列也可以包括至少经过填充处理的比特序列D，还例如，缓存序列也可以包括至少经过交织和填充处理的比特序列D。
在又一种可能的实现方式中，缓存序列W可以包括比特序列D的部分比特。例如，比特序列D长度超过缓存序列W的最大长度，因此缓存序列W只能包括比特序列D中的部分比特。类似地，缓存序列W可以包括比特序列D的部分比特，又例如，缓存序列W也可以包括至少经过交织处理的比特序列D的部分比特，又例如，缓存序列也可以包括至少经过填充处理的比特序列D的部分比特，还例如，缓存序列也可以包括至少经过交织和填充处理的比特序列D的部分比特。
缓存序列W也可以叫做循环缓存。在进行初传或者重传时，通信设备20在循环缓存中保存的比特序列中确定输出比特序列用于初传或者重传。为了方便说明，第i次传输表示初传或者重传，i＝0表示初传，i>0表示重传，i为整数，例如i＝1表示第一次重传，i＝2表示第二次重传等等。重传的上限取决于系统最大重传次数，其中对于每次初传或者重传的输出比特序列，可以是比特序列D的一个冗余版本(redundancy version，rv)。
k0表示每次传输的输出比特序列在循环缓存中的起始位置，也可以说是输出比特序列在缓存序列W中的起始位置。对于第i次传输，k0也可以称之为第i次重传的冗余版本rv的起始位置，为了区分不同重传的，也可以分别在相应参数后加(i)，例如，表示成k0(i)，或者rv(i)等。
其中，k0取值为pk，pk为
Figure GDA0002665381440000081
中的一个，0≤k＜kmax，且0≤pk＜BNC，pk为整数，k为整数，kmax表示输出比特序列在缓存序列W中可以选择的起始位置的最大个数，kmax为大于或者等于4的整数。
302：基于所述起始位置k0从所述缓存序列W中确定输出比特序列。
通信设备20可以基于步骤301中获取到的起始位置k0从缓存序列W中确定输出比特序列。
例如，通信设备20从缓存序列的第k0比特开始顺序获取E个比特作为输出比特序列。
又例如，通信设备20对初传，也就是第0次传输的输出比特序列进行发送后，收到来自通信设备21的否定应答NACK，则通信设备20需要确定第1次重传的输出比特序列，也就是第1个冗余版本rv(1)的起始位置k0(1)，因此通信设备获取该输出比特序列在缓存序列W的起始位置k0(1)，基于输出比特序列的长度E(1)及起始位置k0(1)确定第1次重传的输出比特序列，也就是确定冗余版本rv(1)。通信设备20将输出比特序列rv(1)发送至通信设备21。若通信设备20接收到来自通信设备21的NACK，则通信设备20需要确定第2次重传的输出比特序列，也就是第2个冗余版本rv(2)的起始位置k0(2)，基于输出比特序列的长度E(2)及起始位置k0(2)确定第2次重传的输出比特序列，也就是确定冗余版本rv(2)。以此类推，直至达到最大重传次数或者重传定时器超时，或者通信设备20收到来自通信设备21的肯定应答ACK，则通信设备可以结束重传。当然，通信设备20也可以进行多次重传，而无需考虑来自通信设备21的NACK或者ACK。
接收端通信设备21译码时需要对接收到的初传的软值比特和各冗余版本的软值比特进行合并译码。对于采用LDPC编码的编码块，为了提高接收端通信设备的译码性能则要求减少各冗余版本之间重复或者不发的比特数。
一般影响LDPC码的译码性能有多种因素，例如，要求译码段必须包含信息比特，又例如，要求信息比特以外的校验比特按照编码生成的顺序选择，构成低码率码字，又例如，发生重传时，待译码的比特中重复比特占比越高，译码性能越差。
图4-1所示的为一个LDPC编码块，其中包括信息比特和校验比特。假设打孔前，其基矩阵支持的最高码率为8/9，其支持的最低码率为1/3。打孔表示不发送被打孔的列对应的编码比特，通常可以提高码率。
如图4-2所示，有4个起始位置的取值p0，p1，p2和p3，初传从第0个起始位置p0获取输出比特序列，也就是冗余版本0，第1次重传从第2个起始位置p2获取输出比特序列，也就是冗余版本1，则冗余版本0和冗余版本1之间并不连续，有大量跳过的比特不被传输。接收端的通信设备接收到两个冗余版本后进行合并译码。而图4-2中跳过的冗余比特由于没有被传输到接收端通信设备，因此无法先于冗余版本1中冗余比特被选择构成码字译码，极大地损失了译码性能。
如图4-3所示，初传从第0个起始位置p0获取输出比特序列，也就是冗余版本0，第1次重传从第1个起始位置p1获取输出比特序列，也就是冗余版本1，则冗余版本0和冗余版本1之间虽然连续，对于初传码率较低的情况，会存在较多的重复比特，也会导致译码性能的损失。
步骤301中k0可以取值为pk，pk为
Figure GDA0002665381440000091
中的一个，也就是有kmax个起始位置的取值。kmax可以是大于或者等于4的整数。例如，kmax＝2n，n为大于或者等于2的整数。
其中，pk的下标k可以是冗余版本起始位置的编号rvidx。
其中，
Figure GDA0002665381440000101
可以通过多种方式定义。例如，该集合可以是仅包含
Figure GDA0002665381440000102
这些元素的集合，也可以是其他集合的子集。所述集合
Figure GDA0002665381440000103
中的各个元素，可以是按照特定的顺序排列，也可以不按照特定的顺序排列，本申请并不做特别限定。
在一种可能的实现方式中，不同于前述图4-2或图4-3所示的方式，如图4-4所示，kmax个取值
Figure GDA0002665381440000104
可以按照非均匀间隔的方式设置。
Figure GDA0002665381440000105
中存在至少2种或2种以上不同的相邻间隔。假设
Figure GDA0002665381440000106
中各起始位置的取值是按照下标升序排列，也就是p0为最小值，
Figure GDA0002665381440000107
为最大值，
Figure GDA0002665381440000108
相邻间隔S为两个相邻的起始位置之间差值的绝对值|pk-pk-1|，0＜k＜kmax。
其中，最小的起始位置p0＝0，或者，p0＝l0·r，l0为正整数，例如，l0可以为2，也就是如果从p0开始确定输出比特序列，需要先跳过2r比特，如果r＝z，也就是跳过基矩阵的前2列对应的编码信息比特，而这2列通常可以是内置打孔比特列。若缓存序列W不包括基矩阵的前2列对应的编码信息比特，则p0＝0。需要说明的是，此处仅为举例，并不以此为限制。
均匀间隔方式设置起始位置时，各|pk-pk-1|是相等的，也就是
Figure GDA0002665381440000109
中相邻间隔是相等的。
非均匀间隔方式设置起始位置时，
Figure GDA00026653814400001010
中存在至少2种或2种以上不同的相邻间隔，例如，其中一个起始位置pk使得|pk-pk-1|＞|pk+1-pk|。
以kmax＝4为例，在一种可能的设计中，若NCB≥KD，且k＞0，比特序列D为编码后的比特序列，则pk≥(p0+K)。在这一设计中，缓存序列W包括比特序列D的所有比特或者除内置打孔比特列对应的编码比特以外的比特，要求p1和p0之间的比特构成的码字码率至少小于或者等于1，p0＜(p0+K)≤p1＜p2＜p3，从而相邻间隔|p1-p0|是大于或者等于K的。
在又一种可能的设计中，若NCB≥KD，且k＞0，比特序列D为编码后的比特序列经过截短s0比特得到的，则pk≥(p0-s0+K)。在这一设计中，缓存序列W包括比特序列D的所有比特，可以将s0比特作为不截短时设置的起始位置的偏移，p0＜(p0-s0+K)≤p1＜p2＜p3。
在上述设计中，如果发生重传，可以根据初传码率在p1和p2中选择一个合适的起始位置，确定的输出比特序列使得接收端接收合并后重复比特较少。
如图4-4所示，为图4-1所示LDPC编码块的起始位置非均匀设置的示例，其支持的最小码率为1/3，也就是信息比特占总长1/3，p2位于2/3码率附近，也就是在序列的正中间，p3位于0.5码率附近，p1位于0.8码率附近，以K＝1056为例，码率为1/3，则编码块最大长度为3168比特，其中p2＝1584，p3＝2122，p1＝1320,p0＝0。可见，(p1-p0)＞(p2-p1)，且相邻间隔为3种。
在又一种可能的设计中，若NCB＜KD，且k＞0，缓存序列W包括比特序列D的一部分比特，pk可以相应于缓存序列W包括比特序列D中的各起始位置进行等比例缩放。
若比特序列D为编码后的比特序列，
Figure GDA0002665381440000111
也就是，满足
Figure GDA0002665381440000112
从而相邻间隔|p1-p0|是大于或者等于
Figure GDA0002665381440000113
的。
若比特序列D为编码后的比特序列截短s0比特得到的，则
Figure GDA0002665381440000114
从而相邻间隔|p1-p0|是大于或者等于
Figure GDA0002665381440000115
的。
需要说明的是，这里相邻间隔|p1-p0|也可以向下取整，为
Figure GDA0002665381440000116
进一步地，对于上述设计，可以(p1-p0)＞(p2-p1)，
Figure GDA0002665381440000117
中存在至少2种或2种以上不同的相邻间隔。
基于上述设计，k＞0时，pk还可以在满足上述要求的同时，也需要在单位比特段的整数倍的位置上，也就是，pk＝lk·r，其中，lk为正整数。例如，若NCB≥KD，且k＞0，
Figure GDA0002665381440000118
又例如，若NCB＜KD，且k＞0，
Figure GDA0002665381440000119
需要说明的是此处仅为举例，也可以对这些公式进行适当变形，例如，将向上取整改为向下取整，使得pk的位置在单位比特段的整数倍上。本发明实施例并不限于此。
对于
Figure GDA00026653814400001110
中的取值pk，步骤301中k0可以通过多种方式获取。
在又一种可能的实现方式中，可以定义每次传输时获取的起始位置的顺序，也可以定义每次传输时pk的下标k的取值顺序。这一顺序可以指示给接收端的通信设备，也可以预先在收发两端通信设备中存储。
其中，pk的下标k可以是冗余版本起始位置的编号rvidx，第i次传输的冗余版本起始位置的编号可以表示为rvidx(i)，起始位置k0(i)可以是基于冗余版本起始位置的编号rvidx(i mod kmax)确定的。
可以采用固定顺序的起始位置获取方法，在一个实施例中，可以定义rvidx的取值顺序，取值顺序中的值的个数可以是kmax，也可以为最大重传次数Rmax，例如，kmax＝8时，rvidx的取值顺序依次为0,3,6,2,5,7,4,1。则初传时，从第p0比特开始确定输出比特序列，第1次传输k0(1)＝p3，从第p3比特开始确定输出比特序列，第2次传输k0(2)＝p6，从第p6比特开始确定输出比特序列，以此类推，第kmax次传输时，则又回到从第p0比特开始确定输出比特序列。也就是对于第i次传输，k＝rvidx(i mod kmax)，k0(i)＝pk。又例如，kmax＝4，最大重传次数Rmax＝,4，rvidx的取值顺序集合为{0,2,3,1}，则初传时，从第p0比特开始确定输出比特序列，第1次传输k0(1)＝p2，从第p3比特开始确定输出比特序列，第2次传输k0(2)＝p3。对于第i次传输，k＝rvidx(i mod Rmax)，k0(i)＝pk。
进一步地，rvidx的取值顺序也可以根据初传码率的大小确定，也可以基于每次传输的输出比特序列的长度E和扩展因子z确定。在非自适应重传场景下，初传和重传的输出比特序列的长度是相等的，例如基于
Figure GDA0002665381440000121
确定rvidx的取值顺序，例如，可以设置一个或多个门限，根据
Figure GDA0002665381440000122
与这些门限的关系确定rvidx的取值顺序。
例如，以kmax＝8，采用66*82的LDPC矩阵，其中信息位列数为16，对于编码块，rvidx的取值顺序和初传码率的对应关系可以参见表1，例如R0≥0.8，rvidx取值顺序为{0,2,4,6}。
表1
初传码率R<sub>0</sub> rv<sub>idx</sub>的取值顺序
R<sub>0</sub>≥0.8 0,2,4,6
0.53≤R<sub>0</sub>＜0.8 0,3,6,2
R<sub>0</sub>＜0.53 0,4,2,6
又例如，以kmax＝8，采用66*82的LDPC矩阵，其中信息位列数为16，对于编码块，rvidx的取值顺序和初传码率的对应关系可以参见表2，例如
Figure GDA0002665381440000123
rvidx取值顺序为{0,3,6,2}。
表2
Figure GDA0002665381440000124
这一方式适用于非自适应性重传，起始位置的信息不需要在每次发送前指示给接收端通信设备。
也可以基于发送端通信设备所指示的rvidx获取输出比特序列在编码块中的起始位置k0(i)。这一方式适用于自适应重传。
在又一种可能的实现方式中，也可以根据所述冗余版本起始位置编号rvidx的参数f(rvidx)获取所述起始位置k0。例如，
Figure GDA0002665381440000125
若p0＝l0·r，
Figure GDA0002665381440000126
若p0＝0，
Figure GDA0002665381440000127
其中r可以为扩展因子z或Rsubblock，以kxma＝4为例，rvidx＝0,1,2,3，f(0)＝0，f(1)＝1.67，f(2)＝2，f(3)＝3。需要说明的是，这里对
Figure GDA0002665381440000131
向上取整，也可以对
Figure GDA0002665381440000132
向下取整。
图5-1所示为一LDPC码基图，其大小为46行68列。以p0＝0，
Figure GDA0002665381440000133
为例，其中r＝z，其中2列内置打孔比特列对应的比特不进循环缓存，在一种可能的实现方式中，NCB＝66z，以kmax＝4为例，rvidx＝0，f(0)＝0，rvidx＝1，f(1)＝1.67，可以得到起始位置为0和28z。rvidx＝2，f(2)＝2，相应地起始位置为33z，rvidx＝3，f(3)＝3，相应地起始位置为50z，在这种方式下，{p0,p1,p2,p3}可以是{0,28z,33z,55z}。在又一种可能的实现方式中，对于rvidx＝1，f(1)也可以有其他取值，如表3所示，为不同的f(1)的可能取值和与之对应的起始位置k0取值p1：
表3
f(1) p<sub>1</sub>
1.85 31z
1.80 30z
1.75 29z
1.67 28z
1.60 27z
1.55 26z
1.50 25z
1.42 24z
1.35 23z
在表3中，p1的取值使得p1和p0之间间隔在23z～31z之间，由于图5-1所示基图中信息比特对应的列为22，因而编码后K为小于或者等于22z，p1满足p1≥(p0+K)。
在又一种可能的实现方式中，对于rvidx＝2和rvidx＝3，可以定义如表4的起始位置组合p2和p3：
表4
Figure GDA0002665381440000134
Figure GDA0002665381440000141
使得p2和p3之间的间隔在15z～18z之间，而p2和p0，p3和p0之间的间隔也是满足pk≥(p0+K)。
可选地，可以基于表3中p1和表4中p2和p3的组合定义起始位置{p0,p1,p2,p}3，其中p0可以为0，或者p0＝l0·z，l0为正整数。这些组合也满足(p1-p0)＞(p2-p1)。
例如：{p0,p1,p2,p3}可以为{0,31z,33z,50z}，也可以为{0,23z,36z,51z}等，可以根据表3中p1的取值以及表4中p2和p3的取值组合得到各种起始位置的组合。需要说明的是，此处仅为举例，并不以此为限制。
在又一种可能的实现方式中，如果循环缓存受限(limited buffer)，对于图5-1所示基图，NCB＜66z，在这种场景下，各起始位置可以相对于上述表3或表4中的各起始位置进行等比缩放，例如，可以进行等比缩放后取值仍为z的整数倍，
Figure GDA0002665381440000142
又例如，可以进行等比缩放，但不一定需要取值为z的整数倍，
Figure GDA0002665381440000143
其中
Figure GDA0002665381440000144
可以是上述表3中p1或表4中p2或p3，Operation(·)为一种取整操作，可以为向上，向下，四舍五入或者其他取整方法。
图5-2至图5-4所示为采用基于图5-1所示基图得到的LDPC码编码，基于上述实施例的性能仿真曲线，在AWGN信道下对三种不同的起始位置设置方法进行仿真，测试了3种不同的初传码率0.93，8/9以及5/6下，首次重传时，采用不同起始位置设置方法下的BLER曲线。图中横坐标表示当前信道信噪比的EsN0，纵坐标表示误块率(BLER，block errorrate)，图中曲线整体越靠近左侧，表示该方案在相同的信噪比下具有更低的误块率，性能更好。这里，假设重传和初传的比特段长度相等，所有码字均采用LDPC编码，LDPC矩阵支持的最低编码码率为1/3。
三角曲线为采用均匀设置起始位置的方法，方块曲线为采用本发明实施例方法，冗余版本起始位置编号rvidx的参数f(rvidx)分别为0，1.67，2和3，经过比较，在所有情况下，方块曲线均位于三角曲线左侧，表示本发明实施例方法较均匀设置起始位置的方法性能更优。
图8所示为又一LDPC码基图，其大小为42行52列，行号标注在最左一列，列号标注在最上一行，各行列中仅示出非零元素，以“1”表示，空白部分为零元素。以p0＝0，
Figure GDA0002665381440000151
为例，其中r＝z，其中2列内置打孔比特列对应的比特不进循环缓存，在一种可能的实现方式中，NCB＝50z，以kmax＝4为例，rvidx＝0，f(0)＝0，rvidx＝1，f(1)＝1.10，可以得到起始位置为0和14z。rvidx＝2，f(2)＝2，相应地起始位置为25z，rvidx＝3，f(3)＝3，相应地起始位置为38z，在这种方式下，{p0,p1,p2,p3}可以是{0,14z,25z,38z}。在又一种可能的实现方式中，对于rvidx＝1，f(1)也可以有其他取值，如表5所示，为不同的f(1)的可能取值和与之对应的起始位置k0取值p1：
表5
f(1) p<sub>1</sub>
1.10 14z
1.15 15z
1.25 16z
1.32 17z
1.40 18z
1.48 19z
1.56 20z
1.64 21z
1.72 22z
1.80 23z
在表5中，p1的取值使得p1和p0之间间隔在14z～23z之间，由于图8所示基图中信息比特对应的列为10，因而编码后K为小于或者等于10z，p1满足p1≥(p0+K)。
在又一种可能的实现方式中，对于rvidx＝2和rvidx＝3，可以定义如表6的起始位置组合p2和p3：
表6
Figure GDA0002665381440000152
Figure GDA0002665381440000161
使得p2和p3之间的间隔在11z～14z之间，而p2和p0，p3和p0之间的间隔也是满足pk≥(p0+K)。
可选地，可以基于表5中p1和表6中p2和p3的组合定义起始位置{p0,p1,p2,p}3，其中p0可以为0，或者p0＝l0·z，l0为正整数。这些组合也满足(p1-p0)＞(p2-p1)。
例如：{p0,p1,p2,p3}可以为{0,14z,25z,38z}，也可以为{0,18z,28z,39z}等，可以根据表5中p1的取值以及表6中p2和p3的取值组合得到各种起始位置的组合。需要说明的是，此处仅为举例，并不以此为限制。
在又一种可能的实现方式中，如果循环缓存受限(limited buffer)，对于图8所示基图，NCB＜50z，在这种场景下，各起始位置可以相对于上述表5或表6中的各起始位置进行等比缩放，例如，可以进行等比缩放后取值仍为z的整数倍，
Figure GDA0002665381440000162
又例如，可以进行等比缩放，但不一定需要取值为z的整数倍，
Figure GDA0002665381440000163
其中Rrvidx可以是上述表5中p1或表6中p2或p3，Operation(·)为一种取整操作，可以为向上，向下，四舍五入或者其他取整方法。
在又一种可能的实现方式中，也可以根据相邻两个冗余版本的起始位置之间的间隔获取比特序列在编码块中的起始位置，以前述例举的{0,28z,33z,50z}为例，也可以根据下述相邻两个冗余版本的起始位置之间的间隔得到起始位置：p0＝0，0,28z，5z，17z，16z，其中，k0(1)＝p0+28z＝28z，k0(2)＝k0(1)+5z＝33z，以此类推。
可选地，在前述信息处理方法之后，所述通信设备还可以对所述输出比特序列进行处理，使得在发送或接收时使用该输出比特序列，例如，对输出比特序列进行交织，并映射为调制符号等处理等等。这些处理可以参照现有技术中的相应处理方法，此处不再赘述。
图6为本发明一实施例提供的信息处理方法的流程图，该方法可用于通信系统，该通信系统包括通信设备20和通信设备21。该方法可以由通信设备21来实施，包括：
601：获取软比特序列在缓存序列W中的起始位置k0。
602：基于所述起始位置k0开始将所述软比特序列合并保存在所述缓存序列W中。
其中，所述缓存序列W包括比特序列D的软值序列或者比特序列D的软值序列的一部分，所述比特序列D的软值序列长度为KD比特，所述比特序列D是长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列，或者，所述比特序列D是从长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列中截短s0比特得到的。
k0取值为pk，pk为
Figure GDA0002665381440000171
中的一个，0≤k＜kmax，且0≤pk＜NCB，pk为整数，k为整数，NCB为所述缓存序列W的大小，kmax为大于或者等于4的整数；
所述
Figure GDA0002665381440000172
中存在2种或2种以上不同的相邻间隔。
通信设备20向通信设备21发送如前述各实施例中得到的输出比特序列，可以理解的是，上述实施例中的输出比特序列是速率匹配后的输出比特序列，所述通信设备20可以对速率匹配后的输出比特序列进行交织调制等处理，从而发送对应于所述输出比特序列的发送信号，通信设备21接收所述输出信号并经解调、解交织后，得到输出比特序列对应的软比特序列，也就是输出比特序列中一个比特对应软比特序列中一个软值比特(softchannel bit)。这些软值比特在通信设备21的软信息缓存中保存的位置和通信设备20中循环缓存中的编码块的位置一一对应，软信息缓存的大小与循环缓存中的编码块的大小也是相同的，都可以是NCB。
例如，通信设备20发送的输出比特为1，经过信道传输，通信设备21得到其相应的软值比特为1.45，如果输出比特在编码块中的位置为第5比特，则在通信设备21的软信息缓存中第5软值比特为1.45。需要说明的是此处只是举例说明，本发明实施例并不限于此。如果通信设备20获取的输出比特序列中包括n个输出比特，则通信设备31可以获取到n个对应的软值比特。如果通信设备31两次接收到同一位置的软值比特，则将两次的软值进行合并，例如，第一次传输时接收到的软值比特为1.45，第二次传输时接收到的软值比特为0.5，则合并后为1.95。需要说明的是，此处仅为举例，并不以此为限制。
可见起始位置k0及其获取方式具备和前述各实施例相应的特征，可以参见前述各实施例所述，此处不再赘述。需要说明的是，对通信设备20而言，缓存序列W为循环缓存中的编码块而言，而在通信设备21中，缓存序列W是软信息缓存中的软值序列；在通信设备20侧是从循环缓存中的编码块确定输出比特序列，而在通信设备21侧，是将接收到的软比特序列保存到软信息缓存中。
图7给出了一种通信装置700的结构示意图，装置700可用于实现上述方法实施例中描述的方法，可以参见上述方法实施例中的说明。所述通信装置700可以是芯片，基站，终端或者其他网络设备。通信装置700也可以是图2中通信设备20或者通信设备21。
所述通信装置700包括一个或多个处理器701。所述处理器701可以是通用处理器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。
在一种可能的设计中，所述通信装置700包括一个或多个所述处理器701，所述一个或多个处理器701可实现图3所示各实施例的方法。可选地，处理器701除了实现图3所示各实施例的方法，还可以实现其他功能。
所述通信装置700获取输出比特序列在缓存序列W中的起始位置k0，其中，所述缓存序列W包括比特序列D或者比特序列D的一部分；基于所述起始位置k0从所述缓存序列W中确定输出比特序列。
在一种可能的设计中，一个或多个所述处理器701可实现图6所示各实施例的方法。
所述通信装置700获取软比特序列在缓存序列W中的起始位置k0，其中，所述缓存序列W包括比特序列D的软值序列或者比特序列D的软值序列的一部分，所述比特序列D的软值序列长度为KD；
基于所述起始位置k0开始将所述软比特序列合并保存在所述缓存序列W中。
在上述可能的设计中，所述比特序列D长度为KD比特，其中，所述比特序列D是长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列，或者，所述比特序列D是从长度为K的比特序列C基于低密度奇偶校验LDPC矩阵编码得到的比特序列中截短s0比特得到的，其中，s0为大于0的整数。
k0取值为pk，pk为
Figure GDA0002665381440000181
中的一个，0≤k＜kmax，且0≤pk＜NCB，pk为整数，k为整数，NCB为所述缓存序列W的大小，kmax为大于或者等于4的整数；
所述
Figure GDA0002665381440000182
中存在2种或2种以上不同的相邻间隔。。
可选的一种设计中，处理器701也可以包括指令703，所述指令可以在所述处理器上被运行，使得所述通信装置700执行上述方法实施例中描述的方法。
在又一种可能的设计中，通信装置700也可以包括电路，所述电路可以实现前述方法实施例中的功能。可选的，所述通信装置700中可以包括一个或多个存储器702，其上存有指令704，所述指令可在所述处理器上被运行，使得所述通信装置700执行上述方法实施例中描述的方法。可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。所述处理器和存储器可以单独设置，也可以集成在一起。可选的，一个或多个存储器702可以存储起始占位置、冗余版本相关的参数等。
在又一种设计中，一个或多个处理器701可以用于实现图2中所示的各个模块的功能。例如，通信设备20或通信设备21中各个模块的功能。
可选的，所述通信装置700还可以包括收发器705以及天线706。所述处理器701可以称为处理单元，对通信装置(终端或者基站)进行控制。所述收发器705可以称为收发单元、收发机、收发电路、或者收发器等，用于通过天线706实现通信装置的收发功能.
可选的，所述通信装置700还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、编码器、用于交织的交织器、或者用于调制处理的调制器等。可以通过一个或多个处理器701实现这些器件的功能。
可选的，所述通信装置700还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者译码器等等。可以通过一个或多个处理器701实现这些器件的功能。
本领域技术任何还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件，或两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
本发明实施例中所描述的各种说明性的逻辑单元和电路可以通过通用处理器，数字信号处理器，专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介。示例性地，存储器可以与处理器连接，以使得处理器可以从存储器中读取信息，并可以向存储器存写信息。可选地，存储器还可以集成到处理器中。处理器和存储器可以设置于ASIC中，ASIC可以设置于UE中。可选地，处理器和存储器也可以设置于UE中的不同的部件中。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计算机指令(也可以称为程序或代码)。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。当使用软件程序实现时，也可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定义中。如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (27)

1.一种通信系统中信息处理的方法，其特征在于，所述方法包括：
获取输出比特序列在缓存序列W中的起始位置k0，其中，所述缓存序列W包括比特序列D或者比特序列D的一部分，所述比特序列D长度为KD比特，是对比特序列C进行编码得到的编码后的比特序列；
基于所述起始位置k0从所述缓存序列W中确定输出比特序列；其中，
k0取值为{p0,p1,p2,p3}中的一个，0≤p0<p1<p2<p3<NCB，其中，p0,p1,p2,p3均为整数，NCB为所述缓存序列W的长度；
所述{p0,p1,p2,p3}中存在2种以上不同的相邻间隔，所述2种以上不同的相邻间隔是非均匀的，并且满足(p1-p0)>(p2–p1)；
若NCB≥KD，p0,p1,p2,p3满足0≤p0<(p0+K)≤p1<p2<p3，K为所述比特序列C的长度；或者，
若NCB<KD，p0,p1,p2,p3满足
Figure FDA0002665381430000011
2.根据权利要求1所述的方法，其特征在于：
基于与冗余版本的起始位置对应的编号rvidx以及低密度奇偶校验LDPC基图获取所述起始位置k0。
3.根据权利要求2所述的方法，其特征在于，所述比特序列D是长度为K的比特序列C基于与所述LDPC基图对应的LDPC矩阵编码得到的比特序列。
4.根据权利要求1-3任一项所述的方法，所述基于所述起始位置k0从所述缓存序列W中确定输出比特序列，包括：从所述缓存序列W中比特k0开始的E个非填充比特确定为输出比特序列。
5.根据权利要求3所述的方法，其特征在于，若k＝0，则p0＝0，或者，p0＝l0·r，其中，l0为正整数，r为所述缓存序列W中单位比特段中包括的比特数，r为大于0的整数。
6.根据权利要求3所述的方法，其特征在于，pk＝lk·r，其中，lk为正整数。
7.根据权利要求5或6所述的方法，其特征在于，r＝z，z为所述LDPC矩阵的扩展因子。
8.根据权利要求2所述的方法，其特征在于，所述基于与冗余版本的起始位置对应的编号rvidx以及LDPC基图获取起始位置k0，包括：
根据所述rvidx的参数以及所述LDPC基图获取所述起始位置k0。
9.根据权利要求2所述的方法，其特征在于，所述rvidx是通过信令获取。
10.根据权利要求2所述的方法，其特征在于，所述rvidx是基于所述rvidx的取值顺序获取的。
11.根据权利要求10所述的方法，其特征在于，所述rvidx的取值顺序是从存储器中读取的，或者所述rvidx的取值顺序是基于初传码率确定的，或者，所述rvidx的取值顺序是基于所述输出比特序列的长度E和扩展因子z确定的。
12.根据权利要求10或11所述的方法，其特征在于，所述rvidx的取值顺序包括{0,2,3,1}。
13.一种通信装置，包括：
获取单元，用于获取输出比特序列在缓存序列W中的起始位置k0，其中，所述缓存序列W包括比特序列D或者比特序列D的一部分，所述比特序列D长度为KD比特，是对比特序列C进行编码得到的编码后的比特序列；
确定单元，用于基于所述起始位置k0从所述缓存序列W中确定输出比特序列；其中，
k0取值为{p0,p1,p2,p3}中的一个，0≤p0<p1<p2<p3<NCB，其中，p0,p1,p2,p3均为整数，并且满足(p1-p0)>(p2–p1)，NCB为所述缓存序列W的长度；
所述{p0,p1,p2,p3}中存在2种以上不同的相邻间隔，所述2种以上不同的相邻间隔是非均匀的，并且满足(p1-p0)>(p2–p1)；
若NCB≥KD，p0,p1,p2,p3满足0≤p0<(p0+K)≤p1<p2<p3，K为所述比特序列C的长度；或者，
若NCB<KD，p0,p1,p2,p3满足
Figure FDA0002665381430000021
14.根据权利要求13所述的通信装置，所述获取单元具体用于：
基于与冗余版本的起始位置对应的编号rvidx以及低密度奇偶校验LDPC基图获取所述起始位置k0。
15.根据权利要求14所述的通信装置，其特征在于，所述比特序列D是长度为K的比特序列C基于与所述LDPC基图对应的LDPC矩阵编码得到的比特序列。
16.根据权利要求13至15任一项所述的通信装置，所述输出比特序列包括所述缓存序列W中比特k0开始的E个非填充比特。
17.根据权利要求15所述的通信装置，其特征在于，若k＝0，则p0＝0，或者，p0＝l0·r，其中，l0为正整数，r为所述缓存序列W中单位比特段中包括的比特数，r为大于0的整数。
18.根据权利要求15所述的通信装置，其特征在于，pk＝lk·r，其中，lk为正整数。
19.根据权利要求17或18所述的通信装置，其特征在于，r＝z，z为所述LDPC矩阵的扩展因子。
20.根据权利要求14所述的通信装置，其特征在于，所述获取单元具体用于：
根据所述rvidx的参数以及所述LDPC基图获取所述起始位置k0。
21.根据权利要求14所述的通信装置，其特征在于，所述rvidx是通过信令获取。
22.根据权利要求14所述的通信装置，其特征在于，所述rvidx是基于所述rvidx的取值顺序获取的。
23.根据权利要求22所述的通信装置，其特征在于，所述rvidx的取值顺序是从存储器中读取的，或者所述rvidx的取值顺序是基于初传码率确定的，或者，所述rvidx的取值顺序是基于所述输出比特序列的长度E和扩展因子z确定的。
24.根据权利要求21或22所述的通信装置，其特征在于，所述rvidx的取值顺序包括{0,2,3,1}。
25.一种通信装置，其特征在于，所述通信装置包括处理器、存储器以及存储在存储器上并可在处理器上运行的指令，当所述指令被运行时，使得所述通信装置执行如权利要求1至12任一项所述的方法。
26.根据权利要求25所述的通信装置，所述通信装置还包括收发单元，所述收发单元用于输出对应于所述输出比特序列的信号。
27.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1至12任一项所述的方法。
CN201910601724.4A 2017-06-19 2017-08-21 信息处理的方法、通信装置和存储介质 Active CN110266448B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2017104657482 2017-06-19
CN201710465748 2017-06-19
CN201710719562.5A CN109150420B (zh) 2017-06-19 2017-08-21 信息处理的方法、装置、通信设备和通信系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710719562.5A Division CN109150420B (zh) 2017-06-19 2017-08-21 信息处理的方法、装置、通信设备和通信系统

Publications (2)

Publication Number Publication Date
CN110266448A CN110266448A (zh) 2019-09-20
CN110266448B true CN110266448B (zh) 2020-11-10

Family

ID=64803302

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910601724.4A Active CN110266448B (zh) 2017-06-19 2017-08-21 信息处理的方法、通信装置和存储介质
CN201710719562.5A Active CN109150420B (zh) 2017-06-19 2017-08-21 信息处理的方法、装置、通信设备和通信系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710719562.5A Active CN109150420B (zh) 2017-06-19 2017-08-21 信息处理的方法、装置、通信设备和通信系统

Country Status (5)

Country Link
US (2) US10425191B2 (zh)
EP (1) EP3540998B1 (zh)
JP (1) JP6915061B2 (zh)
CN (2) CN110266448B (zh)
BR (1) BR112019009264A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400844B (zh) * 2017-02-04 2021-07-20 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统
WO2018174569A1 (en) * 2017-03-22 2018-09-27 Samsung Electronics Co., Ltd. Apparatus and method of transmission using harq in communication or broadcasting system
CN109120373B (zh) * 2017-06-23 2021-02-12 华为技术有限公司 一种信道编码方法、数据接收方法及相关设备
US10887791B2 (en) * 2017-07-28 2021-01-05 Qualcomm Incorporated Techniques and apparatuses for low density parity check base graph determination and indication
CN114679185A (zh) * 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置
US10958383B2 (en) * 2017-12-06 2021-03-23 Qualcomm Incorporated Time based redundancy version determination for grant-free signaling
DK3841692T3 (da) * 2018-08-24 2022-06-27 Ericsson Telefon Ab L M Forbedringer til tilpasning af begrænset buffermængde
US10824927B1 (en) * 2018-09-21 2020-11-03 Enernet Global, LLC Systems, methods and computer readable medium for management of data buffers using functional paradigm
CN112737736B (zh) * 2021-04-02 2021-07-09 苏州华兴源创科技股份有限公司 信道编码中的数据处理方法、计算机设备及存储介质
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots
CN115276896A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 一种数据处理方法、装置和系统
CN114050892B (zh) * 2021-11-11 2023-12-05 杭州红岭通信息科技有限公司 一种降低上行harq合并缓存空间大小的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
CN108400844A (zh) * 2017-02-04 2018-08-14 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405338B1 (en) * 1998-02-11 2002-06-11 Lucent Technologies Inc. Unequal error protection for perceptual audio coders
US6658381B1 (en) * 1999-10-15 2003-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for robust frame type detection in systems employing variable bit rates
DE60040805D1 (de) * 1999-12-20 2008-12-24 Research In Motion Ltd Hybrid-wiederholungsaufforderungsystem und -verfahren
JP4224370B2 (ja) * 2003-09-25 2009-02-12 パナソニック株式会社 入力制御装置及び入力制御方法
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
US7831895B2 (en) * 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
CN101005334B (zh) * 2007-01-12 2010-12-29 中兴通讯股份有限公司 一种低密度奇偶校验码的混合自动请求重传包生成方法
JPWO2008090885A1 (ja) * 2007-01-23 2010-05-20 パナソニック株式会社 無線通信装置およびテンポラリービット挿入方法
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
CN100568744C (zh) * 2007-06-18 2009-12-09 中兴通讯股份有限公司 一种卷积码速率匹配的方法和装置
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
JP5354979B2 (ja) * 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
US8560910B2 (en) * 2007-10-01 2013-10-15 Panasonic Corporation Wireless communication device and circular buffer control method
CN101453463B (zh) * 2007-11-28 2013-02-27 中兴通讯股份有限公司 一种移动多媒体广播系统的数据包封装、发送和接收方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
CN101227259B (zh) 2008-01-11 2013-06-05 中兴通讯股份有限公司 一种有限长度循环缓存速率匹配的数据读取方法
US8780930B2 (en) * 2008-08-21 2014-07-15 Telefonaktiebolaget L M Ericsson (Publ) System and method for removing PDCCH detection errors in a telecommunications network
US8316286B2 (en) * 2008-09-04 2012-11-20 Futurewei Technologies, Inc. System and method for rate matching to enhance system throughput based on packet size
JP4898858B2 (ja) * 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
CN101867443B (zh) * 2009-04-14 2015-05-20 中兴通讯股份有限公司 速率匹配方法和装置
US8532220B2 (en) * 2010-02-25 2013-09-10 International Business Machines Corporation Methods and apparatus for secure distribution and storage of data using N channels
US8539304B1 (en) * 2010-04-27 2013-09-17 Marvell International Ltd. Parallel encoder for low-density parity-check (LDPC) codes
US20120272113A1 (en) * 2011-04-19 2012-10-25 Cambridge Silicon Radio Limited Error detection and correction in transmitted digital signals
CN103312442B (zh) 2012-03-15 2017-11-17 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
GB2506159A (en) * 2012-09-24 2014-03-26 Ibm 2 Stage RLL coding, standard coding with global/interleave constraints, then sliding window substitution with sequences having different constraints
KR102113785B1 (ko) * 2013-09-12 2020-05-21 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어방법
RU2720950C1 (ru) * 2017-02-03 2020-05-15 Идак Холдингз, Инк. Сегментация блока кода в зависимости от выбора базовой матрицы ldpc

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
CN108400844A (zh) * 2017-02-04 2018-08-14 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统

Also Published As

Publication number Publication date
CN109150420A (zh) 2019-01-04
JP6915061B2 (ja) 2021-08-04
CN110266448A (zh) 2019-09-20
JP2020502899A (ja) 2020-01-23
EP3540998B1 (en) 2021-11-03
BR112019009264A2 (pt) 2020-01-28
US10425191B2 (en) 2019-09-24
EP3540998A4 (en) 2020-01-08
US20190132082A1 (en) 2019-05-02
US20190393985A1 (en) 2019-12-26
CN109150420B (zh) 2022-02-25
US11070316B2 (en) 2021-07-20
EP3540998A1 (en) 2019-09-18

Similar Documents

Publication Publication Date Title
CN110266448B (zh) 信息处理的方法、通信装置和存储介质
CN112073160B (zh) 通信系统中冗余版本的设计方案
CN112187403B (zh) 信息处理的方法、装置、通信设备和通信系统
CN108282246B (zh) 信息处理的方法、设备和通信系统
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信系统
CN110870207B (zh) 信息处理的方法和通信装置
CN110612679B (zh) 信息处理的方法和通信装置
CN109150194B (zh) 信息处理的方法、装置和通信设备
WO2018233334A1 (zh) 信息处理方法、装置、通信设备和通信系统
CN117176293A (zh) 一种信息的重传方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant