BR112016028110B1

BR112016028110B1 - Substrato de matriz, método para conduzir um substrato de matriz, método para acionar um substrato de matriz e dispositivo de exibição

Info

Publication number: BR112016028110B1
Application number: BR112016028110-1A
Authority: BR
Inventors: Wenbo Li
Original assignee: Boe Technology Group Co., Ltd
Priority date: 2015-04-08
Filing date: 2015-08-10
Publication date: 2022-10-25
Also published as: MX360797B; US20170039972A1; RU2016146517A; WO2016161729A1; US9858881B2; CN104730791B; CN104730791A; EP3282312A1; BR112016028110A2; EP3282312B1; EP3282312A4; RU2693559C2; RU2016146517A3; MX2017000369A

Abstract

SUBSTRATO DE MATRIZ, DISPOSITIVO DE EXIBIÇÃO E MÉTODO PARA ATIVAR UM SUBSTRATO DE MATRIZ. A presente invenção refere-se a um substrato de matriz e a um método de ativação para o mesmo, e a um dispositivo de exibição. O substrato de matriz compreende uma pluralidade de linhas de portas (G1, G2, G3, ?, Gi, ? Gn) e linhas de dados (D1, D2, D3, ?, Dj, ? Dm), assim como uma pluralidade de subpixels (10) definidos pelas linhas de portas (G1, G2, G3, ? Gi, ? Gn) e pelas linhas de dados (D1, D2, D3, ? Dj, ? Dm) em uma maneira de interseção, em que pelo menos uma linha adicional (L) para prover um sinal de dados adicional é provida entre duas colunas adjacentes de subpixels (10, 10'), e os subpixels (10) na mesma coluna correspondem a pelo menos uma linha adicional (L); e pelo menos um subpixel (10) dos subpixels (10) na mesma coluna é ativado pela linha adicional (L) que corresponde ao subpixel (10).

Description

REFERÊNCIA REMISSIVA A PEDIDO DE PATENTE RELACIONADO

[001] O presente pedido de patente reivindica uma prioridade do Pedido de Patente Chinês No. 201510163454.5 depositado em 08 de abril de 2015, o qual é incorporado no presente documento a título de referência em sua totalidade.

CAMPO TÉCNICO

[002] A presente invenção refere-se ao campo da tecnologia de exibição, em particular a um substrato de matriz ao seu método de ativação e a um dispositivo de exibição.

ANTECEDENTES

[003] Como um tipo de dispositivo de exibição de painel plano, as telas de cristal líquido de transistor de película fina (TFT-LCDs) têm sido cada vez mais aplicadas no campo da exibição de alto desempenho devido a características tais como o volume pequeno, o baixo consumo de energia, ficando livre de radiação e de baixo custo de produção.

[004] Tal como mostrado na Figura 1, o TFT-LCD inclui uma área ativa (AA) e uma área inativa. Dentro da área ativa, há uma pluralidade de subpixels 10 arranjados em uma forma da matriz e definidos por uma pluralidade de linhas de portas (G1, G2, G3..., Gi, ... Gn) e uma pluralidade de linhas de dados (D1, D2, D3, ..., Dj, ... Dm) que se cruzam umas com as outras. Dentro da área inativa, há um controlador de temporização 11, um driver de porta 12 e um driver de fonte 13.

[005] O controlador de temporização 11 é configurado para emitir um sinal inicial do driver de porta (STV) ao driver 12 da porta, e então o STV recebido é sujeitado a uma mudança de nível a nível através de um registro de deslocamento 120, de modo a emitir um sinal de varredura. Um cambiador de nível 121 recebe o sinal de varredura e determina se envia ou não o sinal de varredura à linha de porta (por exemplo, Gi) de acordo com um sinal, isto é, o sinal Output Enable. Entrementes, o controlador de temporização 11 emite um sinal inicial do driver de fonte (STH), um sinal de dado digital (DD) e um sinal de entrada de engate (LP) ao driver de fonte 13. Em um engate 130, o sinal de DD é engatado pelo STH em um canal correspondente, e é determinado se envia ou não o sinal de DD à linha de dados (por exemplo, Dj) de acordo com o sinal de LP. Em seguida, o sinal de DD é convertido em um sinal de dados Vdata através de um conversor digital em analógico 131. Quando as linhas de portas são ativadas progressivamente, o sinal de dados Vdata é inserido na linha de dados correspondente, de modo a exibir uma imagem.

[006] No entanto, para uma exibição existente com muitos pixels por polegada (PPI), há um grande número de subpixels 10, de modo que um grande número de linhas de portas é requerido. Neste caso, quando as linhas de portas (G1, G2, G3, ..., Gi, ... Gn) é ativada progressivamente, há um retardo para os subpixels 10 em uma fileira, os quais são ativados posteriormente, para receber o sinal de dados Vdata da linha de dados (D1, D2, D3, ., Dj, . Dm). Em consequência disto, uma velocidade da resposta para a exibição será reduzida, e a qualidade de exibição da exibição com PPI elevado será desse modo afetada adversamente.

DESCRIÇÃO RESUMIDA

[007] Um objetivo da presente invenção consiste na provisão de um substrato de matriz, seu método de ativação e um dispositivo de exibição, de modo a impedir a ocorrência de retardo para os subpixels, que são ativados posteriormente, para receber o sinal de dados quando as linhas de portas são ativadas progressivamente.

[008] Em um aspecto, a presente invenção provê em algumas modalidades um substrato de matriz, o qual inclui uma pluralidade de linhas de portas, uma pluralidade de linhas de dados, e uma pluralidade de subpixels definidos pelas linhas de portas e pelas linhas de dados que se cruzam umas com as outras. Pelo menos uma linha adicional para prover um sinal de dados adicional é arranjada entre os subpixels em duas colunas adjacentes, os subpixels em uma coluna idêntica correspondem a pelo menos uma linha adicional, e pelo menos um subpixel entre os subpixels em uma coluna idêntica é ativado pela linha adicional que corresponde a pelo menos um subpixel.

[009] Em outro aspecto, a presente invenção provê em algumas modalidades um dispositivo de exibição que inclui o substrato de matriz acima mencionado.

[0010] Em ainda um outro aspecto, a presente invenção provê em algumas modalidades um método de ativação de um substrato de matriz, o qual inclui as etapas de inserção de um sinal de varredura em pelo menos duas linhas de portas simultaneamente, inserção de um sinal de dados aos subpixels controlados por uma das linhas de portas através de linhas de dados, e inserção de um dado de sinal adicional aos subpixels controlados pelas outras linhas de portas através de pelo menos uma linha adicional.

[0011] De acordo com o substrato de matriz, o seu método de ati vação e o dispositivo de exibição nas modalidades da presente invenção, o substrato de matriz inclui a pluralidade de linhas de portas, a pluralidade de linhas de dados e a pluralidade de subpixels definidos pelas linhas de portas e pelas linhas de dados que se cruzam umas com as outras. Além disso, pelo menos uma linha adicional para prover o sinal de dados adicional é arranjada entre os subpixels em duas colunas adjacentes, os subpixels em uma coluna idêntica correspondem a pelo menos uma linha adicional, e pelo menos um subpixel entre os subpixels em uma coluna idêntica é ativado pela linha adicional que corresponde a pelo menos um subpixel. Desta maneira, uma pluralidade de linhas de portas pode ser escaneada por um driver de porta simultaneamente através da linha adicional, os subpixels arranjados em fileiras diferentes e conectados com a linha de dados e a linha adicional podem ser ativados simultaneamente e podem receber o sinal de dados da linha de dados e os dados de sinais adicionais da linha adicional. Em consequência disto, pode melhorar uma velocidade de transmissão do sinal dos dados ou do sinal de dados adicional de modo a exibir a imagem, para aumentar desse modo a capacidade de ativar o dispositivo de exibição de modo a exibir a imagem e melhorar a velocidade de resposta do dispositivo de exibição.

BREVE DESCRIÇÃO DOS DESENHOS

[0012] A fim de ilustrar as soluções técnicas da presente invenção ou da técnica relacionada de uma maneira mais clara, os desenhos desejados para a presente invenção ou a técnica relacionada serão descritos em seguida de maneira resumida. Obviamente, os desenhos a seguir referem-se meramente a algumas modalidades da presente invenção e, com base nesses desenhos, um elemento versado no estado da técnica pode obter os outros desenhos sem nenhum esforço criativo.

[0013] A Figura 1 é uma vista esquemática que mostra um disposi tivo de exibição existente;

[0014] a Figura 2 é uma vista esquemática que mostra um substrato de matriz de acordo com uma modalidade da presente invenção;

[0015] a Figura 3 é uma outra vista esquemática que mostra o subs trato de matriz de acordo com uma modalidade da presente invenção;

[0016] a Figura 4 é ainda uma outra vista esquemática que mostra o substrato de matriz de acordo com uma modalidade da presente invenção;

[0017] a Figura 5a é uma vista ampliada tópica de uma porção A na Figura 4;

[0018] a Figura 5b é uma outra vista ampliada tópica da porção A na Figura 4;

[0019] a Figura 6 é um fluxograma de um método para ativar o subs trato de matriz na Figura 2;

[0020] a Figura 7 é um fluxograma de um método para ativar o subs trato de matriz na Figura 3; e

[0021] a Figura 8 é um fluxograma de um método para ativar o subs trato de matriz na Figura 4. Lista de Sinais de Referência 10 , 10' subpixel 11 controlador de temporização 12 driver de porta 120 registro de deslocamento 121 cambiador de níveis 13 driver de fonte 130 engate 131 conversor digital em analógico G1, G2, G3, ..., Gi, ... Gn linha de porta D1, D2, D3, ..., Dj, ... Dm linha de dados L linha adicional L1 primeira linha adicional L2 segunda linha adicional 14 eletrodo de pixel 20 eletrodo de fonte 21 primeira camada de dobra de eletrodo 22 eletrodo de porta 23 eletrodo de dreno 30 primeiro furo passante 31 segundo furo passante 32 terceiro furo passante 33 quarto furo passante 34 segunda camada de dobra de eletrodo a largura de uma porção da primeira linha adicional que se so brepõe à primeira camada de dobra de eletrodo b largura da primeira linha adicional c largura de uma porção da segunda linha adicional com o se gundo furo passante

DESCRIÇÃO DETALHADA DAS MODALIDADES

[0022] A fim de tornar os objetos, as soluções técnicas e as vanta gens da presente invenção mais aparentes, a presente invenção será descritas em seguida de uma maneira clara e completa em conjunto com os desenhos e as modalidades. Obviamente, as modalidades a seguir referem-se meramente a uma parte e não a todas as modalidades da presente invenção e, com base nessas modalidades, um elemento versado no estado da técnica pode, sem nenhum esforço criativo, obter as outras modalidades, que também se enquadram dentro do âmbito da presente invenção.

[0023] A menos que esteja definido de alguma outra maneira, qual quer termo técnico ou científico usado no presente documento terá o significado comum compreendido por um elemento de habilidades normais. Palavras tais como "primeiro" e "segundo" usadas no relatório descritivo e nas reivindicações são usadas meramente para diferenciar componentes diferentes e não para representar qualquer ordem, número ou importância. Similarmente, palavras tais como "um" ou "um de" são usadas meramente para representar a existência de pelo menos um membro, e não para limitar o número dos mesmos. Palavras tais como "conecta" ou "conectado a" podem incluir a conexão elétrica, direta ou indireta, e não ficar limitadas à conexão física ou mecânica. Palavras tais como "sobre", "sob", "esquerda" e "direita" são usadas meramente para representar a relação de posição relativa, e quando uma posição absoluta do objeto é alterada, a relação de posição relativa também será alterada.

[0024] A presente invenção provê em algumas modalidades um substrato de matriz que, tal como mostrado na Figura 2, pode incluir uma pluralidade de linhas de portas (G1, G2, G3, ..., Gi, ... Gn), uma pluralidade de linhas de dados (D1, D2, D3, ..., Dj, ... Dm), e uma pluralidade de subpixels 10 definidos pelas linhas de portas (G1, G2, G3, ., Gi, . Gn) e pelas linhas de dados (D1, D2, D3, ., Dj . Dm) que se cruzam umas com as outras, onde cada um de i e j é um número inteiro positivo maior do que ou igual a 0, e cada um de n e m é um inteiro positivo maior do que ou igual a 1. O termo "uma pluralidade de" pode se referir a "pelo menos um".

[0025] Além disso, pelo menos uma linha adicional L para prover um sinal de dados adicional Add_Vdata é arranjada entre os subpixels 10 e os subpixels 10' em duas colunas adjacentes, e os subpixels 10 em uma coluna idêntica correspondem a pelo menos uma linha adicional L. Pelo menos um subpixel entre os subpixels 10 em uma coluna idêntica é ativado pela linha adicional L que corresponde a pelo menos um subpixel.

[0026] Deve ser apreciado que a linha adicional L nas modalidades da presente invenção funciona da mesma maneira que as linhas de dados (D1, D2, D3, . Dm) na Figura 1, isto é, todas elas são usadas para receber um sinal de modo a exibir uma imagem do driver de fonte 13 na Figura 1. Desse modo, o sinal de dados adicionais Add_Vdata e o sinal de dados Vdata são ambos sinais de modo a exibir a imagem.

[0027] Tal como mostrado na Figura 2, os subpixels 10 em pelo me nos uma fileira são ativados pela linha adicional L. Desta maneira, pode inserir um sinal de varredura à linha de porta G1 e à linha de porta G2 simultaneamente, para, desse modo, ativar simultaneamente os subpixels 10 em uma primeira fileira e em uma segunda fileira, sem nenhuma necessidade de fazer a varredura da linha de porta G1 e da linha de porta G2 progressivamente. Os subpixels 10 na primeira fileira recebem o sinal de dados Vdata da linha de dados D1, e os subpixels 10 na segunda fileira recebem o sinal de dados adicional Add_Vdata da linha adicional L. A linha de porta G1 e a linha de porta G2 são escane- adas simultaneamente, de modo que podem reduzir a ocorrência de retardo de sinal para uma porção dos subpixels quando recebem o sinal do driver de fonte, para melhorar desse modo a velocidade de resposta de um dispositivo de exibição.

[0028] O termo "coluna" pode se referir a uma direção em que a linha de dados se estende, e o termo "fileira" pode se referir a uma direção em que a linha de porta se estende.

[0029] Uma direção de extensão da linha adicional L é mais ou me nos idêntica a uma direção de extensão das linhas de dados (D1, D2, D3, ..., Dj, ... Dm). Alternativamente, a linha adicional L pode ser paralela às linhas de dados (D1, D2, D3, .., D, j. Dm). Desta maneira, ela pode impedir a ocorrência de curto-circuito quando a linha adicional L cruza as linhas de dados (D1, D2, D3, ., Dj, . Dm), ou impedir um aumento em uma capacidade de acoplamento quando a linha adicional L se sobrepõe às linhas de dados (D1, D2, D3, ., Dj, . Dm).

[0030] Além disso, todas ou uma parte das linhas adicionais L po dem ser arranjadas em uma camada e ser feitas de um material idêntico às linhas de dados (D1, D2, D3, ., Dj, . Dm), de modo a simplificar a manufatura das mesmas.

[0031] De acordo com o substrato de matriz nas modalidades da presente invenção, o substrato de matriz inclui a pluralidade de linhas de portas, a pluralidade de linhas de dados e a pluralidade de subpixels definidos pelas linhas de portas e pelas linhas de dados que se cruzam umas com as outras. Além disso, pelo menos uma linha adicional para prover o sinal de dados adicional é arranjada entre os subpixels em duas colunas adjacentes, os subpixels em uma coluna idêntica correspondem a pelo menos uma linha adicional, e pelo menos um subpixel entre os subpixels em uma coluna idêntica é ativado pela linha adicional que corresponde a pelo menos um subpixel. Desta maneira, uma pluralidade de linhas de portas pode ser escaneada por um driver de porta simultaneamente através da linha adicional, os subpixels arranjados em fileiras diferentes e conectados com a linha de dados e a linha adicional podem ser ativados simultaneamente e podem receber o sinal de dados da linha de dados e o sinal de dados adicional da linha adicional. Em consequência disto, pode melhorar uma velocidade de transmissão do sinal de dados ou do sinal de dados adicional de modo a exibir a imagem, para aumentar desse modo a capacidade de ativar o dispositivo de exibição de modo a exibir a imagem e melhorar a velocidade de resposta do dispositivo de exibição.

[0032] O substrato de matriz pode ser de estruturas diferentes de pendendo do número de linhas adicionais L. As estruturas do substrato de matriz serão descritas em seguida.

Primeira Modalidade

[0033] Uma linha adicional L é arranjada entre os subpixels 10 e os subpixels 10' em duas colunas adjacentes, e os subpixels 10 em uma coluna idêntica correspondem a uma linha de dados e a uma linha adicional, por exemplo, os subpixels 10 em uma primeira coluna na Figura 3 correspondem à linha de dados D1 à esquerda e à linha adicional L à direita.

[0034] Unidades de comutação, por exemplo, TFTs, dos subpixels 10 em uma (2i+1)a fileira são conectados às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) que correspondem aos subpixels 10, e TFTs dos subpixels 10 em uma (2i+2)a fileira são conectados à linha adicional L que corresponde aos subpixels 10, onde i é um número inteiro positivo maior do que ou igual a 0.

[0035] Para ser específico, tal como mostrado na Figura 3, os TFTs dos subpixels 10 em uma fileira de número ímpar são conectados às linhas de dados (D1, D2, D3, ..., Dj, ... Dm), ao passo que os TFTs dos subpixels 10 em uma fileira de número par são conectados à linha adicional L. Desta maneira, o driver de porta 12 pode enviar um sinal de varredura à linha de porta G2i+1 e à linha de porta G2i+2 simultaneamente, de modo a ativar os subpixels na (2i+1)a fileira e na (2i+2)a fileira simultaneamente. Nesse momento, o driver de fonte 13 pode enviar o sinal de dados Vdata às linhas de dados (D1, D2, D3, ., Dj, . Dm) e o sinal de dados adicional Add_Vdata a cada linha adicional L, de modo a exibir uma imagem.

[0036] Devido ao fato que as duas linhas de portas são escaneadas simultaneamente, os subpixels 10 que correspondem à linha de porta G2i+2 e os subpixels 10 que correspondem à linha de porta G2i+1 podem receber o sinal de modo a exibir uma imagem do driver de fonte 13 simultaneamente, de modo a impedir a ocorrência de um retardo de sinal para os subpixels 10 que correspondem à linha de porta G2i+2 quando a linha de porta G2i+1 e a linha de porta G2i+2 da porta são escaneadas progressivamente, mas esta última é ativada mais tarde do que a primeira. Em consequência disto, pode reduzir o retardo de sinal e melhorar a velocidade de resposta do dispositivo de exibição.

Segunda Modalidade

[0037] Duas linhas adicionais L são arranjadas entre os subpixels 10 e os subpixels 10' em duas colunas adjacentes, e os subpixels 10 em uma coluna idêntica correspondem a uma linha de dados e duas linhas adicionais L. As duas linhas adicionais incluem uma primeira linha adicional L1 e uma segunda linha adicional L2, por exemplo, na Figura 4, os subpixels 10 em uma primeira coluna correspondem à linha de dados D1 à esquerda, e à primeira linha adicional L1 e à segunda linha adicional L2 à direita.

[0038] Os TFTs dos subpixels 10 em uma (3i+1)a fileira são conec tados às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) que correspondem aos subpixels 10, os TFTs do subpixel 10 em uma (3i+2)a fileira são conectados à primeira linha adicional L1 que corresponde aos subpixels 10, e os TFTs dos subpixels 10 em uma (3i+3)a fileira são conectados à segunda linha adicional L2 que corresponde aos subpixels 10, onde i é um número inteiro positivo maior do que ou igual a 0.

[0039] Para ser específico, tal como mostrado na Figura 4, os TFTs dos subpixels 10 em uma primeira fileira e em uma quarta fileira são conectados às linhas de dados (D1, D2, D3, ., Dj, . Dm), os TFTs dos subpixels 10 em uma segunda fileira e em uma quinta fileira são conectados às primeiras linhas adicionais L1, e os TFTs dos subpixels 10 em uma terceira fileira e em uma sexta fileira são conectados às segundas linhas adicionais L2.

[0040] Desta maneira, o driver de porta 12 pode inserir um sinal de varredura às linhas de portas G3i+1, G3i+2 e G3i+3 simultaneamente, de modo a ativar os subpixels 10 na (3i+1)a, (3i+2)a e (3i+3)a fileiras si-multaneamente. Nesse momento, o driver de fonte 13 pode inserir o sinal de dados Vdata nas linhas de dados (D1, D2, D3, ., Dj, . Dm), inserir um primeiro sinal de dados adicional Add_Vdata1 em cada primeira linha adicional L1 e inserir um segundo sinal de dados adicional Add_Vdata2 em cada segunda linha adicional 2, de modo a exibir uma imagem. De acordo com a necessidade prática para exibir a imagem, o primeiro sinal de dados adicional Add_Vdata1 pode ser idêntico ou diferente dos segundo sinal de dados adicional Add_Vdata2.

[0041] Devido ao fato que as três linhas de portas são escaneadas simultaneamente, os subpixels 10 que correspondem às linhas de portas G3i+3, G3i+2 e G3i+1 podem receber um sinal para exibi a imagem do driver de fonte 13 simultaneamente, de modo a impedir a ocorrência de um retardo de sinal para os subpixels 10 que correspondem à linha de porta G3i+2 quando as linhas de portas G3i+1 e G3i+2 são escane- adas progressivamente, mas esta última é ativada mais tarde do que a primeira. Em consequência disto, pode reduzir o retardo de sinal e melhorar a velocidade de resposta do dispositivo de exibição.

[0042] Em comparação à primeira modalidade, na segunda modali dade mais linhas de portas são ativadas em um momento, de modo que o driver de fonte 13 pode emitir o sinal mais rapidamente e desse modo a velocidade de resposta do dispositivo de exibição pode ser mais elevada. No entanto, mais linhas adicionais L são arranjadas nas segundas modalidades e, em comparação à primeira modalidade, quando uma área da fiação é constante, cada uma dentre as linhas de dados (D1, D2, D3, ..., Dj, ... Dm) e as linhas adicionais L pode ser de uma largura mais estreita na segunda modalidade. Nesse momento, um processo de manufatura e a sua precisão são altamente requeridos.

[0043] Em uma palavra, quando mais linhas de portas são ativadas simultaneamente, é requerida a provisão de mais linhas adicionais e, nesse momento, uma taxa de retardo do sinal é mais baixa, a velocidade de resposta do dispositivo de exibição, e o processo de manufatura e sua precisão são mais altamente requeridos. Nas modalidades da presente invenção, meramente o substrato de matriz com uma ou duas linhas adicionais que correspondem aos subpixels em uma coluna idêntica é descrito. Naturalmente, o substrato de matriz pode incluir mais de duas linhas adicionais que correspondem aos subpixels em uma coluna idêntica, e o número de linhas adicionais não é aqui definido em particular. Além disso, nas primeiras modalidades e nas segundas modalidades, os subpixels que correspondem às linhas de portas de números ímpares e os subpixels que correspondem às linhas de portas de números pares são conectados a linhas de dados diferentes (D1, D2, D3, ., Dj, . Dm) ou a linhas adicionais L. Naturalmente, a presente invenção não fica limitada a este modo de conexão, e as linhas de portas que correspondem aos subpixels 10 conectados às linhas adicionais L e as linhas de portas que correspondem aos subpixels 10 conectados às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) não são definidas em particular, contanto que as linhas de sinais para prover os sinal de dados às linhas de portas que são ativadas simultaneamente sejam diferentes umas das outras. Por exemplo, quando for requerida a ativação da linha de porta G1 e da linha de porta G4, os subpixels 10 que correspondem à linha de porta G1 podem ser conectados às linhas de dados (D1, D2, D3, ., Dj, . Dm), ao passo que os subpixels 10 que correspondem à linha de porta G4 podem ser conectados a linhas adicionais. Alternativamente, quando é requerida a ativação simultaneamente das linhas de porta G2, G7 e G10, os subpixels 10 que correspondem à linha de porta G2 podem ser conectados às linhas de dados (D1, D2, D3, ., Dj, . Dm), os subpixels 10 que correspondem à linha de porta G7 podem ser conectados às primeiras linhas adicionais L1, e os subpixels 10 que cor-respondem à linha de porta G10 podem ser conectados às segundas linhas adicionais L2. Os outros modos de conexão não são aqui definidos em particular.

[0044] Para o substrato de matriz na segunda modalidade, o modo de arranjo para as primeiras linhas adicionais L1 e as segundas linhas adicionais L2 será descrito em seguida.

Terceira Modalidade

[0045] Tal como mostrado na Figura 4 ou 5a, cada primeira linha adicional L1 é arranjada entre os subpixels 10 e cada segunda linha adicional L2. Um primeiro furo passante 30 é provido em um eletrodo de fonte 20 do TFT de cada subpixel 10 na (3i+3)a fileira (por exemplo, a terceira fileira), e os segundos furos passantes 31 são providos em cada segunda linha adicional L2.

[0046] O eletrodo de fonte 20 do TFT de cada subpixel 10 na (3i+3)a fileira (por exemplo, a terceira fileira) é conectado à segunda linha adicional através de uma primeira camada de dobra de eletrodo 21 através do primeiro furo passante 30 e do segundo furo passante 31, de modo a permitir que o TFT de cada subpixel 10 na (3i+3)a fileira seja conectado à segunda linha L2. A primeira camada de dobra de eletrodo 21 pode ser feita de um material condutor transparente, por exemplo, óxido de índio e estanho ou óxido de índio e zinco, ou feita de uma camada de metal de porta que forma um eletrodo de porta 22 do TFT.

[0047] Uma largura a de uma porção de cada primeira linha adicio nal L1 que se sobrepõe à primeira camada de dobra de eletrodo 21 pode ser menor do que uma largura b da primeira linha adicional L1. Alternativamente, uma largura de uma porção da primeira camada de dobra de eletrodo 21 que se sobrepõe à primeira linha adicional L1 pode ser menor do que uma largura da outra porção da primeira camada de dobra de eletrodo 21. Desta maneira, pode reduzir uma capacitância de acoplamento mediante a redução de uma área de sobreposição entre a primeira linha adicional L1 e a primeira camada de dobra de eletrodo 21.

[0048] Além disso, uma largura c de uma porção da segunda linha adicional L2 com o segundo furo passante 31 é maior do que uma largura b da outra porção da segunda linha adicional L2. Alternativamente, uma largura de uma porção da primeira camada de dobra de eletrodo 21 que se sobrepõe à segunda linha adicional L2 é maior do que uma largura da outra porção da primeira camada de dobra de eletrodo 21. Desta maneira, pode melhorar a conexão elétrica no segundo furo passante 31 na segunda linha adicional L2 mediante o aumento da largura de uma porção da primeira camada de dobra de eletrodo 21 ou da segunda linha adicional L2.

[0049] Além disso, um eletrodo de contato pode ser formado no pri meiro furo passante 30 e no segundo furo passante 31 enquanto é formada a primeira camada de dobra de eletrodo 21, e o eletrodo de contato é configurado para conectar a primeira camada de dobra de eletrodo 21 à segunda linha adicional L2 ou, em algumas outras modalidades, à outra linha adicional tal como L1. Quando cada um dos furos passantes é um tamanho de abertura pequeno, um pequeno eletrodo de contato pode ser formado. Desse modo, no caso de assegurar a conexão elétrica, o tamanho de abertura de cada furo passante pode ser reduzido de acordo com a necessidade prática, para prover um pequeno eletrodo de contato.

Quarta Modalidade

[0050] Tal como mostrado na Figura 5b, cada primeira linha adicio nal L1 é arranjada entre os subpixels 10 e cada segunda linha adicional L2. Cada primeira linha adicional L1 é dividida em duas porções, isto é, uma porção superior e uma porção inferior em uma posição na qual a segunda linha adicional L2 é conectada ao eletrodo de fonte 20 de TFT, e os quartos furo passantes 33 são providos nas porções superior e inferior da primeira linha adicional L1. Através dos quartos furo passantes 33, as porções superior e inferior da primeira linha adicional L1 são conectadas eletricamente por uma segunda camada de dobra de eletrodo 34.

[0051] Além disso, alternativamente, um eletrodo de fonte 20 do TFT de cada subpixel 10 entre os subpixels 10 na (3i+3)a fileira (por exemplo, a terceira fileira) pode ser arranjado em uma camada e ser feito de um material idêntica à segunda linha adicional L2, de modo a simplificar o processo de manufatura.

[0052] Desta maneira, em comparação à terceira modalidade, as porções superior e inferior de cada primeira linha adicional L1 são conectadas eletricamente pela segunda camada de dobra de eletrodo 34 nesta modalidade, de modo a impedir que uma região na qual o TFT fica localizado seja afetada adversamente, por exemplo, entre em curto- circuito, devido a um erro do processador quando o primeiro furo passante 30 é formado no eletrodo de fonte 20 do TFT.Além disso, um comprimento da segunda camada de dobra de eletrodo 34 é menor do que aquele da primeira camada de dobra de eletrodo 21, de modo a aumentar a velocidade de transmissão de sinal.

[0053] Um método para manufaturar o substrato de matriz será des crito em seguida ao tomar o substrato de matriz na segunda modalidade como um exemplo.

[0054] Em primeiro lugar, uma camada de linhas de portas é for mada sobre um substrato. Por exemplo, uma camada de metal de porta pode ser depositada sobre um substrato transparente, por exemplo, um substrato de vidro, por meio de bombardeamento iônico. A camada de metal de porta pode ser feita de Cu, Al, Mo, Ti, Cr ou W, ou de uma liga destes. Naturalmente, a camada de metal de porta pode ser de uma estrutura de uma só camada, ou de uma estrutura de múltiplas camadas, tal como Mo/Al/Mo, Ti/Cu/Ti ou Mo/Ti/Cu.

[0055] Em seguida, um revestimento fotorresistente pode ser apli cado no substrato com a camada de metal de porta, e exposto, revelado e gravado de modo a formar padrões das linhas de porta (G1, G2, G3, ..., Gi, ... Gn) e eletrodos de porta 22. Naturalmente, os padrões das linhas de eletrodos comuns (não mostrado) também podem ser formados.

[0056] Em seguida, uma camada de isolamento de porta pode ser depositada, por exemplo, através de deposição de vapor químico realçado com plasma (PECVD), e pode ser feita de SiN.

[0057] Em seguida, uma camada ativa pode ser formada. Para ser específico, a-Si pode ser depositado por meio de PECVD ou o óxido de índio gálio e zinco (IGZO) pode ser depositado por meio de bombardeamento iônico sobre uma superfície do substrato com a camada de isolamento de porta. Um revestimento fotorresistente pode ser aplicado, e então ser exposto, revelado e causticado, de modo a formar a camada ativa.

[0058] Em seguida, uma camada de linhas de dados pode ser for mada. Por exemplo, uma camada de metal da linha de dados pode ser depositada sobre uma superfície do substrato com a camada ativa por meio de bombardeamento iônico. A camada de metal da linha de dados pode ser feita de Cu, Al, Mo, Ti, Cr ou W, ou de uma liga destes. Um revestimento fotorresistente pode ser aplicado na camada de metal da linha de dados, e então exposto, revelado e causticado de modo a formar as linhas de dados (D1, D2, D3, ..., Dj, ... Dm), as primeiras linhas adicionais L1, as segundas linhas adicionais L2, e os eletrodos de fonte 20 e os eletrodos de dreno 23 dos TFTs.

[0059] Em seguida, uma camada de passivação pode ser formada. Por exemplo, SiN pode ser depositado por meio de PECVD ou uma camada de resina pode ser aplicada sobre uma superfície do substrato com a estrutura acima. Um revestimento fotorresistente pode ser aplicado, e então exposto, revelado e causticado para formar os primeiros furos passantes 30, os segundos furos passantes 31 e os terceiros furos passantes 32 nas posições que correspondem aos eletrodos de dreno 23. Cada primeiro furo passante 30 é configurado para expor o eletrodo de fonte 20, cada segundo furo passante 31 é configurado para expor a segunda linha adicional L2, e cada terceiro furo passante 30 é configurado para expor o eletrodo de dreno 23.

[0060] Finalmente, os eletrodos de pixels podem ser formados. Para ser específico, uma camada condutora transparente, por exemplo, óxido de índio e estanho (ITO), pode ser depositada sobre uma superfície do substrato com a estrutura acima por meio de bombardeamento iônico. Um revestimento fotorresistente pode ser aplicado sobre a camada condutora transparente, e então exposto, revelado e causticado de modo a formar os eletrodos de pixels 14 e a primeira camada de dobra de eletrodo 21. Cada eletrodo de pixel 14 é conectado ao eletrodo de dreno 23 através do terceiro furo passante 32, e o eletrodo de fonte 20 é conectado à segunda linha adicional L2 através do primeiro furo passante 20 e do segundo furo passante 31.

[0061] Deve ser apreciado que o método acima para manufaturar o substrato de matriz é meramente para fins ilustrativos, e qualquer outro método também pode ser usado, por exemplo, a camada de isolamento de porta, a camada ativa e a camada de linhas de dados podem ser formadas por um único processo de modelagem.

[0062] No método acima, os eletrodos de pixels 14 podem ser for mados em primeiro lugar. Em seguida, a camada de metal de porta pode ser depositada sobre os eletrodos de pixels 14, e então ser exposta, revelada e causticada para formar a primeira camada de dobra de eletrodo 21. Nesse momento, a primeira camada de dobra de eletrodo 21 é feita de um material idêntico aos eletrodos de dreno 22. Aqui, a primeira camada de dobra de eletrodo 21 é feita de um material metálico e, em comparação ao material condutor transparente, tem uma melhor condutividade. No entanto, a primeira camada de dobra de eletrodo 21 e a camada dos eletrodos de pixels 14 são formadas em etapas separadas e não simultaneamente, de modo que o processo de manufatura é relativamente complexo. Em uma palavra, os métodos para manufaturar o substrato de matriz podem ser selecionados de acordo com a necessidade prática.

[0063] A descrição acima é fornecida meramente com base no substrato de matriz na segunda modalidade, e os métodos para manufaturar o substrato de matriz com as outras estruturas não são aqui definidos em particular.

[0064] A presente invenção também provê em algumas modalida des um dispositivo de exibição que inclui o substrato de matriz acima mencionado. As estruturas e os efeitos benéficos do dispositivo de exibição podem se referir àqueles do substrato de matriz acima mencionado, e não serão repetidas neste caso.

[0065] Nas modalidades da presente invenção, o dispositivo de exi bição pode ser qualquer produto ou membro que tem uma função de exibição, tal como um dispositivo de exibição de cristal líquido, um televisor de cristal líquido, um quadro de foto digital, um telefone móvel ou um computador de painel plano.

[0066] A presente invenção também provê em algumas modalida des um método para ativar o substrato de matriz acima mencionado. Tal como mostrado na Figura 6, o método pode incluir a etapa S101 de inserção de um sinal de varredura em pelo menos duas linhas de portas simultaneamente, a etapa S102 de inserção de um sinal de dados aos subpixels controlados por uma das linhas de portas através das linhas de dados, e a etapa S103 de inserção de sinal de dados adicional aos subpixels controlados pelas outras linhas de portas através de pelo menos uma linha adicional. As etapas S102 e S103 podem ser executadas simultaneamente.

[0067] De acordo com as modalidades da presente invenção, o mé todo para ativar o substrato de matriz inclui as etapas de inserção do sinal de varredura em pelo menos duas linhas de portas simultaneamente, inserção dos sinal de dados aos subpixels controlados por uma das linhas de portas através da linha de dados, e inserção do sinal de dados adicional em subpixels controlados pelas outras linhas de portas através de pelo menos uma linha adicional. Desta maneira, uma pluralidade de linhas de portas pode ser escaneada por um driver de porta simultaneamente mediante o arranjo da linha adicional, em que os subpixels arranjados em fileiras diferentes e conectados com a linha de dados e a linha adicional podem ser ativados simultaneamente e podem receber o sinal dos dados da linha de dados e o sinal de dados adicional da linha adicional. Em consequência disto, pode melhorar uma velocidade de transmissão do sinal dos dados ou do sinal de dados adicional para exibir a imagem, para aumentar desse modo a capacidade de ativar o dispositivo de exibição para exibir a imagem e melhorar a velocidade de resposta do dispositivo de exibição.

[0068] O substrato de matriz pode ser de estruturas diferentes de pendendo do número de linhas adicionais L, de modo que os métodos de ativação para o mesmo podem ser diferentes até uma certa extensão. Os métodos para ativar o substrato de matriz com linhas adicionais diferentes serão descritos em seguida.

Quinta Modalidade

[0069] Tal como mostrado na Figura 3, onde uma linha adicional L é arranjada entre os subpixels 10 e os subpixels 10' em duas colunas adjacentes, os TFTs dos subpixels 10 em uma (2i+1)a fileira são conectados às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) que correspondem aos subpixels 10 e o TFTs dos subpixels 10 em uma (2i+2)a fileira são conectados à linha adicional L que corresponde aos subpixels 10, e o método de ativação pode, tal como mostrado na Figura 7, incluir as etapas a seguir.

[0070] Etapa S201: inserção de um sinal de varredura nas linhas de portas G2i+1 e G2i+2 simultaneamente. Para ser específico, o controlador de temporização 11 envia um sinal de STV ao driver de porta 12, e o sinal de STV recebido tem o seu nível alterado pelo registro de deslocamento 120 de modo a emitir o sinal de varredura. O cambiador de níveis 121 recebe o sinal de varredura e envia o mesmo às linhas de portas G2i+1 e G2i+2 de acordo com um sinal de OE.

[0071] Etapa S202: inserção de um sinal de dados Vdata nos sub pixels 10 na (2i+1)a fileira através das linhas de dados (D1, D2, D3..., Dj. Dm). Para ser específico, o controlador de temporização 11 envia um sinal de STH, um sinal de DD e um sinal de LP ao driver de fonte 13, e o sinal do DD é engatado em um canal correspondente no engate 130 pelo sinal de STH. Em seguida, o sinal do DD é enviado às linhas de dados (D1, D2, D3, ., Dj, . Dm) de acordo com o sinal de LP. O sinal de DD é convertido no sinal de dados Vdata através do conversor digital em analógico 131, e o sinal de dados Vdata é então inserido nos subpixels 10 na (2i+1)a fileira através das linhas de dados (D1, D2, D3, ..., Dj, ... Dm).

[0072] Etapa S203: inserção de um sinal de dados adicional Add_Vdata aos subpixels 10 na (2i+2)a fileira através da linha adicional L.

[0073] As etapas S202 e S203 podem ser executadas simultanea mente.

[0074] Devido ao fato que as duas linhas de portas, isto é, G2i+1 e G2i+2, são escaneadas simultaneamente, os subpixels 10 que correspondem à linha de porta G2i+2 e os subpixels 10 que correspondem à linha de porta G2i+1 podem receber o sinal para exibir uma imagem do driver de fonte 13 simultaneamente, de modo a impedir a ocorrência de um retardo de sinal para os subpixels 10 que correspondem à linha de porta G2i+2 quando a linha de porta G2i+1 e a linha de porta G2i+2 são escaneadas progressivamente mas esta última é ativada mais tarde do que a primeira. Em consequência disto, pode reduzir o retardo de sinal e melhorar a velocidade de resposta do dispositivo de exibição.

Sexta Modalidade

[0075] Tal como mostrado na Figura 4, duas linhas adicionais são arranjadas entre os subpixels 10 em duas colunas adjacentes, em que os subpixels 10 em uma coluna idêntica correspondem a uma linha de dados e a duas linhas adicionais, e as duas linhas adicionais incluem a primeira linha adicional L1 e a segunda linha adicional L2, os TFTs dos subpixels 10 na (3i+1)a fileira são conectados às linhas de dados (D1, D2, D3, ., Dj, . Dm) que correspondem aos subpixels 10, os TFTs dos subpixels 10 na (3i+2)a fileira são conectados à primeira linha adicional L1 que corresponde aos subpixels 10, e os TFTs dos subpixels 10 na (3i+3)a fileira são conectados à segunda linha adicional L2 que corresponde aos subpixels 10. Nesse momento, tal como mostrado na Figura 8, o método de ativação pode incluir a etapa S301 de inserção de um sinal de varredura às linhas de porta G3i+1 da porta, G3i+2 e G3i+3, a etapa S302 de inserção de um sinal de dados Vdata nos subpixels na (3i+1)a fileira através das linhas de dados (D1, D2, D3, ..., Dj, ... Dm), a etapa S303 de inserção de um primeiro sinal de dados adicional Add_Vdata1 aos subpixels 10 na (3i+2)a fileira através da primeira linha adicional L1, e a etapa S304 de inserção de um segundo sinal de dado adicional Add_Vdata2 aos subpixels 10 na (3i+3)a fileira através da segunda linha adicional L2. As etapas S302, S303 e S304 podem ser executadas simultaneamente.

[0076] Devido ao fato que as três linhas de portas, isto é, G3i+1, G3i+2 e G3i+3, são escaneadas simultaneamente, os subpixels 10 que correspondem às linhas de portas G3i+3, G3i+2 e G3i+1 podem receber um sinal para exibir a imagem do driver de fonte 13 simultaneamente, de modo a impedir a ocorrência de um retardo de sinal para os subpixels 10 que correspondem à linha de porta G3i+2 quando as linhas de portas G3i+1 e G3i+2 são escaneadas progressivamente, mas esta última é ativada mais tarde do que a primeira. Em consequência disto, pode reduzir retardo de sinal atrasa e melhorar a velocidade de resposta do dispositivo de exibição.

[0077] Em comparação à quinta modalidade, na sexta modalidade mais linhas de portas são ativadas em um momento, de modo que o driver de fonte 13 pode emitir o sinal mais rapidamente e desse modo a velocidade de resposta do dispositivo de exibição pode ser mais elevada.

[0078] Deve ser apreciado que, todas ou então partes das etapas do método acima podem ser executadas pelo hardware relacionado a programas, e esses programas podem ser armazenados em um meio de armazenamento que pode ser lido por computador. Quando são executados, esses programas são configurados para executar as etapas do método acima mencionado. O meio de armazenamento inclui uma memória só de leitura (ROM), uma memória de acesso aleatório (RAM), um disco magnético ou um disco óptico, que podem armazenar os mesmos códigos de programa.

[0079] O acima exposto constitui meramente as modalidades prefe ridas da presente invenção. Um elemento versado no estado da técnica pode fazer outras modificações e melhorias sem desviar do princípio da presente invenção, e essas modificações e melhorias também irão se enquadrar dentro do âmbito da presente invenção.

Claims

1. Substrato de matriz, compreendendo uma pluralidade de linhas de portas (G1, G2, G3, ..., Gi, ..., Gn), uma pluralidade de linhas de dados (D1, D2, D3, ..., Dj, ... Dm), e um pluralidade de subpixels (10, 10') definida pelas linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) e as linhas de dados (D1, D2, D3, ..., Dj, ... Dm) se cruzando, em que pelo menos uma linha adicional (L) para fornecer um sinal de dados adicional é arranjada entre os subpixels (10, 10') em duas colunas adjacentes, os subpixels (10, 10') em uma mesma coluna correspondem a pelo menos uma linha adicional (L), e pelo menos um subpixel (10, 10') entre os subpixels (10, 10') em uma mesma coluna é conduzido pela linha adicional (L) correspondente a pelo menos um subpixel (10, 10'); duas linhas adicionais (L1, L2) são dispostas entre os subpixels (10, 10') em duas colunas adjacentes, o substrato de matriz sendo caracterizado pelo fato de que: os subpixels (10, 10') em uma mesma coluna correspondem a uma linha de dados (D1, D2, D3, ..., Dj, ... Dm) e duas linhas adicionais (L1, L2), as duas linhas adicionais (L1, L2) compreendem uma primeira linha adicional (L1) e uma segunda linha adicional (L2), unidades de comutação dos subpixels (10, 10') em uma (3i + 1) ésima linha são conectadas às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) correspondentes aos subpixels (10, 10'), unidades de comutação dos subpixels (10, 10') em uma (3i + 2) ésima linha são conectadas às primeiras linhas adicionais (L1) cor-respondentes aos subpixels (10, 10'), unidades de comutação dos subpixels (10, 10') em uma (3i + 3) ésima linha são conectadas às segundas linhas adicionais (L2) cor-respondentes aos subpixels (10, 10'), e i é um número inteiro maior ou igual a 0; em que a primeira linha adicional (L1) é disposta entre os subpixels (10, 10') e a segunda linha adicional (L2), um eletrodo de fonte (20) da unidade de comutação de cada subpixel (10, 10') entre os subpixels (10, 10') na (3i + 3) ésima linha é fornecido com um primeiro furo passante (30), a segunda linha adicional (L2) é fornecida com um segundo furo passante (31), e o eletrodo de fonte (20) da unidade de comutação de cada subpixel (10, 10') entre os subpixels (10, 10') na (3i + 3) ésima linha é conectado à segunda linha adicional (L2) por meio de uma primeira ca-mada de dobra de eletrodo (21) através do primeiro furo passante (30) e do segundo furo passante (31); e em que uma largura de uma porção da primeira linha adicio-nal (L1) sobreposta à primeira camada de dobra de eletrodo (21) é menor do que uma largura da outra porção da primeira linha adicional (L1), ou uma largura de uma porção da primeira camada de dobra de eletrodo (21) que se sobrepõe à primeira linha adicional (L1) é menor do que uma largura da outra porção da primeira camada de dobra de eletrodo (21).

2. Substrato de matriz, de acordo com a reivindicação 1, ca-racterizado pelo fato de que a largura de uma porção da segunda linha adicional (L2) fornecida com o segundo furo passante (31) é maior do que a largura da outra porção da segunda linha adicional (L2), ou uma largura de uma porção da primeira camada de dobra de eletrodo (21) sobreposta à segunda linha adicional (L2) é maior do que uma largura da outra porção da primeira camada de dobra de eletrodo (21).

3. Substrato de matriz, de acordo com a reivindicação 1, caracterizado pelo fato de que uma direção de extensão de cada linha adicional (L1, L2) é aproximadamente igual a uma direção de extensão da linha de dados (D1, D2, D3, ..., Dj, ... Dm).

4. Substrato de matriz, de acordo com a reivindicação 1, ca-racterizado pelo fato de que todas ou partes das linhas adicionais (L1, L2) são dispostas em uma camada e feitas de um material igual às linhas de dados (D1, D2, D3, ..., Dj, ... Dm).

5. Método para conduzir um substrato de matriz, compreendendo as etapas de: inserir um sinal de varredura para pelo menos duas linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) simultaneamente, inserir um sinal de dados para subpixels (10, 10') controlados por uma das linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) por meio de linhas de dados (D1, D2, D3, ..., Dj, ... Dm), e inserir um sinal de dados adicional para subpixels (10, 10') controlados pelas outras linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) através de pelo menos uma linha adicional (L); em que duas linhas adicionais (L1, L2) são organizadas entre os subpixels (10, 10') em duas colunas adjacentes; o método sendo caracterizado pelo fato de que: os subpixels (10, 10') em uma mesma coluna correspondem a uma linha de dados (D1, D2, D3,..., Dj,... Dm) e duas linhas adicionais (L1, L2), as duas linhas adicionais (L1, L2) compreendem uma primeira linha adicional (L1) e uma segunda linha adicional (L2), trocando unidades dos subpixels (10, 10') em uma (3i + 1) ésima linha estão conectadas às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) correspondentes aos subpixels (10, 10'), unidades de comutação do subpixels (10, 10') em uma (3i + 2) ésima linha são conectados à primeira linha adicional (L1) correspondente aos subpixels (10, 10'), e unidades de troca dos subpixels (10, 10') em uma (3i + 3) ésima linha está conectada à segunda linha adicional (L2) correspondente aos subpixels, o método compreendendo: inserir um sinal de varredura para linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) na (3i + 1) ésima linha, na (3i + 2) ésima linha e na (3i + 3) ésima linha simultaneamente, inserir o sinal de dados para cada subpixel (10, 10') na (3i + 1) ésima linha através das linhas de dados (D1, D2, D3, ..., Dj, ... Dm), inserir um primeiro sinal de dados adicional para cada subpixel (10, 10') na (3i + 2) ésima linha através das primeiras linhas adicionais (L1), e inserir um segundo sinal de dados adicional para cada subpixel (10, 10') na (3i + 3) ésima linha através das segundas linhas adicionais (L2), em que i é um número inteiro maior ou igual a 0; em que a primeira linha adicional (L1) é disposta entre os subpixels (10, 10') e a segunda linha adicional (L2), um eletrodo de fonte (20) da unidade de comutação de cada subpixel (10, 10') entre os subpixels (10, 10') na (3i + 3) ésima linha é fornecido com um primeiro furo passante (30), a segunda linha adicional (L2) é fornecida com um segundo furo passante (31), e o eletrodo de fonte (20) da unidade de comutação de cada subpixel (10, 10') entre os subpixels (10, 10') na (3i + 3) ésima linha é conectado à segunda linha adicional (L2) por meio de uma primeira camada de dobra de eletrodo (21) através do primeiro furo passante (30) e do segundo furo passante (31); e em que uma largura de uma porção da primeira linha adicional (L1) sobreposta à primeira camada de dobra de eletrodo (21) é menor do que uma largura da outra porção da primeira linha adicional (L1), ou uma largura de uma porção da primeira camada de dobra de eletrodo (21) que se sobrepõe à primeira linha adicional (L1) é menor do que uma largura da outra porção da primeira camada de dobra de eletrodo (21).

6. Substrato de matriz, compreendendo uma pluralidade de linhas de portas (G1, G2, G3, ..., Gi, ..., Gn), uma pluralidade de linhas de dados (D1, D2, D3, ..., Dj, ... Dm), e um pluralidade de subpixels (10, 10') definida pelas linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) e as linhas de dados (D1, D2, D3, ..., Dj, ... Dm) se cruzando, em que pelo menos uma linha adicional (L) para fornecer um sinal de dados adicional é arranjada entre os subpixels (10, 10') em duas colunas adjacentes, os subpixels (10, 10') em uma mesma coluna correspondem a pelo menos uma linha adicional (L), e pelo menos um subpixel (10, 10') entre os subpixels (10, 10') em uma mesma coluna é conduzido pela linha adicional (L) correspondente a pelo menos um subpixel (10, 10'); duas linhas adicionais (L1, L2) estão dispostas entre os subpixels (10, 10') em duas colunas adjacentes; o substrato de matriz sendo caracterizado pelo fato de que: os subpixels (10, 10') em uma mesma coluna correspondem a uma linha de dados (D1, D2, D3, ..., Dj, ... Dm) e duas linhas adicionais (L1, L2), as duas linhas adicionais (L1, L2) compreendem uma primeira linha adicional (L1) e uma segunda linha adicional (L2), unidades de comutação dos subpixels (10, 10') em uma (3i + 1) ésima linha são conectadas às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) correspondentes aos subpixels (10, 10'), unidades de comutação dos subpixels (10, 10') em uma (3i + 2) ésima linha são conectadas às primeiras linhas adicionais (L1) cor-respondentes aos subpixels (10, 10'), unidades de comutação dos subpixels (10, 10') em uma (3i + 3) ésima linha são conectadas às segundas linhas adicionais (L2) cor-respondentes aos subpixels (10, 10'), e i é um número inteiro maior ou igual a 0; e em que a primeira linha adicional (L1) é disposta entre os subpixels (10, 10') e a segunda linha adicional (L2), e a primeira linha adicional (L1) é dividida em uma porção superior e uma porção inferior em uma posição onde a segunda linha adicional (L2) é conectada a um eletrodo de fonte (20) da unidade de comutação, a porção superior e a porção inferior da primeira linha adicional (L1) são fornecidas, cada uma, com um quarto furo passante (33) através do qual a porção superior e a porção inferior da primeira linha adicional (L1) são eletricamente conectadas entre si por meio de uma segunda camada de dobra de eletrodo (34).

7. Substrato de matriz, de acordo com a reivindicação 6, ca-racterizado pelo fato de que uma direção de extensão de cada linha adicional (L1, L2) é aproximadamente igual a uma direção de extensão da linha de dados (D1, D2, D3, ..., Dj, ... Dm).

8. Substrato de matriz, de acordo com a reivindicação 6, ca-racterizado pelo fato de que todas ou partes das linhas adicionais (L1, L2) são dispostas em uma camada e feitas de um material igual às linhas de dados (D1, D2, D3, ..., Dj, ... Dm).

9. Método para acionar um substrato de matriz, compreendendo as etapas de: inserir um sinal de varredura para pelo menos duas linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) simultaneamente, inserir um sinal de dados para subpixels (10, 10') controlados por uma das linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) por meio de linhas de dados (D1, D2, D3, ..., Dj, ... Dm), e inserir um sinal de dados adicional para subpixels (10, 10') controlados pelas outras linhas de portão (G1, G2, G3, ..., Gi, ..., Gn) através de pelo menos uma linha adicional (L); em que duas linhas adicionais (L1, L2) são arranjadas entre os subpixels (10, 10') em duas colunas adjacentes; o método sendo caracterizado pelo fato de que: os subpixels (10, 10') em uma mesma coluna correspondem a uma linha de dados (D1, D2, D3,..., Dj,... Dm) e duas linhas adicionais (L1, L2), as duas linhas adicionais (L1, L2) compreendem uma primeira linha adicional (L1) e uma segunda linha adicional (L2), unidades de comutação dos subpixels (10, 10') em uma (3i + 1) ésima linha estão conectadas às linhas de dados (D1, D2, D3, ..., Dj, ... Dm) correspondentes aos subpixels (10, 10'), unidades de comutação do subpixels (10, 10') em uma (3i + 2) ésima linha são conectados à primeira linha adicional (L1) correspondente aos subpixels (10, 10') e unidades de troca dos subpixels (10, 10') em uma (3i + 3) ésima linha estão conectadas à segunda linha adicional (L2) correspondente aos subpixels, o método compreende: inserir um sinal de varredura para linhas de portas (G1, G2, G3, ..., Gi, ..., Gn) na (3i + 1) ésima linha, na (3i + 2) ésima linha e na (3i + 3) ésima linha simultaneamente, inserir o sinal de dados para cada subpixel (10, 10') na (3i + 1) ésima linha através das linhas de dados (D1, D2, D3, ..., Dj, ... Dm), inserir um primeiro sinal de dados adicional para cada subpixel (10, 10') na (3i + 2) ésima linha através das primeiras linhas adicionais (L1), e inserir um segundo sinal de dados adicional para cada subpixel (10, 10') na (3i + 3) ésima linha através das segundas linhas adicionais (L2), em que i é um número inteiro maior ou igual a 0; e em que a primeira linha adicional (L1) é disposta entre os subpixels (10, 10') e a segunda linha adicional (L2), e a primeira linha adicional (L1) é dividida em uma porção su-perior e uma porção inferior em uma posição onde a segunda linha adi-cional (L2) é conectada a um eletrodo de fonte (20) da unidade de co-mutação, a porção superior e a porção inferior da primeira linha adicional (L1) são fornecidas, cada uma, com um quarto furo passante (33) através do qual a porção superior e a porção inferior da primeira linha adicional (L1) são eletricamente conectadas entre si por meio de uma segunda camada de dobra de eletrodo (34).

10. Dispositivo de exibição caracterizado pelo fato de que compreende o substrato de matriz, de acordo com qualquer uma das reivindicações 1 a 4 e 6 a 8.