BR112013015894A2 - método para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico e circuito de compensação - Google Patents
método para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico e circuito de compensação Download PDFInfo
- Publication number
- BR112013015894A2 BR112013015894A2 BR112013015894A BR112013015894A BR112013015894A2 BR 112013015894 A2 BR112013015894 A2 BR 112013015894A2 BR 112013015894 A BR112013015894 A BR 112013015894A BR 112013015894 A BR112013015894 A BR 112013015894A BR 112013015894 A2 BR112013015894 A2 BR 112013015894A2
- Authority
- BR
- Brazil
- Prior art keywords
- capacitors
- capacitor
- voltage
- storage element
- energy storage
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 273
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004146 energy storage Methods 0.000 claims abstract description 79
- 238000000605 extraction Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
- H02J7/0014—Circuits for equalisation of charge between batteries
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4833—Capacitor voltage balancing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
"método para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico e circuito de compensação" a presente invenção refere-se a um método para compensar as tensões em um grupo de capacitores (6; 12a-12d) de um dispositivo eletrônico, caracterizado pelo fato de que compreende: determinar (52) uma segunda derivada espacial de tensão de um capacitor selecionado dentre os capacitores em relação a um primeiro capacitor remanescente dos capacitores e um segundo capacitor remanescente dos capacitores; realizar uma determinação de compensação (54) que diz respeito a (i) injetar energia no capacitor selecionado dos capacitores a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base na derivada secundária espacial de tensão; e ou injetar energia (60) no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia, ou extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base na determinação de compensação.
Description
MÉTODO PARA COMPENSAR AS TENSÕES EM UM GRUPO DE CAPACITORES DE UM DISPOSITIVO ELETRÔNICO E CIRCUITO DE COMPENSAÇÃO Campo da Invenção [001] A presente invenção refere-se a dispositivos eletrônicos que empregam grupos de capacitores para fornecer tensões CC, tais como dispositivos eletrônicos de potência (por exemplo, um inversor de potência de multinível), e, em particular, a um método e circuito para compensar a carga em capacitores múltiplos de bancos de capacitores de tal dispositivo eletrônico.
Antecedentes da Invenção [002] Um inversor de potência de multinível é um dispositivo eletrônico de potência que é estruturado para produzir formas de onda de CA de um ou mais tensões de entrada de CC. Os inversores de potência de multiníveis são usados em uma ampla variedade de aplicações, tais como, sem limitação, acionamentos de motor de velocidade variável e como uma interface entre uma linha de transmissão de CC de tensão alta e uma linha de transmissão de CA.
[003] O conceito geral por trás de um inversor de potência de multinível é o uso de inúmeros comutadores de semicondutor de potência acoplados a inúmeras fontes de tensão de CC de nível inferior para realizar conversão de potência sintetizando-se uma forma de onda de tensão em escada. Um número de topologias diferentes para implantar um inversor de potência de multinível é bem conhecido, que inclui, porém sem limitação, a topologia de ponto neutro grampeado (NPC) e a topologia de ponte H.
[004] Como é conhecido na técnica, um banco de capacitores (a ligação de CC) acoplado a uma ou mais entradas de tensão de CC é frequentemente usado para fornecer as fontes de tensão de CC múltiplas exigidas para operação de um inversor de potência de multinível. Por exemplo,
2/22 é conhecido por usar tal ligação de CC que compreende um banco de capacitores na topologia de NPC descrita acima. Sob operação sinusoidal normal, as tensões de bancos de capacitores de ligação de CC de um inversor de multinível com mais que três níveis irão tender a se tornar descompensadas. Como é conhecido, a operação de um inversor de potência de multinível com tensões descompensadas nos bancos de capacitores de ligação de CC irá afetar adversamente o desempenho do inversor de potência de multinível devido à geração de harmônicos não característicos na tensão de saída de inversor e a presença de sobretensão através dos comutadores de semicondutor.
[005] Uma abordagem conhecida para o problema de compensação de capacitor é aplicar um transformador de enrolamento multisecundário especializado que impõe inerentemente compensação de tensão de capacitor através de todos os níveis de conversor de potência. Uma segunda abordagem conhecida é aplicar técnicas de controle avançadas à corrente de carga no intuito de gerenciar o fluxo de energia dentro e fora dos bancos de capacitores de ligação de CC. Essas soluções, entretanto, se provaram custo proibitivas e/ou funcionalmente inadequadas em muitas aplicações.
Descrição da Invenção [006] Em uma realização é fornecido um método de compensação de tensões em um grupo de capacitores de um dispositivo eletrônico, tal como um inversor de potência de multinível que inclui etapas de determinar uma derivada secundária espacial de tensão do capacitor selecionado em relação a um primeiro capacitor remanescente e um segundo capacitor remanescente, fazendo com que uma determinação de compensação em relação a se deve (i) injetar energia no capacitor selecionado a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base na
3/22 derivada secundária espacial de tensão, e ou injetar energia no capacitor selecionado a partir do elemento de armazenamento de energia, ou extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base na determinação de compensação.
[007] Em outra realização, um circuito de compensação para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico é fornecido, que inclui uma pluralidade de dispositivos de comutação eletrônica, um elemento de armazenamento de energia acoplado à pluralidade de dispositivos de comutação eletrônica, e uma unidade de controle acoplada operativamente à pluralidade de dispositivos de comutação eletrônica. A unidade de controle controla os dispositivos de comutação eletrônica e é programada para determinar uma derivada secundária espacial de tensão de um capacitor selecionado em relação a um primeiro capacitor remanescente e um segundo capacitor remanescente, o que faz uma determinação de compensação em relação a se deve (i) injetar energia no capacitor selecionado a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base na derivada secundária espacial de tensão, e ou controlar os dispositivos de comutação eletrônica para fazer com que energia seja injetada no capacitor selecionado do elemento de armazenamento de energia, ou controlar os dispositivos de comutação eletrônica para fazer com que energia seja extraída do capacitor selecionado para o elemento de armazenamento de energia com base na determinação de compensação.
[008] Em outra realização, um método de compensar tensões em um grupo de capacitores de um dispositivo eletrônico é fornecido. O método inclui determinar uma tensão de um capacitor selecionado, determinar uma tensão média de dois ou mais dos capacitores (que pode incluir o capacitor selecionado), fazendo uma determinação de compensação em relação a se
4/22 deve (i) injetar energia no capacitor selecionado a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base em uma comparação da tensão à tensão média, e ou injetar energia no capacitor selecionado a partir do elemento de armazenamento de energia, ou extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base na determinação de compensação.
[009] Ainda em outra realização, um circuito de compensação para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico é fornecido. O circuito de compensação inclui uma pluralidade de dispositivos de comutação eletrônica, um elemento de armazenamento de energia acoplado à pluralidade de dispositivos de comutação eletrônica, e uma unidade de controle acoplada operativamente à pluralidade de dispositivos de comutação eletrônica, em que a unidade de controle controla os dispositivos de comutação eletrônica. A unidade de controle é programada para determinar uma tensão de um capacitor selecionado, determinar uma tensão média de dois ou mais dos capacitores (que podem incluir o capacitor selecionado), faz uma determinação de compensação em relação a se deve (i) injetar energia no capacitor selecionado a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado para o elemento de armazenamento de energia com base em uma comparação da tensão à tensão média, e ou controlar os dispositivos de comutação eletrônica para fazer com que a energia seja injetada no capacitor selecionado a partir do elemento de armazenamento de energia, ou controlar os dispositivos de comutação eletrônica para fazer com que a energia seja extraída do capacitor selecionado para o elemento de armazenamento de energia com base na determinação de compensação.
[010] Esses e outros objetos, atributos e características da presente invenção, assim como os métodos de operação e funções dos
5/22 elementos relacionados de estrutura e a combinação de partes e economias de fabricação, irão se tornar mais aparentes mediante a consideração da descrição a seguir e das reivindicações anexas com referência aos desenhos em anexo, todos os quais formam uma parte deste relatório descritivo, em que numerais de referência semelhantes designam partes correspondentes nas várias figuras. É para ser expressamente entendido, entretanto, que os desenhos são para o propósito de ilustração e descrição somente e não são destinados como uma definição dos limites da invenção.
Breve Descrição dos Desenhos [011] A Figura 1 é um diagrama esquemático de um inversor de multinível de tipo NPC de 3 níveis e 3 fases da técnica anterior;
[012] A Figura 2 é um diagrama esquemático de um inversor de potência de multinível de 5 níveis e 3 fases da técnica anterior;
[013] As Figuras 3A a 3C são diagramas esquemáticos que mostram um circuito de compensação de capacitor de acordo com várias realizações exemplificativas da presente invenção;
[014] A Figura 4 é um fluxograma que mostra um método de operação do circuito de compensação de capacitor das Figuras 3A a 3C de acordo com uma realização exemplificativa da invenção;
[015] As Figuras 5 a 8 são diagramas de máquinas de estado finito que mostram a operação do circuito de compensação de capacitor das Figuras 3A a 3C de acordo com uma realização em particular da invenção; e [016] A Figura 9 é um fluxograma que mostra um método de operação do circuito de compensação de capacitor das Figuras 3A a 3C de acordo com outra realização exemplificativa da invenção.
Descrição de Realizações da Invenção [017] Conforme usado no presente documento, a forma singular de um, uma, a e o inclui referências no plural a menos que o contexto
6/22 dite claramente de outro modo. Como usado no presente documento, a declaração que dois ou mais partes ou componentes são acoplados deve significar que as partes são juntadas ou operam juntamente ou diretamente ou indiretamente, isto é, através de um ou mais componentes ou partes intermediárias, contanto que uma ligação ocorra. Como usado no presente documento, diretamente acoplado significa que dois elementos estão diretamente em contato um com o outro. Como usado no presente documento, fixamente acoplado ou fixado significa que dois componentes são acoplados de modo a se moverem como um enquanto mantêm uma orientação constante um em relação ao outro.
[018] Como usado no presente documento, a palavra unitário significa que um componente é criado como uma unidade ou peça única. Ou seja, um componente que inclui peças que são criadas separadamente e, então, acopladas juntamente como uma unidade não é um corpo ou componente unitário. Como empregado no presente documento, a declaração de que duas ou mais partes ou componentes engatam umas às outras deve significar que as partes exercem uma força uma contra a outra ou diretamente ou através de um ou mais componentes ou partes intermediárias. Como empregado no presente documento, o termo número deve significar um ou um número inteiro maior que um (isto é, uma pluralidade).
[019] Frases direcionais usadas no presente documento, tais como, por exemplo e sem limitação, topo, fundo, esquerda, direita, superior, inferior, frontal, posterior e derivados dos mesmos, referem-se à orientação dos elementos mostrados nos desenhos e não são limitantes mediante às reivindicações, a menos que expressamente recitado nas mesmas.
[020] A presente invenção fornece um circuito de compensação de capacitor e um método associado que fornece funcionalidade para manter todas as tensões de bancos de capacitores de ligação de CC dentro de faixas
7/22 de tolerância especificadas. O método e o circuito da presente invenção podem ser empregados com qualquer conjunto de capacitores conectados em série, e, assim, podem ser empregados com qualquer dispositivo eletrônico que inclui tal conjunto de capacitores conectados em série. Por exemplo, e sem limitação, o método e o circuito da presente invenção podem ser empregados com um dispositivo eletrônico de potência que inclui capacitores conectados em série, tal como, sem limitação, um inversor de potência de multinível que emprega um banco de capacitores para fornecer os níveis de tensão de CC necessários. Para propósitos ilustrativos, o método e o circuito de compensação de capacitor da presente invenção serão descritos em conexão com um inversor de potência de multinível que tem uma topologia conhecida em particular, embora será entendido que isso é destinado a ser exemplificativo somente, e que outros dispositivos, que incluem topologias de inversor de potência de multinível diferentes, são contemplados dentro do escopo da presente invenção.
[021] Como são conhecidos na técnica, os inversores de potência de multinível sintetizam uma tensão de saída em escada a partir de diversos níveis de tensões de capacitor de CC que são fornecidos por um banco de capacitores do inversor de multinível. Um inversor de m níveis (isto é, m níveis de tensão usados para sintetizar a tensão de saída em escada) consiste em m-1 capacitores nos dispositivos comutadores de banco de capacitores (o barramento de CC), 2(m-1) por fase, e 2(m-2) diodos de grampeamento por fase. A Figura 1 é um diagrama esquemático de um inversor de NPC de 3 níveis e 3 fases da técnica anterior (isto é, m=3), identificado com numeral de referência 2. Como visto na Figura 1, o barramento de tensão de CC é dividido em três níveis (isto é, m=3) pelo uso de dois (isto é, m-1) capacitores de CC C1 e C2. Cada capacitor tem Vcc/2 volts, e a tensão de saída tem três estados (0 volts, +Vcc/2 volts, -Vcc/2 volts) que são
8/22 usados para construir a escada de saída de CA. Adicionalmente, cada perna de fase tem quatro dispositivos comutadores (isto é, 2(m-1)) e dois diodes de grampeamento (isto é, 2(m-2)).
[022] Como também é conhecido na técnica, o número de níveis de um inversor de potência de multinível pode ser aumentado fornecendo-se dispositivos comutadores, diodos de grampeamento e capacitores adicionais. A Figura 2 é um diagrama esquemático de uma perna de fase de uma topologia de inversor de potência de multinível de 5 níveis conhecida (isto é, m=5), identificada com o numeral de referência 4. Para propósitos ilustrativos, o inversor de potência de multinível 4 que tem a topologia mostrada será usado quando descrever o circuito de compensação de capacitor de inversor de potência de multinível e método associado da presente invenção. Será entendido, entretanto, que aquilo é destinado a ser exemplificative somente e que inversores de potência de multinível que têm níveis de tensão diferentes (isto é, qualquer número de níveis em que m > 3) e/ou topologias diferentes e/ou esquemas (isto é, diferentes daquele mostrado na Figura 2) podem ser empregado dentro do escopo da presente invenção. Por exemplo, e sem limitação, o Pedido Provisório n°. Estados Unidos 61/426.051, depositado em 22 de dezembro de 2010 e o Pedido Provisório n°. Estados Unidos 61/501.876, depositado em 28 de junho de 2011, cada um detido pelo assinante da presente invenção e intitulados Mechanical Arrangement of a Multilevel Power Converter Circuit, descrevem disposições mecânicas alternativas em particular para um inversor de potência de multinível, e será entendido que o circuito de compensação de capacitor e método descrito no presente documento podem ser empregados com tais disposições de inversor de potência de multinível. As revelações do Pedido Provisório nos. Estados Unidos 61/426.051 e 61/501.876, e Pedido de Patente Unificada n°. de Série, depositado na mesma data aqui descrita e que reivindica prioridade sob 35 U.S.C. § 119(e) aos pedidos
9/22 provisórios já identificados, são incorporados no presente documento por referência em sua totalidade.
[023] Referindo-se à Figura 2, inversor de potência de multinível de 5 níveis 4 inclui um banco de capacitores 6 que tem um terminal de entrada positivo 8, um terminal de entrada negativo 10, quatro capacitores de CC 12A, 12B, 12C e 12D, e pontos intermediários 14A, 14B, 14C. Inversor de potência de multinível de 5 níveis 4 também inclui um módulo de conversão 16 que inclui um terminal de saída 18, oito (isto é, 2(m-1)) dispositivos comutadores 20 (que na realização ilustrada são cada um, um transistor 24, tal como um IGBT, e um diodo 26 conectado em um relacionamento antiparalelo ao transistor 24), e seis (isto é, 2(m-2)) diodes de grampeamento 22. Mais especificamente, na realização ilustrada, no módulo de conversão 16, os dispositivos comutadores 20 e os diodos de grampeamento 22 são dispostos em duas ramificações de extremidade 28 e três (isto é, m-2) ramificações intermediárias 30. Cada ramificação intermediária 30 é conectada a um ponto intermediário respectivo 14A, 14B, 14C do grupo de capacitor e compreende dois dos diodos de grampeamento 22. Um primeiro diodo 22 é conectado em linha entre o ponto intermediário respectivo 14 A, 14B, 14C e um ponto médio respectivo 32 de uma das duas ramificações de extremidade 28, e o segundo diodo 22 é conectado em reverso entre o ponto intermediário respectivo 14 A, 14B, 14C do ponto médio 32 da outra das duas ramificações de extremidade 28. Em operação, cada capacitor 12A, 12B, 12C, 12D tem Vcc/4 volts, e a tensão de saída do inversor de potência de multinível de 5 níveis 4 tem cinco estados (0 volts, +Vcc/4 volts, -Vcc/4 volts, +Vcc/2 volts, e -Vcc/2 volts) que são usados para construir a escada de saída de CA no terminal de saída 18.
[024] A Figura 3A é um diagrama esquemático que mostra um circuito de compensação de capacitor 40 de acordo com a realização exemplificativa da presente invenção que é acoplado ao banco de capacitores
10/22 descrito acima. Como descrito em detalhe no presente documento, o circuito de compensação de capacitor 40 é estruturado para compensar a carga em cada um dos capacitores 12A, 12B, 12C, 12D do banco de capacitores 6 mantendo-se a tensão de cada um dos capacitores 12A, 12B, 12C, 12D dentro das faixas de tolerância especificadas. Como também descrito em detalhe no presente documento, isso é feito injetando-se energia ou retirando energia de cada um dos capacitores 12A, 12B, 12C, 12D conforme necessário, como determinado pelo método da presente invenção.
[025] Referindo-se à Figura 3A, o circuito de compensação de capacitor 40 inclui 2(m-1) (isto é, oito) dispositivos de comutação eletrônica identificados Q1 a Q8 na Figura 3A fornecidos entre o terminal de entrada positivo 8 e o terminal de entrada negativo 10. Como visto na Figura 3A, Q1 a Q4 estão todos em série e Q5 a Q8 estão todos em série, mas Q4 não está em série com Q5. Na Figura 3A, os dispositivos de comutação eletrônica Q1 a Q8 são mostrados como comutadores ideais. Tais dispositivos de comutação eletrônica Q1 a Q8 podem ser de qualquer tipo de dispositivos comutadores adequados, tais como, por exemplo e sem limitação, Transistores Bipolares de Porta Isolada (IGBTs), como mostrado na realização exemplificativa da Figura 3B, Transistores de Efeito de Campo Semicondutor de Óxido de Metal (MOSFETS), outro tipo de dispositivo comutador semicondutor, ou comutadores de Sistema Micro-EletroMecânico (MEMS). O circuito de compensação de capacitor 40 inclui adicionalmente vinte diodes identificados D1 a D20 e conectados como mostrado na Figura 3A. Adicionalmente, o circuito de compensação de capacitor 40 também inclui um elemento de armazenamento de energia suprido de corrente temporária 42 fornecido entre dois nódulos localizados entre os dispositivos comutadores Q4 e Q5. O elemento de armazenamento de energia suprido de corrente temporária 42 pode ser, por exemplo e sem limitação, um indutor elétrico que armazena
11/22 energia na forma de um campo magnético, ou algum outro tipo de dispositivo reator. Alternativamente, o elemento de armazenamento de energia suprido de corrente temporária 42 poderia ser um sistema eletrônico de potência complexo por si mesmo. Adicionalmente, um meio de medição de corrente, tal como um medidor de amp, para medir a corrente que flui através do elemento de armazenamento de energia suprido de corrente temporária 42 também pode ser fornecido. O circuito de compensação de capacitor 40 inclui ainda adicionalmente uma pluralidade de medidores de volt 46 (ou outros dispositivos medidores de tensão adequados), em que cada um é estruturado para medir o nível de tensão do capacitor associado 12A, 12B, 12C, 12D. Finalmente, o circuito de compensação de capacitor 40 inclui uma unidade de controle 46, tal como, sem limitação, um microprocessador, um microcontrolador ou algum outro dispositivo de processamento adequado, que é acoplado e controla a comutação dos dispositivos comutadores Q1 a Q8, conforme descrito no presente documento. Adicionalmente, embora não mostradas na Figura 3A, as saídas dos medidores de volt 44 são fornecidas para a unidade de controle 46.
[026] O circuito de compensação de capacitor 40 é mostrado com os diodes D1 a D20 que são classificados (implícitos em razão do número dos mesmos) para um nível de Vcc/4 único. Por muitas razões, que incluem, porém sem limitação, classificações de corrente ou tensão, cada elemento de circuito único na Figura 3A poderia ser substituído com séries múltiplas e/ou combinações em paralelo daquele elemento de circuito. Adicionar essas combinações de elementos de circuito não muda a funcionalidade lógica do circuito mostrado na Figura 3A e descrito no presente documento.
[027] Adicionalmente, conforme visto na Figura 3A, os dispositivos comutadores Q1, Q2, Q3, e Q4 e os diodes D5, D6, D7, D8, D9, D13, D14, D17, D18, e D19 compreendem um primeiro meio de transporte de corrente estruturado para, mediante o controle da unidade de controle 46,
12/22 extrair carga elétrica de um ponto intermediário 14A, 14B, 14C e de terminal de entrada positivo 8 e terminal de entrada negativo 10 e entregar a mesma ao elemento de armazenamento de energia suprido de corrente temporária 42. Similarmente, os dispositivos comutadores Q5, Q6, Q7, e Q8 e diodos D1, D2, D3, D4, D10, D11, D15, D16, e D20 compreendem um segundo meio de transporte de corrente estruturado para, mediante o controle da unidade de controle 46, injetar carga elétrica do elemento de armazenamento de energia suprido de corrente temporária 42 a um ponto intermediário 14 A, 14B, 14C e terminal de entrada positivo 8 e terminal de entrada negativo 10.
[028] De acordo com um aspecto da presente invenção, o circuito de compensação de capacitor 40 determina a presença de desequilíbrio de tensão em relação a cada capacitor 12A, 12B, 12C, 12D no banco de capacitores 6 e determina se é necessário injetar energias ou retirar energia de um capacitor em particular 12A, 12B, 12C, 12D por meio do elemento de armazenamento de energia suprido de corrente temporária 42 (através do primeiro ou do segundo meio de transporte de corrente já descrito) controlando-se os estados de vários dispositivos comutadores Q1 a Q8.
[029] A Figura 4 é um fluxograma que mostra um método de operar o circuito de compensação de capacitor 40 para compensar a tensão nos capacitores 12A, 12B, 12C, 12D de acordo com uma realização exemplificativa da invenção. Conforme descrito abaixo, o método da Figura 4 determina se deve injetar energia ou descarregar energia de um capacitor em particular 12A, 12B, 12C, 12D com base em um algoritmo de derivada secundária espacial de tensão de capacitor, em que uma derivada secundária espacial de tensão do capacitor é determinada em relação a qualquer um de dois dos outros capacitores no grupo. Por exemplo, a derivada secundária espacial de tensão do capacitor pode ser determinada em relação a seus capacitores vizinhos mais próximos. Isso é, entretanto, somente
13/22 exemplificativo, e será entendido que os outros dois capacitores não precisam ser capacitores vizinhos. Como será apreciado na realização exemplificativa, o método é implantado em inúmeras rotinas de software na unidade de controle 46.
[030] Mais especificamente, referindo-se à Figura 4, o método, conforme aplicado para um capacitor em particular 12A, 12B, 12C, 12D (para propósitos ilustrativos, o capacitor 12A será usado), e conforme implantado na unidade de controle 46 inicia na etapa 50, em que a tensão em cada um dos capacitores 12A, 12B, 12C, 12D é determinada pelo medidor de volt associado 44 e fornecido para a unidade de controle 46. A seguir, na etapa 52, a derivada secundária espacial de tensão do capacitor em questão (12A) em relação a dois outros capacitores (por exemplo, sem limitação, cada um de seus dois capacitores vizinhos mais próximos (12B e 12D no exemplo)) é determinado. Na realização exemplificativa, a derivada secundária espacial de tensão de um capacitor c em relação a dois outros capacitores é determinada como se segue: d2Vc/dx2 = ((V de outro capacitor 1) - (2* Vc) + (V de outro capacitor 2)) / (espaçamento constante)A2, em que o espaçamento constante é igual para todas as derivadas secundárias espaciais de um dado sistema de capacitores de ligação de CC. O espaçamento constante pode ser arbitrariamente escolhido como qualquer número diferente de zero.
[031] A seguir, na etapa 54, uma determinação é feita em relação a se a derivada secundária espacial de tensão determinada na etapa 52 é maior que zero menos uma tensão de histerese negativa e menor que zero mais uma tensão de histerese positiva. Se a resposta é sim, então o método procede para a etapa 56, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B).
[032] Se a resposta na etapa 54 for não, então o método prosseguirá para a etapa 58, em que uma determinação é feita em relação a se
14/22 a derivada secundária espacial de tensão determinada na etapa 52 é > zero mais uma tensão de histerese positiva. Se a resposta é sim, então o método procede para a etapa 60. Na etapa 60, energia é injetada no capacitor em questão (12A) a partir do elemento de armazenamento de energia suprido de corrente temporária 42 até que a derivada secundária espacial de tensão (como continuamente monitorada) se torna menor que zero menos uma tensão de histerese negativa. Essa injeção de energia é conseguida controlando-se os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita para ser injetada no capacitor apropriado (12A no exemplo) por meio do segundo meio de transporte de corrente descrito acima. Uma vez que a derivada secundária espacial de tensão se torna menor que zero menos uma tensão de histerese negativa, o método procede para a etapa 62, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B). Alternativamente, na etapa 60, a energia podería ser injetada no capacitor em questão (12A) a partir do elemento de armazenamento de energia suprido de corrente temporária 42 até que a derivada secundária espacial de tensão (como continuamente monitorada) se torne menor que zero mais uma tensão de histerese positiva.
[033] Se a resposta na etapa 58 é não, então isso significa que a derivada secundária espacial de tensão determinada na etapa 52 é < zero menos uma tensão de histerese negativa, e o método procede para a etapa 64. Na etapa 64, energia é extraída (isto é, descarregada) do capacitor em questão (12A) para o elemento de armazenamento de energia suprido de corrente temporária 42 até que a derivada secundária espacial de tensão (como continuamente monitorada) se torne maior que zero mais uma tensão de histerese positiva. Essa extração de energia é conseguida controlando-se os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita com que seja descarregada a partir do capacitor apropriado (12A no exemplo)
15/22 e para o elemento de armazenamento de energia suprido de corrente temporária 42 por meio do primeiro meio de transporte de corrente descrito acima. Uma vez que a derivada secundária espacial de tensão se torna maior que zero mais uma tensão de histerese positiva, o método procede para a etapa 66, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B). Alternativamente, na etapa 64, a energia pode ser extraída (isto é, descarregada) do capacitor em questão (12A) para o elemento de armazenamento de energia suprido de corrente temporária 42 até que a derivada secundária espacial de tensão (como continuamente monitorada) se torne maior que zero menos uma tensão de histerese negativa.
[034] Adicionalmente, em uma realização em particular, o método da Figura 4 é aprimorado também pelo monitoramento de modo periódico do nível de corrente no elemento de armazenamento de energia suprido de corrente temporária 42 no instante no intuito de regular os níveis de energia no elemento de armazenamento de energia suprido de corrente. Se o nível de corrente é acima de alguma primeira quantidade limiar predeterminada Imax, então deve aplicar uma tensão de CC a partir de qualquer combinação de níveis de capacitor de ligação de CC ao elemento de armazenamento de energia 42 para descarregar o elemento de armazenamento de energia 42 até que o nível de corrente no elemento de armazenamento de energia suprido de corrente temporária 42 se iguale ou caia para abaixo da primeira quantidade limiar predeterminada lmax· Essa injeção de energia é conseguida controlandose os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita com que seja injetada em todos os capacitores 12A, 12B, 12C, 12D por meio do segundo meio de transporte de corrente descrito acima. Se o nível de corrente está abaixo de alguma segunda quantidade limiar predeterminada lnOm, então aplicar uma tensão de CC a partir de qualquer combinação de níveis de capacitor de ligação de CC ao elemento de armazenamento de energia 42 para
16/22 carregar o elemento de armazenamento de energia 42 até que o nível de corrente no elemento de armazenamento de energia suprido de corrente temporária 42 se iguale ou exceda a segunda quantidade limiar predeterminada. Essa extração de energia é conseguida controlando-se os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita com que seja descarregada a partir de todos os capacitores 12A, 12B, 12C, 12D por meio do primeiro meio de transporte de corrente descrito acima. Deve ser observado, que embora não mostrado na Figura 4, as comparações matemáticas descritas no presente documento podem incluir uma intervalo de tolerância (por exemplo, histerese elétrica) para impedir vibração ao redor do limiar (por exemplo, primeira quantidade limiar lmax, segunda quantidade limiar Inom)· [035] Em uma realização exemplificativa em particular, o método de operar o circuito de compensação de capacitor 40 para compensar a tensão nos capacitores 12A, 12B, 12C, 12D com base nas derivadas secundárias espaciais de tensão de capacitor é definido e implantado com o uso de duas máquinas de estado finito independentes (observa-se, os capacitores 12A, 12B, 12C, e 12D são identificados 1, 2, 3, e 4, respectivamente, nas máquinas de estado). Uma máquina de estado gerencia colocar carga nos capacitores 12A, 12B, 12C, 12D para os propósitos de manter as tensões compensadas e a segunda máquina de estado gerencia remover a carga dos capacitores 12A, 12B, 12C, 12D para os propósitos de manter as tensões compensadas. O método se presta agradavelmente a implantação de máquina de estado finito simplesmente devido ao fato de que há um conjunto finito de estados que o circuito de compensação de capacitor 40 pode estar em um momento.
[036] A Figura 5 ilustra a máquina de estado finito que controla a funcionalidade de descarga de capacitor e a Figura 6 ilustra a máquina de estado finito que controla a funcionalidade de carga de capacitor para o caso
17/22 de 5 níveis das Figuras 3A e 3B. Nos diagramas de máquina de estado, os círculos representam os estados válidos diferentes em que o circuito de compensação de capacitor 40 pode operar. Dentro de cada círculo de estado está uma lista dos dispositivos comutadores relevantes (Q1 a Q8) e seus estados aberto/fechado correspondentes. Em outras palavras, para o circuito de compensação de capacitor 40, um estado é definido como os estados aberto/fechado correspondentes de cada dispositivo comutador. O circuito de compensação de capacitor 40, sob controle da unidade de controle 46, pode fazer transição para um estado diferente se certo conjunto de condições é cumprido. Nos diagramas de máquina de estado finito das Figuras 5 e 6, as transições são denotadas por setas direcionais. O conjunto de condições lógicas que deve ser cumprido para que as transições ocorram é posicionado próximo a cada uma das setas de transição correspondentes. Deve ser observado que os estados válidos em que o circuito de compensação de capacitor 40 pode operar são somente um subconjunto de todas as combinações de comutação possíveis. O sistema declara que contém estados de comutação inválidos não são mostrados em qualquer um dos diagramas de máquina de estado finito.
[037] Nos diagramas de máquina de estado finito das Figuras 5 e 6, as definições de máquina de estado finito comuns a seguir se aplicam. ÍTempEnergystorage é ã quantidade de corrente que passa através de elemento de armazenamento suprido de corrente temporária 42 em qualquer dado momento. Imax é um limiar que define a quantidade máxima de corrente que é permitida a passar através do elemento de armazenamento suprido de corrente temporária 42 em qualquer dado momento. lnOm é um limiar que define a quantidade nominal de corrente que é desejada a passar através do elemento de armazenamento suprido de corrente temporária 42 em qualquer dado momento. minStateTime é um limiar que define a quantidade mínima de tempo
18/22 que o sistema de controle deve gastar em um estado específico antes que o mesmo possa fazer transição a um novo estado. maxStateTime é um limiar que define a quantidade máxima de tempo que o sistema de controle é permitido para gasta em um estado específico antes que o mesmo precise fazer transição para um novo estado. maxReactTime é um limiar que define a quantidade máxima de tempo que o sistema de controle é permitido para gastar em um estado específico de carregamento ou descarregamento de reator antes que o mesmo precisa fazer transição para um novo estado. minCycleTime é um limiar que define a quantidade mínima de tempo que o sistema de controle deve gastar no estado inicial antes que o mesmo possa começar um novo laço de máquina de estado. Imax, Lom, minStateTime, maxStateTime, maxReactTime e minCycleTime, todos são limiares configuráveis no sistema de controle. Como discutido em outro lugar no presente documento, na realização exemplificativa, d2VChi/dx2 é a derivada secundária do n-ésimo capacitor tensão em relação à posição com quaisquer outros dois capacitores. Para propósitos ilustrativos, os dois capacitores vizinhos mais próximos serão usados na descrição da presente realização exemplificativa não limitante em particular. Para o capacitor cl se os dois capacitores vizinhos mais próximos são empregados, seus vizinhos posicionais são considerados como c2 e Cn-i Para o capacitor Cn-i seus dois vizinhos posicionais mais próximos são considerados como Cn-2 θ Ci. Para todos os outros capacitores arbitrários Cz, seus dois vizinhos posicionais mais próximos são considerados como Cz-i e Cz+i. Assim, d2Vci/dx2=(VcN-i)-(2*Vci)+(Vc2); d2VcN-i/dx2=(Vci)-(2*VcN-i)+(VcN-2); ed2Vcz/dx2=(Vcz-i)-(2*Vcz)+(Vcz+i).
[038] A Figura 3C é um diagrama esquemático que mostra um circuito de compensação de capacitor 40-N acoplado ao banco de capacitores 6, em que o circuito de compensação de capacitor 40-N é estendido por um inversor de multinível NPC de N níveis. Adicionalmente, a Figura 7 ilustra uma
19/22 máquina de estado finito que gerencia a funcionalidade de descarga de capacitor para o circuito de compensação de capacitor 40-N, e a Figura 8 ilustra uma máquina de estado finito que gerencia a funcionalidade de carga de capacitor para o circuito de compensação de capacitor 40-N de acordo com uma realização em particular.
[039] A Figura 9 é um fluxograma que mostra um método de operar o circuito de compensação de capacitor 40 para compensar a tensão nos capacitores 12A, 12B, 12C, 12D, de acordo com uma realização exemplificativa alternativa da invenção. Como descrito abaixo, o método da Figura 9 determina se deve injetar energia ou descarregar energia de um capacitor em particular 12A, 12B, 12G, 12D com base em uma comparação da tensão do capacitor em questão à tensão média de dois ou mais dos capacitores (que, na realização exemplificativa, pode incluir o capacitor em questão ou, alternativamente, que pode ser somente dois ou mais dos outros capacitores remanescentes (não em questão)). Como será apreciado, na realização exemplificativa, o método é implantado em inúmeras rotinas de software na unidade de controle 46.
[040] Mais especificamente, referindo-se à Figura 9, o método, conforme aplicado a um capacitor em particular 12A, 12B, 12C, 12D (para propósitos ilustrativos, o capacitor 12A será usado), e conforme implantado na unidade de controle 46, inicia na etapa 70, em que a tensão em cada um dos capacitores 12A, 12B, 12C, 12D é determinada pelo medidor de volt associado 44 e fornecida à unidade de controle 46. A seguir, na etapa 72, a tensão média de dois ou mais dos capacitores (quaisquer dois de 12A, 12B, 12C, e 12D) é determinada. Na realização exemplificativa, a média de todos os capacitores (12A, 12B, 12C, 12D) é determinada. Será apreciado, entretanto, que a média menor que de todos os capacitores (por exemplo, algum subconjunto de 12A, 12B, 12C, 12D) também pode ser usada.
20/22 [041] A seguir, na etapa 74, uma determinação é feita em relação a se a tensão do capacitor em questão é maior que a tensão média menos uma tensão de histerese negativa e menor que a tensão média mais uma tensão de histerese positiva. Se a resposta é sim, então o método procede para a etapa 76, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B).
[042] Se a resposta na etapa 74 é não, então o método procede para a etapa 78, em que uma determinação é feita em relação a se a tensão do capacitor em questão está abaixo da tensão média menos uma tensão de histerese negativa. Se a resposta é sim, então o método procede para a etapa 80. Na etapa 80, energia é injetada no capacitor em questão (12A) a partir do elemento de armazenamento de energia suprido de corrente temporária 42 até que a tensão do capacitor em questão (como continuamente monitorada) se torne maior que ou igual à média mais uma tensão de histerese positiva (como continuamente monitorada). Essa injeção de energia é conseguida controlando-se os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita com que seja injetada no capacitor apropriado (12A no exemplo) por meio do segundo meio de transporte de corrente descrito acima. Uma vez que a tensão do capacitor em questão se torna maior que ou igual à média mais uma tensão de histerese positiva, o método procede para a etapa 82, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B). Alternativamente, na etapa 80, energia pode ser injetada no capacitor em questão (12A) a partir do elemento de armazenamento de energia suprido de corrente temporária 42 até que a tensão do capacitor em questão (como continuamente monitorada) se torne maior que ou igual à média menos uma tensão de histerese negativa (como continuamente monitorada).
[043] Se a resposta na etapa 78 é não, então isso significa que a tensão do capacitor em questão está acima da tensão média mais uma tensão
21/22 de histerese positiva, e o método procede para a etapa 84. Na etapa 84, energia é extraída (isto é, descarregada) do capacitor em questão (12A) para o elemento de armazenamento de energia suprido de corrente temporária 42 até que a tensão do capacitor em questão (como continuamente monitorada) se torne menor que ou igual à média menos uma tensão de histerese negativa (como continuamente monitorada). Essa extração de energia é conseguida controlando-se os estados dos dispositivos comutadores Q1 a Q8 de modo que a energia é feita com que seja descarregada do capacitor apropriado (12A no exemplo) e para o elemento de armazenamento de energia suprido de corrente temporária 42 por meio do primeiro meio de transporte de corrente descrito acima. Uma vez que a tensão do capacitor em questão se torna menor que ou igual à média menos uma tensão de histerese negativa, o método procede para a etapa 86, em que o método é repetido para o próximo capacitor 12A, 12B, 12C, 12D (por exemplo, 12B). Alternativamente, na etapa 84, energia pode ser extraída (isto é, descarregada) do capacitor em questão (12A) para o elemento de armazenamento de energia suprido de corrente temporária 42 até que a tensão do capacitor em questão (como continuamente monitorada) se torne menor que ou igual à média mais uma tensão de histerese positiva (como continuamente monitorada).
[044] Adicionalmente, o aprimoramento discutido em outro lugar no presente documento que emprega o monitoramento de modo periódico do nível de corrente no elemento de armazenamento de energia suprido de corrente temporária 42 também pode ser usado com o método da Figura 9.
[045] Embora a implantação exemplificativa já descrita seja baseada em duas máquinas de estado finito independentes, deve ser reconhecido, entretanto, que as funções de carregar ou descarregar os capacitores 12A, 12B, 12C, 12D para o propósito de compensação de tensão não são estritamente independentes. Assim, é possível juntar cada uma das
22/22 duas máquinas de estado finito independentes em uma máquina de estado finito única que iria gerenciar ambos o carregamento e o descarregamento dos capacitores 12A, 12B, 12C, 12D. Embora seja reconhecido que um esquema de máquina de estado finito única exigiría uma implantação de software mais complexa, é para ser entendido que tal implantação alternativa está dentro do escopo da presente invenção.
[046] Nas reivindicações, quaisquer sinais de referência colocados entre parênteses não deve ser construído como que limita a reivindicação. A palavra que compreende ou que inclui não exclui a presença de elementos ou etapas diferentes daqueles listados em uma reivindicação. Em uma reivindicação de dispositivo que numera vários meios, diversos desses meios podem ser incorporados por um e pelo mesmo item de hardware. A palavra um ou uma que precede um elemento não exclui a presença de uma pluralidade de tais elementos. Em uma reivindicação de dispositivo que numera diversos meios, diversos desses meios podem ser incorporados por um e pelo menos item de hardware. O mero fato de que certos elementos são recitados em reivindicações dependentes mutuamente diferentes não indica que esses elementos não podem ser usados em combinação.
[047] Embora a invenção tenha sido descrita em detalhe para o propósito de ilustração com base em o que é atualmente considerado como as realizações preferidas e mais práticas, é para ser entendido que tal detalhe é unicamente para aquele propósito e que a invenção não é limitada às realizações reveladas, mas, pelo contrário, é destinada a cobrir modificações e disposições equivalentes que estejam dentro do espírito e escopo das reivindicações anexas. Por exemplo, é para ser entendido que a presente invenção contempla que, para a possível extensão, um ou mais atributos de qualquer realização podem ser combinados com um ou mais atributos de outra realização.
Claims (15)
1. MÉTODO PARA COMPENSAR AS TENSÕES EM UM GRUPO DE CAPACITORES (6; 12A-12D) DE UM DISPOSITIVO ELETRÔNICO, caracterizado pelo fato de que compreende:
determinar (52) uma segunda derivada espacial de tensão de um capacitor selecionado dentre os capacitores em relação a um primeiro capacitor remanescente dos capacitores e um segundo capacitor remanescente dos capacitores;
realizar uma determinação de compensação (54) que diz respeito a (i) injetar energia no capacitor selecionado dos capacitores a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base na derivada secundária espacial de tensão; e ou injetar energia (60) no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia, ou extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base na determinação de compensação.
2. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro capacitor remanescente dos capacitores e o segundo capacitor remanescente dos capacitores são os vizinhos mais próximos do capacitor selecionado dos capacitores.
3. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a determinação de compensação (54) determina a injeção de energia no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia se a derivada secundária espacial de tensão determinada for maior que zero mais uma tensão de histerese positiva.
4. MÉTODO, de acordo com a reivindicação 3, caracterizado pelo fato de que a injeção de energia (60) no capacitor selecionado dos
2/5 capacitores a partir do elemento de armazenamento de energia é realizada se a derivada secundária espacial de tensão for maior que zero mais uma tensão de histerese positiva e continua até que uma derivada secundária espacial de tensão monitorada do capacitor selecionado dos capacitores em relação aos um ou mais capacitores remanescentes dos capacitores se torne menor que zero menos uma tensão de histerese negativa.
5. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a determinação de compensação (54) determina a extração de energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia se a derivada secundária espacial de tensão determinada for menor que zero menos uma tensão de histerese negativa.
6. MÉTODO, de acordo com a reivindicação 5, caracterizado pelo fato de que a extração de energia (64) do capacitor selecionado dos capacitores para o elemento de armazenamento de energia é realizada se a derivada secundária espacial de tensão for menor que zero menos uma tensão de histerese negativa e continua até que uma derivada secundária espacial de tensão monitorada do capacitor selecionado dos capacitores em relação aos um ou mais capacitores remanescentes dos capacitores se torne maior que zero mais uma tensão de histerese positiva.
7. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que o dispositivo eletrônico é um dispositivo eletrônico de potência, preferencialmente um inversor de potência de multinível.
8. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a derivada secundária espacial de tensão do capacitor selecionado dos capacitores é d2Vc/dx2 e é determinada de acordo com o seguinte: d2Vc/dx2 = ((tensão do primeiro capacitor remanescente dos capacitores) - (2* tensão do capacitor selecionado dos capacitores) + (tensão do segundo capacitor remanescente dos capacitores))/(uma constante de
3/5 espaçamento)A2, em que a constante de espaçamento é igual para todas as derivadas secundárias espaciais determinadas no método.
9. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende, adicionalmente:
determinar um nível de corrente no elemento de armazenamento de energia;
aplicar uma tensão de CC a partir de qualquer combinação dos capacitores ao elemento de armazenamento de energia para descarregar o elemento de armazenamento de energia se o nível de corrente no elemento de armazenamento de energia estiver acima de uma primeira quantidade limiar predeterminada; e aplicar uma tensão de qualquer combinação dos capacitores ao elemento de armazenamento de energia para carregar o elemento de armazenamento de energia se o nível de corrente no elemento de armazenamento de energia estiver abaixo de uma segunda quantidade limiar predeterminada.
10. MÉTODO PARA COMPENSAR AS TENSÕES EM UM GRUPO DE CAPACITORES DE UM DISPOSITIVO ELETRÔNICO, caracterizado pelo fato de que compreende:
determinar uma tensão de um capacitor selecionado dos capacitores;
determinar uma tensão média de dois ou mais dos capacitores;
realizar uma determinação de compensação em relação a (i) injetar energia no capacitor selecionado dos capacitores a partir de um elemento de armazenamento de energia, ou (ii) extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base em uma comparação da tensão com a tensão média; e ou injetar energia no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia, ou extrair energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia com base na determinação de compensação.
11. MÉTODO, de acordo com a reivindicação 10, caracterizado pelo fato de que a determinação de compensação determina a injeção de energia no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia se a tensão estiver abaixo da tensão média menos uma tensão de histerese negativa, em que, preferencialmente, a injeção de energia no capacitor selecionado dos capacitores a partir do elemento de armazenamento de energia é realizada se a tensão estiver abaixo da tensão média menos uma tensão de histerese negativa e continua até que uma tensão monitorada do capacitor selecionado dos capacitores seja maior que, ou igual a uma tensão média monitorada dos dois ou mais dos capacitores mais uma tensão de histerese positiva.
12. MÉTODO, de acordo com a reivindicação 10, caracterizado pelo fato de que a determinação de compensação determina a extração de energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia se a tensão estiver acima da tensão média mais uma tensão de histerese positiva.
13. MÉTODO, de acordo com a reivindicação 12, caracterizado pelo fato de que a extração de energia do capacitor selecionado dos capacitores para o elemento de armazenamento de energia é realizada se a tensão estiver acima da tensão média mais uma tensão de histerese positiva e continua até que uma tensão monitorada do capacitor selecionado dos capacitores seja menor ou igual a uma tensão média monitorada dos dois ou mais dos capacitores menos uma tensão de histerese negativa.
14. MÉTODO, de acordo com a reivindicação 10, caracterizado pelo fato de que compreende, adicionalmente:
5/5 determinar um nível de corrente no elemento de armazenamento de energia;
aplicar uma tensão a partir de qualquer combinação dos capacitores ao elemento de armazenamento de energia para descarregar o elemento de armazenamento de energia se o nível de corrente no elemento de armazenamento de energia estiver acima de uma primeira quantidade limiar predeterminada; e aplicar uma tensão a partir de qualquer combinação dos capacitores ao elemento de armazenamento de energia para carregar o elemento de armazenamento de energia se o nível de corrente no elemento de armazenamento de energia estiver abaixo de uma segunda quantidade limiar predeterminada.
15. CIRCUITO DE COMPENSAÇÃO (40), para compensar tensões em um grupo de capacitores (6; 12A-12D) de um dispositivo eletrônico, caracterizado pelo fato de que compreende:
uma pluralidade de dispositivos de comutação eletrônica (Q1-Q8);
um elemento de armazenamento de energia (42) acoplado à pluralidade de dispositivos de comutação eletrônica; e uma unidade de controle (46) acoplada operativamente à pluralidade de dispositivos de comutação eletrônica, em que a unidade de controle (46) controla os dispositivos de comutação eletrônica e é programada para executar o método de acordo com qualquer uma das reivindicações 1 a 14.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201061426035P | 2010-12-22 | 2010-12-22 | |
| PCT/US2011/065765 WO2012087895A1 (en) | 2010-12-22 | 2011-12-19 | Capacitor balancing circuit and control method for an electronic device such as a multilevel power inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BR112013015894A2 true BR112013015894A2 (pt) | 2019-09-10 |
Family
ID=46314394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112013015894A BR112013015894A2 (pt) | 2010-12-22 | 2011-12-19 | método para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico e circuito de compensação |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9312705B2 (pt) |
| EP (1) | EP2656467B1 (pt) |
| CN (1) | CN103518300B (pt) |
| BR (1) | BR112013015894A2 (pt) |
| CA (1) | CA2822864A1 (pt) |
| MX (1) | MX2013007362A (pt) |
| WO (1) | WO2012087895A1 (pt) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441820B2 (en) * | 2010-09-29 | 2013-05-14 | General Electric Company | DC-link voltage balancing system and method for multilevel converters |
| US8730691B2 (en) * | 2011-05-11 | 2014-05-20 | Eaton Corporation | Power conversion apparatus and methods employing variable-level inverters |
| US9496828B2 (en) * | 2011-07-22 | 2016-11-15 | Texas Instruments Incorporated | System and method for envelope tracking power supply |
| EP2590312A1 (en) * | 2011-11-04 | 2013-05-08 | Alstom Technology Ltd | Voltage source converter (VSC) with neutral-point-clamped (NPC) topology and method for operating such voltage source converter |
| TWI509940B (zh) * | 2012-05-22 | 2015-11-21 | Green Solution Tech Co Ltd | 電池電壓平衡電路 |
| US9941813B2 (en) | 2013-03-14 | 2018-04-10 | Solaredge Technologies Ltd. | High frequency multi-level inverter |
| WO2014194968A1 (en) | 2013-06-07 | 2014-12-11 | Abb Technology Ltd | A converter arrangement for power compensation and a method for controlling a power converter |
| CN105453405B (zh) * | 2013-08-15 | 2018-10-16 | 西门子公司 | 多电平变换器 |
| US20150131349A1 (en) * | 2013-11-12 | 2015-05-14 | General Electric Company | System and method for balancing multilevel power converters |
| US9318974B2 (en) | 2014-03-26 | 2016-04-19 | Solaredge Technologies Ltd. | Multi-level inverter with flying capacitor topology |
| CN105226975B (zh) | 2014-06-06 | 2017-12-15 | 台达电子企业管理（上海）有限公司 | Tnpc逆变器装置及其桥臂短路检测方法 |
| US9611836B2 (en) * | 2014-11-26 | 2017-04-04 | Siemens Aktiengesellschaft | Wind turbine power conversion system |
| DE102015105889A1 (de) * | 2015-04-17 | 2016-10-20 | Ge Energy Power Conversion Technology Limited | Schaltmodul und Umrichter mit wenigstens einem Schaltmodul |
| DE102015112524A1 (de) * | 2015-07-30 | 2017-02-02 | Halla Visteon Climate Control Corporation | Verfahren zur Spannungsbalancierung von in Reihe geschalteten Kondensatoren |
| KR102697175B1 (ko) | 2017-06-12 | 2024-08-20 | 티에이이 테크놀로지스, 인크. | 다중 레벨 다중 사분면 히스테리시스 전류 제어기 및 그 제어 방법 |
| MX2019015144A (es) | 2017-06-16 | 2020-02-17 | Tae Tech Inc | Controladores de voltaje de histeresis de multi nivel, para moduladores de voltaje y metodos para controlar el mismo. |
| US10097109B1 (en) * | 2017-07-19 | 2018-10-09 | Futurewei Technologies, Inc. | Three-level voltage bus apparatus and method |
| WO2019183553A1 (en) | 2018-03-22 | 2019-09-26 | Tae Technologies, Inc. | Systems and methods for power management and control |
| EP3675345A1 (en) * | 2018-12-31 | 2020-07-01 | Solaredge Technologies Ltd. | Balanced capacitor power converter |
| AU2020253330A1 (en) | 2019-03-29 | 2021-10-21 | Tae Technologies, Inc. | Module-based energy systems capable of cascaded and interconnected configurations, and methods related thereto |
| JP2024511245A (ja) | 2020-04-14 | 2024-03-13 | ティーエーイー テクノロジーズ， インコーポレイテッド | モジュールベースのカスケードエネルギーシステムを充電および放電するためのシステム、デバイス、および方法 |
| CN111478289B (zh) * | 2020-04-14 | 2022-07-05 | 国家电网有限公司 | 一种换流阀过电压保护方法及系统 |
| BR112022020794A2 (pt) | 2020-04-14 | 2022-11-29 | Tae Tech Inc | Sistemas modulares de energia em cascata com um aparelho de resfriamento e com capacidade de fonte de energia substituível |
| JP2023526245A (ja) | 2020-05-14 | 2023-06-21 | ティーエーイー テクノロジーズ， インコーポレイテッド | モジュール型カスケード式エネルギーシステムを伴う、レールベースおよび他の電気自動車両のためのシステム、デバイス、ならびに方法 |
| AU2021350186A1 (en) | 2020-09-28 | 2023-05-11 | Tae Technologies, Inc. | Multi-phase module-based energy system frameworks and methods related thereto |
| KR20230076831A (ko) | 2020-09-30 | 2023-05-31 | 티에이이 테크놀로지스, 인크. | 모듈 기반 캐스케이디드 에너지 시스템에서 위상 내 밸런싱 및 위상 간 밸런싱을 위한 시스템, 디바이스, 및 방법 |
| WO2022155266A1 (en) | 2021-01-13 | 2022-07-21 | Tae Technologies, Inc. | Systems, devices, and methods for module-based cascaded energy systems |
| CA3226136A1 (en) | 2021-07-07 | 2023-01-12 | Tae Technologies, Inc. | Systems, devices, and methods for module-based cascaded energy systems configured to interface with renewable energy sources |
Family Cites Families (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE321290B (pt) | 1965-06-08 | 1970-03-02 | Asea Ab | |
| US4203151A (en) | 1978-09-21 | 1980-05-13 | Exxon Research & Engineering Co. | High-voltage converter circuit |
| US4313155A (en) | 1980-01-14 | 1982-01-26 | General Electric Company | High input voltage DC to DC power converter |
| US4336513A (en) * | 1980-07-02 | 1982-06-22 | Hewlett-Packard Company | Hum reduction circuit |
| US4481460A (en) | 1982-02-08 | 1984-11-06 | Siemens Aktiengesellschaft | Inverter with charging regulator having a variable keying ratio |
| US5126585A (en) | 1990-06-19 | 1992-06-30 | Auckland Uniservices Limited | Uninterruptible power supplies |
| JP2664275B2 (ja) | 1990-09-14 | 1997-10-15 | 株式会社日立製作所 | 電力変換装置 |
| DE69314079T2 (de) | 1992-04-03 | 1998-03-26 | Jeol Ltd | Stromversorgung mit Speicherkondensator |
| JP2888104B2 (ja) | 1993-09-01 | 1999-05-10 | 株式会社日立製作所 | 電力変換装置 |
| US5359294A (en) | 1993-10-05 | 1994-10-25 | Motorola, Inc. | Charge-balanced switched-capacitor circuit and amplifier circuit using same |
| US5568035A (en) | 1993-10-15 | 1996-10-22 | Sony/Tektronix Corporation | Variable-capacitance power supply apparatus |
| GB2285523B (en) * | 1994-01-08 | 1997-10-15 | Gec Alsthom Ltd | Improvements in or relating to multilevel convertors |
| KR0139662B1 (ko) | 1995-04-27 | 1998-08-17 | 김광호 | 전원 밸런스 회로 |
| US5644483A (en) | 1995-05-22 | 1997-07-01 | Lockheed Martin Energy Systems, Inc. | Voltage balanced multilevel voltage source converter system |
| JP3249380B2 (ja) | 1995-06-13 | 2002-01-21 | 株式会社東芝 | 電力変換装置 |
| US5710504A (en) | 1996-05-20 | 1998-01-20 | The Board Of Trustees Of The University Of Illinois | Switched capacitor system for automatic battery equalization |
| JP3262495B2 (ja) | 1996-06-03 | 2002-03-04 | 株式会社東芝 | マルチレベルインバータ |
| US5684688A (en) | 1996-06-24 | 1997-11-04 | Reliance Electric Industrial Company | Soft switching three-level inverter |
| US6058031A (en) | 1997-10-23 | 2000-05-02 | General Electric Company | Five level high power motor drive converter and control system |
| US5910892A (en) | 1997-10-23 | 1999-06-08 | General Electric Company | High power motor drive converter system and modulation control |
| US5869950A (en) * | 1997-10-30 | 1999-02-09 | Lockheed Martin Corp. | Method for equalizing the voltage of traction battery modules of a hybrid electric vehicle |
| US6005362A (en) | 1998-02-13 | 1999-12-21 | The Texas A&M University Systems | Method and system for ride-through of an adjustable speed drive for voltage sags and short-term power interruption |
| US6031738A (en) | 1998-06-16 | 2000-02-29 | Wisconsin Alumni Research Foundation | DC bus voltage balancing and control in multilevel inverters |
| US6225781B1 (en) | 1998-08-27 | 2001-05-01 | Jeol Ltd. | System for charging capacitors connected in series |
| US6115276A (en) | 1998-11-24 | 2000-09-05 | Lucent Technologies Inc. | AC bus system with battery charger/inverter backup |
| US6316917B1 (en) | 1999-03-09 | 2001-11-13 | Asahi Glass Company, Limited | Apparatus having plural electric double layer capacitors and method for adjusting voltages of the capacitors |
| JP3466513B2 (ja) | 1999-08-02 | 2003-11-10 | 日産ディーゼル工業株式会社 | 電気自動車の電源システム |
| US6160722A (en) | 1999-08-13 | 2000-12-12 | Powerware Corporation | Uninterruptible power supplies with dual-sourcing capability and methods of operation thereof |
| US6323623B1 (en) | 1999-08-23 | 2001-11-27 | Casio Computer Co., Ltd. | Charging device and charging method thereof |
| JP3434746B2 (ja) | 1999-09-01 | 2003-08-11 | 芝府エンジニアリング株式会社 | 電力変換装置の制御装置 |
| JP3373459B2 (ja) | 1999-09-07 | 2003-02-04 | 本田技研工業株式会社 | ハイブリッド自動車の制御装置 |
| FI117259B (fi) | 1999-09-22 | 2006-08-15 | Abb Oy | Välipiirikondensaattoreiden jännitteen tasaus |
| JP3507384B2 (ja) | 1999-12-28 | 2004-03-15 | 株式会社岡村研究所 | 初期化機能付きキャパシタ蓄電装置 |
| US6518725B2 (en) | 2000-01-28 | 2003-02-11 | Semtech Corporation | Charge balancing system |
| JP3505122B2 (ja) | 2000-03-14 | 2004-03-08 | 株式会社日立製作所 | 電源装置 |
| US6459596B1 (en) | 2000-08-18 | 2002-10-01 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for a Reduced parts-counts multilevel rectifier |
| WO2002050989A1 (fr) | 2000-12-07 | 2002-06-27 | Kabushiki Kaisha Yaskawa Denki | Convertisseur pwm de calage au point neutre a trois niveaux et unite de commande de tension du point neutre |
| US6452363B1 (en) | 2000-12-28 | 2002-09-17 | C. E. Niehoff & Co. | Multiple battery charge equalizer |
| US6534949B2 (en) | 2001-03-29 | 2003-03-18 | General Electric Company | Motor drive converter and method with neutral point drift compensation |
| JP4633960B2 (ja) | 2001-05-10 | 2011-02-16 | 日清紡ホールディングス株式会社 | 自動車用蓄電システム |
| FR2826203B1 (fr) | 2001-06-18 | 2003-12-19 | Cit Alcatel | Procede et dispositif d'equilibrage de supercapacite |
| US7216833B2 (en) | 2001-07-30 | 2007-05-15 | Iostar Corporation | In orbit space transportation and recovery system |
| JP4773002B2 (ja) | 2001-08-17 | 2011-09-14 | 株式会社三社電機製作所 | メッキ用電源装置 |
| US6741482B2 (en) | 2001-09-14 | 2004-05-25 | Kabushiki Kaisha Toshiba | Power conversion device |
| SE520005C2 (sv) | 2001-09-21 | 2003-05-06 | Abb Ab | Strömriktare samt förfarande för styrning av en strömriktare |
| JP3858893B2 (ja) | 2001-10-01 | 2006-12-20 | サンケン電気株式会社 | 電圧バランス回路、電圧検出用回路、電圧バランス方法及び電圧検出方法 |
| JP2003111286A (ja) | 2001-10-02 | 2003-04-11 | Okumura Laboratory Inc | 並列モニタつきバンク切り換えキャパシタ蓄電装置 |
| JP2003333763A (ja) | 2002-05-10 | 2003-11-21 | Toyota Motor Corp | 蓄電池制御装置 |
| US6791210B2 (en) | 2002-06-20 | 2004-09-14 | Intel Corporation | Cyclic regulation apparatus, system, and method |
| JP4133019B2 (ja) | 2002-06-21 | 2008-08-13 | 日産ディーゼル工業株式会社 | 車両の蓄電制御装置 |
| DE10236165B4 (de) | 2002-08-07 | 2004-08-12 | Siemens Ag | Verfahren und Vorrichtung zum Symmetrieren der Kondensatoren einer Kondensatorbatterie |
| JP3848635B2 (ja) | 2003-04-23 | 2006-11-22 | 富士重工業株式会社 | 蓄電素子の電圧均等化装置 |
| US6806686B1 (en) | 2003-04-25 | 2004-10-19 | Maxwell Technologies, Inc. | Charge balancing circuit |
| WO2004097868A2 (en) | 2003-04-25 | 2004-11-11 | Maxwell Technologies, Inc. | Charge balancing circuit for double-layer capacitors |
| US7040391B2 (en) | 2003-06-30 | 2006-05-09 | Baker Hughes Incorporated | Low harmonic diode clamped converter/inverter |
| EP1501180A1 (de) | 2003-07-23 | 2005-01-26 | ABB Schweiz AG | Umrichterschaltung |
| US6842354B1 (en) | 2003-08-08 | 2005-01-11 | Rockwell Automation Technologies, Inc. | Capacitor charge balancing technique for a three-level PWM power converter |
| JP4596866B2 (ja) | 2003-09-09 | 2010-12-15 | パナソニック株式会社 | モータ駆動装置 |
| US20050077879A1 (en) | 2003-10-14 | 2005-04-14 | Near Timothy Paul | Energy transfer device for series connected energy source and storage devices |
| US7050311B2 (en) | 2003-11-25 | 2006-05-23 | Electric Power Research Institute, Inc. | Multilevel converter based intelligent universal transformer |
| US20070223258A1 (en) | 2003-11-25 | 2007-09-27 | Jih-Sheng Lai | Multilevel converters for intelligent high-voltage transformers |
| US7342768B2 (en) | 2004-02-17 | 2008-03-11 | Cooper Technologies Company | Active balancing modular circuits |
| JP4019376B2 (ja) | 2004-03-23 | 2007-12-12 | 株式会社リコー | キャパシタ充電用半導体装置 |
| JP3781124B2 (ja) | 2004-03-29 | 2006-05-31 | 東光電気株式会社 | キャパシタ蓄電装置 |
| JP4590906B2 (ja) | 2004-04-07 | 2010-12-01 | パナソニック株式会社 | キャパシタ制御システム |
| DE102004031216A1 (de) | 2004-06-28 | 2006-01-19 | Siemens Ag | Vorrichtung und Verfahren zum Ladungsausgleich in Reihe geschalteter Energiespeicher |
| US20070001651A1 (en) * | 2004-07-02 | 2007-01-04 | Harvey Troy A | Distributed networks of electric double layer capacitor supervisory controllers and networks thereof |
| US7219673B2 (en) | 2004-08-25 | 2007-05-22 | Curtiss-Wright Electro-Mechanical Corporation | Transformerless multi-level power converter |
| US7126833B2 (en) | 2004-11-24 | 2006-10-24 | Ut-Battelle, Llc | Auxiliary quasi-resonant dc tank electrical power converter |
| EP1703290A1 (en) | 2004-12-14 | 2006-09-20 | Matsushita Electric Industrial Co., Ltd. | Power supply device |
| DE102005014285A1 (de) | 2005-03-24 | 2006-10-05 | Siemens Ag | Vorrichtung und Verfahren zum Ladungsausgleich von in Reihe angeordneten einzelnen Zellen eines Energiespeichers |
| US7436150B2 (en) * | 2005-04-04 | 2008-10-14 | Aerovironment Inc. | Energy storage apparatus having a power processing unit |
| US7495938B2 (en) | 2005-04-15 | 2009-02-24 | Rockwell Automation Technologies, Inc. | DC voltage balance control for three-level NPC power converters with even-order harmonic elimination scheme |
| JP4367374B2 (ja) | 2005-05-16 | 2009-11-18 | パナソニック株式会社 | 蓄電装置 |
| DE202005010858U1 (de) | 2005-05-21 | 2006-09-28 | Diehl Luftfahrt Elektronik Gmbh | Vorrichtung zum Überwachen und Steuern mehrerer in Serie geschalteter Kapazitäten |
| JP4535124B2 (ja) | 2005-08-25 | 2010-09-01 | パナソニック株式会社 | 電圧モニタ装置とそれを用いた蓄電装置 |
| DE102005041824A1 (de) | 2005-09-02 | 2007-03-08 | Siemens Ag | Vorrichtung und Verfahren zum Ladungsausgleich zwischen den Einzelzellen eines Doppelschichtkondensators, insbesondere in einem Mehrspannungs-Kraftfahrzeugbordnetz |
| JP4175434B2 (ja) * | 2005-09-05 | 2008-11-05 | 松下電器産業株式会社 | 蓄電機器状態検出装置 |
| CA2622057C (en) | 2005-09-09 | 2017-01-17 | Siemens Aktiengesellschaft | Apparatus for electrical power transmission |
| US7477505B2 (en) | 2005-10-18 | 2009-01-13 | General Hydrogen Corporation | Capacitor bank for electrical generator |
| KR100991317B1 (ko) | 2005-10-19 | 2010-11-01 | 유켄가이샤 티에무 | 캐패시터를 이용한 축전장치와 그 제어방법 |
| EP1821386A2 (en) | 2006-02-17 | 2007-08-22 | Power Systems Co., Ltd. | Charging apparatus for capacitor storage type power source and discharging apparatus for capacitor storage type power source |
| JP5101881B2 (ja) | 2006-02-24 | 2012-12-19 | 三菱電機株式会社 | 系統連系インバータ装置 |
| JP4049189B2 (ja) | 2006-04-24 | 2008-02-20 | ダイキン工業株式会社 | 直接形交流電力変換装置 |
| DE102006028503A1 (de) | 2006-06-21 | 2007-12-27 | Siemens Ag | Vorrichtung und Verfahren zum Laden eines Energiespeichers |
| US7663268B2 (en) | 2006-08-30 | 2010-02-16 | The Regents of the University of Cailfornia | Converters for high power applications |
| US7658247B2 (en) | 2006-09-20 | 2010-02-09 | Gatekeeper Systems, Inc. | Systems and methods for power storage and management from intermittent power sources |
| US8493036B2 (en) | 2006-10-21 | 2013-07-23 | Advanced Analogic Technologies, Inc. | Controllable charge paths, and related methods |
| JP2008178202A (ja) | 2007-01-17 | 2008-07-31 | Omron Corp | キャパシタ充電制御回路 |
| US7598706B2 (en) | 2007-01-26 | 2009-10-06 | General Electric Company | Cell balancing battery pack and method of balancing the cells of a battery |
| KR100908716B1 (ko) | 2007-03-02 | 2009-07-22 | 삼성에스디아이 주식회사 | 배터리 관리 시스템 및 그의 구동 방법 |
| US7619907B2 (en) | 2007-04-12 | 2009-11-17 | Mitsubishi Electric Corporation | DC/DC power conversion device |
| US7751212B2 (en) | 2007-04-23 | 2010-07-06 | Raytheon Company | Methods and apparatus for three-phase rectifier with lower voltage switches |
| US7573732B2 (en) | 2007-05-25 | 2009-08-11 | General Electric Company | Protective circuit and method for multi-level converter |
| US7834480B2 (en) * | 2007-06-20 | 2010-11-16 | Mesta Electronics, Inc. | Energy converter system with reactive-power-management |
| JP5186829B2 (ja) | 2007-08-07 | 2013-04-24 | ダイキン工業株式会社 | 直接形電力変換装置 |
| US7710082B2 (en) | 2007-10-18 | 2010-05-04 | Instituto Potosino De Investigacion Cientifica Y Technologica (Ipicyt) | Controller for the three-phase cascade multilevel converter used as shunt active filter in unbalanced operation with guaranteed capacitors voltages balance |
| WO2009087956A1 (ja) | 2008-01-07 | 2009-07-16 | Panasonic Corporation | 蓄電装置 |
| JP2011520408A (ja) * | 2008-03-31 | 2011-07-14 | エイ １２３ システムズ，インク． | 直列群のバッテリまたはキャパシタのセル充電状態および放電状態の分岐を検出する方法 |
| JP5595377B2 (ja) | 2008-04-02 | 2014-09-24 | インフィニット パワー ソリューションズ， インコーポレイテッド | エネルギー取入れに関連したエネルギー貯蔵デバイスに対する受動的過不足電圧の制御および保護 |
| US8154258B2 (en) | 2008-10-10 | 2012-04-10 | Oracle America, Inc. | Backup energy storage module with voltage leveling |
| US8188753B2 (en) | 2009-02-18 | 2012-05-29 | Analog Devices, Inc. | Analog computation |
| FR2962864B1 (fr) * | 2010-07-16 | 2012-08-17 | Converteam Technology Ltd | Dispositif d'equilibrage de la tension aux bornes d'un condensateur d'un ensemble de condensateurs, et systeme de conversion de tension comportant un tel dispositif d'equilibrage |
-
2011
- 2011-12-19 EP EP11851394.4A patent/EP2656467B1/en not_active Not-in-force
- 2011-12-19 CA CA 2822864 patent/CA2822864A1/en not_active Abandoned
- 2011-12-19 WO PCT/US2011/065765 patent/WO2012087895A1/en active Application Filing
- 2011-12-19 MX MX2013007362A patent/MX2013007362A/es active IP Right Grant
- 2011-12-19 US US13/329,979 patent/US9312705B2/en active Active
- 2011-12-19 BR BR112013015894A patent/BR112013015894A2/pt not_active IP Right Cessation
- 2011-12-19 CN CN201180068243.3A patent/CN103518300B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2656467A1 (en) | 2013-10-30 |
| US20120161858A1 (en) | 2012-06-28 |
| CN103518300B (zh) | 2016-07-06 |
| EP2656467B1 (en) | 2016-10-12 |
| CA2822864A1 (en) | 2012-06-28 |
| WO2012087895A1 (en) | 2012-06-28 |
| EP2656467A4 (en) | 2014-08-06 |
| MX2013007362A (es) | 2013-12-16 |
| CN103518300A (zh) | 2014-01-15 |
| US9312705B2 (en) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR112013015894A2 (pt) | método para compensar as tensões em um grupo de capacitores de um dispositivo eletrônico e circuito de compensação | |
| Ye et al. | Investigation of capacitor voltage balancing in practical implementations of flying capacitor multilevel converters | |
| CN102308467B (zh) | 级联型两电平变换器中的方法、控制器件及计算机程序产品 | |
| BR102015000684B1 (pt) | Sistema de conversão de potência, método para operar um conversor de múltiplos níveis, e meio legível por computador não transitório com instruções executáveis por computador | |
| BR102015000252B1 (pt) | Sistema de conversão de potência, e método para operar um sistema de conversão multifásico ac-ac | |
| Tashakor et al. | Switch-clamped modular multilevel converters with sensorless voltage balancing control | |
| BR102014011275A2 (pt) | Conversor de energia multinível, e, sistema de conversão de energia | |
| BR102013023246A2 (pt) | Conversor de energia, método de conversão de energia e sistema de conversão de energia | |
| BR112018009080B1 (pt) | Conversor de múltiplos níveis, método para controlar um conversor de múltiplos níveis e sistema de acionamento elétrico | |
| BR102012033182A2 (pt) | Conversor de tensão multinível | |
| BRPI0610651A2 (pt) | transmissor de freqüência variável e método de operação de um transmissor de freqüência variável | |
| BR112012031439B1 (pt) | Topologia de circuito para uma conexão de fase de um inversor com uma ponte de circuito e método para produzir uma tensão de saída de fase de um inversor através de um circuitode ponte | |
| US20150343911A1 (en) | Power converters | |
| BR102015001567B1 (pt) | Perna de fase de conversor de potência, conversor e método de operação de uma perna de fase | |
| CN104638961B (zh) | 用于平衡多级功率转换器的系统和方法 | |
| Barzegarkhoo et al. | A cascaded modular multilevel inverter topology using novel series basic units with a reduced number of power electronic elements | |
| JP4643117B2 (ja) | マルチセル・エネルギー変換装置 | |
| Karthikeyan et al. | Development of a switched diode asymmetric multilevel inverter topology | |
| BRPI0719448A2 (pt) | processo para estabilizar a corrente de entrada para um sistema distribuidor de energia elÉtrica dotado de capacidade regenerativa | |
| JP5647449B2 (ja) | インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム | |
| US20180367134A1 (en) | Voltage balancing of voltage source converters | |
| Gao et al. | Modulation schemes of multi-phase three-level Z-source inverters | |
| Menzi et al. | Optimal common-mode voltage injection for phase-modular three-phase PFC rectifiers minimizing energy buffering requirement | |
| Darijevic et al. | On the five-phase open-end winding drives performance | |
| BR102014018547A2 (pt) | conversor de potência e sistema para conversão de potência |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] |
Free format text: REFERENTE AS 6A E 7A ANUIDADES. |
|
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2541 DE 17-09-2019 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |
|
| B350 | Update of information on the portal [chapter 15.35 patent gazette] |