BR102015004702A2 - transmissor e sistema de comunicação - Google Patents

transmissor e sistema de comunicação Download PDF

Info

Publication number
BR102015004702A2
BR102015004702A2 BR102015004702A BR102015004702A BR102015004702A2 BR 102015004702 A2 BR102015004702 A2 BR 102015004702A2 BR 102015004702 A BR102015004702 A BR 102015004702A BR 102015004702 A BR102015004702 A BR 102015004702A BR 102015004702 A2 BR102015004702 A2 BR 102015004702A2
Authority
BR
Brazil
Prior art keywords
signal
transmission line
transmission
receiving
circuit
Prior art date
Application number
BR102015004702A
Other languages
English (en)
Other versions
BR102015004702B1 (pt
BR102015004702A8 (pt
Inventor
Hiroyuki Shibayama
Shinsuke Fujii
Takuma Aoyama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of BR102015004702A2 publication Critical patent/BR102015004702A2/pt
Publication of BR102015004702A8 publication Critical patent/BR102015004702A8/pt
Publication of BR102015004702B1 publication Critical patent/BR102015004702B1/pt

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/54Systems for transmission via power distribution lines
    • H04B3/544Setting up communications; Call and signalling arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/03Hybrid circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

resumo “transmissor e sistema de comunicação” trata-se, de acordo com uma modalidade, de um sistema de comunicação que inclui um eletrodo transmissor, uma primeira linha de transmissão, um circuito de transmissão, um eletrodo receptor, uma segunda linha de transmissão e um circuito de recepção. a primeira linha de transmissão inclui uma extremidade conectada ao eletrodo transmissor. o circuito de transmissão é conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão. o eletrodo receptor é acoplado capacitivamente ao eletrodo transmissor. a segunda linha de transmissão inclui uma extremidade conectada ao eletrodo receptor. o circuito de recepção é conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do eletrodo receptor e da segunda linha de transmissão. impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão.

Description

“TRANSMISSOR E SISTEMA DE COMUNICAÇÃO” REFERÊNCIA CRUZADA AO PEDIDO RELACIONADO
[0001] Esse pedido é baseado em e reivindica o benefício de prioridade dos Pedidos de Patente anteriores no. JP 2014-148163, depositado em 18 de julho de 2014 e no. JP 2014-210129, depositado em 14 de outubro de 2014 no Japão, cuja totalidade dos conteúdos está incorporada no presente documento a título de referência.
CAMPO
[0002] As modalidades descritas no presente documento se referem, geralmente, a um sistema de comunicação e a um transmissor.
ANTECEDENTES
[0003] É conhecido um sistema de comunicação que inclui um circuito de transmissão para transmitir um sinal por meio de um eletrodo transmissor e um circuito de recepção para receber um sinal por meio de um eletrodo receptor que é capacitivo, acoplado ao eletrodo transmissor. O circuito de recepção restaura um padrão de dados original transmitido a partir do sinal recebido. Nesse caso, a qualidade de sinal do sinal de recepção é deteriorada devido a uma interferência intersímbolo (doravante, também referida como ISI), um sinal refletido (onda refletida) ou similares.
BREVE DESCRIÇÃO DOS DESENHOS
[0004] A Figura 1 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação, de acordo com uma primeira modalidade.
[0005] A Figura 2A é um diagrama em forma de onda que ilustra um sinal de transmissão e um sinal de recepção de um sistema de comunicação de um exemplo comparativo.
[0006] A Figura 2B é um diagrama que ilustra padrões de olho do sinal de transmissão e do sinal de recepção na Figura 2A.
[0007] A Figura 3A é um diagrama de circuito para calcular uma interferência intersímbolo.
[0008] A Figura 3B é um diagrama que ilustra esquematicamente uma característica de frequência do circuito da Figura 3A.
[0009] A Figura 3C é um diagrama em forma de onda que ilustra esquematicamente um sinal de entrada para uma capacitância de acoplamento da Figura 3A e um sinal de saída a partir da capacitância de acoplamento.
[0010] A Figura 4 é um diagrama de circuito para calcular uma perda de retorno na capacitância de acoplamento.
[0011] A Figura 5 é um diagrama de circuito para calcular uma perda de retorno entre as segundas linhas de transmissão e o circuito de recepção.
[0012] A Figura 6 é um diagrama que explica uma propagação de sinal do sistema de comunicação.
[0013] A Figura 7 é um diagrama que ilustra uma relação entre uma impedância característica e uma capacitância de acoplamento, que maximiza a razão S/N.
[0014] A Figura 8 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação, de acordo com uma segunda modalidade.
[0015] A Figura 9 é um diagrama que ilustra uma relação entre a instabilidade dos dados de saída e dos tempos de atraso da primeira e da segunda linha de transmissão.
[0016] A Figura 10A é um diagrama em forma de onda que ilustra esquematicamente o sinal transmitido e o sinal refletido na entrada do circuito de recepção em uma condição pior.
[0017] A Figura 10B é um diagrama que ilustra um padrão de olho do sinal de recepção na condição pior.
[0018] A Figura 10C é um diagrama em forma de onda que ilustra esquematicamente o sinal transmitido e o sinal refletido na entrada do circuito de recepção em uma condição melhor.
[0019] A Figura 10D é um diagrama que ilustra o padrão de olho do sinal de recepção na condição melhor.
[0020] A Figura 11 é um diagrama que ilustra esquematicamente o padrão de olho de um sinal transmitido na entrada do circuito de recepção.
[0021] A Figura 12 é um diagrama que ilustra uma faixa de tempos de atraso preferenciais.
[0022] A Figura 13 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação, de acordo com uma terceira modalidade.
DESCRIÇÃO DETALHADA
[0023] De acordo com uma modalidade, um sistema de comunicação inclui um eletrodo transmissor, uma primeira linha de transmissão, um circuito de transmissão, um eletrodo receptor, uma segunda linha de transmissão e um circuito de recepção. A primeira linha de transmissão inclui uma extremidade conectada ao eletrodo transmissor. O circuito de transmissão é conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão. O eletrodo receptor é acoplado capacitivamente ao eletrodo transmissor. A segunda linha de transmissão inclui uma extremidade conectada ao eletrodo receptor. O circuito de recepção é conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do eletrodo receptor e da segunda linha de transmissão. Impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão.
[0024] As modalidades serão explicadas agora, em referência aos desenhos anexos. (Primeira modalidade) [0025] A Figura 1 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação 1, de acordo com uma primeira modalidade. Conforme ilustrado na Figura 1, o sistema de comunicação 1 inclui um primeiro dispositivo de comunicação (um transmissor) 10 e um segundo dispositivo de comunicação (um receptor) 20. O primeiro dispositivo de comunicação 10 e o segundo dispositivo de comunicação 20 realizam comunicação sem contato que usa o acoplamento capacitivo (acoplamento de CA: acoplamento de Corrente Alternada).
Nessa modalidade, o acoplamento capacitivo é usado como acoplamento de CA.
[0026] O primeiro dispositivo de comunicação 10 inclui um par de eletrodos transmissores (elemento de acoplamento de CA de transmissão) T1, um par de primeiras linhas de transmissão L1 e um circuito de transmissão 11. Os eletrodos transmissores T1, as primeiras linhas de transmissão L1 e o circuito de transmissão 11 são fornecidos em uma placa de circuito impresso do primeiro dispositivo de comunicação 10, por exemplo.
[0027] Os eletrodos transmissores T1 são, por exemplo, padrões metálicos em formato de película fina, em qualquer formato, em uma vista plana, tal como um formato circular, um formato oval ou um formato triangular.
[0028] As primeiras iinhas de transmissão L1 são, por exemplo, linhas de microtiras ou similares e têm respectivamente uma extremidade conectada ao eletrodo transmissor T1.
[0029] O circuito de transmissão 11 é conectado a uma outra extremidade das primeiras linhas de transmissão respectivas L1 e produz um sinal diferencial de transmissão Stx que corresponde aos dados de transmissão. Então, esse sinal de transmissão Stx é transmitido a partir dos eletrodos transmissores T1, por meio das primeiras linhas de transmissão L1. A seguir, um exemplo em que um sinal diferencial é usado será explicado; entretanto, um sinal com extremidade única também pode ser usado, como um exemplo.
[0030] Cada terminal de saída do circuito de transmissão 11 tem uma impedância de saída Rt e uma capacitância parasita Ct.
[0031] O segundo dispositivo de comunicação 20 inclui um par de receptores de eletrodo (elemento de acoplamento de CA de recebimento) R1, um par de segundas linhas de transmissão L2 e um circuito de recepção 21. Os receptores de eletrodo R1, as segundas linhas de transmissão L2 e o circuito de recepção 21 são fornecidos em uma placa de circuito impresso do segundo dispositivo de comunicação 20, por exemplo.
[0032] Os receptores de eletrodo R1 são padrões metálicos no mesmo formato dos eletrodos transmissores T1.
[0033] Ao realizar a comunicação, o primeiro dispositivo de comunicação 10 e o segundo dispositivo de comunicação 20 são colocados próximos um ao outro de modo que os eletrodos transmissores T1 e os receptores de eletrodo R1 se tornem próximos uns aos outros. A distância entre os eletrodos transmissores T1 e os receptores de eletrodo R1 é, por exemplo, de vários milímetros. Com tal disposição, os receptores de eletrodo R1 são acoplados capacitivamente aos eletrodos transmissores T1 e uma capacitância de acoplamento Cacc se torna algumas centenas de fF para algum pF, por exemplo. Em outras palavras, os receptores de eletrodo R1 são acoplados aos eletrodos transmissores T1 com uso do acoplamento de CA. Com isso, um sinal é transmitido a partir dos eletrodos transmissores T1 para os receptores de eletrodo R1, por meio da capacitância de acoplamento Cacc.
[0034] As segundas linhas de transmissão L2 são linhas de microtiras ou similares, por exemplo, e respectivamente têm uma extremidade conectada ao eletrodo receptor R1.
[0035] O circuito de recepção 21 é conectado a uma outra extremidade das respectivas segundas linhas de transmissão L2 e recebe um sinal diferencial de recepção Srx que corresponde ao sinal de transmissão Stx transmitido por meio dos receptores de eletrodo R1 e das segundas linhas de transmissão L2. O circuito de recepção 21 tem um circuito de histerese não ilustrado (separador de histerese). O circuito de histerese tem uma histerese em características de entrada e de saída e produz dados de saída, de acordo com o sinal de recepção Srx.
[0036] Entre cada um dos terminais de entrada do circuito de recepção 21 e de um terra, uma resistência de terminação Rt é conectada. Adicionalmente, uma capacitância parasita Ct existe paralela à resistência de terminação Rt. A explicação a seguir será feita com base em uma suposição de que, na presente modalidade, a resistência de terminação Rt é equivalente à impedância de saída Rt do circuito de transmissão 11 e a capacitância parasita Ct no lado do circuito de recepção 21 é equivalente à capacitância parasita Ct no terminal de saída do circuito de transmissão 11. Na realidade, esses valores diferem no lado do circuito de recepção 21 e no lado do circuito de transmissão 11, mas a explicações a seguir e as equações são eficazes quando a diferença nos valores é adequadamente pequena. A resistência de terminação Rt e a impedância de saída Rt no circuito de transmissão 11 não são especificadas em particular, mas podem ser de 40 Ω ou mais e de 60 Ω ou menos, por exemplo.
[0037] O sinal de transmissão Stx é uma onda quase quadrada e muda entre uma tensão negativa e uma tensão positiva, de acordo com os dados de transmissão. O sinal de transmissão Stx representa os dados "0" no caso de uma tensão negativa, e os dados "1" no caso de uma tensão positiva, por exemplo.
[0038] Principalmente devido à capacitância de acoplamento Cacc, o sinal de recepção Srx muda de zero volt para tensão positiva em um intervalo, quando o sinal de transmissão Stx muda de uma tensão negativa para uma tensão positiva, e, então, gradualmente retorna a zero volt. Adicionalmente, o sinal de recepção Srx muda de zero volt para uma tensão negativa em um intervalo, quando o sinal de transmissão Stx muda de uma tensão positiva para uma tensão negativa, e, então, gradualmente retorna a zero volt após aquele.
[0039] Na presente modalidade, as impedâncias características Z0 da primeira linha de transmissão L1 e da segunda linha de transmissão L2 são maiores do que a impedância de saída Rt do circuito de transmissão 11 e a resistência de terminação Rt. Com isso, a qualidade de sinal do sinal de recepção Srx pode ser aprimorada eficazmente, conforme descrito abaixo.
[0040] A razão pela qual a impedância característica Z0 é ajustada desse modo será explicada em detalhes.
[0041] Os inventores da presente invenção independentemente conseguiram que, em comunicação pelo sistema de comunicação 1, com uso de um acoplamento capacitivo, a qualidade de sinal do sinal de recepção Srx seja deteriorada devido aos fatores (1) a (3). (1) Uma interferência intersímbolo ocorre devido a uma característica de alta passagem pelo acoplamento capacitivo. (2) A reflexão de um sinal ocorre devido a uma descontinuidade de impedância em uma capacitância de acoplamento Cacc. (3) A reflexão de um sinal ocorre devido a uma descontinuidade de impedância entre o circuito de transmissão 11 e as primeiras linhas de transmissão L1 e uma descontinuidade de impedância entre as segundas linhas de transmissão L2 e o circuito de recepção 21.
[0042] A interferência intersímbolo causada pelo fator (1) e o sinal refletido pela reflexão causada pelos fatores (2) e (3) deterioram um sinal para a razão de ruído (razão S/N) do sinal de recepção Srx, visto que a interferência intersímbolo e o sinal refletido entram no circuito de recepção 21 como ruído. Quando a magnitude da deterioração da razão S/N é grande, pode haver uma possibilidade alta de que o circuito de recepção 21 não possa restaurar exatamente o padrão de dados original transmitido.
[0043] Em outras palavras, esse tipo de problema ocorre em um sistema de comunicação de um exemplo comparativo em que as impedâncias características Z0 das primeiras linhas de transmissão L1 e das segundas linhas de transmissão L2 não são ajustadas conforme aquelas na presente modalidade.
[0044] A Figura 2A é um diagrama em forma de onda que ilustra um sinal de transmissão Stx e um sinal de recepção Srx de um sistema de comunicação de um exemplo comparativo. A Figura 2B é um diagrama que ilustra padrões de olho do sinal de transmissão Stx e do sinal de recepção Srx na Figura 2A. Conforme ilustrado nas Figuras 2A e 2B, conforme uma consequência dos fatores (1) a (3), a interferência intersímbolo relativamente grande e o sinal refletido são incluídos no sinal de recepção Srx e, como resultado, a instabilidade do sinal de recepção Srx no padrão de olho é relativamente grande. Em outras palavras, a razão S/N do sinal de recepção Srx é deteriorada. Aqui, neste relatório descritivo, conforme ilustrado na Figura 2B, a instabilidade no padrão de olho representa a variação em uma direção de eixo de tempo em um intervalo quando o sinal de recepção Srx se torna uma tensão limite Vhist ou mais ou uma tensão limite (-Vhist) ou menos do circuito de histerese.
[0045] Então, primeiramente, os inventores da presente invenção analisaram quantitativamente a influência dos fatores respectivos (1) a (3) na razão S/N do sinal de recepção Srx.
[0046] Em relação ao fator (1) [0047] A Figura 3A é um diagrama de circuito para calcular a interferência intersímbolo, a Figura 3B é um diagrama que ilustra esquematicamente uma característica de frequência do circuito da Figura 3A e a Figura 3C é um diagrama em forma de onda que ilustra esquematicamente um sinal de entrada para a capacitância de acoplamento Cacc da Figura 3A e um sinal de saída a partir da capacitância de acoplamento Cacc.
[0048] Conforme ilustrado na Figura 3A, visto que a capacitância de acoplamento Cacc e as segundas linhas de transmissão L2 que têm a impedância característica Z0 são conectadas em série, as mesmas constituem um filtro de alta passagem. Então, a característica de ganho de frequência da entrada na capacitância de acoplamento Cacc à saída nas segundas linhas de transmissão L2 representa uma característica de alta passagem ilustrada na Figura 3B. A Frequência de corte fc se torna 1/(2wCaccZ0).
[0049] Conforme ilustrado na Figura 3C, quando um sinal de entrada Ven(t) que aumenta em tempo tO em um formato semelhante a um degrau entra na capacitância de acoplamento Cacc, um sinal de saída Vsa(t) da capacitância de acoplamento Cacc graduaimente reduz após aumentar em tempo tO. O sinal de saída Vsa(t) pode ser expresso pela equação a seguir (1).
[0050] Aqui, "u(t)" representa uma função de etapa de unidade e "t" representa tempo, "trf" representa um tempo de elevação ou um tempo de queda do sinal de entrada Ven(t), em um formato semelhante a um degrau. As explicações a seguir serão feitas com uma suposição de que o tempo de elevação e o tempo de queda são iguais. Mesmo quando esses valores diferem, as explicações a seguir e as equações são eficazes quando a diferença entre os valores é adequadamente pequena.
[0051] Visto que a magnitude do sinal de saída Vsa(t) em tempo t1, que é quando 1 UI (intervalo de unidade) passa do tempo tO, se torna uma interferência intersímbolo, a interferência intersímbolo ISI pode ser expressa pela equação (2).
[0052] Aqui, "taxa de dados" representa uma taxa de dados, [0053] Com base na equação (2), verifica-se que, conforme a impedância característica Z0 é reduzida, a frequência de corte fc aumenta e uma amplitude do sinal de saída Vsa(t) em tempo t1 se torna pequeno. Isso também é visto a partir que, quando a frequência de corte fc aumenta, um componente de baixa frequência é adicionalmente atenuado, o aumento do sinal de saída Vsa(t) se torna mais rápido. Então, em vista da redução da ISI, prefere-se que a impedância característica Z0 seja baixa.
[0054] Em relação ao fator (2) [0055] A Figura 4 é um diagrama de circuito para calcular uma perda de retorno na capacitância de acoplamento Cacc. Na Figura 4, uma impedância é referida como Zacc, que é vista a partir de um nó de conexão entre a primeira linha de transmissão L1 e a capacitância de acoplamento Cacc, em direção à direção da capacitância de acoplamento Cacc e da segunda linha de transmissão L2. Adicionalmente, um coeficiente de reflexão no nó de conexão entre a primeira linha de transmissão L1 e a capacitância de acoplamento Cacc é referido como Tacc.
[0056] A impedância Zacc pode ser expressa pela equação a seguir (3).
[0057] Com uso da equação (3), o coeficiente de reflexão Tacc pode ser expresso pela equação a seguir (4).
[0058] Com base na equação (4), verifica-se que, conforme a impedância característica Z0 aumenta, o coeficiente de reflexão facc reduz e a perda de retorno é aprimorada. Então, em vista da redução da reflexão, prefere-se que a impedância característica ZO seja alta.
[0059] Aqui, em um sistema de comunicação de radio bem conhecido ou em um sistema de comunicação sem fio, uma impedância característica de uma linha de transmissão é feita para ser equivalente a uma impedância de saída de um circuito de transmissão e a uma impedância de entrada de um circuito de recepção. Isso pode reduzir uma perda de retorno, e a perda de sinais pode ser reduzida. A presente modalidade é muito diferente do sistema de comunicação de radio bem conhecido, ou similares, nesse ponto.
[0060] Em relação ao fator (3) [0061] A Figura 5 é um diagrama de circuito para calcular uma perda de retorno entre as segundas linhas de transmissão L2 e o circuito de recepção 21. Visto que a impedância de entrada do circuito de recepção 21 é adequadamente alta, comparada à resistência de terminação Rt, o circuito de recepção 21 não é considerado no cálculo. Adicionalmente, a perda de retorno entre a primeira linha de transmissão L1 e o circuito de transmissão 11 também pode ser calculada no mesmo circuito que aquele na Figura 5.
[0062] Na Figura 5, uma impedância é referida como Ztrx, que é vista a partir de um nó de conexão entre a segunda linha de transmissão L2 e a resistência de terminação Rt em direção à direção da resistência de terminação Rt. Adicionalmente, um coeficiente de reflexão em um nó de conexão entre a segunda linha de transmissão L2 e a resistência de terminação Rt é referido como Ttrx.
[0063] A impedância Ztrx pode ser expressa pela equação a seguir (5).
[0064] Com uso dessa equação (5), o coeficiente de reflexão Ttrx pode ser expresso pela equação a seguir (6).
[0065] Com base na equação (6), pode-se verificar que, conforme a impedância característica Z0 é reduzida, o coeficiente de reflexão Ttrx é reduzido em uma região de alta frequência e uma perda de retorno é aprimorada. Então, em vista da redução reflexão na região de alta frequência, prefere-se que a impedância característica Z0 seja baixa.
[0066] Com esses cálculos, os inventores da presente invenção verificaram que a impedância característica preferencial Z0 pode ser de valores diferentes que correspondem à capacitância de acoplamento Cacc, à taxa de dados da taxa de dados, à impedância de saída Rt e similares.
[0067] Com base naquelas verificações, os inventores da presente invenção obtiveram especificamente a impedância característica mais apropriada Z0, conforme explicado abaixo.
[0068] A Figura 6 é um diagrama que explica uma propagação de sinal do sistema de comunicação 1. A fim de tornar a explicação clara, o circuito de transmissão 11 é ilustrado como um bloco 1, a primeira linha de transmissão L1 é ilustrada como um bloco 2, a capacitância de acoplamento Cacc é ilustrada como um bloco 3, a segunda linha de transmissão L2 é ilustrada como um bloco 4 e o circuito de recepção 21 é ilustrado como um bloco 5. As setas ilustradas na Figura 6 indicam um modo que o sinal de transmissão Stx é propagado a partir do bloco 1 até o bloco 5, conforme o tempo passa.
[0069] "Axy" representa um coeficiente de transmissão de um bloco x para um bloco y. 'Txy" representa um coeficiente de reflexão de um bloco x para um bloco y (um coeficiente de reflexão visto a partir do bloco x em direção ao bloco y). "x" e "y" são números inteiros de 1 a 5 respectivamente.
[0070] Um sinal transmitido Sig é um sinal que é o sinal de transmissão Stx transmitido através dos blocos 2 a 4 e alcançado para o circuito de recepção 21 sem ser refletido. O sinal transmitido Sig pode ser expresso conforme a seguir: [0071] Sig = A12A23A34A45Stx [0072] Quando se supõe que a interferência intersímbolo e o sinal refletido não existem, o sinal de recepção Srx é equivalente ao sinal transmitido Sig; entretanto, na realidade, o sinal de recepção Srx é a soma do sinal transmitido Sig, a interferência intersímbolo e o sinal refletido.
[0073] O sinal refletido RefA é um sinal refletido que alcança principalmente uma entrada do circuito de recepção 21 após o sinal transmitido Sig alcançar a entrada do circuito de recepção 21, e os sinais refletidos Ref2, Ref4, Ref5, Ref6, Ref7 e Ref8 são considerados. Então, o sinal refletido RefA pode ser expresso conforme a seguir: RefA = (Γ21Γ23 + Γ32Γ34 + l“45r43)A12A23A34A45Stx [0074] O sinal refletido RefB é um sinal refletido que é um sinal refletido entre o bloco 4 e o bloco 5, adicionalmente refletido entre o bloco 2 e o bloco 1 e, então, alcançado para o bloco 5 novamente, que considera reflexões que podem ser primordiais. Esse caminho é ilustrado com setas pontilhadas na Figura 6. O sinal refletido RefB alcança a entrada do circuito de recepção 21 depois do sinal refletido RefA. O sinal refletido RefB pode ser expresso conforme a seguir: RefB = Γ21 r45A12A232A342A45A43A32Stx [0075] Visto que há múltiplas reflexões além das que são ilustradas na Figura 6, não é prático considerar todos os sinais refletidos. Adicionalmente, os sinais refletidos que são refletidos mais do que uma vez são enfraquecidos. Então, no cálculo a seguir, os dois sinais refletidos acima RefA e RefB, que se supõem serem os mais fortes, serão considerados.
[0076] A seguir, as magnitudes do sinal transmitido Sig e dos sinais refletidos RefA e RefB serão calculadas.
[0077] Os coeficientes de transmissão respectivos A12, A23, A34 e A45 podem ser expressos pelas equações a seguir (7) a (10).
[0078] Consequentemente, a equação a seguir (11) pode ser obtida.
[0079] O sinal transmitido Sig é um produto do lado direito da equação (11) e o sinal de transmissão Stx.
[0080] Adicionalmente, os coeficientes de reflexão respectivos Γ21, Γ23, Γ32, Γ34, Γ45 e Γ43 podem ser expressos pelas equações a seguir (12) e (13).
[0081] Consequentemente, a equação a seguir (14) é obtida.
[0082] O sinal refletido RefA é um produto do lado direito da equação (14) e o sinal transmitido Sig.
[0083] O sinal refletido RefB também pode ser obtido do mesmo modo; entretanto, as descrições da equação detalhada são omitidas.
[0084] Posteriormente, uma razão S/N do sinal de recepção Srx será calculada. A razão S/N é uma razão do sinal transmitido Sig e ruído. Presume-se que o ruído seja uma soma da interferência intersímbolo ISI da equação (2), o sinal refletido RefA e o sinal refletido RefB. Então, a razão S/N é obtida como a equação a seguir (15). razão S/N = Sig/(ISI + RefA + RefB) (15) [0085] Aqui, supõe-se que a impedância de saída Rt e a resistência de terminação Rt sejam de 50 Ω e a capacitância parasita Ct seja de 0,5 pF. Presume-se que o tempo de elevação/queda trf do sinal de transmissão Stx seja de 80 ps. Consequentemente, a frequência f é determinada para ser de 3,5 GHz, e uma velocidade angular ω é determinada para ser de 22,0 Grad/s. Presume-se que a taxa de dados de taxa de dados seja de 6 Gbps. Consequentemente, 1 UI é determinado para ser de 166,7 ps.
[0086] Pode-se verificar que, quando esses valores são designados para a equação (15), a impedância característica Z0 e a capacitância de acoplamento Cacc precisam satisfazer a relação ilustrada na Figura 7, a fim de maximizar a razão S/N do sinal de recepção Srx.
[0087] A Figura 7 é um diagrama que ilustra uma relação entre a impedância característica Z0 e a capacitância de acoplamento Cacc, que maximizam a razão S/N, Com a combinação da impedância característica Z0 e da capacitância de acoplamento Cacc da linha de relação 71 na Figura 7, a razão S/N máxima pode ser obtida. Então, a fim de obter a razão S/N máxima, a impedância característica Z0 precisa ser elevada, conforme a capacitância de acoplamento Cacc se reduz.
[0088] Adicionalmente, a fim de aumentar a razão S/N para mais alta do que 1,8 vez, a impedância característica Z0 e a capacitância de acoplamento Cacc precisam ser ajustadas entre uma curva de valor máximo 72 e uma curva de valor mínimo 73. A curva de valor máximo 72 ilustra a relação entre a impedância característica máxima ZO e a capacitância de acoplamento Cacc, que podem tornar a razão S/N mais alta do que 1,8 vez. A curva de valor mínimo 73 ilustra a relação entre a impedância característica mínima ZO e a capacitância de acoplamento Cacc, que pode tornar a razão S/N mais alta do que 1,8 vez. Por exemplo, quando a capacitância de acoplamento Cacc é de 1 pF, a razão S/N pode se tornar mais alta do que 1,8 vez, instalando-se a impedância característica ZO para ser de aproximadamente 46 Ω ou mais e de aproximadamente 67 Ω ou menos. A "1,8 vez" é um exemplo, mas, quando a razão S/N pode se tornar mais alta do que 1,8 vez, designar o circuito de recepção 21 pode ser mais fácil.
[0089] Particularmente, quando a capacitância de acoplamento Cacc é de 1 pF ou menos, a razão S/N pode ser aprimorada quando a impedância característica ZO é mais do que a impedância de saída Rt e a resistência de terminação Rt (= 50 Ω) e 90 Ω ou menos. Isso é porque o fator (2) é dominante, comparado aos fatores (1) e (3) nessa faixa em que a capacitância de acoplamento Cacc é pequena.
[0090] Quando a taxa de dados da taxa de dados, o tempo de elevação/queda trf, a impedância de saída Rt ou similares variam, a linha de relação 71 da Figura 7 muda para um certo grau. Conforme descrito acima, mesmo com uma condição diferente da explicação acima, por exemplo, quando a capacitância de acoplamento Cacc é de 10 pF ou menos, a razão S/N pode ser aprimorada se a impedância característica Z0 for mais do que a impedância de saída Rt do circuito de transmissão 11.
[0091] Conforme descrito acima, de acordo com a presente modalidade, visto que a impedância característica Z0 é mais do que a impedância de saída Rt do circuito de transmissão 11 e a resistência de terminação Rt, a perda de retorno na capacitância de acoplamento Cacc pode ser reduzida, mesmo quando a capacitância de acoplamento Cacc é de 1 pF ou menos e a impedância é alta. Com isso, visto que a reflexão do sinal na capacitância de acoplamento Cacc pode ser reduzida, a amplitude dos sinais refletidos RefA e RefB sobreposta ao sinal transmitido Sig pode ser reduzida. Então, visto que o ruído pode ser reduzido, a razão S/N do sinal de recepção Srx pode ser reduzida. Em outras palavras, a qualidade de sinal do sinal de recepção Srx pode ser aprimorada. (Segunda modalidade) [0092] Uma das características de uma segunda modalidade é que um tempo de atraso Td1 da primeira linha de transmissão L1 e um tempo de atraso Td2 da segunda linha de transmissão L2 são ajustados para valores preferenciais.
[0093] A Figura 8 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação 1, de acordo com a segunda modalidade. Na Figura 8, mesmas referências numéricas são aplicadas aos componentes que estão em comum com Figura 1, e as diferenças serão principalmente explicadas.
[0094] Na Figura 8, para tornar a explicação clara, uma estrutura com extremidade única é ilustrada; entretanto, uma estrutura básica do sistema de comunicação 1 da segunda modalidade é a mesma que aquela na primeira modalidade. Em outras palavras, a estrutura do diferencial ilustrado na Figura 1 pode ser empregada. Adicionalmente, de modo similar à primeira modalidade, a impedância característica Z0 pode ser mais do que a impedância de saída Rt do circuito de transmissão 11 e não deve ser ajustada desse modo.
[0095] O circuito de recepção 21 inclui um circuito de histerese. O circuito de histerese tem uma histerese em características de entrada e de saída, compara o sinal de recepção Srx com uma primeira tensão limite Vhist e uma segunda tensão negativa de limite (-Vhist) que é inferior à primeira tensão limite Vhist, e produz dados de saída Dsa, de acordo com o resultado de comparação. Concretamente, o circuito de histerese produz dados de saída Dsa em um nível alto ("1") quando o sinal de recepção Srx muda na primeira tensão limite Vhist ou mais, e produz dados de saída Dsa em um nível baixo ("0") quando o sinal de recepção Srx muda na segunda tensão limite (-Vhist) ou menos.
[0096] Conforme descrito na primeira modalidade, o sinal de recepção Srx inclui um sinal transmitido que é o sinal de transmissão Stx alcançado para o circuito de recepção 21, sem ser refletido, e um sinal refletido que é o sinal de transmissão Stx alcançado para o circuito de recepção 21 após ser refletido uma vez ou mais.
[0097] Na presente modalidade, em relação à entrada do circuito de recepção 21, o tempo de atraso Td1 da primeira linha de transmissão L1 e o tempo de atraso Td2 da segunda linha de transmissão L2 são ajustados de modo que o intervalo, quando o sinal transmitido se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos é diferente do intervalo quando um valor absoluto da amplitude do sinal refletido se torna máximo. Com isso, a qualidade de sinal do sinal de recepção Srx pode ser aprimorada eficazmente, conforme descrito abaixo.
[0098] Doravante, uma razão pela qual os tempos de atraso Td1 e Td2 são ajustados desse modo será descrita em detalhes.
[0099] A Figura 9 é um diagrama que ilustra uma relação entre a instabilidade dos dados de saída Dsa e os tempos de atraso Td1 e Td2 da primeira e da segunda linha de transmissão L1 e L2. Conforme ilustrado na Figura 9, os inventores da presente invenção verificaram independentemente que a instabilidade dos dados de saída Dsa varia quando os tempos de atraso Td1 e Td2 mudam. Em outras palavras, a instabilidade dos dados de saída Dsa pode se tornar o valor mínimo ou o valor máximo, de acordo com o tempo de atraso Td1 ou Td2. Os inventores da presente invenção criaram a presente invenção com base em suas próprias verificações.
[00100] A Figura 10A é um diagrama em forma de onda que ilustra esquematicamente o sinal transmitido e o sinal refletido na entrada do circuito de recepção 21 em uma condição pior. Conforme ilustrado na Figura 10A, o valor absoluto da amplitude do sinal refletido se torna o máximo nos intervalos respectivos t11, t12, t13, t14 e t15, quando o sinal transmitido se torna uma primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos.
[00101] Aqui, os números -1 a 5 aplicados na Figura 10A representam que, por exemplo, uma forma de onda com o número 0 do sinal transmitido é atrasado devido a uma reflexão e se torna uma forma de onda de um sinal refletido com o mesmo número 0.
[00102] Conforme ilustrado na Figura 10B, um padrão de olho do sinal de recepção Srx, em que um sinal transmitido e um sinal refletido são sobrepostos, tem uma instabilidade relativamente grande em um intervalo, quando o sinal de recepção Srx se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos. Isso é devido ao fato de que, visto que o tempo de atraso do sinal refletido varie correspondendo ao tempo de atraso da linha de transmissão, o valor absoluto da amplitude do sinal refletido é grande nesse intervalo, e isso faz com que o sinal refletido aumente a instabilidade do sinal de recepção Srx. Consequentemente, a instabilidade dos dados de saída Dsa também se torna grande.
[00103] A Figura 10C é um diagrama em forma de onda que ilustra esquematicamente o sinal transmitido e o sinal refletido na entrada do circuito de recepção 21 em uma condição melhor. Conforme ilustrado na Figura 10C, o valor absoluto da amplitude do sinal refletido se torna mínimo nos intervalos respectivos t11, t12, t13, t14 e t15 quando o sinal transmitido se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos.
[00104] Com isso, conforme ilustrado na Figura 10D, o padrão de olho do sinal de recepção Srx na entrada do circuito de recepção 21 tem menos instabilidade do que o caso da Figura 10B, em intervalos, quando o sinal de recepção Srx se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos. Isso é porque, nesse intervalo, o valor absoluto da amplitude do sinal refletido é mínimo e a influência do sinal refletido dada para o sinal de recepção Srx também é pequena. Então, a instabilidade dos dados de saída Dsa se torna menor do que os casos das Figuras 10A e 10B.
[00105] Aqui, no caso da Figura 10D, em uma região 101, em que o sinal de recepção Srx aumenta e então cai, e a região 102, em que o sinal de recepção Srx cai e então aumenta, a variação do padrão de olho na direção de eixo de tempo é maior do que o caso da Figura 10B. Entretanto, visto que os dados de saída Dsa não variam nesse intervalo devido à característica do circuito de histerese, a instabilidade dos dados de saída Dsa não é afetada.
[00106] Posteriormente, um método para instalar tal condição melhor será explicado.
[00107] A Figura 11 é um diagrama que ilustra esquematicamente o padrão de olho de um sinal transmitido na entrada do circuito de recepção 21.
[00108] Aqui, uma taxa de variação do sinal transmitido é ajustada como SR[V/s] e um intervalo de unidade do sinal de transmissão Stx é ajustado como Ul[s], [00109] Quando se presume que o intervalo do sinal transmitido que varia seja de 0 UI, exige-se que se mantenha o valor absoluto da amplitude do sinal refletido, de modo que não seja máximo no intervalo de "0 UI + Vhist/SR[s]", conforme descrito acima. Então, a condição melhor é que o valor absoluto da amplitude do sinal refletido se torne máximo sobre um intervalo no meio, entre um intervalo de "0 UI + Vhist/SR[sj" e um intervalo de "Vhist/SR + 1 Ul[s]", quando o sinal transmitido subsequentemente se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos. Em outras palavras, prefere-se que o valor absoluto da amplitude do sinal refletido se torne máximo sobre um intervalo de "(Vhist/SR) + 0,5 Ul[s]".
[00110] Aqui, conforme ilustrado na Figura 8, uma reflexão entre o circuito de transmissão 11 e a capacitância de acoplamento Cacc, a reflexão entre a capacitância de acoplamento Cacc e o circuito de recepção 21 e a reflexão entre o circuito de transmissão 11 e o circuito de recepção 21 serão consideradas. Uma onda refletida causada pela reflexão entre o circuito de transmissão 11 e a capacitância de acoplamento Cacc é atrasada por "2 χ Td1", comparada a uma onda transmitida. Uma onda refletida causada pela reflexão entre a capacitância de acoplamento Cacc e o circuito de recepção 21 atrasa por "2 χ Td2", comparada a uma onda transmitida. Uma onda refletida causada pela reflexão entre o circuito de transmissão 11 e o circuito de recepção 21 atrasa por "2(Td1 + Td2)", comparada a uma onda transmitida.
[00111] Com base no descrito acima, embora o valor absoluto da amplitude do sinal transmitido seja ajustado como Vamp[V], e N_UI é ajustado como um múltiplo de número inteiro de UI, em que o número inteiro é zero ou mais, o tempo de atraso Td1 e o tempo de atraso Td2 são preferencialmente ajustados de modo que pelo menos um de "2 χ Td1"2 χ Td2," e "2(Td1 + Td2)" seja quase equivalente a "N_UI + Vhist/SR + 0,5 UI - Vamp/SR." Isso causa a condição melhor descrita acima, e a instabilidade pode ser minimizada. A instabilidade pode ser adicionalmente reduzida quando mais de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" satisfazem a condição acima.
[00112] A Figura 12 é um diagrama que ilustra uma faixa de tempos de atraso preferenciais Td1 e Td2. Por exemplo, a instabilidade pode ser reduzida eficazmente quando pelo menos um de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" está em uma faixa de "N_UI + 0,95 χ Vhist/SR + 0,5 UI - Vamp/SR" para "NJJI + 1,05 χ Vhist/SR + 0,5 UI - Vamp/SR." A faixa pode ser mais ampla; entretanto, o efeito de redução de instabilidade é reduzido, à medida que "2 χ Td1" ou similar se torna mais diferente de "N_UI + Vhist/SR + 0,5 UI - Vamp/SR." Em outras palavras, em todo tempo que o tempo de atraso Td1 e o tempo de atraso Td2 são ajustados, de modo que um de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" seja diferente de "NJJI + Vhist/SR - Vamp/SR", a instabilidade pode ser reduzida, comparada à condição pior.
[00113] Conforme descrito acima, de acordo com a presente modalidade, o valor absoluto da amplitude do sinal refletido não é mantido para ser maximizado no intervalo, quando o sinal transmitido se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos, ou seja, no intervalo quando os dados de saída Dsa do circuito de recepção 21 variam. Com isso, visto que a instabilidade do sinal de recepção Srx pode ser reduzida nesse intervalo, a qualidade de sinal do sinal de recepção Srx pode ser aprimorada.
[00114] Como resultado, mesmo quando há um sinal refletido, a instabilidade dos dados de saída Dsa pode ser reduzida.
[00115] Adicionalmente, similarmente à primeira modalidade, a qualidade de sinal do sinal de recepção Srx pode ser adicionalmente aprimorada, visto que a razão S/N do sinal de recepção Srx pode ser aprimorada instalando-se a impedância característica Z0 maior do que a impedância de saída Rt do circuito de transmissão 11. (Terceira modalidade) [00116] A segunda modalidade pode ser aplicada a um sistema de comunicação com uso de um acoplamento indutivo, como o acoplamento de CA. Doravante, as diferenças da segunda modalidade serão principalmente explicadas.
[00117] A Figura 13 é um diagrama em bloco que ilustra uma estrutura esquemática de um sistema de comunicação 1A, de acordo com uma terceira modalidade. O sistema de comunicação 1A tem uma diferença da segunda modalidade, em que uma mola de transmissão (elemento de acoplamento de CA de transmissão) Ltx e uma mola de recepção (elemento de acoplamento de CA de recebimento) Lrx são incluídas como substitutas para o eletrodo transmissor T1 e o eletrodo receptor R1.
[00118] Em outras palavras, um par de primeiras linhas de transmissões L1 respectivamente tem uma extremidade conectada à mola de transmissão Ltx. Concretamente, a mola de transmissão Ltx é conectada entre uma das extremidades das primeiras linhas de transmissão L1.
[00119] Um par de segundas linhas de transmissão L2 respectivamente tem uma extremidade conectada à mola de recepção Lrx. Concretamente, a mola de recepção Lrx é conectada entre uma das extremidades das segundas linhas de transmissão L2.
[00120] Quando a comunicação é executada, a mola de recepção Lrx é acoplada indutivamente à mola de transmissão Ltx. Em outras palavras, a mola de recepção Lrx é acoplada à mola de transmissão Ltx com uso do acoplamento de CA. Com isso, o circuito de recepção 21 recebe um sinal de recepção Srx por meio da mola de recepção Lrx e das segundas linhas de transmissão L2.
[00121] Aqui, duas molas de transmissão Ltx e duas molas de recepção Lrx podem ser fornecidas, cada uma das molas de transmissão Ltx pode ser conectada entre uma extremidade das primeiras linhas de transmissão respectivas L1 e um terra, e cada uma das molas de recepção Lrx pode ser conectada entre uma extremidade das respectivas segundas linhas de transmissão L2 e o terra. Adicionalmente, uma estrutura com extremidade única também pode ser empregada.
[00122] Na presente modalidade, similarmente à segunda modalidade, na entrada circuito de recepção 21, o tempo de atraso Td1 da primeira linha de transmissão L1 e o tempo de atraso Td2 da segunda linha de transmissão L2 também são ajustados de modo que o intervalo, quando o sinal transmitido se torna a primeira tensão limite Vhist ou mais, ou a segunda tensão limite (-Vhist) ou menos, é diferente do intervalo quando o valor absoluto da amplitude do sinal refletido se torna máximo.
[00123] Adicionalmente, de modo similar à segunda modalidade, uma onda refletida causada pela reflexão entre o circuito de transmissão 11 e a mola de transmissão Ltx atrasa por "2 χ Td1", comparada a uma onda transmitida. Uma onda refletida causada pela reflexão entre a mola de recepção Lrx e o circuito de recepção 21 atrasa por "2 χ Td2", comparada a uma onda transmitida. Uma onda refletida causada pela reflexão entre o circuito de transmissão 11 e o circuito de recepção 21 atrasa por "2(Td1 + Td2)", comparada a uma onda transmitida. Pelo menos um de "2 χ Td1," "2 χ Td2" e "2(Td1 + Td2)" satisfaz a condição explicada na segunda modalidade.
[00124] Então, também no sistema de comunicação 1A, com uso de acoplamento indutivo, similarmente à segunda modalidade, a qualidade de sinal do sinal de recepção Srx pode ser aprimorada.
[00125] Embora certas modalidades tenham sido descritas, essas modalidades foram apresentadas a título de exemplo apenas e não são destinadas a limitar o escopo das invenções. De fato, os métodos inovadores e os sistemas descritos no presente documento podem ser incorporados em uma variedade de outras formas; além disso, várias omissões, substituições e mudanças, na forma dos métodos e sistemas descritos no presente documento, podem ser feitas, sem se afastarem do espírito das invenções. As reivindicações anexas e suas equivalentes são destinadas a cobrir tais formas ou modificações, conforme cairiam dentro do escopo e do espírito das invenções.
REIVINDICAÇÕES

Claims (20)

1. Sistema de comunicação caracterizado pelo fato de que compreende: um eletrodo transmissor; uma primeira linha de transmissão que compreende uma extremidade conectada ao eletrodo transmissor; um circuito de transmissão conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão; um eletrodo receptor acoplado capacitivamente ao eletrodo transmissor; uma segunda linha de transmissão que compreende uma extremidade conectada ao eletrodo receptor; e um circuito de recepção conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do eletrodo receptor e da segunda linha de transmissão, em que impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão.
2. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que uma capacitância de acoplamento entre o eletrodo transmissor e o eletrodo receptor é de 10 pF ou menos.
3. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que a impedância de saída do circuito de transmissão é de 40 Ω ou mais e de 60 Ω ou menos.
4. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que as impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são de 90 Ω ou menos.
5. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que o circuito de recepção compreende um circuito de histerese que tem uma histerese em características de entrada e de saída, o circuito de histerese configurado para comparar o sinal de recepção com a primeira tensão limite e uma segunda tensão limite, em que a segunda tensão limite é inferior à primeira tensão limite e configurada para produzir dados de saída, de acordo com o resultado de comparação, o sinal de recepção compreende um sinal transmitido e um sinal refletido, em que o sinal transmitido é o sinal de transmissão alcançado para o circuito de recepção, sem ser refletido, em que o sinal refletido é o sinal de transmissão alcançado para o circuito de recepção após ser refletido, e um tempo de atraso Td1 da primeira linha de transmissão e um tempo de atraso Td2 da segunda linha de transmissão são ajustados, de modo que um intervalo, quando o sinal transmitido se torna a primeira tensão limite ou mais, ou a segunda tensão limite ou menos, é diferente de um intervalo, quando um valor absoluto de uma amplitude do sinal refletido se torna máximo.
6. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende uma resistência de terminação conectada entre a outra extremidade da segunda linha de transmissão e um terra.
7. Sistema de comunicação, de acordo com a reivindicação 6, caracterizado pelo fato de que um valor da resistência de terminação é de 40 Ω ou mais e de 60 Ω ou menos.
8. Sistema de comunicação, de acordo com a reivindicação 6, caracterizado pelo fato de que um valor da resistência de terminação é equivalente à impedância de saída do circuito de transmissão.
9. Sistema de comunicação, de acordo com a reivindicação 1, caracterizado pelo fato de que o sinal de transmissão é uma onda quadrada.
10. Sistema de comunicação caracterizado pelo fato de que compreende: um elemento de acoplamento de CA de transmissão; uma primeira linha de transmissão que compreende uma extremidade conectada ao elemento de acoplamento de CA de transmissão; um circuito de transmissão conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão; um elemento de acoplamento de CA de recebimento acoplado ao elemento de acoplamento de CA de transmissão com uso de acoplamento de CA; uma segunda linha de transmissão que compreende uma extremidade conectada ao elemento de acoplamento de CA de recebimento; e um circuito de recepção conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do elemento de acoplamento de CA de recebimento e da segunda linha de transmissão, em que o circuito de recepção compreende um circuito de histerese que tem uma histerese em características de entrada e de saída, o circuito de histerese configurado para comparar o sinal de recepção com uma primeira tensão limite e uma segunda tensão limite, em que a segunda tensão limite é inferior à primeira tensão limite, e configurado para produzir dados de saída, de acordo com o resultado de comparação, o sinal de recepção compreende um sinal transmitido e um sinal refletido, em que o sinal transmitido é o sinal de transmissão alcançado para o circuito de recepção sem ser refletido, em que o sinal refletido é o sinal de transmissão alcançado para o circuito de recepção após ser refletido, e um tempo de atraso Td1 da primeira linha de transmissão e um tempo de atraso Td2 da segunda linha de transmissão são ajustados de modo que, em uma entrada do circuito de recepção, um intervalo, quando o sinal transmitido se torna a primeira tensão limite ou mais ou a segunda tensão limite ou menos, é diferente de um intervalo quando um valor absoluto de uma amplitude do sinal refletido se torna máximo.
11. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que a primeira tensão limite é ajustada como VhistfV], uma taxa de variação do sinal transmitido é ajustada como SR[V/s], um intervalo de unidade do sinal de transmissão é ajustado como Ul[s], um valor absoluto de amplitude do sinal transmitido é ajustado como Vamp[V], o N_UI é ajustado como um múltiplo de número inteiro de UI, em que o número inteiro é zero ou mais, e o tempo de atraso Td1 e o tempo de atraso Td2 são ajustados de modo que pelo menos um de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" está dentro de uma faixa de "N_UI + 0,95 χ Vhist/SR + 0,5 UI - Vamp/SR" a "NJJI + 1,05 χ Vhist/SR + 0,5 UI - Vamp/SR."
12. Sistema de comunicação, de acordo com a reivindicação 11, caracterizado pelo fato de que o tempo de atraso Td1 e o tempo de atraso Td2 são ajustados de modo que pelo menos um de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" se torne equivalente a "NJJI + Vhist/SR + 0,5 UI - Vamp/SR."
13. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que a primeira tensão limite é ajustada como Vhist[V], uma taxa de variação do sinal transmitido é ajustada como SR[V/s], um intervalo de unidade do sinal de transmissão é ajustado como Ul[s], um valor absoluto de amplitude do sinal transmitido é ajustado como Vamp[V], o NJJI é ajustado como um múltiplo de número inteiro do UI, em que o número inteiro é zero ou mais, e o tempo de atraso Td1 e o tempo de atraso Td2 são ajustados de modo que pelo menos um de "2 χ Td1," "2 χ Td2," e "2(Td1 + Td2)" se torne diferente de "NJJI + Vhist/SR - Vamp/SR."
14. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que o tempo de atraso Td1 e o tempo de atraso Td2 são ajustados de modo que, na entrada do circuito de recepção, o valor absoluto da amplitude do sinal refletido se torne mínimo em um intervalo quando o sinal transmitido se torna a primeira tensão limite ou mais, ou a segunda tensão limite ou menos.
15. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que o elemento de acoplamento de CA de transmissão é um eletrodo transmissor, o elemento de acoplamento de CA de recebimento é um eletrodo receptor, o acoplamento de CA é acoplamento capacitivo, impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão, e uma capacitância de acoplamento entre o eletrodo transmissor e o eletrodo receptor é de 10 pF ou menos.
16. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que o elemento de acoplamento de CA de transmissão é um eletrodo transmissor, o elemento de acoplamento de CA de recebimento é um eletrodo receptor, o acoplamento de CA é acoplamento capacitivo, impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão, e a impedância de saída do circuito de transmissão é de 40 Ω ou mais e de 60 Ω ou menos.
17. Sistema de comunicação, de acordo com a reivindicação 10, caracterizado pelo fato de que o elemento de acoplamento de CA de transmissão é um eletrodo transmissor, o elemento de acoplamento de CA de recebimento é um eletrodo receptor, o acoplamento de CA é acoplamento capacitivo, e o sistema de comunicação compreende uma resistência de terminação conectada entre a outra extremidade da segunda linha de transmissão e um terra.
18. Sistema de comunicação, de acordo com a reivindicação 11, caracterizado pelo fato de que o sinal de transmissão é uma onda quadrada.
19. Transmissor configurado para realizar comunicação com um receptor, em que o receptor compreende um eletrodo receptor, uma segunda linha de transmissão que compreende uma extremidade conectada ao eletrodo receptor e um circuito de recepção conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do eletrodo receptor e da segunda linha de transmissão, o transmissor caracterizado por compreender: um eletrodo transmissor acoplado capacitivamente ao eletrodo receptor; uma primeira linha de transmissão que compreende uma extremidade conectada ao eletrodo transmissor; e um circuito de transmissão conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão, em que impedâncias características da primeira linha de transmissão e da segunda linha de transmissão são maiores do que uma impedância de saída do circuito de transmissão.
20. Transmissor configurado para realizar comunicação com um receptor, em que o receptor compreende um elemento de acoplamento de CA de recebimento, uma segunda linha de transmissão que compreende uma extremidade conectada ao elemento de acoplamento de CA de recebimento e um circuito de recepção conectado a uma outra extremidade da segunda linha de transmissão e configurado para receber um sinal de recepção por meio do elemento de acoplamento de CA de recebimento e da segunda linha de transmissão, em que o circuito de recepção compreende um circuito de histerese que tem uma histerese em características de entrada e de saída, o circuito de histerese configurado para comparar o sinal de recepção com uma primeira tensão limite e uma segunda tensão limite, em que a segunda tensão limite é inferior à primeira tensão limite, e configurado para produzir dados de saída, de acordo com o resultado da comparação, o transmissor caracterizado por compreender: um elemento de acoplamento de CA de transmissão acoplado ao elemento de acoplamento de CA de recebimento usando o acoplamento de CA; uma primeira linha de transmissão que compreende uma extremidade conectada ao elemento de acoplamento de CA de transmissão; e um circuito de transmissão conectado a uma outra extremidade da primeira linha de transmissão e configurado para transmitir um sinal de transmissão, em que o sinal de recepção compreende um sinal transmitido e um sinal refletido, em que o sinal transmitido é o sinal de transmissão alcançado para o circuito de recepção sem ser refletido, em que o sinal refletido é o sinal de transmissão alcançado para o circuito de recepção após ser refletido, e um tempo de atraso Td1 da primeira linha de transmissão e um tempo de atraso Td2 da segunda linha de transmissão são ajustados de modo que, em uma entrada do circuito de recepção, um intervalo quando o sinal transmitido se torna a primeira tensão limite ou mais, ou a segunda tensão limite ou menos, é diferente de um intervalo quando um valor absoluto de uma amplitude do sinal refletido se torna máximo.
BR102015004702-9A 2014-07-18 2015-03-03 Sistema de comunicação e transmissor BR102015004702B1 (pt)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014148163 2014-07-18
JP2014-148163 2014-07-18
JP2014210129A JP2016029785A (ja) 2014-07-18 2014-10-14 通信システム
JP2014-210129 2014-10-14

Publications (3)

Publication Number Publication Date
BR102015004702A2 true BR102015004702A2 (pt) 2016-02-16
BR102015004702A8 BR102015004702A8 (pt) 2022-09-20
BR102015004702B1 BR102015004702B1 (pt) 2023-05-09

Family

ID=55075454

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102015004702-9A BR102015004702B1 (pt) 2014-07-18 2015-03-03 Sistema de comunicação e transmissor

Country Status (4)

Country Link
US (1) US9432083B2 (pt)
JP (1) JP2016029785A (pt)
BR (1) BR102015004702B1 (pt)
TW (1) TWI558111B (pt)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228920A (ja) * 2016-06-22 2017-12-28 株式会社デンソー リンギング抑制回路
JP7114221B2 (ja) 2017-01-11 2022-08-08 キヤノン株式会社 無線通信システム、通信装置及び通信方法
US10530185B2 (en) * 2018-02-15 2020-01-07 Velodyne Lidar, Inc. Systems and methods for transmitting data via a contactless cylindrical interface
CN109120307B (zh) * 2018-08-07 2021-06-22 南京邮电大学 一种电力线载波通信系统及其带通匹配耦合器
JP7286389B2 (ja) 2019-04-15 2023-06-05 キヤノン株式会社 無線通信装置、無線通信システムおよび通信方法
EP3787191A1 (en) 2019-08-30 2021-03-03 Canon Kabushiki Kaisha Communication apparatus, wireless communication system, and communication method
CN113452633B (zh) * 2020-03-26 2024-02-13 创意电子股份有限公司 信号传输装置
JP2023000107A (ja) 2021-06-17 2023-01-04 キヤノン株式会社 通信装置、通信システムおよび通信装置の制御方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866750B2 (ja) * 1991-01-28 1999-03-08 三菱電機株式会社 半導体試験装置および半導体装置の試験方法
JP2870288B2 (ja) * 1992-03-17 1999-03-17 株式会社日立製作所 双方向信号伝送回路
KR100466457B1 (ko) * 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
US5670887A (en) * 1996-04-17 1997-09-23 Mitutoyo Corporation Method and apparatus for fast sampling in capacitive position transducers
JP4052697B2 (ja) * 1996-10-09 2008-02-27 富士通株式会社 信号伝送システム、および、該信号伝送システムのレシーバ回路
JP3828652B2 (ja) * 1998-01-09 2006-10-04 株式会社アドバンテスト 差動信号伝送回路
US6714558B1 (en) * 1999-08-31 2004-03-30 3Com Corporation System for implementing network protocols between devices on a printed circuit board
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
JP3885528B2 (ja) * 2001-07-04 2007-02-21 株式会社日立製作所 光変調器
DE60318689T2 (de) * 2002-03-04 2009-01-15 Citizen Holdings Co., Ltd. Elektrische uhr
US7480571B2 (en) * 2002-03-08 2009-01-20 Lam Research Corporation Apparatus and methods for improving the stability of RF power delivery to a plasma load
JP2003309461A (ja) * 2002-04-15 2003-10-31 Nec Electronics Corp 出力バッファ回路
JP3708897B2 (ja) * 2002-04-23 2005-10-19 Necエレクトロニクス株式会社 出力バッファ回路
US7375909B2 (en) * 2004-04-14 2008-05-20 Stmicroelectronics, Inc. Write driver with power optimization and interconnect impedance matching
US6980021B1 (en) * 2004-06-18 2005-12-27 Inphi Corporation Output buffer with time varying source impedance for driving capacitively-terminated transmission lines
US7212627B2 (en) * 2004-09-21 2007-05-01 Analog Devices, Inc. Line interface with analog echo cancellation
JP2006252687A (ja) * 2005-03-11 2006-09-21 Hitachi Ltd 磁気記録装置
JP4257611B2 (ja) * 2005-05-17 2009-04-22 ソニー株式会社 通信装置および方法、並びにプログラム
US8743943B2 (en) 2005-07-28 2014-06-03 Altera Corporation High-speed data reception circuitry and methods
US8598906B2 (en) * 2006-05-11 2013-12-03 Broadcom Corporation Low-power ethernet transmitter
JP4345851B2 (ja) 2006-09-11 2009-10-14 ソニー株式会社 通信システム並びに通信装置
US7619843B2 (en) * 2006-11-14 2009-11-17 Hitachi Global Storage Technologies Netherlands, B.V. Write through drivers for disk drive systems
EP1926223B1 (en) 2006-11-21 2018-02-28 Sony Corporation Communication system and communication apparatus
JP4345849B2 (ja) 2006-11-21 2009-10-14 ソニー株式会社 通信システム、通信装置、並びに高周波結合器
JP5696301B2 (ja) * 2007-09-28 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. アドレス線配線構造及びこれを有するプリント配線基板
ITMI20072451A1 (it) * 2007-12-31 2009-07-01 St Microelectronics Srl Sistema di comunicazione per il collegamento tra dispositivi sincroni temporalmente non correlati
ITMI20072450A1 (it) * 2007-12-31 2009-07-01 St Microelectronics Srl Sistema di comunicazione tra un primo ed un secondo dispositivo sincroni temporalmente non correlati.
US7786754B2 (en) * 2008-09-09 2010-08-31 Hitachi Global Storage Technologies Netherlands B.V. High speed digital signaling apparatus and method using reflected signals to increase total delivered current
US20110285473A1 (en) * 2010-05-24 2011-11-24 Coherent, Inc. Impedance-matching transformers for rf driven co2 gas discharge lasers
US8150315B2 (en) * 2010-06-29 2012-04-03 Stmicroelectronics S.R.L. Method for verifying the alignment between integrated electronic devices
US8340576B2 (en) * 2010-06-29 2012-12-25 Stmicroelectronics S.R.L. Electronic circuit for communicating through capacitive coupling
JP2012043521A (ja) * 2010-08-23 2012-03-01 Hitachi-Lg Data Storage Inc 光ディスク装置
DE112012000679B4 (de) * 2011-02-04 2017-05-11 Murata Manufacturing Co., Ltd. Duplexermodul
JP5213087B2 (ja) 2011-02-18 2013-06-19 学校法人慶應義塾 モジュール間通信装置
US9147636B2 (en) * 2011-06-29 2015-09-29 Stmicroelectronics S.R.L. Method for verifying the alignment between integrated electronic devices
WO2013024395A2 (en) * 2011-08-16 2013-02-21 Koninklijke Philips Electronics N.V. Receiver electrodes of a capacitive wireless powering system
WO2013024404A2 (en) * 2011-08-16 2013-02-21 Koninklijke Philips Electronics N.V. A conductive layer of a large surface for distribution of power using capacitive power transfer
CN103733536A (zh) * 2011-08-16 2014-04-16 皇家飞利浦有限公司 用于无线电容性电力的层压表面
JP5516824B2 (ja) * 2012-02-24 2014-06-11 株式会社村田製作所 電力伝送システム
JP2013197675A (ja) * 2012-03-16 2013-09-30 Fujitsu Ltd 送信回路
CN204290504U (zh) * 2012-03-26 2015-04-22 株式会社村田制作所 电力传输系统以及用于该电力传输系统的送电装置
US9151790B1 (en) * 2012-06-21 2015-10-06 Parade Technologies, Ltd. Sensor pattern with inactive electrodes in transmit (TX) layer for mutual capacitance
JP6102284B2 (ja) * 2013-01-29 2017-03-29 セイコーエプソン株式会社 超音波測定装置、超音波ヘッドユニット、超音波プローブ及び超音波画像装置

Also Published As

Publication number Publication date
TW201605177A (zh) 2016-02-01
TWI558111B (zh) 2016-11-11
BR102015004702B1 (pt) 2023-05-09
JP2016029785A (ja) 2016-03-03
US9432083B2 (en) 2016-08-30
BR102015004702A8 (pt) 2022-09-20
US20160020826A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
BR102015004702A2 (pt) transmissor e sistema de comunicação
KR101925985B1 (ko) 고속 수신기 회로 및 방법
US9893911B2 (en) Multidrop data transfer
US8917783B2 (en) Resonance mitigation for high-speed signaling
US8724678B2 (en) Electromagnetic interference reduction in wireline applications using differential signal compensation
US9020418B2 (en) Methods and apparatus related to a repeater
US20140153631A1 (en) Methods and circuits for asymmetric distribution of channel equalization between devices
US7400675B2 (en) System and method for digital adaptive equalization with failure detection and recovery
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
US20200313720A1 (en) High Speed Serializer-Deserializer Systems and Methods
US20200036563A1 (en) Passive continuous-time linear equalizer
US20170026033A1 (en) Skew correction circuit, electronic device, and skew correction method
TWI604702B (zh) 共模雜訊導入以降低射頻干擾的技術
KR102532885B1 (ko) 복조회로 및 이를 갖는 무선 전력 송신기
US20210351963A1 (en) Passive linear equalizer for serial wireline receivers
TWI719862B (zh) 高速串列連結偏斜校正之混合方法
CN103763037B (zh) 一种动态补偿接收器及动态补偿接收方法
US8126402B1 (en) Transmission line common-mode filter
CN109245758B (zh) 发射器与接收器电路
EP2779535A1 (en) Method and system of enhancing signal processing in a shared medium network
US20140086300A1 (en) Interference channel equalizer
JP7278144B2 (ja) 通信装置
US20120188031A1 (en) Programmable high-frequency high-gain equalizer for digital display interfaces
FI127484B (fi) Laajakaistakäyttöinen impedanssisovituskytkentä
JP6474098B2 (ja) 電界通信磁界通信共用アンテナ、通信システムおよび通信方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B25A Requested transfer of rights approved

Owner name: TOSHIBA MEMORY CORPORATION (JP)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H04B 1/04 , H04B 3/03 , G06F 1/26

Ipc: H04B 1/04 (2006.01), H04B 3/03 (2006.01), G06F 1/2

B25G Requested change of headquarter approved

Owner name: TOSHIBA MEMORY CORPORATION (JP)

B25A Requested transfer of rights approved

Owner name: K.K. PANGEA (JP)

B25D Requested change of name of applicant approved

Owner name: TOSHIBA MEMORY CORPORATION (JP)

B25D Requested change of name of applicant approved

Owner name: KIOXIA CORPORATION (JP)

B25G Requested change of headquarter approved

Owner name: KIOXIA CORPORATION (JP)

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 03/03/2015, OBSERVADAS AS CONDICOES LEGAIS