AT525255A4 - Flexibles Logikgatter - Google Patents

Flexibles Logikgatter Download PDF

Info

Publication number
AT525255A4
AT525255A4 ATA8012/2022A AT80122022A AT525255A4 AT 525255 A4 AT525255 A4 AT 525255A4 AT 80122022 A AT80122022 A AT 80122022A AT 525255 A4 AT525255 A4 AT 525255A4
Authority
AT
Austria
Prior art keywords
multiplexer
input
channel igfet
selects
logic gate
Prior art date
Application number
ATA8012/2022A
Other languages
English (en)
Other versions
AT525255B1 (de
Original Assignee
Harald Iglseder Dipl Ing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harald Iglseder Dipl Ing filed Critical Harald Iglseder Dipl Ing
Priority to ATA8012/2022A priority Critical patent/AT525255B1/de
Priority to PCT/AT2022/060440 priority patent/WO2023168469A1/de
Application granted granted Critical
Publication of AT525255A4 publication Critical patent/AT525255A4/de
Publication of AT525255B1 publication Critical patent/AT525255B1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/506—Indexing scheme relating to groups G06F7/506 - G06F7/508
    • G06F2207/5063—2-input gates, i.e. only using 2-input logical gates, e.g. binary carry look-ahead, e.g. Kogge-Stone or Ladner-Fischer adder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Flexibles Logikgatter, das, abhängig von 4 Steuerbits, jede mögliche logische Verknüpfung von 2 Eingangsbits durchführen kann, und für diese Aufgabe nur 6 Transistoren benötigt. Dabei wird ein p-Kanal IGFET (T1) und ein n-Kanal IGFET (T2) zu einem Multiplexer (M1) verschaltet, sowie ein weiterer p-Kanal IGFET (T3) und ein n-Kanal IGFET (T4) zu einem weiteren Multiplexer (M2) verschaltet, und ein dritter p-Kanal IGFET (T5) und ein dritter n-Kanal IGFET (T6) zu einem dritten Multiplexer (M3) verschaltet, wobei das erste Eingangsbit (Eingang 1) über den Multiplexer (M1) selektiert, welches von 2 Steuerbits der Multiplexer (M1) auswählt und gleichzeitig über den Multiplexer (M2) auswählt, welches von 2 weiteren Steuerbits der Multiplexer (M2) auswählt und das zweite Eingangsbit (Eingang 2) über den Multiplexer (M3) selektiert, welcher der beiden ersten Multiplexer (M1) oder (M2) an den Ausgang durchgeschaltet wird.

Description

Die Erfindung betrifft ein flexibles Logikgatter, das, abhängig von 4 Steuerbits, jede mögliche
logische Verknüpfung von 2 Eingangsbits durchführen kann.
Diese neue Art von Logikschaltung (Figur 1) soll helfen, die Zahl von Transistoren in elektronischen Schaltungen drastisch zu reduzieren. Die Schaltung benötigt insgesamt nur 6
Transistoren, genauso viele wie z.B. ein AND-Gatter, das in CMOS-Technologie realisiert ist.
Es handelt sich bei der Schaltung um ein Logikgatter, das, abhängig von 4 Steuerbits, jede mögliche logische Verknüpfung von 2 Eingangsbits durchführen kann (Figur 2). Dabei wird
die durch das Gatter realisierte Logikfunktion vollständig durch die Steuerbits definiert.
Eine solche Schaltung könnte z.B. in programmierbaren Logikbausteinen zum Einsatz
kommen.
Die Schaltung besteht aus 6 Pass Transistoren (IGFETs) (T1-T6), gruppiert zu drei Multiplexern (M1, M2, M3).
Die ersten beiden Multiplexer (die mit den Steuerbits) werden vom Eingang 1 gleichzeitig angesteuert. Der dritte Multiplexer selektiert dann, gesteuert vom Eingang 2, welcher der ersten beiden Multiplexer an den Ausgang durchgeschalten wird. Diese spezielle Verschachtelung der Multiplexer bewirkt, dass für die beiden Eingangsbits kein zusätzlicher
Decoder erforderlich ist.
Die Schaltung kann als Beispiel für eine Pass-Transistor-Logik gesehen werden. Eine Besonderheit ist hier aber, dass nicht die elektrischen Potentiale der Eingänge an den Ausgang durchgeschalten werden, sondern die Potentiale der Steuerbits. Verbindet man also den Ausgang eines solchen Gatters mit dem Eingang eines nachfolgenden Gatters, und wird das Steuerbit über CMOS definiert, gibt es auch bei beliebiger Kaskadierung solcher Gatter
keinen Spannungsabfall über mehr als 3 Transistoren.

Claims (3)

1. Flexibles Logikgatter, dadurch gekennzeichnet, dass es, abhängig von 4 Steuerbits, jede mögliche logische Verknüpfung von 2 Eingangsbits durchführen kann, und für diese
Aufgabe nur 6 Transistoren benötigt werden.
2. Flexibles Logikgatter nach Anspruch 1, dadurch gekennzeichnet, dass ein p-Kanal IGFET (T1) und ein n-Kanal IGFET (T2) zu einem Multiplexer (M1) verschaltet sind, sowie ein weiterer p-Kanal IGFET (T3) und ein n-Kanal IGFET (T4) zu einem weiteren Multiplexer (M2) verschaltet sind, und ein dritter p-Kanal IGFET (T5) und ein dritter n-Kanal IGFET (T6) zu einem dritten Multiplexer (M3) verschaltet sind, wobei das erste Eingangsbit (Eingang 1) über den Multiplexer (M1) selektiert, welches von 2 Steuerbits der Multiplexer (M1) auswählt und gleichzeitig über den Multiplexer (M2) auswählt, welches von 2 weiteren Steuerbits der Multiplexer (M2) auswählt und das zweite Eingangsbit (Eingang 2) über den Multiplexer (M3) selektiert, welcher der beiden ersten Multiplexer
(M1) oder (M2) an den Ausgang durchgeschaltet wird.
3. Flexibles Logikgatter nach Anspruch 1 und 2, dadurch gekennzeichnet, dass ein erstes Eingangsbit (Eingang 1) gleichzeitig zwei Multiplexer (M1) + (M2) ansteuert und ein zweites Eingangsbit (Eingang 2) über einen dritten Multiplexer (M3) auswählt, welcher der ersten beiden Multiplexer an den Ausgang durchgeschalten wird und somit
für die beiden Eingangsbits kein zusätzlicher Decoder erforderlich ist.
ATA8012/2022A 2022-03-06 2022-03-06 Flexibles Logikgatter AT525255B1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ATA8012/2022A AT525255B1 (de) 2022-03-06 2022-03-06 Flexibles Logikgatter
PCT/AT2022/060440 WO2023168469A1 (de) 2022-03-06 2022-12-14 Flexibles logikgatter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ATA8012/2022A AT525255B1 (de) 2022-03-06 2022-03-06 Flexibles Logikgatter
AT292022 2022-03-06

Publications (2)

Publication Number Publication Date
AT525255A4 true AT525255A4 (de) 2023-02-15
AT525255B1 AT525255B1 (de) 2023-02-15

Family

ID=85175657

Family Applications (1)

Application Number Title Priority Date Filing Date
ATA8012/2022A AT525255B1 (de) 2022-03-06 2022-03-06 Flexibles Logikgatter

Country Status (1)

Country Link
AT (1) AT525255B1 (de)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834629A (ja) * 1981-08-24 1983-03-01 Toshiba Corp 論理集積回路
EP0094234A2 (de) * 1982-05-10 1983-11-16 American Microsystems, Incorporated Logische Verknüpfungsschaltung mit Koppeltransistoren
US4652773A (en) * 1982-09-30 1987-03-24 Rca Corporation Integrated circuits with electrically erasable electrically programmable latch circuits therein for controlling operation
US4710649A (en) * 1986-04-11 1987-12-01 Raytheon Company Transmission-gate structured logic circuits
US5701094A (en) * 1994-09-16 1997-12-23 Research Foundation Of State University Of New York Logic circuits for wave pipelining
US5808483A (en) * 1995-09-22 1998-09-15 Kawasaki Steel Corporation Logic circuit utilizing pass transistors and logic gate
JPH1117521A (ja) * 1997-06-26 1999-01-22 Toshiba Corp パストランジスタ論理回路
US6049232A (en) * 1995-04-25 2000-04-11 Hitachi, Ltd. Semiconductor integrated circuit
US20060109031A1 (en) * 2004-11-25 2006-05-25 Akira Akahori Complementary pass-transistor logic circuit and semiconductor device
US20060119394A1 (en) * 2004-12-08 2006-06-08 Naveen Dronavalli Novel AND, OR, NAND and NOR logical gates
US20060181313A1 (en) * 2005-02-15 2006-08-17 Akira Akahori Transistor logic circuit
CN105958998A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET混合逻辑的一位全加器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834629A (ja) * 1981-08-24 1983-03-01 Toshiba Corp 論理集積回路
EP0094234A2 (de) * 1982-05-10 1983-11-16 American Microsystems, Incorporated Logische Verknüpfungsschaltung mit Koppeltransistoren
US4652773A (en) * 1982-09-30 1987-03-24 Rca Corporation Integrated circuits with electrically erasable electrically programmable latch circuits therein for controlling operation
US4710649A (en) * 1986-04-11 1987-12-01 Raytheon Company Transmission-gate structured logic circuits
US5701094A (en) * 1994-09-16 1997-12-23 Research Foundation Of State University Of New York Logic circuits for wave pipelining
US6049232A (en) * 1995-04-25 2000-04-11 Hitachi, Ltd. Semiconductor integrated circuit
US5808483A (en) * 1995-09-22 1998-09-15 Kawasaki Steel Corporation Logic circuit utilizing pass transistors and logic gate
JPH1117521A (ja) * 1997-06-26 1999-01-22 Toshiba Corp パストランジスタ論理回路
US20060109031A1 (en) * 2004-11-25 2006-05-25 Akira Akahori Complementary pass-transistor logic circuit and semiconductor device
US20060119394A1 (en) * 2004-12-08 2006-06-08 Naveen Dronavalli Novel AND, OR, NAND and NOR logical gates
US20060181313A1 (en) * 2005-02-15 2006-08-17 Akira Akahori Transistor logic circuit
CN105958998A (zh) * 2016-04-22 2016-09-21 宁波大学 一种基于FinFET混合逻辑的一位全加器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YEO E.: "How to Determine which is Drain/Source in Pass Transistor Logic." [online] 28.09.1999, 2 Seiten [Online ermittelt am 22.06.2022] Ermittelt unter URL: http://bwrcs.eecs.berkeley.edu/Classes/ icdesign/ee141_f99/Notes/week5.pdf *

Also Published As

Publication number Publication date
AT525255B1 (de) 2023-02-15

Similar Documents

Publication Publication Date Title
DE69732469T2 (de) Pegelumsetzer und Halbleitervorrichtung
DE60031742T2 (de) Schaltung und Verfahren zur Steuerung eines Taktsignals und synchrone Verzögerungsschaltung
EP0633662A1 (de) Schaltungsanordnung für einen Ringoszillator
DE10223760B4 (de) Integrierte Halbleiterschaltung
DE2846957A1 (de) Binaerer zaehler
EP1612936A2 (de) Taktsteuerzelle
DE69927607T2 (de) Dominokompatible , duale funktionsgeneratorschaltungen mit eintaktausgang
AT525255A4 (de) Flexibles Logikgatter
DE69121510T2 (de) Ausgangstrennstufe für einen integrierten Halbleiterschaltkreis
DE69215184T2 (de) Integrierte Schaltung
EP0247502B1 (de) Programmierbare Schaltungsanordnung
EP0025855B1 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen
WO2023168469A1 (de) Flexibles logikgatter
DE10305849B3 (de) Carry-Ripple Addierer
DE60121962T2 (de) Spannungsregler mit niedrigem energieverbrauch zur verwendung in integrierten schaltungen
DE2264308A1 (de) Verknuepfungsschaltungsnetzwerk und bei diesem verwendbare dynamische pufferschaltung
DE19503036C1 (de) Differenzverstärker
DE60129264T2 (de) Integrierte logische Halbleiterschaltung
DE3323199A1 (de) Zaehlerschaltung
DE3875549T2 (de) Schaltung zum vergleichen binaerer signalamplituden.
EP0339514B1 (de) Addierzelle für "Carry-Save"-Arithmetik
DE202004006184U1 (de) Verbessertes Gate-Array oder FPGA
DE19731704C1 (de) Pegelwandler
DE4007615A1 (de) Rom schaltung
EP1437638A1 (de) Schaltung zur Erzeugung einer Versorgungsspannung