AT396315B - Geraet zum empfangen eines blocks von binaeren datenbits von ersten und zweiten datensignalen - Google Patents

Description

AT396315B

Die vorliegende Erfindung betrifft ein Gerät zum Empfangen eines Blocks von binären Datenbits von ersten und zweiten Datensignalen, die von einer Signalquelle erzeugt werden, wobei das erste und das zweite Datensignal einen binären Null-Zustand vor und nach dem Block von Datenbits haben, das erste Datensignal den binären Null-Zustand und das zweite Datensignal den binären Eins-Zustand für Daten-Signalbits mit dem binären Null-Zustand aufweisen, das erste Datensignal den binären Eins-Zustand und das zweite Datensignal den binären Null-Zustand für Daten-Signalbits mit dem binären Eins-Zustand aufweisen, und das erste und das zweite Datensignal den binären Eins-Zustand zwischen aufeinanderfolgenden Daten-Signalbits haben.

Bei Datenempfängem nach dem Stand der Technik ist es nötig, ein Taktsignal von einem selbst-taktgebenden Datenbus wiederherzustellen, bevor die auf diesem übertragenen Daten empfangen werden können. Beispielsweise werden bei dem selbst-taktgebenden Datenübertragungssystem, das in der US-PS 4.369.516 beschrieben wird, zwei Datensignale verwendet, um selbst-taktgebende Daten von einem Datensender zu einem Datenempfänger zu übertragen. Die Datenempfänger enthalten eine Schaltung, die ein Bit-Taktsignal ableitet, das die Daten in ein empfangendes Register taktet. Allerdings ist die Verwendung einer getrennten Schaltung zum Empfangen von selbst-taktgebenden Daten bei Mikrocomputer-gesteuerten Datenempfängem nicht wünschenswert

Daher ist es ein Ziel der vorliegenden Erfindung, einen verbesserten, Prozessor-gesteuerten Datenempfänger zu schaffen, der selbst-taktgebende Daten mit einem Minimum an nicht Bestandteil des Prozessors bildenden Schaltungselementen empfängt.

Dieses Ziel wird bei einem Gerät der eingangs genannten Art erfindungsgemäß erreicht durch eine Einrichtung zum Erzeugen eines Datenübergangssignals, das den binären Eins-Zustand hat, wenn das erste und zweite Datensignal voneinander verschiedene binäre Zustände haben, und den binären Null-Zustand hat, wenn das erste und das zweite Datensignal einander gleiche binäre Zustände haben; eine mit dem Datenübergangssignalgenerator verbundene Einrichtung zum Erzeugen eines Unterbrechungssignals, das den binären Eins-Zustand hat, wenn das Datenübergangssignal und ein Unterbrechungs-Steuersignal einander gleiche binäre Zustände haben, und anderenfalls den binären Null-Zustand hat; und einen mit dem Unterbrechungssignalgenerator verbundenen Prozessor zum Erzeugen des Unterbrechungs-Steuersignals mit anfänglich binärem Eins-Zustand, wobei der Prozessor auf den binären Eins-Zustand des Unterbrechungssignals anspricht, um ein Datenbit zu speichern, wenn das Unterbrechungs-Steuersignal binären Eins-Zustand hat, und ferner auf den binären Eins-Zustand des Unterbrechungssignals anspricht, um den Binärzustand des Unterbrechungs-Steuersignals zu ändern.

Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert.

Es zeigen:

Figur 1 ein Schaltungsdiagramm einer Datenverarbeitungsschaltung, die die vorliegende Erfindung verkörpert.

Figur 2 ein allgemeines Flußdiagramm eines Computerprogrammes, das ausgeführt wird, wenn die die Daten verarbeitende Schaltung gemäß Figur 1 unterbrochen wird, und

Figuren 3 bis 9 detaillierte Flußdiagramme der Computerprogramme, die durch die die Daten verarbeitende Schaltung gemäß Figur 1 in Reaktion auf eine Unterbrechung ausgeführt werden.

Figur 1 zeigt ein Schaltungsdiagramm einer Daten verarbeitenden Schaltung, welche die vorliegende Erfindung verkörpert. Ein Datenprozessor oder Mikrocomputer (100) ist mit einem Dreileitungs-Datenbus TDATA, CDATA und RDATA derjenigen Art verbunden, die in der oben genannten US-PS-Nr. 4 369 516 beschrieben ist. Der Dreileitungs-Datenbus schafft eine selbst-taktgebende, asynchrone Datenverbindung zwischen einem sendenden Mikrocomputer (nicht dargestellt) und einem empfangenden Mikrocomputer (100), die an einem gemeinsamen Ort angeordnet sein können oder in einer Entfernung voneinander angeordnet sein können. Beispielsweise kann bei Funktelefonanwendungsfällen ein Mikrocomputer in dem Handgerät der Funktelefon-Steuereinheit angeordnet sein, während der andere Mikrocomputer in dem Haltegestell (oder in dem Funkgerät) untergebracht sein kann. Die Verwendung eines Dreileitungs-Bus bei Funktelefonanwendungsfällen ist insbesondere vorteilhaft, da es äußerst wünschenswert ist, die Anzahl der Drähte zwischen dem Handgerät und dem Haltegerät (oder Funkgerät) zu vermindern.

Die Daten werden vorzugsweise in Blocks auf den TDATA- und CDATA-Signalleitungen von dem sendenden Mikrocomputer zum empfangenden Mikrocomputer (100) übertragen. Der empfangende Mikrocomputer (100) kann Daten zurück zum sendenden Mikrocomputer auf der RDATA-Signalleitung übertragen.

Bei dem bevorzugten Ausführungsbeispiel besteht ein Datenblock aus acht Bit einer Adresse, denen acht Bit von Daten folgen. Ein Datenblock auf der RDATA-Signalleitung besteht aus acht Datenbits, und wird in Synchronisation mit dem Empfang des Datenteils des Datenblocks von dem sendenden Mikrocomputer übertragen. Der Adreßteil des Datenblocks kann von dem empfangenden Mikrocomputer (100) verwendet werden, um zu bestimmen, welche Daten auf der RDATA-Signalleitung zurückgeschickt werden müssen, oder um zu bestimmen, an welchem Ort der Datenteil des Datenblocks gespeichert oder durch den empfangenden Mikrocomputer (100) verwendet werden soll.

Bei Funktelefon-Anwendungsfällen bzw. bei Sprechfunk-Anwendungsfällen kann der übertragende Mikrocomputer in dem Halteteil bzw. in der Gabel der Funktelefon-Steuereinheit untergebracht sein, während der empfangende Mikrocomputer (100) in dem Handgerät der Funktelefon-Steuereinheit angeoidnet sein kann. Eine geeignete Funktelefon-Steuereinheit wird zusammen mit einem geeigneten Funktelefon-Sender in dem Motorola-Bedienungshandbuch Nr. 68P81039E25 mit dem Titel "Advanced Mobile Phone System 800 MHz High -2-

AT 396 315 B

Capacity Mobile Radiotelephone" beschrieben. Dieses Handbuch wurde durch den Verlag "Technical Writing Services", Motorola, Inc. 1301E. Algonquin Road, Schaumburg, Illinois 1979, veröffentlicht. Der empfangende Mikrocomputer (100) in dem Handgerät schickt Informationen über den Dreileitungs-Bus, die sich darauf beziehen, welcher Druckknopf betätigt worden ist und welche Daten angezeigt werden. Wenn der empfangende Mikrocomputer (100) erfaßt, daß in dem Handgerät ein Druckknopf betätigt worden ist, wird eine binäre Eins auf die RDATA-Signalleitung gegeben, um dem sendenden Mikrocomputer in dem Halteteil bzw. in der Gabel mitzuteilen, daß eine neue Information verfügbar ist. Der sendende Mikrocomputer in dem Halteteil bzw. in der Gabel sendet daraufhin einen Datenblock an den empfangenden Mikrocomputer (100) in dem Handgerät, welcher die neue Information auf der RDATA-Signalleitung zurückschickt.

Gemäß der vorliegenden Erfindung wird der Mikrocomputer (100) in Reaktion auf jedes Bit des Datenblocks unterbrochen, das auf den TDATA- und CDATA-Signal-Leitungen übertragen wird. Der Mikrocomputer (100) wird in Reaktion auf einen nach unten gerichteten Signalübergang unterbrochen, wobei dieses Signal an dessen Unterbrechungs-Eingang anliegt. In der Figur 1 ist der Unterbrechungs-Eingang des Mikrocomputers (100) mit dem Ausgang des Exclusiv-ODER-Gatters (102) verbunden. Der Mikrocomputer kann jeglicher, im Handel verfügbarer Mikrocomputer sein, wie beispielsweise der Mikrocomputer vom Intel-Typ 8048 oder der Mikrocomputer vom Motorola-Typ MC6805. Wenn der Mikrocomputer (100) unterbrochen wird, wird die Programmsteuerung zu dem in diesem gespeicherten Unterbrechungs-Computerprogramm übertragen.

Figur 2 zeigt ein allgemeines Flußdiagramm des Computerprogramms, das ausgeführt wird, wenn der Mikrocomputer (100) unterbrochen wird. Bei dem Block (203) wird die Programmsteuerung an den Unterbrechungs-Ort übertragen, der bei dem bevorzugten Ausführungsbeispiel die hexadezimale Adresse 003 hat. Als nächstes führt der Mikrocomputer (100) bei dem Block (265) das mit LUCU bezeichnete Computeiprogramm aus. Bei dem bevorzugten Ausführungsbeispiel enthält das LUCU-Computeiprogramm eine Anzahl von Unterprogrammen zum Empfangen eines zwischen dem sendenden Mikrocomputer in dem Halteteil bzw. in der Gabel und dem empfangenden Mikrocomputer in dem Handgerät einer Funktelefon-Steuereinheit übertragenen Datenblocks. Diese Programme gewährleisten gleichfalls die Übertragung von Daten von dem empfangenden Mikrocomputer zurück zu dem sendenden Mikrocomputer mittels der RDATA-Signalleitung. Da eine Unterbrechung für jedes Datenbit erzeugt wird, werden diese Computerprogramme gleichfalls für jedes Datenbit ausgeführt. Nach Beendigung dieser Computerprogramme kehrt das Steuerprogramm des Mikrocomputers (100) bei dem Block (330) zu der Ausführung anderer Computerprogramme zurück, wie beispielsweise Computerprogramme, die das Tastenfeld nach betätigten Druckknöpfe abtasten und die ausgewählten Daten anzeigen.

Die Figuren 3 bis 9 zeigen Flußdiagramme der Computerprogramme, die durch den Mikrocomputer (100) in Reaktion auf eine Unterbrechung ausgeführt werden. Die Flußdiagramme nach den Figuren 3 bis 9 stellen für den Fachmann detaillierte Verfahrensschritte dar, nach denen tatsächliche Computerbefehle für einen vorgegebenen Mikrocomputer in einfacher Weise erstellt werden können. In Analogie zu einem elektrischen Schaltplan sind die Flußdiagramme nach den Figuren 3 bis 9 äquivalent zu einer elektrischen Schaltung, bei der die genauen Größen bzw. Werte der elektrischen Schaltungselemente der Schaffung von tatsächlichen Computerbefehlen für die Blöcke in dem Flußdiagramm entsprechen.

Figur 3 zeigt ein Computerprogramm, das mit LUCU bezeichnet ist und das durch den Mikrocomputer (100) während einer Unterbrechung ausgeführt wird. Das LUCU-Programm wird bei Unterbrechungen ausgefuhrt, die bei Beginn von Datenbits und bei dem Beginn eines Lehrlaufzustandes zwischen Datenbits erzeugt werden. Beginnend mit Block (265) schreitet die Programmsteuerung zum Block (266) fort, bei dem der Inhalt des Akkumulators ACC an dem Speicherort HLDACC gerettet wird. Beim Rücksprung oder bei der Rückkehr von dem Unterbrechungscomputerprogramm wird der Inhalt des Akkumulators wieder gespeichert.

Am Entscheidungsblock (273) wird eine Überprüfung durchgeführt, um festzustellen, ob TD den binären 0-Zustand hat. Die variable TD ist das TDATA-Signal, während die variable CD das CDATA-Signal ist. Wenn TD den binären 0-Zustand hat, wird der JA-Zweig zu dem Computerprogramm CHK1 nach Figur 5 gewählt, um zu bestimmen, ob ein binäres O-Datenbit empfangen worden ist oder ob das Ende eines Datenblocks erreicht worden ist. Anderenfalls wird der NEIN-Zweig des Entscheidungsblocks (273) genommen. Bei dem Entscheidungsblock (274) wird eine Überprüfung ausgeführt, um festzustellen, ob CD einen binären 1-Zustand hak Wenn CD einen binären 1-Zustand hat, wird der JA-Zweig zu dem IDLE (Leerlauf)-Computerprogramm nach Figur 7 genommen, da der Leerlauf-Zustand zwischen den Datenbits ermittelt worden ist.

Wenn CD nicht einen binären 1-Zustand hat, wird der NEIN-Zweig von dem Entscheidungsblock (274) zum Block (276) gewählt, bei dem der Bit-Zähler BITCNT um 1 erhöht wird, da ein binäres 1-Datenbit empfangen worden ist. Als nächstes wird beim Block (279) der Bit-Zähler in dem Arbeitsregister SHFT gerettet. Der Akkumulator ACC wird daraufhin mit einer binären 1 beim Block (280) geladen. Das Register SHFT wird daraufhin beim Block (281) um 1 erniedrigt. Nachfolgend wird beim Entscheidungsblock (281A) eine Überprüfung durchgeführt, um festzustellen, ob SHFT einen binären 0-Zustand hat. Wenn dies der Fall ist, wird der JA-Zweig gewählt, um zu dem SHFTDONE-Computerprogramm in Figur 6 zu springen. Anderenfalls wird der NEIN-Zweig zu dem Computerprogramm LOOP 1 in Figur 4 genommen. Nach dem anfänglichen Empfangen eiess Datenblocks wird der Bitzähler BITCNT auf 0 gesetzt und jedes Mal um 1 erhöht, wenn ein Bit des Datenbloc<s empfangen wird. -3-

AT 396 315 B

Nachfolgend wird auf Figur 4 Bezug genommen. Figur 4 zeigt das Computerprogramm mit der Bezeichnung LOOP 1 (Schleife 1). Beim Block (283) wird der Inhalt des Akkumulators ACC um ein Bit nach links geschoben. Daraufhin wird beim Block (284) SHFT um eins erniedrigt. Fortfahrend beim Entscheidungsblock (284A) wird eine Überprüfung ausgeführt, um festzustellen, ob SHFT einen binären 0-Zustand hat. Wenn dies nicht der Fall ist, wird der NEIN-Zweig zurück zum Block (283) gewählt, bei dem der Akkumulator ACC um ein Bit wiederum nach links geschoben wird. Wenn SHFT gleich Null ist, ist das empfangene Datenbit an seinen richtigen Ort in dem hereinkommenden Datenblock geschoben, und der JA-Zweig von dem Entscheidungsblock (284) zu dem Block (285) wird gewählt, bei dem der Akkumulator ACC mittels einer ODER-Funktion mit dem empfangenen Datenwort RX verknüpft wird. Diese Operation bringt das neue Datenbit an seine richtige Stelle in dem empfangenen Datenwort RX. Anschließend fährt das Steueiprogramm mit dem SHFTDONE bezeichnete Computerprogramm gemäß Figur 6 fort.

Figur 5 zeigt das mit CHK 1 bezeichnete Computerprogramm. Das Computerprogramm CHK 1 wird vom Entscheidungsblock (273) in Figur 3 erreicht, wenn TD einen binären 0-Zustand hat. Beim Entscheidungsblock (288) wird eine Entscheidung durchgeführt, um festzustellen, ob CD einen binären 0-Zustand hat. Wenn dies der Fall ist, wird der JA-Zweig gewählt, um zu dem RESET-(Rücksetz)-Computerprogramm in Figur 8 zu gelangen. Das RESET-Computerprogramm wird an dem Ende eines Datenblocks ausgeführt, d. h. wenn sowohl TD als CD einen binären 0-Zustand haben.

Wenn CD keinen binären 0-Zustand hat, wird der NEIN-Zweig von dem Entscheidungsblock (288) zu dem Block (289) genommen, bei dem der Bit-Zähler BITCNT um eins erhöht wird, da ein binäres O-Datenbit empfangen worden ist. Anschließend wird beim Block (292) der Bit-Zähler BITCNT in das Arbeits-Register SHFT geladen. Anschließend wird SHFT um eins beim Block (293) erniedrigt. Daraufhin wird beim Entscheidungsblock (293A) eine Entscheidung durchgeführt, um zu bestimmen, ob SHFT einen binären 0-Zustand hat. Wenn dies der Fall ist, wird der JA-Zweig bei dem Block (294) gewählt, bei dem der Akkumulator ACC gelöscht wird und die Programmsteuerung zu dem mit SHFTDONE bezeichneten Computerprogramm in Figur 6 fortfährt. Der JA-Zweig von dem Entscheidungsblock (293A) wird für das erste Bit eines Datenblocks genommen.

Wenn SHFT keinen binären 0-Zustand hat, wird der NEIN-Zweig von dem Entscheidungsblock (293A) zum Block (297) genommen, bei dem der Akkumulator ACC um ein Bit nach links geschoben wird. Daraufhin wird beim Block (298) SHFT um eins erniedrig. Anschließend wird beim Entscheidungsblock (298A) eine Überprüfung durchgeführt, um festzustellen, ob SHFT gleich Null ist Wenn dies nicht der Fall ist, wird der NEIN-Zweig gewählt, der zurück zum Block (297) führt, bei dem der Akkumulator ACC um ein Bit wiederum nach links geschoben wird. Wenn SHFT gleich Null ist, wird der JA-Zweig von dem Entscheidungsblock (298A) zum Block (299) gewählt, bei dem der Akkumulator ACC mit einer UND-Funktion mit dem empfangenen Datenwort RX verknüpft wird. Da das empfangene Datenbit einen binären 0-Zustand hat, bringt das UND-Verknüpfen des empfangenen Datenbits mit dem empfangenen Datenwort RX das binäre 0-Bit in dem empfangenen Datenwort in seine richtige Lage. Die Programmsteuerung schreitet daraufhin bei dem mit SHFTDONE bezeichneten Computerprogramm in Figur 6 fort.

Figur 6 zeigt ein detailliertes Flußdiagramm des SHFTDONE-Programms. Mit dem SHFTDONE-Computerprogramm wird begonnen, nachdem ein Datenbit empfangen worden ist und in seine richtige Lage in dem empfangenen Datenwort RX geschoben worden ist. Fortfahrend am Block (305) wird das empfangene Datenwort RX in dem Speicher des Mikrocomputers gerettet. Anschließend wird bei Block (306) das Unterbrechungs-Steuersignal P26 gleich Null gesetzt, um zu ermöglichen, daß eine Unterbrechung durch den Leerlaufzustand derTDATA- und RDATA-Signalleitungen erzeugt wird. Gemäß einem wichtigen Merkmal der vorliegenden Erfindung wird keine weitere Unterbrechung erzeugt, bis der Leerlaufzustand erreicht wird.

Anschließend wird bei dem Block (307) der Akkumulator mit dem Bit-Zählwerk BITCNT geladen. Der Bit-Zähler hat den Wert 8, wenn die ersten Bits, die den Adreß-Teil des Datenblocks darstellen, empfangen worden sind. Der Bit-Zähler hat den Wert 16, wenn die folgenden acht Bits, die den Datenteil des Datenblocks darstellen empfangen worden sind. Bei dem anschließenden Entscheidungsblock (309) wird eine Überprüfung ausgeführt, um festzustellen, ob der Bit-Zähler gleich 5 ist. Wenn dies der Fall ist, wird der JA-Zweig zum Block (317) genommen, bei dem der Akkumulator ACC mit dem empfangenen Datenwort RX geladen wird. Die ersten fünf Bits des Adreß-Teils des Datenworts werden von vornherein decodiert, um, wenn möglich, zu bestimmen, daß ein spezielles Teil der Daten durch den empfangenden Mikrocomputer (100) auf die RDATA-Signalleitung geschickt werden muß. Beim darauffolgenden Entscheidungsblock (319) wird eine Überprüfung ausgeführt, um festzustellen, ob die ersten fünf Bits des Datenteils eine vorbestimmte Status-Adresse enthalten. Wenn dies der Fall ist, wird der JA-Zweig zu dem Block (323) gewählt, bei dem die Serviceanforderungs-Flagge RFS-Flagge 1 gelöscht wird. Nachfolgend wird beim Block (327) der Code für eine betätigte Druckknopf-Taste in den Übertragungspuffer TX zur nachfolgenden Übertragung auf der RDATA-Signalleitung geladen. Daraufhin wird bei Block (329) der zeitweilige TX-Puffer gelöscht, woraufhin die Programmsteuerung von dem Unterbrechungs-Computerprogramm zurückkehrt.

Wenn die ersten fünf Bits des Datenteils des empfangenen Datenblocks nicht die vorbestimmte Status-Adresse enthalten, wird der NEIN-Zweig von dem Entscheidungsblock (319) zum Block (320) gewählt, bei dem ein leeres Datenwort in den Akkumulator ACC gespeichert wird. Anschließend wird beim Block (321) das leere -4-

AT 396 315 B

Wort ebenfalls in den Übertragungs-Puffer TX gespeichert, woraufhin die Programmsteuerung von den Unteibiechungs-Computerpiogrammen zurückkehrt

Wenn beim Entscheidungsblock (309) der Bit-Zähler nicht gleich 5 ist, wird der NEIN-Zweig zu dem Entscheidungsblock (312) genommen, bei dem eine Überprüfung ausgeführt wird, um festzustellen, ob der Bit-Zähler gleich 8 ist Wenn dies nicht der Fall ist, wird der NEIN-Zweig genommen, um von den Unterbrechungs-Computerprogrammen zurückzukehren. Anderenfalls wird der JA-Zweig zu dem Block (313) genommen, bei dem der Akkumulator ACC mit dem empfangenen Datenwort RX geladen wird. Anschließend wird beim Block (314) der Akkumulator ACC in den Adreß-Puffer ADDRS geladen. Da der Bit-Zähler gleich 8 ist, ist der gesamte Adreß-Teil des Datenblocks empfangen worden und kann in dem Adreß-Puffer ADDRS gespeichert werden. Daraufhin wird beim Block (315) der Puffer für das empfangene Datenwort RX gelöscht, und zwar in Vorbereitung für den Empfang des Datenteils des Datenblocks. Daraufhin springt die Programmsteuerung von den Unterbrechungs-Computerprogrammen zurück, um jegliche nachfolgende Datenbits des Datenblocks zu verarbeiten.

Figur 7 zeigt ein Flußdiagramm des Leerlauf-Computerprogramms IDLE, in das man vom Entscheidungsblock (274) der Figur 3 aus eintritt, wenn der Leerlauf-Zustand zwischen den Datenbits erfaßt worden ist. Daraufhin wird beim Block (370) das Unterbrechungs-Steuersignal P26 gleich 1 gesetzt, um die Erzeugung einer Unterbrechung durch ein nachfolgendes Bit des Datenblocks zu ermöglichen. Daraufhin wird gemäß der vorliegenden Erfindung keine weitere Unterbrechung erzeugt, bis das nächste Datenbit erreicht wird.

Beim anschließenden Block (371) wird der Akkumulator mit dem Bit-Zähler BITCNT geladen. Anschließend wird beim Entscheidungsblock (373) eine Überprüfung durchgeführt, um zu bestimmen, ob der Bit-Zähler gleich 1 ist. Wenn dies der Fall ist, wird der JA-Zweig von dem Block (381) genommen, bei dem die RDATA-Signalleitung P27 gleich Null gesetzt wird, um jegliche noch anstehende Serviceanforderungen RFS zu beenden. Daraufhin kehrt die Programmsteuerung von den Unterbrechungsprogrammen zurück. Wenn der Bit-Zähler nicht gleich 1 ist, wird der NEIN-Zweig von dem Entscheidungsblock (373) zu dem Entscheidungsblock (375) genommen, bei dem eine Überprüfung ausgeführt wird, um zu bestimmen, ob der Bit-Zähler größer oder gleich 8 ist. Wenn dies nicht der Fall ist, wird der NEIN-Zweig genommen, um von den Unterbrechungs-Computerprogrammen zurückzukehren. Anderenfalls wird der JA-Zweig zu dem LUCU-Computerprogramm in Figur 9 genommen, um ein Bit von dem Übertragungs-Puffer TX auf die RDATA-Signalleitung zu geben.

Figur 8 zeigt ein detailliertes Flußdiagramm des Rücksetz-Computerprogrammes RESET, in das man vom Entscheidungsblock (288) in Figur 5 aus eintritt, nachdem ein Datenblock durch den empfangenden Mikrocomputer (100) empfangen worden ist. Beim Block (346) wird der Akkumulator mit der empfangenen Adresse ADDRS geladen. Daraufhin wird beim Block (347) der Inhalt des Akkumulators in einem ständigen Register für die empfangene Adresse ADDRS gespeichert. Beim Block (348) wird der Akkumulator mit dem empfangenen Datenwort RX geladen. Daraufhin wird beim Block (349) der Inhalt des Akkumulators in dem ständig empfangenen Datenwortregister RXDATA gespeichert. Zur Vorbereitung des Empfangs eines folgenden Datenblockes weiden der Bit-Zähler BITCNT, die empfangene Adresse ADDRS, das empfangene Datenwort RX, und der Übertragungspuffer TX beim Block (351) gelöscht. Daraufhin wird beim Block (352) das Unterbrechungs-Steuersignal P26 gleich Eins gesetzt, um die Unterbrechungen für die Übertragung des nächsten Datenblocks zu ermöglichen.

Letztendlich wird die Serviceanforderungs-Flagge RFS FLAG 1 beim Entscheidungsblock (356) überprüft, um festzustellen, ob diese einen binären Eins-Zustand hat. Wenn dies der Fall ist, wird der JA-Zweig zum Block (359) genommen, bei dem die RDATA-Signalleitung auf eine binäre Eins gesetzt wird, wenn ein weiterer Druckknopf betätigt wurde, oder die vorherige (Service-)Anforderung nicht erfüllt worden ist. Wenn kein weiterer Druckknopf betätigt worden ist, wird die RDATA-Signalleitung auf einen binären Null-Zustand gesetzt. Daraufhin wird die Flagge 0 auf eine binäre Eins gesetzt, um anzuzeigen, daß ein Datenblock empfangen worden ist. Anschließend kehrt die Programmsteuerung von den Unterbrechungs-Computerprogrammen zurück. Wenn die Flagge 1 nicht gleich einer binären Eins ist, wird der NEIN-Zweig von dem Entscheidungsblock (356) zum Block (357) gewählt, bei dem die RDATA-Signalleitung P27 gleich Null gesetzt wird. Daraufhin wird beim Block (360) die Flagge 0 auf einen binären Eins-Zustand gesetzt, um anzuzeigen, daß ein Datenblock empfangen worden ist.

Anschließend kehrt die Programmsteuerung von den Unterbrechungs-Computerprogrammen zurück. Wenn ein weiterer Druckknopf betätigt wird, wird der Mikrocomputer (100) wiederum die RDATA-Signalleitung auf einen binären Eins-Zustand setzen, um anzufordern, daß der sendende Mikrocomputer einen Datenblock sendet, um sicheizustellen, welcher Druckknopf betätigt worden ist.

Die Figur 9 zeigt ein detailliertes Flußdiagramm des mit CULU bezeichneten Computerprogramms, das von dem Entscheidungsblock (375) in Figur 7 immer dann ausgeführt wird, wenn der Bit-Zähler BITCNT größer oder gleich acht ist. Der Bit-Zähler ist größer oder gleich acht, wenn der Datenteil des Datenblocks empfangen worden ist. Beim Block (250) wird der Akkumulator ACC mit dem Inhalt des Übertragungs-Puffers TX in Vorbereitung des Anliegens eines Bits an die RDATA-Signalleitung geladen. Anschließend wird beim Block (251) das niedrigwertigste Bit des Akkumulators ACC maskiert. Daraufhin wird beim Entscheidungsblock (251A) eine Überprüfung ausgeführt, um festzustellen, ob das maskierte Bit einer binären Eins gleicht. Wenn dies der Fall ist, wird der JA-Zweig zum Block (254) gewählt, bei dem das maskierte Bit mit P27 ODER- -5-

AT 396 315 B funktionsverknüpft wird, also dem Ausgangstor der RDATA-Signalleitung. Anderenfalls wird der NEIN-Zweig zum Block (252) gewählt, bei dem das maskierte Bit mit P27 UND-funktionsverknüpft wird. Anschließend wird der Akkumulator ACC beim Block (255) mit dem Inhalt des Übertragungs-Puffers TX geladen. Daraufhin wird beim Block (256) der Akkumulator ACC um ein Bit nach rechts geschoben, um das nächste Bit in das niedrigstwertigste Bit des Übertragungs-Puffers zu übertragen. Anschließend wird beim Block (257) der Inhalt des Akkumulators ACC zurück in den Übertragungs-Puffer TX gesetzt. Nun kehrt die Programmsteuerung von den Unterbrechungs-Computerprogrammen zurück. Nachdem alle acht Bits des Datenteils des Datenblocks empfangen worden sind, fährt die Programmsteuerung mit dem RESET-Computerprogramm von Figur 8 fort, um den Empfang eines nachfolgenden Datenblocks vorzubereiten.

Kurz gesagt wurde ein verbesserter, Mikrocomputer-gesteuerter Datenempfänger beschrieben, der einen Block von selbst-taktgebenden Datenbits von zwei Datensignalleitungen durch Unterbrechen des empfangenden Mikrocomputers in Reaktion auf jedes Datenbit empfängt. Da Unterbrechungen durch jedes Bit erzeugt werden, kann sich die Geschwindigkeit der Datenübertragung von Bit zu Bit ändern oder kann für sich ändernde Zeitintervalle unterbrochen werden, ohne den Datenempfang negativ zu beeinflussen. Darüber hinaus können die Unterbrechungen weiterhin durch den Mikrocomputer-gesteuerten Datenempfänger genutzt werden, um die Rückkehrdaten zu synchronisieren. Der verbesserte Datenempfänger gemäß der vorliegenden Erfindung kann in vorteilhafter Weise in jeglicher geeigneter Mikrocomputer-Ausbildung zum Empfangen von selbsttaktgebenden, asynchronen Daten mit einem Minimum an äußerer Schaltung genutzt werden.

Die nachfolgenden Computerprogramme wurden aufgrund der Flußdiagramme nach den Figuren 2 bis 9 in der mnemonischen Sprache eines Mikrocomputers vom Intel-Typ 8048 codiert. Die Bezugszeichen der Blöcke der Flußdiagramme der Figuren 2 bis 9 entsprechen den in ähnlicher Weise numerierten Befehlen der Computerprogramme. Die Computerprogramme sind dieser Anmeldung beigefügt, um zu verdeutlichen, daß die Operationen in den Blöcken der Flußdiagramme für einen Fachmann eine ausreichende Information darstellen, um in einfacher Weise die Mikrocomputerbefehle für jeden Block der Flußdiagramme zu codieren. Bei den nachfolgenden Computeiprogrammen stellt die erste Spalte die Befehlsnummer dar, während die zweite Spalte die Bezeichnung ist und die dritte Spalte den Befehlscode enthält, dem nach dem Semikolon der Kommentar folgt. ; Registerzuordnung 12 SHFT EQU RI ;zeitweiliger Ort für den Bit-Zähler 14 BITCNT EQU R2 ;empfangener Bit-Zähler 15 HLDACC EQU R3 ;zeitweiliger ACC-Speicher 16 TX EQU R4 ;zu übertragende Daten 17 ADRES EQU R5 •.empfangene Adresse 18 RXDATA EQU R6 ;empfangene Daten 19 RX EQU R7 ;hereinkommende empfangene Daten ; Teil des 3-Leitungs-Programmes-LU bis CU 250 CULU MOV A, TX ;TX-Daten in ACC 251 JBO SET ;ist Bit 0 eine 1 oder eine 0? 252 ANL P2, # 7FH ;Sätze P27 auf 0 253 JMP OUTDONE 254 SET ORL P2, # 80H ;Sätze P27 auf 1 255 OUTDONE MOV A, TX ;Lade ACC mit dem zu übertragenden Wort 256 RR A ;Schiebe TX 1 Bit 257 MOV TX, A jrette das Wort 258 RETRNN JMP RETRN ;Rücksprung von der Unterbrechung 259 IDL JMP IDLE 260 REST JMP RESET ; Teil des 3-Leitungs-Programms-LU bis CU 265 LUCU SEL RBO ;RAM BANK 0 266 MOV HLDACC, A ;rette ACC 267 MOV A, RI 268 MOV RI, # STOREG 269 MOV @R1,A ;R1 in den zeitweiligen Speicher -6-

AT396 315B

270 INC RI 271 MOV A, RO 272 MOV @R1,A 273 JNTO CHK1 274 JT1 IDL 276 INC BITCNT 278 MOV A, BITCNT 279 MOV SHFT, A 280 MOV A, # 01H 281 DJNZ SHFT, LOOP1 282 JMP SHFTDONE 283 LOOP1 RL A 284 DJNZ SHFT, LOOP1 285 ORL A, RX 286 JMP SHFTDONE 287 CHK1 JNT1 REST 289 INC BITCNT 291 MOV A, BITCNT 292 MOV SHFT, A 293 DJNZ SHFT, BITO 294 CLR A 295 JMP SHFTDONE 296 ΒΠΌ MOV ,# OFEH 297 LOOP RL A 298 DJNZ SHFT, LOOP 299 ANL A, RX ;R0 in den zeitweiligen Speicher ;wenn TO = 0, RX Bit = 0 oder ;Bitrücksetzen ;wenn TO & TI = 1, Leerlauf-Bit-Prüfung an LU senden erniedrigte Bit-Zähler für RX-Daten ;rette Bit-Zähler in SHFT ;T1 = 0, TO = 1, Bit = 1 ;schiebe Bit an den richtigen Ort

speichere Bit in RX ;wenn TI = 0, setze Bit zurück; wenn ;T1 = 1, Bit = 0 jerhöhte Bit-Zähler für RX-Daten jrette Bit-Zähler nach SHFT erstes Bit des RX-Wortes ist 0 ;schiebe Bit an den richtigen Ort ;rette Bit nach RX ; SHFTDONE speichert die RX-Information und prüft, wieviele Bits empfangen worden sind 305 SHFTDONE MOV RX, A 306 ANL P2, # 0BFH 307 MOV A, BITCNT 308 XRL A, # 05H 309 JZ STATCHK 310 MOV A, BITCNT 311 XRL A, # 08H 312 JNZ RETRN 313 MOV A, RX 314 MOV R0, # ADDRS 315 MOV @R0,A 316 JMP RETRN 317 STATCHK MOV A, RX 318 XRL A, # IAH 319 JZ STAT 320 MOV A, # 80H 321 MOV TX, A 322 JMP RETRN 323 STAT CALL LDFLG 324 ANL A, # 0FDH 325 MOV @R0,A 326 SEL RB1 327 MOV Α,ΤΧΤΜΡ 328 SEL RBO 329 MOV TX, A 330 RETRN MOV RI, # STOREG + 1 ;rette RX-Wort ;setze P26 = 0, ermögliche Unterbrechung für Leerlauf-Bit ;Bit-Zähler = 5? ;wenn 0, überprüfe Status-Adresse ;BITCNT = 8? ;wenn 0, rette Adresse ;rette die empfangene Adresse ;Rücksprung von Unterbrechung ;lade ACC mit RX-Adresse '.vergleiche mit Status-Adresse ;wenn 0, Status-Adresse ;lade leeres Wort in den TX-Puffer ;Rücksprung von Unterbrechung ;lösche RFS-Flagge 1 ;lösche RFS-Flagge ;RAM Bank 1 ;setze Schlüssel-Code in den TX-Puffer ;RAM Bank 0 ;RETRN lädt wiederum RI, RO vor dem Rücksprung von der Unterbrechung -7-

AT 396 315 B 332 MOV A,@R1 333 MOV RO, A speichere wiederum RO 334 DEC RI 335 MOV A,@R1 336 MOV RI, A jspeichere wiederum RI 337 MOV A, HLDACC speichere ACC 338 RETR Rücksprung von der Unterbrechung ; Das Programm RESET setzt die Bedingungen zurück, wenn die Übertragung von LU nach CU abgeschlossen ist. Es setzt ebenso eine Flagge, die anzeigt, daß die RX-Daten empfangen sind, und rettet die empfangene Adresse und die empfangenen Daten nach ADRES and RXDATA. 345 RESET MOV RO, # Adress RX-Adresse und Daten empfangen 346 MOV A,@R0 347 MOV Adres, A ;rette RX-Adresse 348 MOV A, RX 349 MOV RXDATA, A ;rette RX-Daten 350 CLR A 351 MOV BITCNT.A ;lösche BITCNT 352 MOV RX, A ;lösche RX 353 ORL P2, # 40H ;setze P26 = 1, um die Unterbrechung für die RX-Daten bei der nächsten Übertragung zu ermöglichen 355 CALL LDFLG 356 JB1 SETRFS ;ist RFS-Flagge gesetzt? 357 ANL P2, # 7FH 358 JMP SETFLG 359 SETRFS ORL P2, # 80H ;sende RFS zurück 360 SETFLG MOV RO, # Stack + 1 ;STACK-Adresse mit PSW (Flagge 0) 361 MOV A, @ RO ;lade PSW in ACC 362 ORL A, # 20H ;setze Flage 0 = 1, Daten sind empfangen 363 MOV @ RO, A ;rette nach STACK 364 JMP RETRN Rückkehr von Unterbrechung ; Das mit IDLE bezeichnete Programm überprüft, ob die Daten an LU gesendet werden sollen. Dies geschieht am Beginn von IDLE (negative Flanke des RX-Taktes).

370 IDLE ORL P2, # 40H ;setze P26 = 1, um Unterbrechung für RX-Daten zu ermöglichen 371 MOV A, BITCNT 372 DEC A 373 JZ ENFRS 374 MOV A, BITCNT 375 ANL A, # 0F8H ;ist BITCNT größer oder = 8? 376 JNZ CULUP ;falls nicht 0; größer oder = 8 Ausgangsdaten nach LU 378 JMP RETRN Rücksprung von Unterbrechung 379 Pagel MOVP A,@ A ;Teil des 8048 Selbst-Testes 380 RET 381 ENFRS ANL P2, # 7FH ;sende LO nach LU-Beendigung der Serviceanforderung 382 JMP RETRN -8-

Claims (5)

1. AT 396 315 B PATENTANSPRÜCHE 1. Gerät zum Empfangen eines Blocks von binären Datenbits von ersten und zweiten Datensignalen, die von einer Signalquelle erzeugt werden, wobei das erste und das zweite Datensignal einen binären Null-Zustand vor und nach dem Block von Datenbits haben, das erste Datensignal den binären Null-Zustand und das zweite Datensignal den binären Eins-Zustand für Daten-Signalbits mit dem binären Null-Zustand aufweisen, das erste Datensignal den binären Eins-Zustand und das zweite Datensignal den binären Null-Zustand für Daten-Signalbits mit dem binären Eins-Zustand aufweisen, und das erste und das zweite Datensignal den binären Eins-Zustand zwischen aufeinanderfolgenden Daten-Signalbits haben, gekennzeichnet durch: - eine Einrichtung (104) zum Erzeugen eines Datenübergangssignals, das den binären Eins-Zustand hat, wenn das erste und zweite Datensignal voneinander verschiedene binäre Zustände haben, und den binären Null-Zustand hat, wenn das erste und das zweite Datensignal einander gleiche binäre Zustände haben; - eine mit dem Datenübergangssignalgenerator (104) verbundene Einrichtung (102) zum Erzeugen eines Unterbrechungssignals, das den binären Eins-Zustand hat, wenn das Datenübergangssignal und ein Unterbrechungs-Steuersignal (106) einander gleiche binäre Zustände haben, und andernfalls den binären Null-Zustand hat; und - ein mit dem Unterbrechungssignalgenerator (102) verbundener Prozessor (100) zum Erzeugen des Unterbrechungs-Steuersignals (106) mit anfänglich binärem Eins-Zustand, wobei der Prozessor (100) auf den binären Eins-Zustand des Unterbrechungssignals anspricht, um ein Datenbit zu speichern, wenn das Unterbrechungs-Steuersignal binären Eins-Zustand hat, und ferner auf den binären Eins-Zustand des Unterbrechungssignals anspricht, um den Binärzustand des Unterbrechungs-Steuersignals zu ändern.
2. 2. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß der Datenübergangssignalgenerator (104) eine Exclusiv-ODER-Schaltung enthält.
3. 3. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß der Unterbrechungssignalgenerator (102) eine Excluxiv-ODER-Schaltung enthält
4. 4. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß der Block von Datenbits einen Adreßteil mit einer ersten vorbestimmten Anzahl von Bits und einen Datenteil mit einer zweiten vorbestimmten Anzahl von Bits enthält, und daß der Prozessor (100) ferner ein Adreßregister, einen Bitzähler und ein Datenregister aufweist, wobei der Prozessor (100) den Zählerstand des Bitzählers um eins in Abhängigkeit vom binären Eins-Zustand des Unterbrechungssignals erhöht, jedes Datenbit in dem Adreßregister speichert, bis der Zählerstand des Bitzählers im wesentlichen der gleiche wie die erste vorbestimmte Anzahl ist, und anschließend jedes Datenbit in dem Datenregister speichert, bis der Zählerstand des Bitzählers im wesentlichen gleich der Summe aus der ersten vorbestimmten Anzahl und der zweiten vorbestimmten Anzahl ist
5. 5. Gerät nach Anspruch 4, dadurch gekennzeichnet, daß der Prozessor (100) ein Übertragungs-Datenregister aufweist, das Bits eines Übertragungsdatensignals enthält und ein Rückkehr-Datensignal dem Übertragungs-Datenregister zugeführt ist, und daß der Prozessor (100) die Datenbits in dem Übertragungs-Datenregister in Reaktion auf den binären Eins-Zustand des Unterbrechungssignales und den binären Null-Zustand des Unterbrechungssignals um ein Bit verschiebt Hiezu 8 Blatt Zeichnungen -9-