<Desc/Clms Page number 1>
Die Erfindung betrifft einen Zeitbasisumsetzer zum Ändern der Zeitbasis eines digitalen Eingangssignals, bestehend aus einer Anzahl von n Speicherplätzen zum Speichern des digitalen Eingangssignals, in welche das digitale Eingangssignal mit der Schreibtaktfrequenz eines Schreibtaktes eingeschrieben wird, und aus welchem das eingeschriebene digitale Signal mit der Lesetaktfrequenz eines Lesetaktes ausgelesen wird, wobei die Schreibtaktfrequenz und die Lesetaktfrequenz voneinander abweichen und n eine positive ganze Zahl ist, einer Anzahl M von Zwischenspeicherstufen für jeden der Speicherplätze, welche in Reihenfolge zwischen einem Dateneingangsanschluss und dem entsprechenden Speicherplatz angeschlossen sind, zum Einbringen einer Gruppe von Worten des digitalen Eingangssignals in paralleler Form in den entsprechenden Speicherplatz,
wobei jede Zwischenspeicherstufe eine Anzahl N von Kanälen aufweist, welche eine vorbestimmte Untergruppe der genannten Gruppe von Worten verarbeiten, und M und N positive ganze Zahlen sind, mit Ausgangs-Zwischenspeicherstufen, welche an die Speicherplätze angeschlossen sind, um das ausgelesene digitale Singal zu empfangen und zu einem Digitalausgangsanschluss zu leiten, und einen Steuerkreis, zum Erzeugen von Steuersignalen.
Zur Aufzeichnung und Wiedergabe eines analogen Signals, wie z. B. eines Audiosignals, welches in ein digitales Signal umgewandelt wurde, werden bekannterweise Videoaufzeichnungsund Wiedergabegeräte verwendet. Zu diesem Zweck wird ein sogenanntes Audio-Pulscodemodulationsrecordersignal (PCM) zum Umsetzen des analogen Audiosignals in ein PCM-Signal zum Aufzeichnen durch die Einrichtungen eines Videorecorders und Einrichtungen zum Umwandeln des digitalen Signals in analoge Form verwendet.
In der PCM-Einrichtung ist ein Zeitbasisumsetzer enthalten, um die Zeitbasis des digitalen Signals zu komprimieren, so dass synthetische Synchronisiersignale, welche normalerweise einem Videosignal beigefügt sind, schon von vornherein vor der Aufzeichnung im Videorecorder eingefügt sind. Der Zeitbasisumsetzer bewirkt auch eine Expansion der Zeitbasis des wiedergegebenen digitalen Signals, um das digitale Audiosignal in die ursprüngliche Form zurückzuwandeln. Zum Komprimieren der Zeitbasis des digitalen Signals werden die Daten in einen Speicher oder in Speicher mit einer niedrigen Taktrate eingeschrieben und mit einer hohen Taktrate ausgelesen.
In komplementärer Weise erfolgt zur Expansion der Zeitbasis des digitalen Signals ein Einschreiben des letzteren Signals in den Speicher oder in die Speicher mit einer hohen Taktrate und ein Auslesen mit einer niederfrequenten Taktrate.
Da die Taktrate zum Einschreiben in den Speicher von der beim Auslesen abweicht, sind die Schreib- und Lesevorgänge nicht synchronisiert. Aus diesem Grund kann ein Zugriff zum Einschreiben in den Speicher stattfinden, obgleich kein Zugriff zum Auslesen aus dem Speicher vorliegt. Im einzelnen kann im Falle der Zeitbasisexpansion der Schreibvorgang den Lesevorgang einholen, mit dem Ergebnis, dass zwei oder mehr Sätze an Eingangsdaten in derselben Speicherstelle überschrieben werden, so dass die in den Speicher einzuschreibende Information verlorengeht.
Eine derartige Expansion und Kompression der Zeitbasis wird auch bei einem sogenannten Digital-Videorecorder verwendet, in welchem ein Videosignal zum Aufzeichnen und Wiedergeben digitalisiert wird. Im Falle eines Digital-Videorecorders erfolgt eine Umwandlung des Signalformats anschliessend an die Komprimierung der Zeitbasis des digitalen Videosignals vor der Aufzeichnung, und bei der Wiedergabe des digitalisierten Videosignals vor der Expansion der Zeitbasis desselben. Im Digital-Videorecorder erfolgt die Kompression und die Expansion während der Austastbereiche zwischen benachbarten Datengruppen. Da diese Datengruppen im wiedergegebenen Videosignal gerade bei den Austastbereichen auftreten, welche wie im analogen Signal keine Bildinformationen, sondern Synchronisiersignale und ein Burstsignal enthalten, so erfordert der Schreibvorgang einen oftmaligen Zugriff zum Speicher.
Im Ergebnis wird das oben erwähnte Problem der Überschreibung bei der Wiedergabe des digitalisierten Videosignals aktuell.
Für ein Zeitbasisumsetzungsgerät wird ferner ein Schreib-/Lesespeicher (RAM) verwendet.
Bei einem Schreib-/Lesespeicher ist jedoch die Zykluszeit, das ist die Zeit, welche für einen Schreib- und/oder Lesevorgang benötigt wird, im allgemeinen lang. Wenn ein wiedergegebenes digitales Videosignal im Schreib-/Lesespeicher verarbeitet wird, so können Verzögerungen zwischen den Zugriffen zum Speicher auftreten. Mit andern Worten, wenn die Übertragungsrate der wieder-
<Desc/Clms Page number 2>
gegebenen digitalen Videosignale hoch ist, so trifft eine zweite Gruppe von Bits des digitalen Videosignals ein, bevor die vorherige Bit-Gruppe in den Schreib-/Lesespeicher eingeschrieben wurde, so dass eine dieser Gruppen verlorengeht, oder dass eine Bit-Gruppe über die vorhergehende Bit-Gruppe überschrieben wird, wobei die Informationen beider Gruppen gestört werden.
Es ist daher Aufgabe der Erfindung, ein Zeitbasisumsetzgerät zu schaffen, in welchem die Eingangsdaten zuverlässig in eine Speichereinrichtung eingeschrieben und wiedererhalten werden und wobei die digitale Information bei der Kompression oder Expansion der Zeitbasis nicht verlorengeht.
Eine andere Aufgabe der Erfindung ist die Schaffung eines Zeitbasisumsetzgerätes, welches aus einer einfachen Anordnung von Elementen besteht.
Eine weitere Aufgabe der Erfindung ist die Schaffung eines Zeitbasisumsetzgerätes, welches in einer digitalen Videoaufzeichnungs- und Wiedergabeeinrichtung verwendet wird, wobei das Signalformat des digitalisierten Videosignals umgesetzt wird.
Der Zeitbasisumsetzer der eingangs genannten Art ist erfindungsgemäss dadurch gekennzeichnet, dass die Steuersignale von dem Steuerkreis auch zu den Ausgangs-Zwischenspeicherstufen geleitet werden, um die Übertragung der Daten über diese auf der Basis des Schreibtaktes (WCK) und des Lesetaktes (RCK) zu steuern, die entsprechend korrespondierende Perioden (T..,T) aufweisen, und n, M und N gewählt werden, um die Ungleichung
EMI2.1
zu erfüllen.
Weitere Einzelheiten der Erfindung werden nachfolgend an Hand der Zeichnungen erläutert.
Es zeigen Fig. 1 und 2 Blockdiagramme der entsprechenden Aufzeichnungs- und Wiedergabeabschnitte eines Digital-Videorecorders gemäss der Erfindung, Fig. 3 eine schematische Darstellung einer rotierenden Kopfanordnung, welche im Digital-Videorecorder nach Fig. 1 und 2 enthalten ist, Fig. 4 die schematische Darstellung der rotierenden Köpfe der Anordnung nach Fig. 3, Fig. 5 eine Draufsicht auf einen Abschnitt eines Magnetbandes mit Spuren der aufgezeichneten Signale, Fig. 6, 7 und 8 schematische Darstellungen, welche zur Erläuterung der Digitalisierung und der Codeanordnung eines Videosignals zur Verwendung im Digital-Videorecorder gemäss der Erfindung dient, Fig. 9 ein Blockschaltbild eines Ausführungsbeispiels eines Zeitbasisumsetzers gemäss der Erfindung, Fig.
10 und 11 Schaltungen von Leseseite-Steuerkreisen zur Verwendung im Beispiel nach Fig. 9, Fig. 12A bis 12V Kurvendiagramme, welche an verschiedenen Punkten im Steuerkreis nach Fig. 10 und 11 auftreten, Fig. 13A bis 13E Kurvenformdiagramme zur Erläuterung
EMI2.2
15U Kurvenformdiagramme, welche an verschiedenen Punkten im Steuerkreis nach Fig. 14 auftreten, Fig. 16 und 17 Blockschaltbilder von Schreibseite-Steuerkreisen zur Verwendung im Beispiel nach Fig. 9, Fig. 18A bis 18K Kurvenformdiagramme, welche in verschiedenen Punkten der Steuerkreise nach Fig. 16 und 17 auftreten und zur Erläuterung der neuen Merkmale der Erfindung dienen, und Fig. 19 ein Blockschaltbild eines alternativen Ausführungsbeispiels gemäss der Erfindung.
Um die Erfindung besser zu verstehen, werden vorerst die Bedingungen zur digitalen Aufzeichnung eines NTSC-Farbvideosignals beschrieben.
Ein NTSC-Farbvideosignal wird in geeigneter Weise digitalisiert, wenn folgende Bedingungen eingehalten werden :
1. Da ein Bild 525 Zeilen umfasst, so wird die Anzahl der Zeilen für ein erstes (drittes) und ein zweites (viertes) Teilbild entsprechend 262 und 263 gewählt. Im ersten Teilbild sind ein vertikaler Synchronisierimpuls und ein horizontaler Synchronisierimpuls in
Phase, und das Teilbild, in welchem sie nicht in Phase sind, wird als zweites Teilbild angenommen.
<Desc/Clms Page number 3>
EMI3.1
ten Bildelemente in einer horizontalen Periode so, wie in untenstehender Tabelle für den Fall f s = 3f und für den Fall f s = 4f angegeben ist.
Tabelle 1
EMI3.2
<tb>
<tb> f <SEP> geradzahlige <SEP> ungeradzahlige <SEP> 5 <SEP>
<tb> Zeile <SEP> Zeile
<tb> 3f <SEP> ungeradzahliges <SEP> Bild <SEP> 682 <SEP> 683
<tb> geradzahliges <SEP> Bild <SEP> 683 <SEP> 682
<tb> 4f <SEP> ungeradzahliges <SEP> Bild <SEP> 910 <SEP> 910
<tb> geradzahliges <SEP> Bild <SEP> 910 <SEP> 910
<tb>
Im Falle, dass fs = 3fsc ist, wird die Anzahl der abgetasteten Bildelemente in der Zeile, in welcher der horizontale Synchronisierimpuls und der Farbhilfsträger in Phase sind, mit 682 angenommen, und die Anzahl der abgetasteten Bildelemente in der Zeile, in welcher der horizontale Synchronisierimpuls und der Farbhilfsträger nicht in Phase sind, mit 683 angenommen.
Das ungeradzahlige Bild beginnt mit der Zeile, in welcher die horizontalen Synchronisierimpulse und der Farbhilfsträger nicht in Phase sind, während das geradzahlige Bild in der Zeile beginnt, in welcher sie miteinander in Phase sind.
Die Erfindung wird anschliessend bei der Anwendung in einem Digital-Videorecorder auf den Aufzeichnungsabschnitt (Fig. l) und auf den Wiedergabeabschnitt (Fig. 2) beschrieben. Im
EMI3.3
hohen Übertragungsbitrate des digitalen Videosignals sind zwei rotierende Köpfe --H A und Hg- (Fig. 4) nahe zusammen angeordnet, und die digitalen Videosignale eines Teilbildes werden über zwei Kanäle auf die Köpfe verteilt, und auf dem Magnetband in zwei parallelen Spuren --TA und Ta -- aufgezeichnet. Ein Audiosignal wird ebenfalls in ein PCM-Signal umgewandelt, und
EMI3.4
einer Schnittstelle --14-- geleitet wird.
Die Dauer oder Periode einer Zeile (lH) des NTSC-Farbvideosignals ist 63, 5) is, und die darin enthaltene Austastperiode beträgt 11, 1 gus. Demnach beträgt der nutzbare Videobereich 52, 4 us. Beträgt die Abtastfrequenz
EMI3.5
EMI3.6
periode mit 93, 1217 ns ist. Nachdem die aufzuzeichnenden Videoinformationen auf zwei Kanäle aufgeteilt sind, so wird die Anzahl der nutzbaren Videoabtastungen 576 pro Zeile oder horizontaler Periode gewählt, wobei 288 Abtastungen jedem Kanal zugeordnet werden.
Wie in Fig. 6 gezeigt,
<Desc/Clms Page number 4>
werden zwei horizontale Perioden (1365 Abtastungen) zu einer Einheit zusammengefasst, wobei die gesamte Anzahl von Abtastungen mit 682 in der Zeile gewählt wird, in welcher ein horizontaler Synchronisierimpuls HD und der Farbhilfsträger in Phase sind, und in der Zeile, in der sie nicht in Phase sind, beträgt die Anzahl der Abtastungen 683.
Jedes Teilbild enthält 262, 5 Zeilen und hat eine Periode von 262, 5H, wobei eine vertikale Synchronisierperiode und eine Ausgleichsimpulsperiode im Ausmass von 10, 5H vorgesehen sind.
Die in der vertikalen Austastperiode eingefügten Testsignale VIT und VIR werden ebenfalls als nutzbare Videosignale gewertet.
Letztlich wird die Anzahl der nutzbaren Videozeilen in einer Teilbildperiode mit 252 gewählt.
Der digitalisierte nutzbare Videobereich des Farbvideosignals wird durch die Schnittstelle --14-- auf zwei Kanäle aufgeteilt. Von 576 Abtastungen in jeder Zeile werden die zu den ungeradzahligen Abtastungen korrespondierenden Daten einem der Kanäle zugeordnet, und die zu den geradzahligen Abtastungen korrespondierenden Daten werden dem andern Kanal zugeordnet. Die Daten der beiden Kanäle werden in gleicher Weise verarbeitet. Ein externes digitales Videosignal De x, z. B. von einem elektronischen Schneidegerät, kann ebenfalls der Schnittstelle --14-- zugeführt werden, um in geeigneter Form auf die zwei Kanäle aufgeteilt zu werden. Die Daten
EMI4.1
A--annungsverstärker --18A-- zugeführt werden.
Die Daten im andern Kanal werden durch die gleiche Anordnung verarbeitet, d. h. durch
EMI4.2
--15B--,se-1A und 1B-- sind über rotierende Transformatoren (nicht dargestellt) mit den rotierenden Köpfen-H A und H -verbunden, welche nahe zusammenliegend angeordnet sind.
EMI4.3
der Abtastfrequenz von z. B. 3f Sc. Die Taktimpulse vom Generator --21-- und die Synchronisiersignale werden zu einem Steuersignalgenerator --22-- geleitet, welcher verschiedene Arten von Zeitablaufimpulsen (timing pulses), Indentifikationssignale (ID) zur Identifikation von Zeilen, Teilbilder, Bilder und Spuren, und ein Steuersignal in Form einer Serie von Abtastimpulsen erzeugt.
Die Codeanordnung der an den Ausgangsanschlüssen--1A und 1B-- auftretenden Aufzeichnungssignale wird nun an Hand der Fig. 8 erläutert. Wie gezeigt, besteht ein Unterblock der kodierten digitalen Signale aus 105 Abtastungen (840 Bits), in welchen ein Blocksynchronisiersignal (SYNC) von drei Abtastungen (24 Bits), ein Identifikations- und Adressensignal (ID/AD) von zwei Abtastungen (16 Bits), Informationsdaten von 96 Abtastungen (768 Bits), und ein zyklischer Redundanzcode (CRC-Code) von vier Abtastungen (32 Bits) seriell aufeinanderfolgend angeordnet sind. Die Daten einer Zeile oder horizontalen Periode des Farbvideosignals enthalten 288 Abtastungen pro Kanal, wie zuvor erwähnt, und diese Abtastungen werden durch drei geteilt, d. h. es sind drei Unterblöcke für jede Zeile mit je 96 Abtastungen für jeden Unterblock vorgesehen.
Das Blocksynchronisiersignal wird zur Identifikation des Anfangs eines Unterblocks verwendet, so dass die Identifikations- und Adressensignale, die Informationsdaten und/oder der CRC-Code abgetrennt werden können. Die Identifikationssignale werden zur Identifikation des Kanals (Spur), des Bildes, des Teilbildes und der Zeile verwendet, zu welchen die Informationsdaten des Unterblocks gehören, und das Adressensignal AD repräsentiert die Adresse des entsprechenden Unterblocks. Der CRC-Code wird zur Feststellung eines Fehlers in den Informationsdaten des entsprechenden Unterblocks verwendet.
Fig. 7 zeigt die Code-Anordnung für ein Teilbild in einem Kanal. In Fig. 7 bezeichnet jedes Bezugszeichen --SB i -- (i = 2 bis 858) einen Unterblock, wobei drei Unterblöcke einen Block
<Desc/Clms Page number 5>
oder Zeile bilden. Da der nutzbare Videobereich eines Teilbildes 252 Zeilen umfasst, so enthält ein Teilbild die Daten von 252 Blöcken (756 Unterblöcke). Die Videoinformationsdaten eines einzelnen Teilbildes sind aufeinanderfolgend in einer 21 x 12 Matrixform angeordnet. In der Matrix sind auch Paritätsdaten in Verbindung mit der horizontalen und vertikalen Richtung der Videoinformationsdaten in der Matrix vorgesehen. In Fig. 7 sind die Paritätsdaten für die horizontale Richtung in der dreizehnten Spalte von Blöcken dargestellt, und die Paritätsdaten für die vertikale Richtung befinden sich in der zweiundzwanzigsten Reihe unten.
In der dreizehnten Spalte von Blöcken bei der zweiundzwanzigsten Reihe sind die horizontalen Paritätsdaten für die vertikalen Paritätsdaten angeordnet. Die Paritätsdaten für die horizontale Richtung werden in dreifacher Weise gebildet, indem 12 Unterblöcke entsprechend aus den 12 Blöcken genommen werden, welche eine Reihe der Matrix bilden. In der ersten Reihe werden die Paritätsdaten SB 37 durch die Modulo 2-Addition gebildet :
EMI5.1
für jede der zweiundzwanzig Reihen in horizontaler Richtung gebildet. Die Erhöhung der Fehlerkorrektursicherheit resultiert aus dem Umstand, dass die Paritätsdaten nicht hauptsächlich durch die Daten der sechsunddreissig Unterblöcke einer Reihe, sondern auch durch die Daten der 12 Unterblöcke gebildet werden, welche bei den Intervallen zweier Unterblöcke in der Reihe angeordnet sind.
Die Paritätsdaten für die vertikale Richtung werden durch die Daten von einundzwanzig Unterblöcken in jeder der ersten bis zwölften Spalte von Blöcken gebildet. In der ersten Spalte werden die Paritätsdaten [SBg] durch die Modulo 2-Addition gebildet :
EMI5.2
In diesem Fall werden die zu jedem der 21 Unterblöcke gehörigen Abtastungen in paralleler 8 Bit-Form berechnet.
Demgemäss enthalten die Paritätsdaten 96 Abtastwerte, wie dies auch bei den Videodaten jedes Unterblockes der Fall ist. Im Falle der aufeinanderfolgenden Übertragung der digitalen Signale eines Teilbildes der obigen Matrixanordnung (22 x 13) als eine Serie von der ersten, zweiten, dritten,... bis zur zweiundzwanzigsten Reihe, wird eine Periode von 12 x 22 - 264H zur Übertragung des digitalen Signals eines Teilbildes benötigt, da 13 Blöcke einer Länge von 12H entsprechen.
Wenn der Videorecorder zufällig von der"C-Format"-Art ist und somit einen Hilfskopf zum Aufzeichnen und Wiedergeben eines Teils der vertikalen Austastperiode in einem Teilbild aufweist, so kann mit einem Videokopf nur eine Dauer von etwa 250H aufgezeichnet werden. Erfindungsgemäss wird eine Dauer von 246H in jeder Spur aufgezeichnet, wobei auf einige H's verzichtet wird, d. h. die Periode von 264H von zu übertragenden Daten wird Zeitbasis-komprimiert (mit einem Kompressionsverhältnis Rt von 41/44), u. zw. auf eine Dauer von 246H. Ferner wird
EMI5.3
und Ende des Aufzeichnungssignals eines Teilbildes mit der Periode von 264H eingefügt.
Die Zeitbasis-Kompressorkreise --15A und 15B-- in Fig. 1 komprimieren die Videodaten mit dem oben erwähnten Kompressionsverhältnis von 41/44 und erzeugen eine Datenaustastperiode,
<Desc/Clms Page number 6>
in welcher das Blocksynchronisiersignal, die Identifikations- und Adressensignale sowie der CRC-Code für jeden Unterblock an Videodaten von 96 Abtastungen eingefügt sind, und gleichzeitig werden Datenaustastperioden festgelegt, in welchen die Paritätsdaten eingefügt sind. Die Paritätsdaten für die horizontalen und vertikalen Richtungen und der CRC-Code jedes Unterblocks werden durch die Fehlerkorrekturkodierer --16A und 16B--erzeugt. Das Blocksynchronisiersignal und die Identifikation und Adressensignale werden in den Aufzeichnungsprozessoren zu den Videodaten addiert.
Das Adressensignal AD repräsentiert die zuvor erwähnte Zahl (i) des Unterblocks. Ferner ist in jedem der Aufzeichnungsprozessoren --17A, 17B-- ein Kodierer von der Art der Blockkodierer enthalten, welcher die Anzahl der Bits einer Abtastung von 8 auf 10 umwandelt, sowie einen Parallel/Seriellumwandler zum Umwandeln des parallelen 10 Bit-Codes in einen seriellen Code. Wie im Detail in der US-PS Nr. 4, 387, 364 der Patentinhaberin beschrieben ist, erfolgt die Kodierung in der Weise, dass 28 Codes aus einer Anzahl von 210 10 Bit-Codes gewählt werden, deren Gleichspannungsanteil nahezu Null ist, und welche dem ursprünglichen 8 Bit-Code eins zu eins entsprechen, d. "0" und "1" wechseln einander so oft wie möglich ab, so dass der Gleichspannungspegel nahezu Null ist.
Eine derartige Blockkodierung wird zur Vermeidung von Verlusten der übertragenen Kurvenform auf der Wiedergabeseite angewendet, indem die Übertragung praktisch gleichspannungslos erfolgt. Es gibt auch die Möglichkeit, dieselben Resultate zu erzielen, indem ein Mischsystem der sogenannten M-Folge angewendet wird, welche an Stelle der Blockkodierung angewendet wird. Für den Fall, dass jeder Abtastwert 8 Bit enthält, kann die Übertragungs-
EMI6.1
EMI6.2
EMI6.3
:rate :
EMI6.4
EMI6.5
097 x-= 57, 622B-- leiten, wie in Fig. 2 dargestellt.
Die wiedergegebenen Signale werden von den Anschlüssen --2A und 2B-- über entsprechende Wiedergabeverstärker und Kurvenform-Begrenzungskreise --31A und 31B-- geleitet. Jeder der Verstärker und Kurvenform-Begrenzungskreise --31A und 31B-enthält einen Wiedergabe-Ausgleicher (playback equalizer) zum Anheben der hochfrequenten Komponenten des Wiedergabesignals und zur Formung des Wiedergabesignals in ein reines Impulssignal. Jeder Kurvenform-Begrenzungskreis trennt einen Wiedergabebittakt ab, welcher mit dem Einleitungssignal synchronisiert ist, und leitet den Wiedergabebittakt zusammen mit den Daten zu entsprechenden Wiedergabeprozessoren --32A und 32B--.
In jedem der Wiedergabeprozessoren --32A und 32B--werden die seriellen Daten in parallele Form gebracht, das Blocksynchronisiersignal abgetrennt, die Daten vom Blocksynchronisiersignal und von ID, AD und CRC-Codes oder Signalen getrennt, und ausserdem erfolgt eine Blockdekodierung oder Umwandlung von 10 Bits auf 8 Bits. Die resultierenden Daten werden zu entsprechenden Zeitbasiskorrekturkreisen --33A und 33B-- geleitet, in welchen ein eventueller Zeitbasisfehler der Daten entfernt wird. Jeder der Zeitbasiskorrekturkreise --33A und 33B-- ist beispielsweise mit vier Speichern ausgestattet, in welche die wiedergegebenen Daten aufeinanderfolgend durch Taktimpulse eingeschrieben werden, welcher mit den wiedergegebenen Daten synchronisiert wird, worauf die Daten aufeinanderfolgend durch Referenztaktimpulse aus den Speichern ausgelesen werden.
Wenn der Lesevorgang den Schreibvorgang zu überholen beginnt, so wird der Speicher, dessen Daten gerade gelesen wurden, nochmals gelesen.
<Desc/Clms Page number 7>
Die Daten jedes Kanals werden von einem der Zeitbasiskorrekturkreise --33A und 33B-zu einem oder andern Fehlerkorrekturdekodierern--34A und 34B-- geleitet. Jeder Fehlerkorrekturdekodierer --34A und 34B-- enthält Fehlerdetektor- und Fehlerkorrekturkreise, unter Verwendung des CRC-Codes, der horizontalen und vertikalen Paritäten und eines Teilbildspeichers (field memory) usw., wie im Detail in der US-PS Nr. 4, 329, 708 der Patentinhaberin beschrieben wird.
Jedoch im Schnellsuchbetrieb wird keine Fehlerfeststellung und Korrektur ausgeführt, und der Teilbildspeicher wird als Ersatz zur Umsetzung der intermittierend empfangenen Wiedergabedaten jedes Kanals in eine kontinuierliche Form verwendet. Die Daten jedes Fehlerkorrekturdekodie- rers --34A oder 34B-- werden zu entsprechenden Zeitbasis-Expanderkreisen --35A oder 35B-geleitet, um eine komplementäre Funktion zu den Kompressorkreisen --15A und 15B-- auszuführen, wodurch die Daten in die ursprüngliche Übertragungsrate gebracht werden. Die Daten werden dann zu einer gemeinsamen Schnittstelle --36-- geleitet. Die Schnittstelle --36-- bewirkt die Rückwandlung der wiedergegebenen Daten von zwei Kanälen in einen einzelnen Kanal, welcher
EMI7.1
vorgesehen.
Da ein Digital-Videoeingang und ein Digital-Videoausgang in den Aufzeichungsund Wiedergabebereichen nach Fig. 1 und 2 vorgesehen ist, so kann ein elektronisches Schneiden und Überspielen mit digitalen Signalen ausgeführt werden, ohne dass diese in eine analoge Form umgewandelt werden müssen.
Der Ausgang des DjA-Umsetzers --37-- wird einem Ausgangsprozessor --38-- zugeführt, welcher an seinem Ausgangsanschluss --39-- ein wiedergegebenes Farbvideosignal abgibt. Ein externes Bezugssignal wird von einem Anschluss --40-- zu einem Haupttaktgenerator --41-- geleitet, von welchem Taktimpulse und ein Bezugs-Synchronisiersignal zu einem Steuersignalgenerator --42-- geleitet werden. Der Steuersignalgenerator --42-- erzeugt Steuersignale, welche mit dem externen Bezugssignal synchronisiert werden, wie verschiedene Zeitablaufimpulse, Identifikationssignale für die Zeile, das Teilbild und das Bild, sowie Abtasttaktimpulse.
Im Wiedergabebereich wird die Verarbeitung der Signale von den Eingangsanschlüssen --2A und 2B-- bis zu den Eingängen der Zeitbasiskorrekturkreise --33A und 33B-- zeitlich durch die Taktimpulse gesteuert, welche aus den wiedergegebenen Daten gewonnen werden, während die Verarbeitung der Signale von der Ausgangsseite der Zeitbasiskorrekturkreise --33A und 33B--bis zum Ausgangs- anschluss --39-- zeitlich durch den Taktimpuls vom Haupttaktgenerator --41-- gesteuert wird.
Ein Ausführungsbeispiel des Zeitbasisumsetzgerätes gemäss der Erfindung, welches für die Zeitbasis-Expansionskreise --35A und 35B-- eingesetzt werden kann, wird anschliessend an Hand der Fig. 9 erläutert.
Beim Zeitbasisumsetzgerät nach Fig. 9 wird eine Seriell-Parallelumsetzung von Datenworten für jeweils vier Abtastwerte durchgeführt, wobei jeder Abtastwert aus einem 8 Bit-Wort besteht.
Die vier 8 Bit-Worte werden dann im Gerät als ein 32 Bit-Wort verarbeitet.
Das Zeitbasisumsetzgerät nach Fig. 9 enthält erste und zweite Speicherplätze --43 und 44--, welche jeweils aus einem Schreib-/Lesespeicher (RAM) und einem gemeinsamen Steuerkreis bestehen. Das Gerät nach Fig. 9 enthält auch einen Zeitablaufimpulsgenerator (timing pulse generator) --45--, zum Erzeugen verschiedener Zeitablaufsignale in der richtigen Reihenfolge.
Des weiteren sind Seriell-Parallelumsetzerkreise-51 und 52-- in Verbindung mit den entsprechenden Speicherplätzen --43 und 44-- vorgesehen, welche zum Umsetzen von vier aufeinanderfolgenden 8 Bit-Datenworten von Eingangsdaten D. in einen 32 Bit-Block an Daten dienen, wobei jeder der Seriell-Parallelumsetzerkreise --51 und 52--aus entsprechenden Zwischenspeichern (latch
EMI7.2
An die Seriell - Parallelumsetzerkreise --51, 52-- sind Puffer --61, 62-- angeschlossen, welche ebenfalls aus entsprechenden vier Zwischenspeicherkreisen --B11 bis B14 und B21 bis B -bestehen. Jeder Inhalt der Puffer --61 und 62-- repräsentiert ein 32 Bit-Wort,
welches in die angeschlossenen Speicherplätze --43, 44-- eingeschrieben wird.
Es sind Parallel-Seriellumsetzerkreise --71 und 72-- an die entsprechenden Speicherplätze --43, 44-- angeschlossen, um die 32 Bit-Datenworte auszulesen und dieselben in eine Folge von vier 8 Bit-Datenworten umzuwandeln. Jeder der Parallel-Seriellumsetzerkreise --71, 72--
<Desc/Clms Page number 8>
EMI8.1
sie sind zueinander nicht synchron. In Übereinstimmung mit der Erfindung kann der Speicherzyklus entweder mit dem Schreibtakt oder mit dem Lesetakt synchronisiert werden, aber in diesem Beispiel ist der Speicherzyklus auf der Basis des Lesetaktes synchronisiert, da bei der Wiedergabe mit dem Digital-Videorecorder der Lesetakt mit einem externen oder bandunabhängigen Takt synchronisiert ist.
Deshalb werden bei den Lese- und Schreibvorgängen des hier beschriebenen Zeitbasisumsetzgerätes Schwierigkeiten, wie Überschreiben, zwar beim Einschreiben, aber nicht beim Auslesen auftreten. Deshalb wird beim beschriebenen Ausführungsbeispiel das Augenmerk auf das Problem der Datenverluste beim Einschreiben der Daten in die Speicherplätze --43 und 44-ausgerichtet sein.
Der Zeitablaufimpulsgenerator --45-- enthält Steuersignal-Erzeugungskreise, wie sie in Fig. 10 und 11 dargestellt sind. Der in Fig. 10 dargestellte Kreis erzeugt Steuersignale zum Steuern des Auslesevorganges des Gerätes, und enthält Schieberegister--81 und 82--. Eine Kette wird von einem UND-Gatter --83-- und NAND-Gattern --83b, 83c-- gebildet und ist an den seriellen Eingangsanschluss --SI-- des Schieberegisters --81-- angeschlossen, und ein NAND-Gatter --84-ist an den Löscheingang --CL-- desselben angeschlossen. Die Eingänge eines andern UND-Gatters --85-- sind an den Ausgang --Q D-- des Schieberegisters --81-- und an eine Umkehrstufe --86-- angeschlossen.
Eine andere Umkehrstufe --87-- führt vom Ausgang des Schieberegisters --81-- zu einem Eingang des NAND-Gatters --83c--. Die Eingänge von UND-Gattern --87a und 87b-- sind an den Ausgang --QA-- des Schieberegisters --82-- angeschlossen, und eine Umkehrstufe --88-- ist an einen andern Eingang des UND-Gatters --87a-- angeschlossen.
An die Ausgänge --QA bis QD-- des Schieberegisters --82-- sind Umkehrstufen --90a bis 90d-angeschlossen, und die Eingänge von ODER-Gattern --91 und 92-- sind an die entsprechenden Ausgangsanschlüsse --QA und QB-- der Schieberegister --81 und 82-- angeschlossen.
Wie oben erwähnt, erfolgt im Digital-Videorecorder bei der Ausführungszeit des Zeitbasis-Kompressions-oder Expansionsvorganges eine Umsetzung von einem vorbestimmten Signalformat in ein anderes Format. Zu diesem Zweck werden bei der Expansion der Zeitbasis bei der Wiedergabe Datenworte als vorbestimmte Blockeinheit ausgelesen. Somit wird ein Blocksignal BLKR (Fig. 12A) erzeugt, um anzuzeigen, dass die Blockeinheit gebildet ist und dass ein Lesevorgang beginnen kann.
Eine invertierte Form BLKR wird zu einem Eingang des Gatters --83a-- geleitet. Zur gleichen Zeit wird ein Lesetaktimpuls RCK (Fig. 12B) mit einer Periode TR den Takteingangsanschlüssen der Schieberegister --81 und 82--und einem Eingang des Gatters --84-- zugeführt. Ein anderes Signal BLKRP (Fig. 12C), dessen Vorderflanke zum Signal BLKR um eine Lesetaktimpulsperiode T R versetzt ist, wird einem andern Anschluss des Gatters --83a-- zugeführt, so dass letzterer einen Impuls APR (Fig. 12D) mit einer Dauer TR bei der Vorderflanke des Signals BLKR erzeugt. Dieser Impuls APR ist zum Steuern des Taktimpulses RCK im Gatter -83b-- vorgesehen, so dass ein Taktimpuls RCK dem seriellen Eingangsanschluss --SI-- des Schieberegisters --81-zugeführt wird.
Somit erzeugt das Schieberegister --81-- an seinen entsprechenden Ausgangsan- schlüssen-QA bis Qo-die Impulse RKA (Fig. 12E), RKB (Fig. 12F), RKC (nicht dargestellt) und RKD (Fig. 12D), wobei jeder der Impulse eine Dauer T,, eine Periode von 4TR (das ist ein Tastverhältnis von 25%) und eine Phasenverschiebung von 900 zueinander aufweist.
Somit werden die Impulse RKA bis RKD mit einem Intervall von 4T R aufeinanderfolgend erzeugt, beginnend mit
EMI8.2
und gleichzeitig über das Gatter --85-- zum seriellen Eingangsanschluss --SI-- des Schieberegi- sters-82-geleitet. Das Schieberegister --82-- gibt an seinen Ausgangsanschlüssen-QA bis Q0-- in ähnlicher Weise Impulse PK PK , PKg und PK4 -- (Fig. 12H, 121, 12J und 12K) entsprechend ab, wobei jeder der Impulse eine Dauer TRI eine Periode von 4TR (mit einem Tastver-
<Desc/Clms Page number 9>
hältnis von 25%), und mit einer Phasenverschiebung von 900 zueinander aufweist. Somit werden die Impulse PKI bis PK aufeinanderfolgend erzeugt, beginnend nach einer Periode 4TR von der Vorderflanke des Blocksignals BLKR.
Die Impulse RKA und RKB des Schieberegisters --81-- werden im ODER-Gatter --91-- kombiniert, um ein Lesezyklus-Steuersignal RCC (Fig. 12L) zu bilden, während die Impulse PK 1 und PK2 des Schieberegisters --82-- im ODER-Gatter --92-- kombiniert werden, um ein Speicherzyklussteuersignal MCC (Fig. 12M) zu bilden. In diesem Beispiel ist die Periode des Taktimpulses RCK gleich T n, mit dem Ergebnis, dass vier Taktimpulse RCK bei jeder Periode des Signals RCC auftreten. Während eines Schreibvorganges werden die 8 Bit-Datenworte parallel verarbeitet, u. zw. vier derselben gleichzeitig, um in die Speicherplätze 44--eingeschrieben zu werden.
Während eines Lesevorganges erfordert dies die parallele Verarbeitung der Datenworte, u. zw. vier derselben gleichzeitig. Somit ist eine Periode des Lesezyklus-Steuersignals RCC die Zeiteinheit, welche zur Ausführung eines Lesezugriffvorganges für jedes der vier Datenworte und für die Parallel-Seriellumwandlung der ausgelesenen Datenworte nötig ist. In diesem Beispiel entspricht die Periode T der Zeitdauer, welche zum Verarbeiten eines 8 Bit-Datenwortes nötig ist.
Das Speicherzyklus-Steuersignal MCC, welches den Speicherzyklus festlegt, hat ein Intervall, wo das Signal MCC"l"ist, um das Intervall zu definieren, wann ein Schreibvorgang auszuführen ist, und ein Intervall, wo es "0" ist, um das Intervall zu definieren, wann ein Lesevorgang auszuführen ist. Da der Speicherzyklus mit dem Lesetakt synchronisiert ist, so wird das Signal MCC im wesentlichen synchron mit dem Signal RCC sein. Wie jedoch später im Detail beschrieben, wird das Signal MCC etwas verzerrt, u. zw. dann, wenn dieses Signal mit dem Signal RCC rücksynchronisiert wird, insbesondere nahe der Vorderflanke des Lese-Blocksignals BLKR.
Die entsprechenden Impulslängen des Lese-Blocksignals BLKR (Fig. 13A) und des korrespondierenden Schreib-Blocksignals BLKW (Fig. 13D), welche die Periode eines Blocks an Datenworte von Eingangsdaten anzeigen, die aus den Speicherplätzen --43 und 44-- ausgelesen und eingeschrieben werden sollen, können in Abhängigkeit von der Anzahl von Datenworten in jedem Block ausgedrückt werden, und daher auch in Abhängigkeit von der Anzahl der Lesetaktimpulse RCK und der Schreibetaktimpulse WCK, welche für jeden Block an Datenworten benötigt werden.
Somit wird die Anzahl N von Datenworten, welche in parallele Form umgesetzt werden sollen, so gewählt, dass sie ein Teiler (divisor) der Längen der Signale BLKR und BLKW sind. In diesem Beispiel ist die Anzahl N von 8 Bit-Datenworten, welche in eine parallele Gruppe von Worten umzuwandeln ist, gleich 4, so dass diese Bedingung erfüllt ist.
Demnach hat in diesem Beispiel das Blocksignal BLKR eine Länge oder Dauer, welche ein ganzzahliges Vielfaches der Periode 4T R ist, die mit einem ganzzahligen Vielfachen der Länge des Signals RCC übereinstimmt. Ferner hat das Schreib-Blocksignal BLKW in diesem Beispiel eine Länge, welche mit einem ganzzahligen Vielfachen der vierfachen Periode Tu des Schreibtaktsignals WCK übereinstimmt. Somit wird ein Schreibzyklus-Steuersignal WCC (Fig. 13E) benötigt, welches dem Signal zum Umwandeln der Eingangsdatenworte in parallele Form entspricht, und das Einschreiben derselben in die Speicherplätze --43, 44-- erfolgt mit einer Periode 4T und synchron mit dem Blocksignal BLKW.
Da der Lesevorgang und der Schreibvorgang nicht synchronisiert sind und mit unterschiedlicher Geschwindigkeit ausgeführt werden, so sind die Intervalle zwischen benachbarten Leseblocksignalen BLKR nicht unbedingt ein ganzzahliges Vielfaches von vier T,. Daher ist es notwendig, dass das Signal RCC mit dem Blocksignal BLKR synchronisiert und dem Lesevorgang der Vorrang gegeben wird, so dass das Signal RCC bei der Vorderflanke des Blocksignals BLKR rücksynchronisiert wird. Aus diesem Grund tritt eine Unregelmässigkeit im Signal RCC auf, wie aus Fig. 13B ersichtlich ist.
Zur gleichen Zeit wird das Signal MCC mit dem Signal RCC synchronisiert. Da jedoch das Signal MCC nicht durch das Blocksignal BLKR gesteuert wird, so erfolgt die Synchronisierung mit der nächsten ansteigenden Flanke des Signals RCC, und diese Synchronisierung erfolgt mit der Verzögerung von fast einem kompletten Zyklus. Wenn dies eintritt, so wird das SpeicherzyklusSteuersignal MCC in dem Punkt unregelmässig werden, welcher mit der Vorderflanke des Blocksignals BLKR übereinstimmt, und der korrespondierende Schreibvorgang wird verzögert, wodurch die
<Desc/Clms Page number 10>
Datenworte nicht zur passenden Zeit in die Speicherplätze --43, 44-- eingeschrieben werden und das Ereignis des Überschreibens die Folge ist.
Beim Überschreiben werden aufeinanderfolgende Datenworte in die gleichen Speicherbereiche eingeschrieben, und der Informationswert solcher Daten geht verloren. Dies tritt zumeist auf, wenn die Schreibgeschwindigkeit grösser als die Lesegeschwindigkeit ist.
Wie in Fig. 11 dargestellt, werden die Impulse RKA vom Schieberegister --81-- zu einem Adressenzähler --93-- geleitet. Das niedrigste signifikante Bit (LSB) des Zählers --93-- wird als Ausgangswählsignal MUXR (Fig. 12N) verwendet, um einen passenden Speicherplatz --43, 44--auszuwählen, während die Bits, welche höher als das LSB sind, als Adresseninformation für einen Adressenspeicher verwendet werden.
Die Adresseninformation vom Zähler --93-- wird auch einem Halteregister --94-- zugeführt.
Dem Register --94-- wird über einen Takteingang ein invertiertes Signal RCC zugeführt, und das Abfallen eines solchen Signals bewirkt, dass die Adresseninformation vom Zähler --93-- (entsprechend den höheren Bits) in das Register --94-- übertragen werden. Demnach erzeugt das Register --94-- die Adresseninformation, jedoch um eine Periode des Signals RCC verzögert, und führt sie dem Speicherplatz --44-- als dessen Adresseninformation zu, und die Schreib-/Lesespeicher der Speicherplätze --43 und 44-werden für einen Lesezugriff freigegeben.
Da jedoch die Schreib-/Lesespeicher der Speicherplätze --43 und 44-nur bei Adressen freigegeben werden dürfen, bei welchen kein Schreibzugriffvorgang ausgeführt wird, muss der Zeitablauf des Adressen- zählers --93-- gesteuert werden, und D-Kippglieder --95 und 96-- führen diese Steuerung aus.
Das invertierte Signal RCC wird dem Takteingang des Kippgliedes --95-- zugeführt, und das Blocksignal BLKR wird dem D-Eingang desselben zugeführt, wodurch am Q-Anschluss des Kippgliedes --95-- ein Signal PAREN (Fig. 12R) auftritt, welches hinter dem Blocksignal BLKR um einen halben Zyklus des Signals RCC verzögert wird. Das Signal PAREN wird dem Freigabean- schluss --EN-- des Zählers --93-- zugeführt, so dass letzterer ein Intervall zählt, in welchem das Signal PAREN"l"ist.
Ein Impuls RDST (Fig. 12Q), welcher aus einem Bezugssignal am Anfang jedes Teilbildes des digitalen Videosignals gebildet ist, wird dem Löscheingang --CL-- des D-Kippgliedes --96-- zugeführt. Das Blocksignal BLKR wird dessen Takteingang zugeführt, und eine Spannung Vc c wird dessen D-Eingang zugeführt, so dass beim Q-Anschluss des Kippgliedes --96-- ein Signal RST (Fig. 12S) auftritt, welches bei der Vorderflanke des invertierten Signals RDST fällt, und bei der Vorderflanke des Blocksignals BLKR ansteigt. Dieses Signal RST wird dem Löscheingang --CL-- des Zählers --93-- und dem Löscheingang --CL-- des Schieberegisters --82-- (Fig.10) zugeführt.
Der Adressenzähler --93-- zählt bei jeder ansteigenden Flanke des Impulses RKA, um die Adresse des Speicherplatzes--43-zu ändern, und diese ändert sich in der Folge :"O","l", "2"..., wie in Fig. 12T dargestellt. In ähnlicher Weise ändert sich die Adresse des Speicherplatzes --44--, welcher vom Register --94-- befehligt wird, u. zw. mit einer Verzögerung zu der Änderung des Speicherplatzes --43-- um einen Zyklus des Signals RCC, wie in Fig. 12U dargestellt.
Während des Intervalls, in welchem das Signal MUXR "0" ist, wird der Impuls PKl vom
EMI10.1
--92-- überMCC "0" ist, und es erfolgt eine Zwischenspeicherung in jedem der vier Zwischenspeicherkreise bis C14 -- des Parallel-Seriellumsetzerkreises --71-- in Abhängigkeit vom Ladeimpuls PLD,. Während jedes Zyklus des Signals RCC werden die Zwischenspeicherkreise --C11 bis C14-immer dann durch die Impulse PK 1 bis PK, angesteuert, wenn das Signal MUXR "0" ist. Daher werden die aus dem Speicherplatz --43-- ausgelesenen Daten in Folgen von vier 8 Bit-Worten im Umsetzerkreis umgesetzt, um die Daten in ihrer ursprünglichen Folge zum Multiplexer --80-zu leiten.
<Desc/Clms Page number 11>
In ähnlicher Weise werden die parallelen Gruppen von vier Datenworten im Speicherplatz --44-- von einer durch das Register --94-- festgelegten Adresse aus dem Speicher- platz --44-- während des Lesezyklus ausgelesen, und in jedem der vier Zwischenspeicherkrei- se --C21 bis C 24 -- des Parallel-Seriellumsetzerkreises --72-- beim Auftreten des Ladeimpulses PLD2 zwischengespeichert. Immer dann, wenn das Signal MUXR "1" ist, werden während jedes Zyklus des Signals RCC die Zwischenspeicher aufeinanderfolgend durch die Impulse PK 1 bis PK4 angesteuert.
So wie der Umsetzerkreis --71-- erzeugt der Umsetzerkreis --72-- eine Folge von Datenworten in ihrer ursprünglichen Datenfolge von vier Worten, welche dann im Multiplexer --80-- mit den vom Umsetzerkreis --71-- erzeugten Daten kombiniert werden, um das Datenausgangssignal DOUT(Fig. 12V) zu erzeugen.
Der korrespondierende Schreibvorgang in den Speicherplätzen --43 und 44-- wird mit Hilfe der Fig. 14 bis 18 beschrieben.
Der in Fig. 14 dargestellte Schreibsteuerkreis enthält ein Schieberegister --101-- und einen Logikkreis, welcher aus den NAND-Gattern --102a, 102b-- und einer Umkehrstufe --102c-- gebildet ist. Schreibtaktsignale WCK (Fig. 15C) mit einer Periode T (Fig. 15C) werden dem Takteingang des Schieberegisters --101-- zugeführt, und eine invertierte Version BLKW des Schreib-Blocksignals BLKW (Fig. 15B) und ein Signal BLKWP, welches der Phase des Signals BLKW um eine Schreibtaktimpulsperiode T vorausgeht, werden dem NAND-Gatter --102a-- zugeführt, dessen Ausgang einem Eingang des NAND-Gatters --102b-- zugeführt wird.
Ein Impuls WKD (Fig. 15G) von einem Ausgangsanschluss --QD-- des Schieberegisters --101-- wird über die Umkehrstufe --102c-- zum andern Eingang des NAND-Gatters --102b-- geleitet, und letzteres leitet seinen
EMI11.1
die Signale BLKW und BLKWP "0" sind. Im Ergebnis erzeugt das Schieberegister --101-- an seinen Ausgängen-Q bis Qp-die Impulse WKA, WKB, WKC und WKD (Fig. 15D, 15E, 15F und 15G), welche jeweils eine Impulsdauer T und eine Periode 4T aufweisen und aufeinanderfolgend zueinander in der Phase um 900 verschoben sind. Mit andern Worten, bei jedem Intervall mit einer Dauer von 4TW werden beginnend mit der Vorderflanke des Schreibblocksignals BLKW die Impulse WKA bis WKD aufeinanderfolgend erzeugt.
Der Ausgang des ODER-Gatters --103-- wird dem Löscheingang-CL-eines D-Kippgliedes-104-zugeführt. Der Impuls WKA vom Anschluss - QA-- des Schieberegisters --101-- wird zum Takteingang des Kippgliedes --104-- geleitet, und dessen invertierter Ausgang --FQ-- an seinen D-Anschluss rückgeführt. Somit erzeugt das D-Kippglied --104-- einen Ausgang --FQ-- (Fig.15H) dessen Zustand nach jeder Dauer von 4Tw invertiert wird, u. zw. beginnend mit der Vorderflanke des Blocksignals BLKW. Es sind UND-Gatter --105a, 105b, 105c und 105d-- vorgesehen, deren entsprechenden Eingängen die Impulse WKA, WKB, WKC und WKD zugeführt werden, während die andern Eingänge eine invertierte Version WCK des Taktimpulses WCK empfangen.
Die Ausgänge der Gatter --105a bis 105d-- sind an die Eingänge von UND-Gattern --107a bis 107d-- und an die Eingänge von UND-Gattern --108a bis 108d-- entsprechend angeschlossen. Der Ausgang --FQ-- vom Kippglied --104-- wird dem andern Eingang jedes Gatters --107a bis 107d-- zugeführt, während der invertierte Ausgang --FQ-entsprechend den andern Eingängen jedes Gatters --108a bis 108d-- zugeführt werden. Somit erzeugen die Gatter --107a bis 107d-- die Impulse SK11, SK12, SK13 und SK14 (Fig.15I, 15J, 15K und 15L), während die UND-Gatter --108a bis 108d-- die Impulse SK21, SK22, SK23 und SK24 (Fig. 150, 15Q, 15R und 15S) erzeugen.
Ein anderes UND-Gatter --109-- empfängt an seinen Eingängen den Impuls WKD und das Blocksignal BLKW, und sein Ausgang ist an die Eingänge von UND-Gattern --110a und 110b-angeschlossen. Der andere Eingang des Gatters --110a-- empfängt den Ausgang --FQ-- vom Kippglied --104-- und erzeugt an seinem Ausgang einen Impuls WCP1 (Fig. 15N). Ein Eingang des Gatters --llOb-- empfängt den invertierten Ausgang --FQ-- vom Kippglied --104--, und
EMI11.2
<Desc/Clms Page number 12>
EMI12.1
<Desc/Clms Page number 13>
steuert die Adressierung des Speicherplatzes --43-- und enthält ein D-Kippglied--120--sowie Adressenzähler --121 und 122--.
Ein Signal WDST, welches den Anfang eines Teilbildes eines wiedergegebenen digitalen Videosignals anzeigt, wird dem Löscheingang --CL-- des Kippglie- des --120-- zugeführt. Das Schreibblocksignal BLKW und eine Gleichspannung Vcp werden entsprechend zum Takteingang und zum D-Anschluss des Kippgliedes --120-- geleitet, so dass letzteres
EMI13.1
desselben zählt. Der Zählerstand des Zählers --121-- wird dann als Schreibadresseninformation in den Speicherplatz --43-- übertragen. Ein Zähler --122-- ist in ähnlicher Weise wie der Zähler --121-- vorgesehen, um den Speicherplatz --44-- mit Schreibadresseninformationen zu versorgen.
Eine invertierte Version WE2 des Schreib-Freigabesignals WE für den zweiten Speicherplatz --44-- wird dem Zähler --122-- als Taktsignal zugeführt. Dieses Signal WE2 ist, zu dem Signal WEl, um einen halben Zyklus des Signals MCC verzögert.
Wenn bei den Speicherplätzen --43 und 44-- ein Schreibvorgang ausgeführt wird und wenn diese eingeschriebenen Datenworte beim Lesevorgang ausgelesen werden, so kann die Zeitbasis des digitalen Videosignals ohne Schwierigkeiten komprimiert oder expandiert werden. Bei der Arbeitsweise eines Digital-Videorecorders besteht jedoch nahe der Vorderflanke des Leseblocksignals BLKR ein freies Intervall, wo kein Schreibzugriff ausgeführt wird.
Dieses Intervall muss bei der Auslegung eines Kompressions- oder Expansionskreises berücksichtigt werden, um ein Überschreiben während dieses Intervalls zu verhindern und um zu verhindern, dass Datenworte fehlerhaft geschrieben werden, u. zw. wie folgt :
Die Grenzbedingungen für den asynchronen Lese- und Schreibvorgang werden anschliessend mit Bezug auf die Fig. 18A und 18J betrachtet, welche das Schreibblocksignal BLKW und das Leseblocksignal BLKR in einer zeitlichen Beziehung zueinander zeigen, bei der der Zeitablauf des Schreibintervalls W des Speicherzyklus-Steuersignals MCC (Fig. 18H) am wahrscheinlichsten unterbrochen wird.
Im allgemeinen wird die Anzahl von Datenworten, welche in eine parallele Form umgesetzt werden sollen, mit der Zahl N bezeichnet. Somit enthält ein Zyklus des Signals MCC eine Anzahl von N Lesetaktimpulsen RCK. Eine erste Gruppe (Gruppe 1) der digitalen Eingangssignale DIN (Fig. 18B) wird, nachdem sie im Seriell-Parallelumsetzerkreis --51-- zwischengespeichert wird, in den Pufferkreis --61-- durch das Signal WXRF 1 übertragen, nachdem das Schreibanforderungssignal WREQ.
(Fig. lSF) auf"l"geht. Wenn jedoch der Zeitablauf der Vorderflanke oder der ansteigenden Flanke des Schreibanforderungssignals WREN 1 um einen Wert S vom Zeitablauf der Vorderflanke des Signals MCC verzögert ist, oder wenn das Schreibanforderungssignal WREQ1 zur Zeit auftritt, wenn das Signal MCC"l"ist (d. h. während des Schreibvorganges) ist, so wird der Schreibvorgang so lange unterbrochen, bis der Lesevorgang mit Erfolg abgeschlossen ist. In diesem Grenzfallbeispiel ist das Intervall des Speicherzyklus-Steuersignals MCC bei der nächsten Schreibphase der ansteigenden Flanke des Blocksignals BLKR zeitlich nahe, und somit verbleibt das Signal MCC in der Lesephase, wie in Fig. 18H dargestellt.
Im Ergebnis wird die Wartezeit für die in den Zwischenkreisen --B 11 bis B,-des Pufferkreises-61-gespeicher- ten Datenworte ein Maximum sein. Wenn diese Wartezeit länger als eine theoretisch maximale Zwischenspeicherzeit 3NT w des Seriell-Parallelumsetzerkreises ist, so tritt ein Überschreiben auf, und die Datenworte, welche im Pufferkreis --61-- gespeichert sind, gehen verloren.
Mit andern Worten, während der obigen Wartezeit werden die Datenworte der Gruppe 3, welche
EMI13.2
Um dies zu verhindern, müssen die parallelen Gruppen von Worten der Gruppe 1 in den Speicherplatz --43-- eingeschrieben werden, bevor die Datenworte der Gruppe 5 beim Umsetzerkreis --51-eintreffen.
In Fig. 18H repräsentiert der Punkt P einen Zeitpunkt, bei welchem das Signal MCC auf "1" gehen sollte, aber dies wegen des Auftretens der Vorderflanke des Blocksignals BLKR nicht der Fall ist, und das Intervall zur Zeit, in der die Datenworte im Pufferkreis --61-- zwischenge-
<Desc/Clms Page number 14>
speichert werden und das Schreibanforderungssignal WREQ bis zum Punkt P"l"ist, kann durch (N-S) T p ausgedrückt werden, d. h. in Abhängigkeit von der Lesetaktperiode T R. Wenn zur selben Zeit die Wartezeit oder Verzögerung beim Schreibvorgang, welcher der Rücksynchronisierung des Signals RCC (Fig. 18K) zum Blocksynchronisiersignal BLKR (Fig.
18J) zugeordnet ist, in Abhängigkeit von der Lesetaktperiode TR festgelegt wird, so kann ein solches Intervall als aT ausgedrückt werden. Die Beendigung eines tatsächlichen Schreibzugriffs stimmt mit der fallenden Flanke
EMI14.1
Daher kann das Auftreten von Überschreiben und der Verlust von Daten verhindert werden, indem N, 6 und a so gewählt werden, dass folgende Ungleichung erfüllt ist :
EMI14.2
Wenn in diesem Fall a und 6 jeweils ein Vielfaches einer Taktperiode bedeuten, welche als Basiseinheit angenommen wird, und wenn ein verbleibender Teil einer Taktperiode als eine vollständige Taktperiode angenommen wird, so ist im Grenzfall 6 gleich eins, und der Maximalwert von s ist gleich N-l. Diese Werte können in die obige Gleichung (1) eingesetzt werden, um die folgende Beziehung zu erhalten :
EMI14.3
Wenn der Wert von N gleich 4 ist, wie dies im obigen Beispiel der Fall war, so gilt :
EMI14.4
Demnach ist ersichtlich, dass eine Zeitbasisexpansion bis zum Eineinhalbfachen möglich ist.
Im obigen Beispiel ist eine zweistufige Zwischenspeicheranordnung für jeden Speicherplatz vorgesehen, welche zwei Stufen durch den Seriell-Parallelumsetzerkreis --51-- und den Pufferkreis --61-- gebildet sind. Wenn allgemein eine M-stufige Zwischenspeicheranordnung vorgesehen wird, so kann die Gleichung (1) umgewandelt werden in :
EMI14.5
In ähnlicher Weise können die Grenzwerte von und CL in die Gleichung (3) eingesetzt werden, um folgende Beziehung zu erhalten :
EMI14.6
Im obigen Beispiel wurden M=2 gewählt. Wird M=3 gewählt, d. h. dass drei Zwischenspeicher vorgesehen sind, und wird N=4 gewählt, so resultiert folgende Beziehung :
EMI14.7
<Desc/Clms Page number 15>
und es kann eine zweifache Zeitbasisexpansion ausgeführt werden.
Obgleich im obigen Beispiel zwei Speicherplätze --43 und 44-- verwendet wurden, können im allgemeinen n Speicherplätze in einem Zeitbasisumsetzerät verwendet werden. Somit können die Gleichungen (3) und (4) in Abhängigkeit von n Speicherplätzen ausgedrückt werden, um folgende Beziehung zu erhalten :
EMI15.1
welche im Grenzfall übergeht in :
EMI15.2
Wenn somit die Anzahl der Speicherplätze n mit 3 angenommen wird und gilt M=2 und N=4, so wird folgende Beziehung erhalten :
EMI15.3
und daher kann eine zweieinhalbfache Zeitbasisexpansion erzielt werden.
Aus Obigem ist ersichtlich, dass kein Überschreiben auftreten wird, wenn Tw stets grösser als TR ist, d. h. bei einem Zeitbasiskompressionsvorgang. Wenn daher das Zeitbasisumsetzgerät passend für eine Zeitbasisexpansion ausgelegt wird, so kann das gleiche Gerät in geeigneter Weise zur Zeitbasiskompression verwendet werden.
Fig. 19 zeigt ein anderes Beispiel eines Zeitbasisumsetzkreises gemäss der Erfindung, welches aufeinanderfolgend arbeitende Seriell-Parallelumsetzer --201, 202,203 und 204-- enthält. Die Eingangsdatenworte der Eingangsdigitalsignale D IN werden in paralleler Form von den Seriell-Par- allelumsetzern --201 und 203-zu einem ersten Speicherplatz --205-- und von den Seriell-Parallelumsetzern --202 und 204-zu einem zweiten Speicherplatz --206-- geleitet. Jeder der Seriell-Parallelumsetzer --201 bis 204-- enthält Zwischenspeicherkreise, welche denen nach Fig. 9 gleichen.
Die Eingangsdaten D IN werden aufeinanderfolgend in den entsprechenden Umsetzern --201 bis 204-- zwischengespeichert, u. zw. für N digitale Datenworte, um eine parallele N-Wort-Gruppe zu bilden, welche entsprechend in die Speicherplätze --205 und 206--eingeschrieben werden. Anschliessend werden die parallelen N-Wort-Gruppen von den Speicherplätzen --205 und 206-ausgelesen und durch entsprechende Parallel-Seriellumsetzer--207 und 208-- wieder in ihre ursprüngliche serielle Form rückgewandelt und zu einem Multiplexer --209-- geleitet, um die digitalen Ausgangsdaten D 0 U T zu bilden.
Wie oben erwähnt, wird der Zeitablauf für den Speichervorgang durch einen festen Takt bestimmt, welcher in obigem Beispiel der Lesetakt RCK ist, so dass der Aufbau des gesamten Geräts wesentlich vereinfacht wird.
Im Falle eines Digital-Videorecorders sind mehrere rotierende Köpfe in einer Reihe angeordnet, wobei die Köpfe das Band unter einem Winkel geneigt abtasten, so dass der Zeitpunkt des Ankommens beim Band bei jedem Kopf unterschiedlich sein wird. Wenn beim Zeitbasisumsetzgerät gemäss der Erfindung jedoch für jeden der entsprechenden Köpfe eine Verzögerungszeit in Betracht gezogen wird, so kann in einfacher Weise eine Kompensation der Verzögerung ausgeführt werden.
Im dargestellten Beispiel wurden nur zwei Speicherplätze --43, 44 oder 205, 206-- verwendet, aber es versteht sich, dass jede Anzahl n an Speicherplätzen verwendet werden kann.
Beim Zeitbasisumsetzgerät gemäss der Erfindung wurde die Speicherkapazität der Speicher- plätze --43, 44 oder 205, 206-- so gewählt, dass die Leseadressen während des Betriebes nicht die Schreibadressen einholen und umgekehrt.
Es versteht sich, dass die Erfindung auch in andern Einsatzgebieten zusätzlich zur Zeitbasiskompression und/oder-expansion eines digitalen Videosignals in einem Digital-Videorecorder angewendet werden kann.