AT310255B - Verfahren zum Herstellen eines npn-Transistors - Google Patents

Verfahren zum Herstellen eines npn-Transistors

Info

Publication number
AT310255B
AT310255B AT1180569A AT1180569A AT310255B AT 310255 B AT310255 B AT 310255B AT 1180569 A AT1180569 A AT 1180569A AT 1180569 A AT1180569 A AT 1180569A AT 310255 B AT310255 B AT 310255B
Authority
AT
Austria
Prior art keywords
nickel
layer
crystal
dopant
diffusion
Prior art date
Application number
AT1180569A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE1806082A external-priority patent/DE1806082C3/de
Priority claimed from DE19681816082 external-priority patent/DE1816082A1/de
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of AT310255B publication Critical patent/AT310255B/de

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description


   <Desc/Clms Page number 1> 
 



   Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von aus Silizium als Grundmaterial bestehenden, mindestens zwei durch Diffusion erzeugte Zonen unterschiedlichen, einander entgegengesetzten Leitfähigkeitstyps aufweisenden npn-Transistoren, wobei die Diffusion der einzelnen Zonen aus auf der Halbleiterkristalloberfläche aufgebrachten, die jeweiligen Dotierungsstoffe enthaltenden festen Stoffen erfolgt. 



   Das Aufbringen von Dotierungsstoff auf Siliziumkristallscheiben für die Fertigung von Halbleiterbauelementen für eine anschliessende Diffusion wird im allgemeinen in einem Ofen in einer mit dem Dotierungsstoff erfüllten Atmosphäre durchgeführt. Die Anzahl der Kristallscheiben, die in einem Arbeitsgang gleichzeitig mit dem Dotierungsstoff versehen werden können, ist durch den Abstand, den die Scheiben voneinander haben müssen, mehr oder weniger begrenzt, je nachdem, wie hoch die Anforderung an die Gleichmässigkeit der Dotierung ist. Für Halbleiterbauelemente mit hoher Leistung, welche relativ grosse Abmessungen aufweisen, ist dieser Arbeitsgang daher sehr teuer, da nur eine geringe Anzahl an Kristallscheiben gleichzeitig mit dem Dotierungsstoff versehen werden kann. 



   Aus der deutschen Auslegeschrift 1046785 ist unter der amerikanischen   Bezeichnung"Paint on"-Verfahren   (Aufstreich-Verfahren) ein Verfahren bekannt, welches zur Herstellung von grossflächigen Halbleiterbauelementen besser geeignet ist, da es billiger durchzuführen ist, und keinen zu grossen Aufwand erfordert. Bei diesem Verfahren wird auf die Halbleiterkristalloberfläche eine an sich bekannte glasbildende Verbindung, welche als Bestandteil den Dotierungsstoff enthält, in Form einer Paste aufgebracht, getrocknet und in die Oberfläche eindiffundiert. Dabei entsteht unter der Glasur eine mit dem entsprechenden Leitfähigkeitstyp des Dotierungsstoffes versehene Zone in der Halbleiterkristalloberfläche. 



   Dieses Verfahren hat aber den Nachteil, dass auf einer Seite der Halbleiterkristallscheibe nur eine p-Dotierung oder eine n-Dotierung erzeugt werden kann und nur schlecht eine Kombination beider Dotierungen nebeneinander, wie es für die Fertigung von Transistoren häufig erforderlich ist. Ausserdem erhält man durch unregelmässige Schichtdicken beim "Paint on"-Verfahren sehr oft Bauelemente mit grosser Streubreite der elektrischen Parameter. 



   Aus der   österr. Patentschrift Nr. 210479   ist ein Verfahren bekannt, bei dem das Dotierungsmaterial in einer auf den Halbleiterkörper aufzulegierenden Folie enthalten ist. 



   Die Erfindung dient zur Lösung der Aufgabe, in einfacher und rationeller Weise diffundierte Siliziumhalbleiterbauelemente, insbesondere Transistoren, mit nebeneinanderliegenden, unterschiedliche Leitfähigkeit aufweisenden Bereichen unter Verwendung von festen, auf die Halbleiterkristalloberfläche aufgebrachten, den Dotierungsstoff enthaltenden Stoffen herzustellen. 



   Dies wird erfindungsgemäss dadurch erreicht, dass als fester Stoff mindestens zwei mit jeweils den entsprechenden Dotierungsstoffen versehene Nickelschichten verwendet werden, dass diese Nickelschichten einschliesslich der jeweils in ihnen enthaltenen Dotierungsstoffe auf chemischem Wege auf die für die Diffusion vorgesehenen Bereiche der Halbleiterkristalloberfläche abgeschieden werden, dass die Zonen von unterschiedlichem, einander entgegengesetztem Leitfähigkeitstyp zur Erzeugung mindestens einer n-dotierten Zone unter Verwendung einer mit dem bekannten Dotierungsstoff Phosphor versehenen Nickelschicht als Dotierungsstoffquelle und zur Erzeugung einer p-dotierten Zone unter Verwendung einer mit dem bekannten Dotierungsstoff Bor versehenen Nickelschicht als Dotierungsstoffquelle gleichzeitig durch Erhitzen auf die Diffusionstemperatur gebildet werden. 



   Der Vorteil des erfindungsgemässen Verfahrens besteht darin, dass mehrere Nickelschichten mit unterschiedlicher Dotierung oder Dicke nebeneinander und bzw. oder übereinander so abgeschieden werden können, dass bei der anschliessenden Diffusion im Halbleiterkörper nebeneinanderliegende Zonen von in der Konzentration oder im Leitfähigkeitstyp unterschiedlicher Dotierung gleichzeitig erhalten werden. 



   In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, den Gehalt an Dotierungsstoff in den Nickelschichten auf 3 bis 10% einzustellen. 



   Gemäss einem Ausführungsbeispiel werden die den Dotierungsstoff enthaltenden Nickelschichten in einer Schichtstärke von ungefähr   0, 2 J1 abgeschieden.   Durch Verändern der Dicke der Nickelschichten kann auch die abgeschiedene Menge des Dotierungsstoffes (Bor oder Phosphor) verändert werden. 



   Im Rahmen der Erfindung soll es auch liegen, den Diffusionsprozess in zwei Schritten durchzuführen, wobei die Kristallscheiben zunächst unter Verwendung eines Abstandshalters so lange erhitzt werden, bis keine flüssige Phase der mit dem Dotierungsstoff versetzten Nickelschichten mehr auf der Siliziumoberfläche vorhanden ist, und dann der Diffusionsprozess mit dichtgepackten Kristallscheiben ohne Abstand voneinander zu Ende geführt wird. Beim ersten Verfahrensschritt befinden sich die Kristallscheiben in einer Halterung, so dass ein Abstand zwischen den Scheiben gewährleistet ist, und die Scheiben durch die geschmolzene Nickellegierung, welche durch die Nickelschicht zusammen mit dem Silizium entsteht, nicht zusammenkleben.

   Der weitere Diffusionsprozess kann dann durch Stapelung ohne Abstand zwischen den Scheiben durchgeführt werden ; dadurch ist eine wesentlich bessere Ausnutzung der Diffusionsanlage möglich. 



   Für den ersten Diffusionsschritt genügen 60 min bei 12500C in Inertgasatmosphäre oder an Luft. 



   Ein weiterer Vorteil des   erfindungsgemässen   Verfahrens besteht darin, dass gleichzeitig mit der Dotierung eine Nickelbelegung erfolgt, so dass bei nachfolgender Diffusion die Lebensdauer der Minoritätsladungsträger sehr 

 <Desc/Clms Page number 2> 

 viel höher bleibt als ohne Nickel. Ausserdem wird die spätere sperrfreie Kontaktierung der entsprechenden Bereiche wesentlich erleichtert. 



   Im folgenden soll die Erfindung an Hand von Ausführungsbeispielen, aus denen weitere Einzelheiten und Vorteile hervorgehen, näher erläutert werden : Die   Fig. 1   bis 4 zeigen den Herstellungsgang eines   npn-Siliziumtransistors ;   die Fig. 5 bis 8 zeigen ebenfalls den Herstellungsgang eines npn-Transistors, aber unter Zwischenschaltung einer selektiven Ätzung. Die Fig. 9 bis 12 zeigen den Herstellungsgang eines diffundierten npn-Transistors. In den dargestellten Zeichnungen ist jeweils nur ein Ausschnitt aus einer eine Vielzahl von gleichartigen Anordnungen tragenden Kristallscheibe, welcher eine einzige Anordnung enthält, gezeigt. 



   Zunächst wird auf die   Fig. 1   bis 4 Bezug genommen. In   Fig. 1   wird von einer p-dotierten   Siliziumeinkristallscheibe--l--ausgegangen,   welche durch einen ganzflächigen Oxydationsprozess mit einer SiO2-Schicht --2-- überzogen wird. Dann wird die Anordnung, wie in Fig. 2 dargestellt, unter Verwendung der 
 EMI2.1 
 Reste der Oxydschicht mit--2--und die zusätzlich aufgebrachte, mit einer Phosphordotierung (3 bis 10%) versehene Nickelschicht   mit --3-- auf   der Oberseite der Kristallscheibe und   mit --4-- auf   der Unterseite der Kristallscheibe bezeichnet. Das Aufbringen dieser Nickelschicht in einer Schichtstärke von ungefähr   0, 2 jH   erfolgt auf nass-chemischem Wege.

   Dabei wird die teilweise mit der Oxydschicht versehene Anordnung bei   900C   mit einer ammoniakalischen Nickelsulfatlösung, welche Zusätze von Natriumhypophosphid und Diaminhydrogencitrat enthält, behandelt, wobei sich nur an den freien, d. h. nicht mit der Si02-Schicht bedeckten Kristalloberflächen eine   Nickelschicht-3, 4-niederschlägt.   



   In Fig. 3 ist die Anordnung dargestellt, nachdem die in Fig.2 mit --2-- bezeichnete SiO2-Schicht ganz entfernt worden ist. Anschliessend wird die gesamte Anordnung (1, 3,4) mit einer zweiten Nickelschicht--S-- überzogen, welche als Dotierungsstoff Bor enthält. Das Aufbringen dieser Nickelschicht erfolgt ebenfalls auf nass-chemischem Wege, u. zw. wird dabei die mit der ersten Nickelschicht--3 und 4--versehene Kristallscheibe   --l--   bei 67 C mit einer ammoniakalischen Nickelsulfatlösung, welche Zusätze von Natriumborat, Natriumborhydrat und Diaminhydrogencitrat enthält, behandelt.

   Die Dicke der   Schicht--5--bzw.   der Borgehalt in dieser Nickelschicht wird so eingestellt, dass bei der anschliessenden Diffusion die Zahl der aus der   Schicht--5--in   den Halbleiterkristall eindiffundierenden Störstellen im   Gebiet--6   und 7-- (s. Fig. 4) gegenüber den aus der   Schicht-3 und 4-eindiffundierenden   Störstellen klein ist. Die Nickelschichten legieren bzw. diffundieren weitgehend in den Halbleiterkörper ein und werden nicht entfernt. 



   Fig. 4 zeigt die Transistoranordnung nach dem Diffusionsprozess im Temperaturbereich von 1000 bis 1300 C unter Verwendung der mit den Dotierungen versehenen Nickelschichten als Diffusionsquellen. Dabei kennzeichnet das Bezugszeichen--l--die p-dotierte   Basiszone,--6--die   eindiffundierte   n-leitende   Emitterzone, --7-- die n+-leitende Kollektorzone   und-8-die   aus der mit der Bordotierung versehenen Nickelschicht erzeugte höher dotierte   p-leitende   Zone, welche ebenso wie die   Zonen--6   und 7--die sperrfreie Kontaktmetallisierung der einzelnen Bereiche durch das Vorhandensein von Nickel erleichtert.

   Nach dem Aufbringen der Metallkontakte wird die Kristallscheibe, auf der eine Vielzahl von gleichen Anordnungen untergebracht ist, in die einzelnen Anordnungen zerlegt, welche dann der Montage zugeführt werden. 



   Die Fig. 5 bis 8 zeigen ein weiteres Ausführungsbeispiel zur Herstellung eines npn-Transistors. Dabei wird, wie in   Fig. 5   dargestellt, ebenfalls von einer p-dotierten   Siliziumkristallscheibe-11-ausgegangen.   Diese   Kristallscheibe--11--wird   auf nass-chemischem Wege, also stromlos, ganzflächig mit einer mit einer Phosphordotierung versehenen   Nickelschicht--12--in   einer Schichtstärke von 0, 2 ju überzogen. 



   Dann wird, wie in Fig. 6 dargestellt, mittels der bekannten Verfahrensschritte einer selektiven Ätzung die mit der Phosphordotierung versehene Nickelschicht bis auf die für den Emitter- und Kollektorbereich bestimmte Nickelschicht-13 und 14-entfernt, wobei die über diesen Nickelschichten aufgebrachte Schutzschicht   --15--,   welche beispielsweise aus Photolack, Wachs oder Picein oder aus einer Oxyd- bzw. Nitridschicht besteht, zur Maskierung für eine weitere Nickelabscheidung stehenbleibt. 



   Fig. 7 zeigt die gleiche Anordnung wie Fig. 6, wobei noch zusätzlich auf der freien Oberfläche eine zweite   Nickelschicht --16-- aufgebracht   ist, welche mit einer   5% eigen   Bordotierung versehen ist und auf die gleiche Weise entsteht, wie bereits beim ersten Ausführungsbeispiel beschrieben. 



   Fig. 8 zeigt die erhaltene Transistoranordnung nach dem Diffusionsprozess im Temperaturbereich von 1000 
 EMI2.2 
 Zone, über welche die Basiszone kontaktiert wird, bezeichnet. Die Weiterverarbeitung erfolgt, wie beim Ausführungsbeispiel 1 beschrieben. 



   In den Fig. 9 bis 12 wird der Herstellungsgang eines diffundierten npn-Transistors beschrieben. Dabei wird, wie in Fig. 9 dargestellt, von einer n-dotierten   Siliziumeinkristallscheibe-21-ausgegangen,   welche ganzflächig und auf beiden Seiten mit einer p-dotierten   Nickelschicht --22-- mit   Borzusatz auf nass-chemischem Wege, wie bereits beschrieben, versehen wird. Anschliessend wird, wie aus Fig. 10 ersichtlich, durch einen 

 <Desc/Clms Page number 3> 

 
 EMI3.1 


AT1180569A 1968-10-25 1969-12-18 Verfahren zum Herstellen eines npn-Transistors AT310255B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1806082A DE1806082C3 (de) 1967-10-26 1968-10-25 Piezoelektrischer Wandler
DE19681816082 DE1816082A1 (de) 1968-12-20 1968-12-20 Verfahren zum Herstellen von diffundierten Halbleiterbauelementen aus Silicium

Publications (1)

Publication Number Publication Date
AT310255B true AT310255B (de) 1973-09-25

Family

ID=25756344

Family Applications (1)

Application Number Title Priority Date Filing Date
AT1180569A AT310255B (de) 1968-10-25 1969-12-18 Verfahren zum Herstellen eines npn-Transistors

Country Status (1)

Country Link
AT (1) AT310255B (de)

Similar Documents

Publication Publication Date Title
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2823967C2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
AT310255B (de) Verfahren zum Herstellen eines npn-Transistors
DE1816082B2 (de)
DE2848333C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1564170A1 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu dessen Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2007752C3 (de)
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE4410461C1 (de) Halbleiterbauelement mit anodenseitiger Getterung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1464703C3 (de)
DE69129828T2 (de) Verfahren zum Herstellen einer BiCMOS Struktur

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee