JP3821110B2

JP3821110B2 - データドライバ及び電気光学装置

Info

Publication number: JP3821110B2
Application number: JP2003133141A
Authority: JP
Inventors: 晶森田; 裕一鳥海
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-05-12
Filing date: 2003-05-12
Publication date: 2006-09-13
Anticipated expiration: 2023-05-12
Also published as: US20050001858A1; US7973755B2; CN1551062A; US20070296677A1; CN100356417C; JP2004334104A; CN101145328A; US7259741B2

Description

【０００１】
【発明の属する技術分野】
本発明は、データドライバ及び電気光学装置に関する。
【０００２】
【従来の技術】
液晶表示（Liquid Crystal Display：ＬＣＤ）パネルに代表される表示パネル（広義には表示装置）は、携帯電話機や携帯型情報端末（Personal Digital Assistants：ＰＤＡ）に実装される。特にＬＣＤパネルは、他の表示パネルと比較して、より小型化、低消費電力化及び低コスト化を実現し、種々の電子機器に搭載されている。
【０００３】
ＬＣＤパネルでは、表示される画像の見易さを考慮して、ある一定サイズ以上のサイズが要求される。その一方で、電子機器に搭載された場合のＬＣＤパネルの実装サイズをできるだけ小さくすることが望まれている。
【０００４】
このような実装サイズを小さくすることができるＬＣＤパネルとして、いわゆるくし歯配線されたＬＣＤパネルがある。
【０００５】
ＬＣＤパネルの実装サイズを小さくするために、ＬＣＤパネルの走査線を駆動する走査ドライバと該ＬＣＤパネルとの配線の領域を狭くしたり、ＬＣＤパネルのデータ線を駆動するデータドライバと該ＬＣＤパネルとの配線の領域を狭くすることが有効である。
【０００６】
【特許文献１】
特開２００２−１５６６５４号公報
【０００７】
【発明が解決しようとする課題】
くし歯配線されたＬＣＤパネルの互いに対向する辺から、データドライバが該ＬＣＤパネルのデータ線を駆動する場合、通常のＬＣＤパネルではデータ線が並ぶ順序に対応して供給されていた階調データの順序を変更する必要が生ずる。
【０００８】
したがって、従来のデータドライバでは、各データ線に対応して供給される階調データの順序を変更することができず、くし歯配線されたＬＣＤパネルを従来のデータドライバで駆動する場合、専用のデータスクランブルＩＣを付加する必要があった。
【０００９】
また、階調データを取り込むために該階調データを配線長の長い階調バスに出力すると、駆動能力が大きいバッファを設ける必要が生ずる。更に、階調データの切り替わりに伴う貫通電流の増大によって消費電力が増大するという問題がある。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、データ線がくし歯配線された表示パネルの駆動の低消費電力化を図るデータドライバ及び電気光学装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の走査線と、所与の数のデータ線ごとにくし歯配線された複数のデータ線と、複数の画素とを含む電気光学装置の前記複数のデータ線を駆動するデータドライバであって、第１及び第２の分割階調バスと、前記複数のデータ線の各データ線が並ぶ順序に対応して階調データが供給される階調バスと、前記階調バスに供給された階調データを前記第１及び第２の分割階調バスに分配して出力する階調データ分配回路と、前記階調データ分配回路によって前記第１の分割階調バスに出力された階調データに基づいて、前記複数のデータ線のうち第１の群に属するデータ線を駆動する第１の駆動回路と、前記階調データ分配回路によって前記第２の分割階調バスに出力された階調データに基づいて、前記複数のデータ線のうち第２の群に属するデータ線を駆動する第２の駆動回路とを含み、前記階調データ分配回路は、前記階調バスに供給された階調データを、前記所与の数のデータ線に対応した階調データごとに前記第１及び第２の分割階調バスに交互に分配して出力するデータドライバに関係する。
【００１２】
本発明においては、くし歯配線されたデータ線をデータドライバが駆動する。ここで、データ線は、例えば１画素分のデータ線ごとにくし歯配線される。そして、各データ線が並ぶ順序で階調バスに供給される階調データを、階調データ分配回路により、第１及び第２の分割階調バスに交互に分配して出力する。このとき、階調データ分配回路は、例えば１画素分の階調データごとに交互に分配する。したがって、第１の駆動回路が第１の分割階調バスに出力された階調データに基づいてデータ線を駆動し、第２の駆動回路が第２の分割階調バスに出力された階調データに基づいてデータ線を駆動することで、階調データの並ぶ順序を変更し、かつ正常な画像を表示させることができる。そして、階調データが順次切り替わってバス周波数が高い階調バスの配線長を短くすることができ、階調バスを駆動するバッファの駆動能力を小さくすることができるので、低消費電力化を図ることができる。
【００１３】
また本発明に係るデータドライバでは、前記階調データ分配回路は、第１の取込用クロックに基づいて前記階調バス上の階調データを保持し、保持した階調データを前記第１の分割階調バスに出力する第１のバスラッチと、第２の取込用クロックに基づいて前記階調バス上の階調データを保持し、保持した階調データを前記第２の分割階調バスに出力する第２のバスラッチとを含んでもよい。
【００１４】
本発明によれば、第１及び第２の分割階調バスの階調データを保持するようにしたので、第１及び第２の分割階調バスのバス周波数を、階調バスのバス周波数の約半分とすることができる。したがって、バス周波数の低減による貫通電流の削減により、更に低消費電力化を図ることができる。
【００１５】
また本発明に係るデータドライバでは、階調データを取り込むためのクロックを分周する分周回路と、前記分周回路の出力に基づいて、前記第１及び第２の取込用クロックを生成する取込用クロック生成回路とを含んでもよい。
【００１６】
また本発明に係るデータドライバでは、前記取込用クロック生成回路は、シフト方向信号が第１のレベルのとき、前記分周回路の出力を前記第１取込用クロックとして出力すると共に、前記分周回路の出力の反転信号を前記第２の取込用クロックとして出力し、シフト方向信号が第２のレベルのとき、前記分周回路の出力を前記第２取込用クロックとして出力すると共に、前記分周回路の出力の反転信号を前記第１の取込用クロックとして出力してもよい。
【００１７】
本発明によれば、階調データ分配回路による階調データの分配を簡素な構成で実現することができる。
【００１８】
また本発明に係るデータドライバでは、複数のフリップフロップを有し、第１のシフトクロックに基づいて、第１のシフトスタート信号を第１のシフト方向にシフトして各フリップフロップからシフト出力を出力する第１のシフトレジスタと、複数のフリップフロップを有し、第２のシフトクロックに基づいて、第２のシフトスタート信号を前記第１のシフト方向と反対の第２のシフト方向にシフトして各フリップフロップからシフト出力を出力する第２のシフトレジスタと、前記第１の分割階調バスに出力され前記所与の数のデータ線に対応した階調データを、各フリップフロップが前記第１のシフトレジスタのシフト出力に基づいて保持する複数のフリップフロップを有する第１のデータラッチと、前記第２の分割階調バスに出力され前記所与の数のデータ線に対応した階調データを、各フリップフロップが前記第２のシフトレジスタのシフト出力に基づいて保持する複数のフリップフロップを有する第２のデータラッチとを含み、前記第１の駆動回路は、各データ出力部が前記第１のデータラッチのフリップフロップに保持された前記階調データに基づいて各データ線を駆動する複数のデータ出力部を有し、前記第２の駆動回路は、各データ出力部が前記第２のデータラッチのフリップフロップに保持された前記階調データに基づいて各データ線を駆動する複数のデータ出力部を有してもよい。
【００１９】
本発明においては、第１のシフトレジスタのシフト方向と第２のシフトレジスタのシフト方向とが、互いに反対の方向であればよい。本発明によれば、別個の第１及び第２のシフトクロックに基づいて、階調データが交互に出力された第１及び第２の分割階調バスの階調データを取り込むことができるので、くし歯配線されたデータ線を駆動するデータドライバの構成の簡素化し、かつ低消費電力化を図ることができる。
【００２０】
また本発明に係るデータドライバでは、前記データ線が伸びる前記電気光学装置の第１の辺から第２の辺への方向と、前記第１又は第２のシフト方向とが同じ方向であってもよい。
【００２１】
また本発明に係るデータドライバでは、前記走査線が伸びる方向を長辺側とし、前記データ線が伸びる方向を短辺側とした場合に、前記電気光学装置の前記短辺側に沿って配置されてもよい。
【００２２】
本発明によれば、データ線の数が多ければ多いほど、くし歯配線された電気光学装置の実装サイズの縮小化を図ることができる。
【００２３】
また本発明は、複数の走査線と、所与の数のデータ線ごとにくし歯配線された複数のデータ線と、複数の画素と、前記複数のデータ線を駆動する上記のいずれか記載のデータドライバと、前記複数の走査線を走査する走査ドライバとを含む電気光学装置に関係する。
【００２４】
また本発明は、複数の走査線と、所与の数のデータ線ごとにくし歯配線された複数のデータ線と、複数の画素とを含む表示パネルと、前記複数のデータ線を駆動する上記のいずれか記載のデータドライバと、前記複数の走査線を走査する走査ドライバとを含む電気光学装置に関係する。
【００２５】
本発明によれば、実装サイズをより小さくして、電子機器への搭載が容易となる電気光学装置を提供することができる。
【００２６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２７】
１．電気光学装置
図１に、本実施形態における電気光学装置の構成の概要を示す。ここでは、電気光学装置として液晶装置を例に示す。液晶装置は、携帯電話機、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳又はＧＰＳ（Global Positioning System）などの種々の電子機器に組み込むことができる。
【００２８】
液晶装置１０は、ＬＣＤパネル（広義には表示パネル。更に広義には電気光学装置）２０、データドライバ（ソースドライバ）３０、走査ドライバ（ゲートドライバ）４０、４２を含む。
【００２９】
なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３０】
ＬＣＤパネル２０は、複数の走査線（ゲート線）と、複数の走査線と交差する複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。１画素が例えばＲＧＢの３つの色成分により構成される場合、ＲＧＢ各１ドット計３ドットで１画素が構成される。ここで、ドットは各画素を構成する要素点ということができる。１画素に対応するデータ線は、１画素を構成する色成分数のデータ線ということができる。以下では、説明の簡略化のため、主に１画素が１ドットで構成されているものとして説明する。
【００３１】
各画素は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）（スイッチング素子）と画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００３２】
ＬＣＤパネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＸ方向に複数配列されそれぞれＹ方向に伸びる走査線と、Ｙ方向に複数配列されそれぞれＸ方向に伸びるデータ線とが配置されている。ＬＣＤパネル２０では、複数のデータ線の各データ線がくし歯配線されている。図１では、ＬＣＤパネル２０の第１の辺側と該第１の辺と対向する第２の辺側から駆動されるように、各データ線がくし歯配線されている。くし歯配線とは、所与の数のデータ線（１又は複数のデータ線）ごとに、これらデータ線がその両側（ＬＣＤパネル２０の第１及び第２の辺）から内側（内部）に向けて交互にくし歯状に行われた配線ということができる。
【００３３】
図２に、画素の構成を模式的に示す。ここでは、１画素が１ドットで構成されているものとする。走査線ＧＬｍ（１≦ｍ≦Ｍ、Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極ＰＥＬｍｎとを含む。
【００３４】
ＴＦＴｍｎのゲート電極は走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極ＰＥＬｍｎに接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎが形成されている。なお液晶容量ＣＬｍｎと並列に、保持容量を形成するようにしても良い。画素電極と対向電極ＣＯＭとの間の電圧に応じて、画素の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、図示しない電源回路により生成される。
【００３５】
走査線は、走査ドライバ４０、４２によって走査される。図１では、１つの走査線が、走査ドライバ４０、４２により同一タイミングで駆動される。
【００３６】
データ線は、データドライバ３０によって駆動される。ＬＣＤパネル２０のデータ線は、第１及び第２の群に属するデータ線を含む（或いはＬＣＤパネル２０のデータ線は、第１及び第２の群のいずれかに属する）。
【００３７】
第１の群に属するデータ線は、データドライバ３０によってＬＣＤパネル２０の第１の辺側から駆動される。より具体的には、第１の群に属するデータ線は、ＬＣＤパネル２０の第１の辺側でデータドライバ３０のデータ出力部に接続される。図１では、データ線ＤＬ１、ＤＬ３、ＤＬ５、・・・、ＤＬ（２ｐ−１）（ｐは自然数）、・・・が第１の群に属する。
【００３８】
第２の群に属するデータ線は、ＬＣＤパネル２０の第１の辺と対向する第２の辺側から駆動される。より具体的には、第２の群に属するデータ線は、ＬＣＤパネル２０の第２の辺側でデータドライバ３０のデータ出力部に接続される。図２では、データ線ＤＬ２、ＤＬ４、ＤＬ６、・・・、ＤＬ２ｐ、・・・が第２の群に属する。ここで、ＬＣＤパネル２０の第１及び第２の辺は、データ線の伸びる方向で対向しているということができる。
【００３９】
このように、ＬＣＤパネル２０では、選択された走査線に接続され隣り合う画素それぞれに対応して配置される各画素の色成分数のデータ線が互いに反対の方向から駆動されるようにくし歯配線されている。
【００４０】
より具体的には、図２においてデータ線がくし歯配線されたＬＣＤパネル２０では、選択された走査線ＧＬｍに接続されて隣り合う画素それぞれに対応してデータ線ＤＬｎ、ＤＬ（ｎ＋１）が配置されている場合、データ線ＤＬｎはＬＣＤパネル２０の第１の辺側からデータドライバ３０により駆動され、データ線ＤＬ（ｎ＋１）はＬＣＤパネル２０の第２の辺側からデータドライバ３０により駆動される。
【００４１】
なお１画素に対応してＲＧＢの各色成分に対応するデータ線が配置されている場合も同様である。この場合には、選択された走査線ＧＬｍに接続されて隣り合う画素それぞれに対応して３本の各色成分用データ線（Ｒｎ，Ｇｎ，Ｂｎ）を１組とするデータ線ＤＬｎと、３本の各色成分用データ線（Ｒ（ｎ＋１），Ｇ（ｎ＋１），Ｂ（ｎ＋１））を１組とするデータ線ＤＬ（ｎ＋１）が配置されているものとすると、データ線ＤＬｎはＬＣＤパネル２０の第１の辺側からデータドライバ３０により駆動され、データ線ＤＬ（ｎ＋１）はＬＣＤパネル２０の第２の辺側からデータドライバ３０により駆動される。
【００４２】
データドライバ３０は、一水平走査期間ごとに供給される一水平走査期間分の階調データに基づいてＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。より具体的には、データドライバ３０は、階調データに基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動することができる。
【００４３】
走査ドライバ４０、４２は、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを走査する。より具体的には、走査ドライバ４０、４２は、一垂直期間内に走査線ＧＬ１〜ＧＬＭを順次選択し、選択した走査線を駆動する。
【００４４】
データドライバ３０及び走査ドライバ４０、４２は、図示しないコントローラによって制御される。コントローラは、中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データドライバ３０、走査ドライバ４０、４２及び電源回路に対して制御信号を出力する。より具体的には、コントローラは、データドライバ３０及び走査ドライバ４０、４２に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。水平同期信号は、水平走査期間を規定する。垂直同期信号は、垂直走査期間を規定する。またコントローラは、電源回路に対しては、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００４５】
電源回路は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。
【００４６】
なお図１において、液晶装置１０にコントローラを含む構成にしてもよいし、コントローラを液晶装置１０の外部に設けてもよい。或いは、コントローラと共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。
【００４７】
また走査ドライバ４０、４２、コントローラ及び電源回路のうち少なくとも１つをデータドライバ３０に内蔵させてもよい。
【００４８】
また、データドライバ３０、走査ドライバ４０、４２、コントローラ及び電源回路の一部又は全部をＬＣＤパネル２０上に形成してもよい。例えば、ＬＣＤパネル２０上に、データドライバ３０及び走査ドライバ４０、４２を形成してもよい。この場合、ＬＣＤパネル２０は電気光学装置ともいうことができ、ＬＣＤパネル２０は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動するデータドライバと、複数の走査線を走査する走査ドライバとを含むように構成することができる。ＬＣＤパネル２０の画素形成領域に、複数の画素が形成される。
【００４９】
次に、くし歯配線されたＬＣＤパネルの利点について述べる。
【００５０】
図３に、くし歯配線されないＬＣＤパネルを含む電気光学装置の構成を模式的に示す。図３における電気光学装置８０は、くし歯配線されないＬＣＤパネル９０を含む。ＬＣＤパネル９０では、第１の辺側から各データ線がデータドライバ９２によって駆動される。したがって、データドライバ９２の各データ出力部と、ＬＣＤパネル９０の各データ線とを接続するための配線領域が必要となる。データ線の数が多くなりＬＣＤパネル９０の第１及び第２の辺の長さが長くなると、各配線を折り曲げる必要が生じ、配線領域の幅Ｗ０が必要となる。
【００５１】
これに対して、図１に示す電気光学装置１０では、ＬＣＤパネル２０の第１及び第２の辺側で、幅Ｗ０より小さい幅Ｗ１、Ｗ２が必要となるだけである。
【００５２】
電子機器への搭載を考慮すると、ＬＣＤパネル（電気光学装置）の長辺方向の長さが多少長くなるより、ＬＣＤパネルの短辺方向の長さが長くなってしまう方が不都合である。その理由の１つに、電子機器の表示部の額縁が広くなる等、デザイン面で望ましくない点が挙げられる。
【００５３】
図３ではＬＣＤパネルの短辺方向の長さが長くなっているのに対して、図１ではＬＣＤパネルの長辺方向の長さが長くなり、第１及び第２の辺側の配線領域の幅もほぼ等しく狭くすることができるという利点がある。また図１では、図３における非配線領域の面積を小さくすることができ、実装サイズを小さくすることも可能である。
【００５４】
データドライバ３０の各データ出力部の並ぶ順序が、ＬＣＤパネル２０のデータ線の並ぶ順序に対応している場合（即ち、データドライバ３０の各データ出力部の並ぶ順序がＬＣＤパネル２０のデータ線の並ぶ順序と同じ場合）、図４に示すようにＬＣＤパネル２０の短辺側に沿ってデータドライバ３０を配置することによって、第１及び第２の辺側から各データ出力部と各データ線とを接続する配線を配置することができ、配線の簡素化と、配線領域の縮小化とを図ることができる。
【００５５】
しかしながら、ＬＣＤパネル２０を駆動する場合、汎用のコントローラによりデータ線の並ぶ順序に対応して出力された階調データを受け取るデータドライバ３０では、受け取った階調データの順序を変更する必要が生ずる。
【００５６】
データドライバ３０がデータ出力部ＯＵＴ１〜ＯＵＴ３２０を有し、各データ出力部が第１の辺から第２の辺への方向に並んでいるものとする。各データ出力部は、ＬＣＤパネル２０の各データ線に対応している。
【００５７】
汎用のコントローラは、図５に示すように基準クロックＣＰＨに同期して、データ線ＤＬ１〜ＤＬ３２０にそれぞれ対応する階調データＤＡＴＡ１〜ＤＡＴＡ３２０をデータドライバ３０に対して供給する。データドライバ３０が図３に示すようなくし歯配線されていないＬＣＤパネルを駆動する場合、データ出力部ＯＵＴ１はデータ線ＤＬ１、データ出力部ＯＵＴ２はデータ線ＤＬ２、・・・、データ出力部ＯＵＴ３２０はデータ線ＤＬ３２０に接続されるため、問題なく表示することができる。しかし、図１又は図４に示したようにデータドライバ３０がくし歯配線されたＬＣＤパネルを駆動する場合、データ出力部ＯＵＴ１はデータ線ＤＬ１、データ出力部ＯＵＴ２はデータ線ＤＬ３、・・・、データ出力部ＯＵＴ３２０はデータ線ＤＬ２に接続されるため、意図した画像の表示ができない。
【００５８】
そのため、階調データの順序を変更するスクランブル処理を行って、図５に示したような階調データの並びを変える必要が生ずる。したがって、汎用のコントローラにより表示制御されるデータドライバによってくし歯配線されたＬＣＤパネルを駆動する場合、上述のスクランブル処理を行う専用のデータスクランブルＩＣを付加して、実装サイズが大きくならざるを得なかった。
【００５９】
本実施形態におけるデータドライバ３０では、以下に述べる構成により、汎用のコントローラから供給される階調データに基づき、くし歯配線されたＬＣＤパネルを駆動することができる。
【００６０】
また本実施形態では、その並び順序を変更するために階調データが出力される階調バスの配線長を短くし、かつ階調データが変化する周期を２倍（周波数を半分）にすることができるため、階調バスの電荷の充放電の頻度を減らして低消費電力化を図ることができる。
【００６１】
２．データドライバ
図６に、データドライバ３０の構成の概要を示す。データドライバ３０は、階調バス１００、第１及び第２の分割階調バス１１０、１２０、階調データ分配回路１３０、階調データラッチ回路１４０、データ線駆動回路１５０を含む。
【００６２】
データ線駆動回路１５０は、各データ出力部がＬＣＤパネル２０のデータ線の並ぶ順序に対応した順序で配置される複数のデータ出力部を有する。即ち、データ線駆動回路１５０は、各データ出力部がＬＣＤパネル２０のデータ線の並ぶ順序で配置される複数のデータ出力部を有する。
【００６３】
またデータ線駆動回路１５０は、第１及び第２の駆動回路１５２、１５４を含む。第１の駆動回路１５２は、上記の複数のデータ出力部のうち、第１の群に属するデータ線を駆動するデータ出力部を含む。第２の駆動回路１５４は、上記の複数のデータ出力部のうち、第２の群に属するデータ線を駆動するデータ出力部を含む。図６では、第１の駆動回路１５２は、各データ出力部がＬＣＤパネル２０のデータ線ＤＬ１、ＤＬ３、・・・、ＤＬ３１９の順序で各データ線に接続される複数のデータ出力部を含む。また第２の駆動回路１５４は、各データ出力部がＬＣＤパネル２０のデータ線ＤＬ３２０、ＤＬ３１８、・・・、ＤＬ４、ＤＬ２の順序で各データ線に接続される複数のデータ出力部を含む。
【００６４】
階調バス１００には、図５に示すように、（図１のＬＣＤパネル２０のＹ方向に）データ線が並ぶ順序で階調データが供給される。階調データ分配回路１３０は、階調バス１００に供給された階調データを第１及び第２の分割階調バス１１０、１２０に分配して出力する。より具体的には、所与の数のデータ線ごとにくし歯配線されている場合に、階調データ分配回路１３０は、階調バス１００に供給された階調データを、該所与の数のデータ線に対応した階調データごとに第１及び第２の分割階調バス１１０、１２０に交互に分配して出力する。例えば１画素が１ドットで構成されている場合には、ＬＣＤパネル２０のデータ線は１本ごとにくし歯配線され、階調データ分配回路１３０は１本のデータ線に対応した階調データ（１画素分の階調データ）ごとに交互に第１及び第２の分割階調バス１１０、１２０に分配する。また例えば、１画素が３ドットで構成されている場合には、ＬＣＤパネル２０のデータ線は３本ごとにくし歯配線され、階調データ分配回路１３０は３本のデータ線に対応した階調データ（１画素分の階調データ）ごとに交互に第１及び第２の分割階調バス１１０、１２０に分配する。
【００６５】
したがって、階調データ分配回路１３０は、階調バス１００に供給され各階調データが1画素分のデータである階調データＤＡＴＡ１、ＤＡＴＡ２、・・・、ＤＡＴＡ３２０のうち、データ線ＤＬ１、ＤＬ３、・・・、ＤＬ３１９に対応する階調データＤＡＴＡ１、ＤＡＴＡ３、・・・、ＤＡＴＡ３１９を第１の分割階調バス１１０に出力する。また階調データ分配回路１３０は、階調バス１００に供給された階調データＤＡＴＡ１、ＤＡＴＡ２、・・・、ＤＡＴＡ３２０のうち、データ線ＤＬ２、ＤＬ４、・・・、ＤＬ３２０に対応する階調データＤＡＴＡ２、ＤＡＴＡ４、・・・、ＤＡＴＡ３２０を第２の分割階調バス１２０に出力する。
【００６６】
そして、第１の駆動回路１５２は、第１の分割階調バス１１０に出力された階調データに基づいて、ＬＣＤパネル２０の複数のデータ線のうち第１の群に属するデータ線ＤＬ１、ＤＬ３、・・・、ＤＬ３１９を駆動する。また第２の駆動回路１５４は、ＬＣＤパネル２０の複数のデータ線のうち第２の群に属するデータ線ＤＬ２、ＤＬ４、・・・、ＤＬ３１８、ＤＬ３２０を駆動する。
【００６７】
ここで、データドライバ３０の階調データラッチ回路１４０は、第１及び第２のデータラッチ１４２、１４４を含むことができる。第１のデータラッチ１４２は、第１の分割階調バス１１０に出力された階調データを取り込む。第２のデータラッチ１４４は、第２の分割階調バス１２０に出力された階調データを取り込む。そして、第１の駆動回路１５２は、第１のデータラッチ１４２に取り込まれた階調データに基づいて第１の群に属するデータ線を駆動する。また第２の駆動回路１５４は、第２のデータラッチ１４４に取り込まれた階調データに基づいて第２の群に属するデータ線を駆動する。
【００６８】
また階調データ分配回路１３０は、第１及び第２の分割階調バス１１０、１２０の階調データをそれぞれラッチするバスラッチを含むことが望ましい。
【００６９】
このような構成により、データドライバ３０では、階調バス１００の配線長を短くすることができる。また新たに設けられる第１及び第２の分割階調バス１１０、１２０の配線長も短くなりバッファの駆動能力を小さくすることができ、かつ第１及び第２の分割階調バス１１０、１２０に出力される階調データが変化する頻度は、階調バス１００に出力される階調データが変化する頻度の半分となる。これにより、消費電力を削減する。
【００７０】
次に、データドライバ３０のより詳細な構成例について説明する。
【００７１】
図７に、データドライバ３０の構成のブロック図を示す。データドライバ３０は、データラッチ２００、ラインラッチ３００、ＤＡＣ（Digital-to-Analog Converter）（広義には電圧選択回路）４００、データ線駆動回路５００を含む。ここで、図６におけるデータ線駆動回路１５０は、図７のデータ線駆動回路５００に相当する。図６における階調データラッチ回路１４０は、図７のデータラッチ２００に相当する。また図６における階調データ分配回路１３０は、図７のデータラッチ２００に含めることができる。
【００７２】
図７において、データラッチ２００は、一水平走査周期で階調データを取り込む。
【００７３】
ラインラッチ３００は、データラッチ２００に取り込まれた階調データを、水平同期信号ＨＳＹＮＣに基づいてラッチする。
【００７４】
ＤＡＣ４００は、各基準電圧が階調データに対応した複数の基準電圧の中から、ラインラッチ３００からの階調データに対応する駆動電圧（階調電圧）としてデータ線ごとに出力する。より具体的には、ＤＡＣ４００は、ラインラッチ３００からの階調データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ４００において選択された基準電圧は、駆動電圧としてデータ線駆動回路５００に出力される。
【００７５】
データ線駆動回路５００は、３２０個のデータ出力部ＯＵＴ１〜ＯＵＴ３２０を有する。データ線駆動回路５００は、データ出力部ＯＵＴ１〜ＯＵＴ３２０を介して、ＤＡＣ４００からの駆動電圧に基づいてデータ線ＤＬ〜ＤＬＮを駆動する。データ線駆動回路５００では、各データ出力部ＯＵＴがラインラッチ３００に保持された階調データ（ラッチデータ）に基づいて各データ線を駆動する複数のデータ出力部（ＯＵＴ１〜ＯＵＴ３２０）が、複数のデータ線の各データ線が並ぶ順序に対応して配置される。ここでは、データ線駆動回路５００は、３２０個のデータ出力部ＯＵＴ１〜ＯＵＴ３２０を有するものとしたが、その数に限定されるものではない。
【００７６】
データドライバ３０は、データラッチ２００に取り込まれたラッチデータＬＡＴ１は、ラインラッチ３００に出力される。ラインラッチ３００でラッチされたラッチデータＬＬＡＴ１は、ＤＡＣ４００に出力される。ＤＡＣ４００では、ラインラッチ３００からラッチデータＬＬＡＴ１に対応した駆動電圧ＧＶ１を生成する。データ線駆動回路５００のデータ出力部ＯＵＴ１は、ＤＡＣ４００からの駆動電圧ＧＶ１に基づいて、該データ出力部ＯＵＴ１に接続されたデータ線を駆動する。
【００７７】
このようにデータドライバ３０は、データ線駆動回路５００のデータ出力部単位で、データラッチ２００に階調データを取り込む。なおデータラッチ２００がデータ出力部単位でラッチするラッチデータは、１画素単位、複数の画素単位、１ドット単位又は複数のドット単位とすることができる。
【００７８】
図８に、図７におけるデータラッチ２００の構成の概要を示す。ただし、図６に示すブロックとト同一部分には同一符号を付し、適宜説明を省略する。
【００７９】
データラッチ２００は、階調バス１００、第１及び第２の分割階調バス１１０、１２０、第１及び第２のクロックライン２１０、２１２、第１及び第２のシフトレジスタ２２０、２３０、第１及び第２のデータラッチ１４２、１４４、階調データ分配回路１３０を含む。
【００８０】
第１のクロックライン２１０には、第１のシフトクロックＣＬＫ１が供給される。第２のクロックライン２１２には、第２のシフトクロックＣＬＫ２が供給される。
【００８１】
第１のシフトレジスタ２２０は、複数のフリップフロップを有し、第１のシフトクロックＣＬＫ１に基づいて、第１のシフトスタート信号ＳＴ１を第１のシフト方向にシフトして、各フリップフロップからシフト出力を出力する。第１のシフト方向は、ＬＣＤパネル２０の第１の辺から第２の辺への方向とすることができる。第１のシフトレジスタ２２０のシフト出力ＳＦＯ１〜ＳＦＯ１６０は、第１のデータラッチ１４２に対して出力される。
【００８２】
図９に、第１のシフトレジスタ２２０の構成例を示す。第１のシフトレジスタ２２０では、Ｄフリップフロップ（以下、ＤＦＦと略す）１〜ＤＦＦ１６０が直列に接続され、第１のシフト方向にシフトするように構成される。ＤＦＦｋ（１≦ｋ≦１５９、ｋは自然数）のＱ端子が、次段のＤＦＦ（ｋ＋１）のＤ端子に接続される。各ＤＦＦは、Ｃ端子への入力信号の立ち上がりでＤ端子への入力信号を取り込んで保持し、保持した信号をＱ端子からシフト出力ＳＦＯとして出力する。
【００８３】
図８において、第２のシフトレジスタ２３０は、複数のフリップフロップを有し、第２のシフトクロックＣＬＫ２に基づいて、第２のシフトスタート信号ＳＴ２を第１のシフト方向と反対の第２のシフト方向にシフトして、各フリップフロップからシフト出力を出力する。第２のシフト方向は、ＬＣＤパネル２０の第２の辺から第１の辺への方向とすることができる。第２のシフトレジスタ２３０のシフト出力ＳＦＯ１６１〜ＳＦＯ３２０は、第２のデータラッチ１４４に対して出力される。
【００８４】
図１０に、第２のシフトレジスタ２３０の構成例を示す。第２のシフトレジスタ２３０では、ＤＦＦ３２０〜ＤＦＦ１６１が直列に接続され、第２のシフト方向にシフトするように構成される。ＤＦＦｊ（１６２≦ｊ≦３２０、ｊは自然数）のＱ端子が、次段のＤＦＦ（ｊ−１）のＤ端子に接続される。各ＤＦＦは、Ｃ端子への入力信号の立ち上がりでＤ端子への入力信号を取り込んで保持し、保持した信号をＱ端子からシフト出力ＳＦＯとして出力する。
【００８５】
図８において、第１のデータラッチ１４２は、各フリップフロップがデータ出力部ＯＵＴ１〜ＯＵＴ１６０の各データ出力部に対応した複数のフリップフロップ（ＦＦ）１〜１６０（図示せず）を有する。ＦＦｉ（１≦ｉ≦１６０）は、第１のシフトレジスタ２２０のシフト出力ＳＦＯｉに基づいて第１の分割階調バス１１０上の階調データを保持する。第１のデータラッチ１４２のフリップフロップに保持された階調データは、ラッチデータＬＡＴ１〜ＬＡＴ１６０としてラインラッチ３００に出力される。
【００８６】
第２のデータラッチ１４４は、各フリップフロップがデータ出力部ＯＵＴ１６１〜ＯＵＴ３２０の各データ出力部に対応した複数のフリップフロップ（ＦＦ）１６１〜３２０（図示せず）を有する。ＦＦｉ（１６１≦ｉ≦３２０）は、第２のシフトレジスタ２３０のシフト出力ＳＦＯｉに基づいて第２の分割階調バス１２０上の階調データを保持する。第２のデータラッチ１４４のフリップフロップに保持された階調データは、ラッチデータＬＡＴ１６１〜ＬＡＴ３２０としてラインラッチ３００に出力される。
【００８７】
このように第１及び第２のデータラッチ１４２、１４４は、互いに個別に生成可能なシフト出力に基づき、それぞれ第１及び第２の分割階調バス１１０、１２０の階調データを取り込むことができるようになっている。こうすることで、データラッチ２００では、階調データが出力されるバス上のデータが変化する周波数が約半分となり、かつ階調データの並び順序を変更して、各データ出力部に対応するラッチデータを取り込むことができる。したがって、第１のデータラッチ１４２の複数のフリップフロップに保持されたデータ（ＬＡＴ１〜ＬＡＴ１６０）に基づいてＬＣＤパネル２０（電気光学装置）の第１の辺側からデータ線を駆動し、第２のデータラッチ１４４の複数のフリップフロップに保持されたデータ（ＬＡＴ１６１〜３２０）に基づいてＬＣＤパネル２０（電気光学装置）の第２の辺側からデータ線を駆動することで、データスクランブルＩＣを用いることなく、くし歯配線されたＬＣＤパネル２０を駆動することができるようになる。
【００８８】
またデータドライバ３０は、シフト方向信号ＳＨＬによってシフト方向を切り替えるようにしてもよい。この場合、図８〜図１０では、シフト方向信号ＳＨＬを「Ｈ」レベルにすることにより規定されるシフト方向で階調データが取り込まれる。即ち、データ出力部ＯＵＴ１〜ＯＵＴ３２０に対応する階調データＤＡＴＡ１〜ＤＡＴＡ３２０を、階調データＤＡＴＡ１、ＤＡＴＡ２、・・・、ＤＡＴＡ３２０の順に階調バス１００に供給する。階調データ分配回路１３０は、奇数（１、３、５、・・・）番目の階調データを第１の分割階調バス１１０に出力し、偶数（２、４、６、・・・）番目の階調データを第２の分割階調バス１２０に出力する。そして、図８に示す第１のシフトレジスタ２２０の第１のシフト方向のシフト出力に基づいて、第１のデータラッチ１４２が階調データを取り込む。また図８に示す第２のシフトレジスタ２３０の第２のシフト方向のシフト出力に基づいて、第２のデータラッチ１４４が階調データを取り込む。
【００８９】
なおシフト方向信号ＳＨＬが「Ｌ」レベルの場合、階調バス１００に階調データＤＡＴＡ３２０、３１９、・・・、ＤＡＴＡ２、ＤＡＴＡ１を順次供給し、第１及び第２の分割階調バス１１０、１２０に分配する。階調データ分配回路１３０は、偶数番目の階調データを第１の分割階調バス１１０に出力し、奇数番目の階調データを第２の分割階調バス１２０に出力する。そして、第１のシフトレジスタ２２０の図８における第２のシフト方向のシフト出力に基づいて、第１のデータラッチ１４２が階調データを取り込む。また第２のシフトレジスタ２３０の図８における第１のシフト方向のシフト出力に基づいて、第２のデータラッチ１４４が階調データを取り込む。即ち、第１及び第２のシフトレジスタ２２０、２３０のシフト方向が互いに逆方向となるようにする。このように階調バス１００上の階調データの供給順序を逆順にし、第１及び第２のシフトレジスタ２２０、２３０のシフト方向を切り替えて、階調データ分配回路１３０の分配順序を変更することで、シフト方向の切り替えに対応することができる。
【００９０】
次に、このような第１及び第２の分割階調バス１１０、１２０に階調データを分配する階調データ分配回路１３０の構成例について説明する。
【００９１】
図１１に、階調データ分配回路１３０の構成例を示す。図１１では、説明の便宜上、階調バス１００（Ｄ）、第１の分割階調バス１１０（ＬＤＡＴＡ）、及び第２の分割階調バス１２０（ＲＤＡＴＡ）のバス幅が４ビットであるものとして説明するが、そのビット幅に限定されるものではない。例えば、１画素が３ドットで構成され、各ドットが６ビットからなる場合、階調バス、階調バス、第１及び第２の分割階調バス１１０、１２０のバス幅は、それぞれ１８ビットとなる。
【００９２】
階調データ分配回路１３０は、シーケンス検出回路１３２、分周回路１３４、取込用クロック生成回路１３６、第１及び第２のバスラッチ１３８、１３９を含む。
【００９３】
シーケンス検出回路１３２は、負論理の水平同期信号ＨＳＹＮＣの入力後の所定のシーケンスを検出する回路である。シーケンス検出回路１３２によって所定のシーケンスが検出されたことを条件に、階調データ分配回路１３０は、階調バス１００のデータを第１又は第２の分割階調バス１１０、１２０に出力する。
【００９４】
より具体的には、シーケンス検出回路１３２は、リセットつきのＤＦＦであるＤＦＲ１〜ＤＦＲ３を含む。各ＤＦＲは、Ｒ端子への入力信号が「Ｌ」レベルのとき、リセットされる。ＤＦＲ１のＤ端子は、システム電源電圧ｖｄｄに接続される。ＤＦＲ１のＣ端子には、水平同期信号ＨＳＹＮＣの反転信号が入力される。ＤＦＲ１のＱ端子は、ＤＦＲ２のＤ端子に接続される。
【００９５】
ＤＦＲ２のＣ端子には、正論理のデータ開始信号ＥＮＡＢが入力される。ここで、データ開始信号ＥＮＡＢとしては、第１又は第２のシフトスタート信号ＳＴ１、ＳＴ２でもよい。ＤＦＲ２のＱ端子は、ＤＦＲ３のＤ端子に接続される。
【００９６】
ＤＦＲ３のＣ端子には、基準クロックＣＰＨの反転信号が入力される。ＤＦＲ３のＱ端子からの出力と、基準クロックＣＰＨの反転信号との論理積演算結果が、分周回路１３４に対して出力される。
【００９７】
ＤＦＲ１〜ＤＦＲ３の各Ｒ端子には、共通にＥＮＡＢＬＥ＿ＯＵＴ信号の反転信号が入力される。ＥＮＡＢＬＥ＿ＯＵＴ信号は、例えばデータドライバがカスケード接続された場合の次のデータドライバへのデータ開始信号（ＥＮＡＢ）、又は取り込まれた階調データで一杯になったことを示す信号である。
【００９８】
このような構成のシーケンス検出回路１３２は、水平同期信号ＨＳＹＮＣの立ち上がり後に、データ開始信号ＥＮＡＢが立ち上がり、基準クロックＣＰＨが立ち下がったことを示す検出信号を分周回路１３４に対して出力する。即ち、シーケンス検出回路１３２は、当該水平走査期間の水平走査が開始された後に、最初の階調データが階調バス１００に供給されたとき、階調データの供給タイミングに同期した基準クロックの立ち下がりを、検出信号として出力する。
【００９９】
分周回路１３４は、シーケンス検出回路１３２からの検出信号を２分周する。分周回路１３４の出力は、取込用クロック生成回路１３６に供給される。このような分周回路１３４は、検出回路がＣ端子に入力されるＴフリップフロップ（ＴＦＦ）により構成される。
【０１００】
取込用クロック生成回路１３６は、分周回路１３４の出力に基づいて第１及び第２の取込用クロックＣＰＨ１、ＣＰＨ２を生成する。第１の取込用クロックＣＰＨ１は、第１のバスラッチ１３８に供給される。第２の取込用クロックＣＰＨ２は、第２のバスラッチ１３９に供給される。
【０１０１】
より具体的には、取込用クロック生成回路１３６は、シフト方向信号ＳＨＬに基づいて、分周回路１３４の出力を第１及び第２の取込用クロックＣＰＨ１、ＣＰＨ２の一方として出力すると共に、分周回路１３４の出力の反転信号を第１及び第２の取込用クロックＣＰＨ１、ＣＰＨ２の他方として出力する。更に具体的には、取込用クロック生成回路１３６は、シフト方向信号ＳＨＬに基づいて分周回路１３４の出力を第１又は第２の取込用クロックＣＰＨ１、ＣＰＨ２として選択出力する第１のセレクタと、シフト方向信号ＳＨＬに基づいて分周回路１３４の出力の反転信号を第１又は第２の取込用クロックＣＰＨ１、ＣＰＨ２として選択出力する第２のセレクタとを含む。そして、取込用クロック生成回路１３６は、シフト方向信号ＳＨＬが「Ｈ」レベル（第１のレベル）のとき、分周回路１３４の出力を第１の取込用クロックＣＰＨ１として出力し、分周回路１３４の出力の反転信号を第２の取込用クロックＣＰＨ２として出力する。また取込用クロック生成回路１３６は、シフト方向信号ＳＨＬが「Ｌ」レベル（第２のレベル）のとき、分周回路１３４の出力を第２の取込用クロックＣＰＨ２として出力し、分周回路１３４の出力の反転信号を第１の取込用クロックＣＰＨ１として出力する。
【０１０２】
第１及び第２のバスラッチ１３８、１３９は、バスの各ビットに対応したＤＦＦを含む。第１のバスラッチ１３８の各ＤＦＦのＣ端子には、第１の取込用クロックＣＰＨ１が入力される。第２のバスラッチ１３９の各ＤＦＦのＣ端子には、第２の取込用クロックＣＰＨ２が入力される。第１及び第２のバスラッチ１３８、１３９の各ＤＦＦのＤ端子には、対応する階調バス１００の各ビット線が接続される。第１のバスラッチ１３８の各ＤＦＦのＱ端子は、第１の分割階調バス１１０の各ビット線に接続される。第２のバスラッチ１３９の各ＤＦＦのＱ端子は、第２の分割階調バス１２０の各ビット線に接続される。
【０１０３】
図１２に、図１１に示した階調データ分配回路１３０の動作例のタイミング図を示す。図１２では、シフト方向信号ＳＨＬが「Ｈ」レベルであるものとして説明する。
【０１０４】
また、階調バス１００には、ＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮの各データ線が並ぶ順序に対応して階調データが供給されている。ここでは、データ線ＤＬ１に対応して階調データＤＡＴＡ１（図１２では単に「１」）、データ線ＤＬ２に対応して階調データをＤＡＴＡ２（図１２では単に「２」）、・・・として示している。階調バス１００（Ｄ）には、基準クロックＣＰＨに同期して階調データが供給されている。
【０１０５】
水平同期信号ＨＳＹＮＣが「Ｌ」レベルとなって水平走査が開始されると、シーケンス検出回路１３２により上述のシーケンスの検出が行われる。即ち、水平同期信号ＨＳＹＮＣが立ち上がった後、データ開始信号ＥＮＡＢが立ち上がって、基準クロックＣＰＨが立ち下がったことを示す検出信号が、分周回路１３４に対して供給される。分周回路１３４は、該検出信号を２分周する。
【０１０６】
ここで、シフト方向信号ＳＨＬが「Ｈ」レベルであるため、取込用クロック生成回路１３６は、分周回路１３４の出力を第１の取込用クロックＣＰＨ１として出力し、分周回路１３４の出力の反転信号を第２の取込用クロックＣＰＨ２として出力する。第１のバスラッチ１３８は、第１の取込用クロックＣＰＨ１が「Ｈ」レベルのとき、階調バス１００の階調データを取り込む。第２のバスラッチ１３８は、第２の取込用クロックＣＰＨ２が「Ｈ」レベルのとき、階調バス１００の階調データを取り込む。この結果、図１２に示すように、第１のバスラッチ１３８は、奇数番目の階調データを取り込んでＬＤＡＴＡとして出力する。第２のバスラッチ１３９は、偶数番目の階調データを取り込んでＲＤＡＴＡとして出力する。
【０１０７】
このように階調データ分配回路１３０は、階調バス１００の階調データを、第１及び第２の分割階調バス１１０、１２０に交互に出力することができる。
【０１０８】
次に、データドライバ３０のデータラッチ２００の動作例について説明する。
【０１０９】
図８におけるデータラッチ２００では、第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２を同位相の信号とすることが望ましい。その理由は、第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２を別個に生成する必要が生ずるからである。
【０１１０】
第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２が同位相の信号の場合、第１及び第２のシフトレジスタ２２０、２３０の初段で第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２をそれぞれ取り込むための第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２を生成する必要がある。そこで、データドライバ３０は、次に示すようなシフトクロック生成回路を含むことが望ましい。
【０１１１】
図１３に、シフトクロック生成回路の構成の概要を示す。
【０１１２】
シフトクロック生成回路６００は、階調データが同期して供給される基準クロックＣＰＨに基づいて、第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２を生成する。シフトクロック生成回路６００は、互いに位相が反転する期間を含むように第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２を生成する。
【０１１３】
このように第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２を生成することによって、第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２を同位相の信号とすることができ、構成及び制御の簡素化を図ることができる。
【０１１４】
図１４に、シフトクロック生成回路６００による第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２の生成タイミングの一例を示す。
【０１１５】
シフトクロック生成回路６００は、初段取込期間とデータ取込期間（シフト動作期間）とを規定するクロック選択信号ＣＬＫ＿ＳＥＬＥＣＴを生成する。初段取込期間は、第１のシフトレジスタ２２０に第１のシフトスタート信号ＳＴ１を取り込む期間、又は第２のシフトレジスタ２３０に第２のシフトスタート信号ＳＴ２を取り込む期間ということができる。データ取込期間は、初段取込期間経過後において、該初段取込期間において取り込まれた各シフトスタート信号がシフトされる期間ということができる。
【０１１６】
そしてクロック選択信号ＣＬＫ＿ＳＥＬＥＣＴを用いて、第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２がそれぞれ第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２を取り込むためのエッジを持たせる。
【０１１７】
そのため、初段取込期間において、基準クロックＣＰＨのパルスＰ１を生成する。また基準クロックＣＰＨを分周して分周クロックＣＰＨＤを生成する。分周クロックＣＰＨＤは、第２のシフトクロックＣＬＫ２となる。更に分周クロックＣＰＨＤの位相を反転させて、反転分周クロックＸＣＰＨＤを生成する。
【０１１８】
そして、クロック選択信号ＣＬＫ＿ＳＥＬＥＣＴにより、初段取込期間では基準クロックＣＰＨのパルスＰ１を選択出力し、データ取込期間では反転分周クロックＸＣＰＨＤを選択出力することで、第１のシフトクロックＣＬＫ１が生成される。
【０１１９】
図１５に、シフトクロック生成回路６００の具体的な構成例である回路図を示す。
【０１２０】
図１６に、図１５におけるシフトクロック生成回路６００の動作タイミングの一例を示す。
【０１２１】
図１５及び図１６では、基準クロックＣＰＨを用いてクロックＣＬＫ＿Ａ、ＣＬＫ＿Ｂを生成し、クロック選択信号ＣＬＫ＿ＳＥＬＥＣＴにより選択出力される。第２のシフトクロックＣＬＫ２は、クロックＣＬＫ＿Ｂを反転した信号である。第１のシフトクロックＣＬＫ１は、クロック選択信号ＣＬＫ＿ＳＥＬＥＣＴが「Ｌ」レベルの初段取込期間においてクロックＣＬＫ＿Ａを選択出力し、クロック選択信号ＣＬＫ＿ＳＥＬＥＣＴが「Ｈ」レベルのデータ取込期間においてクロックＣＬＫ＿Ｂを選択出力した信号である。
【０１２２】
そして、以上のような第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２、第１及び第２のシフトクロックＣＬＫ１、ＣＬＫ２により、データドライバ３０のデータラッチ２００では、以下のように動作する。
【０１２３】
図１７に、データドライバ３０のデータラッチ２００の動作のタイミングの一例を示す。
【０１２４】
ここでは、シフト方向信号ＳＨＬが「Ｈ」レベルに設定され、図１２に示すように第１及び第２の分割階調バス１１０、１２０に階調データの分配が行われるものとする。
【０１２５】
第１のシフトレジスタ２２０では、第１のシフトクロックＣＬＫ１の立ち上がりエッジに同期して、第１のシフトスタート信号ＳＴ１をシフトする。その結果、第１のシフトレジスタ２２０は、シフト出力ＳＦＯ１〜ＳＦＯ１６０の順に各シフト出力を出力する。
【０１２６】
また第１のシフトレジスタ２２０のシフト動作中に、第２のシフトレジスタ２３０では、第２のシフトクロックＣＬＫ２の立ち上がりに同期して、第２のシフトスタート信号ＳＴ２をシフトする。その結果、第２のシフトレジスタ２３０は、シフト出力ＳＦＯ３２０〜ＳＦＯ１６１の順に各シフト出力を出力する。
【０１２７】
第１のデータラッチ１４２では、第１のシフトレジスタ２２０からの各シフト出力の立ち下がりエッジで、第１の分割階調バス１１０の階調データを取り込む。その結果、第１のデータラッチ１４２は、シフト出力ＳＦＯ１の立ち下がりで階調データＤＡＴＡ１、シフト出力ＳＦＯ２の立ち下がりで階調データＤＡＴＡ３、シフト出力ＳＦＯ３の立ち下がりで階調データＤＡＴＡ５、・・・を取り込む。
【０１２８】
一方、第２のデータラッチ１４４では、第２のシフトレジスタ２３０からの各シフト出力の立ち下がりエッジで、第２の分割階調バス１２０の階調データを取り込む。その結果、第２のデータラッチ１４４は、シフト出力ＳＦＯ３２０の立ち下がりで階調データＤＡＴＡ２、シフト出力ＳＦＯ３１９の立ち下がりで階調データＤＡＴＡ４、シフト出力ＳＦＯ３１８の立ち下がりで階調データＤＡＴＡ６、・・・を取り込む。
【０１２９】
これにより、くし歯配線されたＬＣＤパネル２０の各データ線に対応したデータスクランブル後の階調データ（図５参照）を取り込むことができ、図１又は図４に示すようなＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬ３２０にそれぞれ対応する階調データＤＡＴＡ１〜ＤＡＴＡ３２０が供給され、正しい画像を表示することができるようになる。そして、第１及び第２の分割階調バス１１０、１２０のバス周波数を低減し、消費電力を削減することも可能となる。
【０１３０】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。上述の実施形態では、表示パネルの各画素がＴＦＴを有するアクティブマトリクス方式の液晶パネルを例に説明したが、これに限定されるものではない。パッシブマトリックス方式の液晶パネルにも適用することができる。また液晶パネルに限らず、例えばプラズマディスプレイ装置にも適用可能である。
【０１３１】
また１画素を３ドットで構成する場合は、３本の色成分用データ線を１組として、上述した各データ線に置き換えれば、同様に実現することができる。
【０１３２】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】電気光学装置の構成の概要のブロック図。
【図２】画素の構成の模式図。
【図３】くし歯配線されないＬＣＤパネルを含む電気光学装置の構成を模式的に示すブロック図。
【図４】ＬＣＤパネルの短辺側に沿って配置されるデータドライバの例を示す説明図。
【図５】くし歯配線されたＬＣＤパネルを駆動するためにデータスクランブルの必要性を説明する図。
【図６】本実施形態におけるデータドライバの構成の概要の構成図。
【図７】データドライバの構成のブロック図。
【図８】図７に示すデータドライバのデータラッチの構成のブロック図。
【図９】第１のシフトレジスタの構成例を示す回路図。
【図１０】第２のシフトレジスタの構成例を示す回路図。
【図１１】本実施形態における階調データ分配回路の構成例の回路図。
【図１２】図１１に示す階調データ分配回路の動作例のタイミング図。
【図１３】シフトクロック生成回路の構成図。
【図１４】シフトクロック生成回路による第１及び第２のシフトクロックの生成タイミングの一例を示すタイミング図。
【図１５】シフトクロック生成回路の構成例を示す回路図。
【図１６】図１５に示すシフトクロック生成回路の動作例のタイミング図。
【図１７】本実施形態におけるデータドライバのデータラッチの動作の一例を示すタイミング図。
【符号の説明】
１０、８０液晶装置（電気光学装置）、２０、９０ＬＣＤパネル（表示パネル）、３０、９２データドライバ、４０走査ドライバ、１００階調バス、１１０第１の分割階調バス、１２０第２の分割階調バス、１３０階調データ分配回路、１４０階調データラッチ回路、１４２第１のデータラッチ、１４４第２のデータラッチ、１５０、５００データ線駆動回路、１５２第１の駆動回路、１５４第２の駆動回路、２００データラッチ、２１０第１のクロックライン、２２０第２のクロックライン、２２０第１のシフトレジスタ、２３０第２のシフトレジスタ、３００ラインラッチ、４００ＤＡＣ（電圧選択回路）、ＣＬＫ１第１のシフトクロック、ＣＬＫ２第２のシフトクロック、ＧＶ１〜ＧＶ３２０駆動電圧、ＬＡＴ１〜ＬＡＴ３２０、ＬＬＡＴ１〜ＬＬＡＴ３２０ラッチデータ、ＯＵＴ１〜ＯＵＴ３２０データ出力部、ＳＦＯ１〜ＳＦＯ３２０シフト出力、ＳＴ１第１のシフトスタート信号、ＳＴ２第２のシフトスタート信号

Claims

複数の走査線と、所与の数のデータ線ごとにくし歯配線された複数のデータ線と、複数の画素とを含む電気光学装置の前記複数のデータ線を駆動するデータドライバであって、
第１及び第２の分割階調バスと、
前記複数のデータ線の各データ線が並ぶ順序に対応して階調データが供給される階調バスと、
前記階調バスに供給された階調データを前記第１及び第２の分割階調バスに分配して出力する階調データ分配回路と、
複数のフリップフロップを有し、第１のシフトクロックに基づいて、第１のシフトスタート信号を第１のシフト方向にシフトして各フリップフロップからシフト出力を出力する第１のシフトレジスタと、
複数のフリップフロップを有し、第２のシフトクロックに基づいて、第２のシフトスタート信号を前記第１のシフト方向と反対の第２のシフト方向にシフトして各フリップフロップからシフト出力を出力する第２のシフトレジスタと、
前記第１の分割階調バスに出力され前記所与の数のデータ線に対応した階調データを、各フリップフロップが前記第１のシフトレジスタのシフト出力に基づいて保持する複数のフリップフロップを有する第１のデータラッチと、
前記第２の分割階調バスに出力され前記所与の数のデータ線に対応した階調データを、各フリップフロップが前記第２のシフトレジスタのシフト出力に基づいて保持する複数のフリップフロップを有する第２のデータラッチと、
各データ出力部が前記第１のデータラッチのフリップフロップに保持された前記階調データに基づいて各データ線を駆動する複数のデータ出力部を有し、前記複数のデータ線のうち第１の群に属するデータ線を駆動する第１の駆動回路と、
各データ出力部が前記第２のデータラッチのフリップフロップに保持された前記階調データに基づいて各データ線を駆動する複数のデータ出力部を有し、前記複数のデータ線のうち第２の群に属するデータ線を駆動する第２の駆動回路と、
前記第１及び第２のシフトクロックを生成するシフトクロック生成回路とを含み、
前記シフトクロック生成回路が、
初段取込期間において前記第１のシフトスタート信号を取り込むためのパルスを有し、該初段取込期間後のデータ取込期間においてクロックを有する前記第１のシフトクロックを生成すると共に、
前記初段取込期間において前記第２のシフトスタート信号を取り込むためのパルスを有し、前記データ取込期間において前記第１のシフトクロックと逆位相のクロックを有する前記第２のシフトクロックを生成し、
前記第１のシフトスタート信号を取り込むためのパルスのエッジと、前記第２のシフトスタート信号を取り込むためのパルスのエッジとが同時に変化し、
前記階調データ分配回路は、
前記階調バスに供給された階調データを、前記所与の数のデータ線に対応した階調データごとに前記第１及び第２の分割階調バスに交互に分配して出力することを特徴とするデータドライバ。
請求項１において、
前記階調データ分配回路は、
第１の取込用クロックに基づいて前記階調バス上の階調データを保持し、保持した階調データを前記第１の分割階調バスに出力する第１のバスラッチと、
第２の取込用クロックに基づいて前記階調バス上の階調データを保持し、保持した階調データを前記第２の分割階調バスに出力する第２のバスラッチと、
を含むことを特徴とするデータドライバ。
請求項２において、
階調データを取り込むためのクロックを分周する分周回路と、
前記分周回路の出力に基づいて、前記第１及び第２の取込用クロックを生成する取込用クロック生成回路と、
を含むことを特徴とするデータドライバ。
請求項３において、
前記取込用クロック生成回路は、
シフト方向信号が第１のレベルのとき、前記分周回路の出力を前記第１取込用クロックとして出力すると共に、前記分周回路の出力の反転信号を前記第２の取込用クロックとして出力し、
シフト方向信号が第２のレベルのとき、前記分周回路の出力を前記第２取込用クロックとして出力すると共に、前記分周回路の出力の反転信号を前記第１の取込用クロックとして出力することを特徴とするデータドライバ。
請求項１乃至４のいずれかにおいて、
前記データ線が伸びる前記電気光学装置の第１の辺から第２の辺への方向と、前記第１又は第２のシフト方向とが同じ方向であることを特徴とするデータドライバ。
請求項１乃至５のいずれかにおいて、
前記走査線が伸びる方向を長辺側とし、前記データ線が伸びる方向を短辺側とした場合に、前記電気光学装置の前記短辺側に沿って配置されることを特徴とするデータドライバ。
複数の走査線と、
所与の数のデータ線ごとにくし歯配線された複数のデータ線と、
複数の画素と、
前記複数のデータ線を駆動する請求項１乃至６のいずれか記載のデータドライバと、
前記複数の走査線を走査する走査ドライバとを含むことを特徴とする電気光学装置。
複数の走査線と、
所与の数のデータ線ごとにくし歯配線された複数のデータ線と、
複数の画素とを含む表示パネルと、
前記複数のデータ線を駆動する請求項１乃至６のいずれか記載のデータドライバと、
前記複数の走査線を走査する走査ドライバとを含むことを特徴とする電気光学装置。