JP6830765B2

JP6830765B2 - 半導体装置

Info

Publication number: JP6830765B2
Application number: JP2016110892A
Authority: JP
Inventors: 英智小林; 高橋　圭; 圭高橋
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2015-06-08
Filing date: 2016-06-02
Publication date: 2021-02-17
Anticipated expiration: 2036-06-02
Also published as: JP2017003982A; US10734089B2; US20160358575A1

Description

本発明の一態様は、半導体装置、表示モジュール、及び電子機器に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。

表示装置は、コモディティ化が進んでいる。付加価値を高めるための手段の一つとして、「４Ｋ」や「８Ｋ」といわれるデジタルビデオフォーマットに代表される、超高精細画像を表示する表示装置の技術開発が活発である。

高精細な画像を表示する表示装置は、ゲート線やソース線といった配線が狭い間隔で配置される。表示装置の駆動回路は、パルス信号に応じて各配線に順にビデオ信号や走査信号を出力する。パルス信号の出力は、特にソース線を駆動するソースドライバでは、極めて短い期間に行う必要がある。そのためソースドライバには、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ；以下ドライバＩＣともいう）が採用されている（例えば、特許文献１、２）。

米国特許出願公開第２０１２／０１４６９７２号明細書米国特許出願公開第２０１４／０３１３１１５号明細書

上述したようにドライバＩＣとして機能する半導体装置の構成には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成のドライバＩＣとして機能する半導体装置が提案できれば、選択の自由度を向上させることにつながる。

そこで本発明の一態様は、ドライバＩＣとして機能する既存の半導体装置とは異なる構成を有する、新規な半導体装置、新規な表示モジュール、新規な電子機器等を提供することを課題の一とする。

またドライバＩＣのビデオ信号を出力する端子（出力端子）の数は、ソース線の数の増加に伴って増加する。そのため、出力端子数が増加しても、表示装置の狭額縁化が実現可能なドライバＩＣが求められている。

また出力端子の増加に伴いドライバＩＣ内の配線混雑度が増加する。例えば、パルス信号を出力する回路配置の順序と、ビデオ信号を出力する出力端子の配置の順序と、が異なる方向になる場合、ドライバＩＣ内部の配線を交差させて設ける。配線を交差させるなどの配線混雑度の増加は、寄生容量や寄生抵抗が増える要因となる。寄生抵抗や寄生容量の増加は、表示品質の低下を招く虞がある。

そこで本発明の一態様は、出力端子数が増加しても狭額縁化が可能な、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、配線混雑度の抑制が図られた、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、表示品質の向上が図られた、新規な構成の半導体装置等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、シフトレジスタを有し、シフトレジスタは、複数のパルス出力回路を有し、シフトレジスタは、第１の方向に順にパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順にパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有し、第１の方向と第２の方向とは異なる方向である、半導体装置である。

本発明の一態様は、シフトレジスタを有し、シフトレジスタは、複数のパルス出力回路を有し、シフトレジスタは、第１の方向に順に第１のパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順に第２のパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有し、第１の方向と第２の方向とは異なる方向であり、第１のパルス信号に応じて生成された第１のビデオ信号は、第１の辺に設けられた第１の出力端子から出力され、第２のパルス信号に応じて生成された第２のビデオ信号は、第１の辺の対辺である第２の辺に設けられた第２の出力端子から出力される、半導体装置である。

本発明の一態様は、シフトレジスタを有し、シフトレジスタは、複数のパルス出力回路を有し、シフトレジスタは、第１の方向に順に第１のパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順に第２のパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有し、第１の方向と第２の方向とは異なる方向であり、第１のパルス信号に応じて生成された第１のビデオ信号は、第１の辺に設けられた第１の出力端子から出力され、第２のパルス信号に応じて生成された第２のビデオ信号は、第１の辺の対辺である第２の辺に設けられた第２の出力端子から出力され、第１の辺または第２の辺には、入力端子が設けられる、半導体装置である。

本発明の一態様において、入力端子の端子数は、第２の出力端子の端子数より小さい、半導体装置が好ましい。

本発明の一態様において、第１の方向と第１の辺とは、平行であり、第２の方向と第２の辺とは、平行である、半導体装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。

本発明の一態様は、新規な半導体装置等を提供することができる。

または、本発明の一態様は、出力端子数が増加しても狭額縁化が可能な、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、配線混雑度の抑制が図られた、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、表示品質の向上が図られた、新規な構成の半導体装置等を提供することができる。

なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するためのブロック図。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための上面図。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための断面図。本発明の一態様を説明するための上面図および断面図。本発明の一態様を説明するための斜視図。本発明の一態様を説明するための斜視図。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための模式図。本発明の一態様を説明するための図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
本実施の形態では、ドライバＩＣとしての機能を有する半導体装置の一例について説明する。

本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタ等の半導体素子で構成されるドライバＩＣ、あるいはドライバＩＣを有する表示装置などは、半導体装置である。

＜半導体装置を備えた表示装置の構成について＞
以下の説明で本発明の一態様である半導体装置は、ソースドライバとして機能するドライバＩＣに適用する場合を説明する。そのため、ソースドライバあるいはドライバＩＣは、半導体装置という場合がある。

図１には、ソースドライバを含む表示装置１０のブロック図を図示している。表示装置１０は、ソースドライバ１００、ゲートドライバ１０１、および表示部１０２を有する。

表示部１０２は、マトリクス状に配置された画素１０３を有する。画素１０３は、ソース線ＳＬ［１］乃至［ｎ］（ｎは自然数）のいずれか一つ、およびゲート線ＧＬ［１］乃至［ｍ］（ｍは自然数）のいずれか一つに接続され、ビデオ信号およびゲート信号が与えられる。

画素１０３は、トランジスタ、液晶素子あるいは発光素子等の表示素子を有する。画素１０３に適用可能な画素の説明は、後の実施の形態で詳述する。

ゲートドライバ１０１は、ゲート線ＧＬ［１］乃至［ｍ］に順にゲート信号を与える機能を有する。ゲートドライバ１０１は、シフトレジスタ、バッファ回路等で構成することができる。ゲート信号は、走査信号、あるいは選択信号ともいう。またゲート線は、走査線、あるいは選択線ともいう。

ソースドライバ１００は、ソース線ＳＬ［１］乃至［ｎ］に順にビデオ信号を与える機能を有する。ゲートドライバ１０１は、入力端子１１０、コントローラ１２０、シフトレジスタ１３０、ビデオ信号生成回路１４０、出力端子１５０等で構成することができる。ビデオ信号は、映像信号、あるいはデータ信号ともいう。またソース線は、信号線、あるいはデータ線ともいう。

入力端子１１０は、ソースドライバ１００の外部にあるホストコントローラ１７０から表示を行うための信号が入力される。ホストコントローラ１７０から入力端子１１０への信号の入力は、例えばＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等を介して行うことができる。

なお入力端子１１０は、シリアル入力で信号を受け取ることができる。したがって入力端子１１０は、端子の数を増やすことなく信号を受け取ることができる。

コントローラ１２０は、入力端子１１０で受け取った表示を行うための信号を基に、スタートパルスＳＰ、クロック信号ＣＬＫ、ラッチ信号ＬＡＴ等のタイミング信号や、その他の制御信号Ｓｉｇｎａｌ等を生成し、出力する回路である。

シフトレジスタ１３０は、スタートパルスＳＰ、クロック信号ＣＬＫ等を基にパルス信号を生成する回路である。シフトレジスタ１３０は、フリップフロップ等で構成されるパルス出力回路がカスケード接続され、パルス信号を順に出力することができる。

なおシフトレジスタ１３０のパルス出力回路において、パルス信号を出力する順序は、パルス出力回路が並ぶ順序による。例えば、１段目のパルス出力回路から１０段目のパルス出力回路が右から左に昇順に配置される場合、パルス信号は右から左に昇順に順に出力される。また、例えば、１１段目のパルス出力回路から２０段目のパルス出力回路が左から右に昇順に配置される場合、パルス信号は左から右に昇順に順に出力される。

パルス信号が順に出力される方向は、出力端子１５０がソース線ＳＬ［１］乃至［ｎ］に順にビデオ信号を出力する方向と一致することが好ましい。パルス信号を基にビデオ信号生成回路１４０で生成されるビデオ信号は、ソース線ＳＬ［１］乃至［ｎ］の並ぶ順序に併せて生成される。パルス信号が出力される方向と、ソース線ＳＬ［１］乃至［ｎ］の並ぶ順序、すなわち出力端子の並ぶ順序とが同じ方向でない場合、ソースドライバ１００内部で配線を交差させ、方向を揃える必要がある。このように回路内で配線を交差させる頻度が増えることを、配線混雑度が増加するともいう。

ビデオ信号生成回路１４０は、シフトレジスタ１３０が出力するパルス信号を基にビデオ信号を生成する。ビデオ信号生成回路１４０は、一例として、ラッチ回路、Ｄ／Ａ（デジタル／アナログ）変換回路、バッファ回路等を有する。

出力端子１５０は、ビデオ信号生成回路１４０で生成されたビデオ信号を外部にあるソース線ＳＬ［１］乃至［ｎ］に順に出力する。

なお出力端子１５０は、ソース線ＳＬ［１］乃至［ｎ］の数に対応して設けられる。したがって出力端子１５０は、端子の数が入力端子１１０の端子の数に比べて多くなる。なお出力端子１５０からソース線ＳＬ［１］乃至［ｎ］のそれぞれへのビデオ信号の出力は、スイッチ等を用いて、分割して出力することも可能である。

次いで、本発明の一態様であるシフトレジスタの構成について説明する。図２（Ａ）に示す、図１のシフトレジスタ１３０に適用可能なシフトレジスタ１３０Ｌは、複数のパルス出力回路ＦＦを有する。

シフトレジスタ１３０Ｌは、複数のパルス出力回路ＦＦを有する回路１３１Ｌと、回路１３２Ｌと、を有する。回路１３１Ｌは、スタートパルスＳＰ、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ１乃至ＳＲＯＵＴｋ（ｋはｎ未満の自然数）に順にパルス信号を出力することができる。回路１３２Ｌは、回路１３１Ｌの最終段の出力端子ＳＲＯＵＴｋのパルス信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｋ＋１）乃至ＳＲＯＵＴｎに順にパルス信号を出力することができる。

回路１３１Ｌは、矢印１３３の方向に順にパルス信号を出力することができる。つまり、右から左に昇順に配置される、１段目のパルス出力回路からｋ段目のパルス出力回路は、右から左に昇順にパルス信号を出力する。また回路１３２Ｌは、矢印１３４の方向に順にパルス信号を出力することができる。つまり、左から右に昇順に配置される、（ｋ＋１）段目のパルス出力回路からｎ段目のパルス出力回路は、左から右に昇順にパルス信号を出力する。

次いで図２（Ｂ）では、図１に図示したソースドライバ１００に適用可能なソースドライバ１００Ｌ内の回路配置を説明するブロック図である。ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）で形成されるソースドライバ１００Ｌは、長方形状である。ソースドライバ１００Ｌの短軸方向の長さは、表示装置の狭額縁化を図るため、長軸方向の長さに比べて極めて短い。

上述したように、ソースドライバ１００Ｌの入力端子の端子数は、出力端子の端子数に比べて少ない。そのため本発明の一態様では、図２（Ｂ）に示すように、長軸方向にある一方の辺に出力端子１５０ＵＬ、および入力端子１１０を配置し、長軸方向にある他方の辺、言い換えれば一方の辺の対辺に出力端子１５０Ｂを配置する。

出力端子１５０ＵＬに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０ＵＬの右から左に端子からビデオ信号が出力されるようにする必要がある。そのため、図２（Ａ）に示すように、１段目のパルス出力回路からｋ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３３の方向、右から左に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

また出力端子１５０Ｂに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０Ｂの左から右に端子からビデオ信号が出力されるようにする必要がある。そのため、図２（Ａ）に示すように、（ｋ＋１）段目のパルス出力回路からｎ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３４の方向、左から右に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

上述したように本発明の一態様のソースドライバが有するシフトレジスタは、第１の方向に順に第１のパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順に第２のパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有する。そして第１の方向と第２の方向とは異なる方向とする。また、第１のパルス信号に応じて生成された第１のビデオ信号は、第１の辺に設けられた第１の出力端子から出力し、第２のパルス信号に応じて生成された第２のビデオ信号は、第１の辺の対辺である第２の辺に設けられた第２の出力端子から出力する。第１の辺または第２の辺には、入力端子が設けられる。

次いで、図２（Ｂ）で説明したソース線と出力端子の関係について図３（Ａ）、（Ｂ）を用いてさらに説明する。

図３（Ａ）は、表示装置１０の上面図であり、図３（Ｂ）はソースドライバ１００Ｌ周辺を拡大した図である。表示装置１０は、一対の基板２００、２１０を有する。また、ソースドライバ１００Ｌ、ゲートドライバ１０１、表示部１０２を有する。基板２００では、ＦＰＣ２２０（フレキシブルプリント基板）が接続部ＣＯＮに接続される。接続部ＣＯＮから設けられる配線は、ソースドライバ１００Ｌの入力端子１１０に接続される。ソースドライバ１００Ｌから表示部１０２に向けて設けられるソース線ＳＬ［１］乃至［ｎ］は、出力端子１５０ＵＬ、および出力端子１５０Ｂに接続される。なお入力端子１１０、出力端子１５０ＵＬ、および出力端子１５０Ｂには、端子１６０を図示している。

図３（Ａ）、（Ｂ）に図示するように、出力端子１５０ＵＬおよび出力端子１５０Ｂを異なる辺に配置する場合、ソース線ＳＬ［１］乃至［ｎ］が並ぶ順序の方向と、パルス信号を基に生成されるビデオ信号の順序の方向と、が異なる向きになる。そのため、図２（Ａ）に示すように、ソースドライバが有するシフトレジスタは、第１の方向に順に第１のパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順に第２のパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有する構成とし、第１の方向と第２の方向とは異なる方向とする。当該構成とすることで、出力端子を異なる辺に配置しても、配線混雑度を増加させることなくビデオ信号を出力することができる。

本発明の一態様では、ソースドライバのサイズを大きくすることなく、出力端子数の増加を可能にする構成である。そのため、ソースドライバを搭載する表示装置の狭額縁化を可能にすることができる。また本発明の一態様は、ソースドライバ内のシフトレジスタが出力するパルス信号を順に出力される方向と、出力端子がソース線ＳＬ［１］乃至［ｎ］に順にビデオ信号を出力する方向と、を一致するように設けることができる。そのため、ソースドライバ内の配線の交差を少なくし、配線混雑度の抑制を図ることができる。配線混雑度を抑制し、出力端子数を増加させることで、寄生容量や寄生抵抗が低減された回路構成からビデオ信号を出力することができるため、表示品質の向上が図られた表示装置とすることができる。

なお図２（Ａ）、（Ｂ）で説明した構成は、別の構成とすることもできる。図４（Ａ）、（Ｂ）に図２（Ａ）、（Ｂ）とは異なる構成を示す。図４（Ａ）に示す、図１のシフトレジスタ１３０に適用可能なシフトレジスタ１３０Ｒは、複数のパルス出力回路ＦＦを有する。

シフトレジスタ１３０Ｒは、複数のパルス出力回路ＦＦを有する回路１３１Ｒと、回路１３２Ｒと、を有する。回路１３１Ｒは、スタートパルスＳＰ、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ１乃至ＳＲＯＵＴｋに順にパルス信号を出力することができる。回路１３２Ｒは、回路１３１Ｒの最終段の出力端子ＳＲＯＵＴｋのパルス信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｋ＋１）乃至ＳＲＯＵＴｎに順にパルス信号を出力することができる。

回路１３１Ｒは、図２（Ａ）とは逆に、矢印１３４の方向に順にパルス信号を出力することができる。つまり、左から右に昇順に配置される、１段目のパルス出力回路からｋ段目のパルス出力回路は、左から右に昇順にパルス信号を出力する。また回路１３２Ｒは、図２（Ａ）とは逆に、矢印１３３の方向に順にパルス信号を出力することができる。つまり、右から左に昇順に配置される、（ｋ＋１）段目のパルス出力回路からｎ段目のパルス出力回路は、右から左に昇順にパルス信号を出力する。

次いで図４（Ｂ）では、図１に図示したソースドライバ１００に適用可能なソースドライバ１００Ｒ内の回路配置を説明するブロック図である。ＩＣで形成されるソースドライバ１００Ｒは、長方形状である。ソースドライバ１００Ｒの短軸方向の長さは、表示装置の狭額縁化を図るため、長軸方向の長さに比べて極めて短い。

上述したように、ソースドライバ１００Ｒの入力端子の端子数は、出力端子の端子数に比べて少ない。そのため本発明の一態様では、図４（Ｂ）に示すように、長軸方向にある一方の辺に出力端子１５０ＵＲ、および入力端子１１０を配置し、長軸方向にある他方の辺、言い換えれば一方の辺の対辺に出力端子１５０Ｂを配置する。

出力端子１５０Ｂに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０Ｂの左から右に端子からビデオ信号が出力されるようにする必要がある。そのため、図４（Ａ）に示すように、１段目のパルス出力回路からｋ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３４の方向、左から右に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

また出力端子１５０ＵＲに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０ＵＲの右から左に端子からビデオ信号が出力されるようにする必要がある。そのため、図４（Ａ）に示すように、（ｋ＋１）段目のパルス出力回路からｎ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３３の方向、右から左に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

なお図２（Ｂ）、図４（Ｂ）で説明した構成は、組み合わせることができる。図５に図２（Ｂ）、図４（Ｂ）を組み合わせた構成を示す。図５では、図１に図示したソースドライバ１００に適用可能なソースドライバ１００ＬＲ内の回路配置を説明するブロック図である。ＩＣで形成されるソースドライバ１００ＬＲは、長方形状である。ソースドライバ１００ＬＲの短軸方向の長さは、表示装置の狭額縁化を図るため、長軸方向の長さに比べて極めて短い。

上述したように、ソースドライバ１００ＬＲの入力端子の端子数は、出力端子の端子数に比べて少ない。そのため本発明の一態様では、図５に示すように、長軸方向にある一方の辺に出力端子１５０ＵＬ、出力端子１５０ＵＲ、および入力端子１１０を配置し、長軸方向にある他方の辺、言い換えれば一方の辺の対辺に出力端子１５０Ｂ＿１、１５０Ｂ＿２を配置する。

出力端子１５０ＵＬに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０ＵＬの右から左に端子からビデオ信号が出力されるようにする必要がある。そのため、図５に示すように、１段目のパルス出力回路からｋ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３３の方向、右から左に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

また出力端子１５０Ｂ＿１、１５０Ｂ＿２に接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０Ｂ＿１、１５０Ｂ＿２の左から右に端子からビデオ信号が出力されるようにする必要がある。そのため、図５に示すように、（ｋ＋１）段目のパルス出力回路からｊ段目（ｊはｉ未満の自然数）のパルス出力回路、および（ｊ＋１）段目のパルス出力回路からｉ段目（ｉはｎ未満の自然数）のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３４の方向、左から右に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

また出力端子１５０ＵＲに接続されるソース線を左から右に昇順に表示部に設ける場合、配置するソース線が交差しないように配置することを考慮すると、出力端子１５０ＵＲの右から左に端子からビデオ信号が出力されるようにする必要がある。そのため、図４（Ａ）に示すように、（ｉ＋１）段目のパルス出力回路からｎ段目のパルス出力回路から出力されるパルス信号を基に生成されるビデオ信号生成回路１４０を経て生成されるビデオ信号は、矢印１３３の方向、右から左に昇順になるようにすることで、配線混雑度を増加させることなく、出力できる。

次いで、図５で説明したソース線と出力端子の関係について図６（Ａ）、（Ｂ）を用いてさらに説明する。

図６（Ａ）は、表示装置１０ＬＲの上面図であり、図６（Ｂ）はソースドライバ１００ＬＲ周辺を拡大した図である。表示装置１０ＬＲは、一対の基板２００、２１０を有する。また、ソースドライバ１００ＬＲ、ゲートドライバ１０１、表示部１０２を有する。基板２００では、ＦＰＣ２２０が接続部ＣＯＮに接続される。接続部ＣＯＮから設けられる配線は、ソースドライバ１００ＬＲの入力端子１１０に接続される。ソースドライバ１００ＬＲから表示部１０２に向けて設けられるソース線ＳＬ［１］乃至［ｎ］は、出力端子１５０ＵＬ、出力端子１５０Ｂ＿１、出力端子１５０Ｂ＿２、および出力端子１５０ＵＲに接続される。なお入力端子１１０、出力端子１５０ＵＬ、出力端子１５０Ｂ＿１、出力端子１５０Ｂ＿２、および出力端子１５０ＵＲには、端子１６０を図示している。

図６（Ａ）、（Ｂ）に図示するように、出力端子１５０ＵＬおよび１５０ＵＲと、出力端子１５０Ｂ＿１および１５０Ｂ＿２とを異なる辺に配置する場合、ソース線ＳＬ［１］乃至［ｎ］が並ぶ順序の方向と、パルス信号を基に生成されるビデオ信号の順序の方向と、が異なる向きになる。そのため、図５に示すように、ソースドライバが有するシフトレジスタは、第１の方向に順に第１のパルス信号を出力するように、パルス出力回路が設けられた第１の回路と、第２の方向に順に第２のパルス信号を出力するように、パルス出力回路が設けられた第２の回路と、を有する構成とし、第１の方向と第２の方向とは異なる方向とする。当該構成とすることで、出力端子を異なる辺に配置しても、配線混雑度を増加させることなくビデオ信号を出力することができる。

なお図２（Ａ）、図４（Ａ）で説明した構成は、別の構成とすることもできる。図７（Ａ）、（Ｂ）に図２（Ａ）、図４（Ａ）とは異なる構成を示す。

図７（Ａ）に示す、図１のシフトレジスタ１３０に適用可能なシフトレジスタ１３０Ｌ＿Ａは、複数のパルス出力回路ＦＦを有する。

シフトレジスタ１３０Ｌ＿Ａは、複数のパルス出力回路ＦＦを有する回路１３１Ｌ＿１と、回路１３２Ｌと、回路１３２Ｌ＿２と、を有する。回路１３１Ｌ＿１は、スタートパルスＳＰ、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ１乃至ＳＲＯＵＴｋに順にパルス信号を出力することができる。回路１３２Ｌは、回路１３１Ｌ＿１の最終段の出力端子ＳＲＯＵＴｋのパルス出力信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｋ＋１）乃至ＳＲＯＵＴｉに順にパルス信号を出力することができる。回路１３２Ｌ＿２は、回路１３２Ｌの最終段の出力端子ＳＲＯＵＴｉのパルス出力信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｉ＋１）乃至ＳＲＯＵＴｎに順にパルス信号を出力することができる。

回路１３１Ｌ＿１は、矢印１３３の方向に順にパルス信号を出力することができる。つまり、右から左に昇順に配置される、１段目のパルス出力回路からｋ段目のパルス出力回路は、右から左に昇順にパルス信号を出力する。また回路１３２Ｌは、矢印１３４の方向に順にパルス信号を出力することができる。つまり、左から右に昇順に配置される、（ｋ＋１）段目のパルス出力回路からｉ段目のパルス出力回路は、左から右に昇順にパルス信号を出力する。また回路１３２Ｌ＿２は、矢印１３３の方向に順にパルス信号を出力することができる。つまり、右から左に昇順に配置される、（ｉ＋１）段目のパルス出力回路からｎ段目のパルス出力回路は、右から左に昇順にパルス信号を出力する。

図７（Ｂ）に示す、図１のシフトレジスタ１３０に適用可能なシフトレジスタ１３０Ｒ＿Ａは、複数のパルス出力回路ＦＦを有する。

シフトレジスタ１３０Ｒ＿Ａは、複数のパルス出力回路ＦＦを有する回路１３１Ｒ＿１と、回路１３２Ｒと、回路１３２Ｒ＿２と、を有する。回路１３１Ｒ＿１は、スタートパルスＳＰ、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ１乃至ＳＲＯＵＴｋに順にパルス信号を出力することができる。回路１３２Ｒは、回路１３１Ｒ＿１の最終段の出力端子ＳＲＯＵＴｋのパルス信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｋ＋１）乃至ＳＲＯＵＴｉに順にパルス信号を出力することができる。回路１３２Ｒ＿２は、回路１３２Ｒの最終段の出力端子ＳＲＯＵＴｉのパルス信号、およびクロック信号ＣＬＫが入力され、出力端子ＳＲＯＵＴ（ｉ＋１）乃至ＳＲＯＵＴｎに順にパルス信号を出力することができる。

回路１３１Ｒ＿１は、図７（Ａ）とは逆に、矢印１３４の方向に順にパルス信号を出力することができる。つまり、左から右に昇順に配置される、１段目のパルス出力回路からｋ段目のパルス出力回路は、左から右に昇順にパルス信号を出力する。また回路１３２Ｒは、図７（Ａ）とは逆に、矢印１３３の方向に順にパルス信号を出力することができる。つまり、右から左に昇順に配置される、（ｋ＋１）段目のパルス出力回路からｉ段目のパルス出力回路は、右から左に昇順にパルス信号を出力する。また回路１３２Ｒ＿２は、矢印１３４の方向に順にパルス信号を出力することができる。つまり、左から右に昇順に配置される、（ｉ＋１）段目のパルス出力回路からｎ段目のパルス出力回路は、左から右に昇順にパルス信号を出力する。

以上説明した本発明の一態様では、ソースドライバのサイズを大きくすることなく、出力端子数の増加を可能にする構成である。そのため、ソースドライバを搭載する表示装置の狭額縁化を可能にすることができる。また本発明の一態様は、ソースドライバ内のシフトレジスタが出力するパルス信号を順に出力される方向と、出力端子がソース線ＳＬ［１］乃至［ｎ］に順にビデオ信号を出力する方向と、を一致するように設けることができる。そのため、ソースドライバ内の配線の交差を少なくし、配線混雑度の抑制を図ることができる。配線混雑度を抑制し、出力端子数を増加させることで、寄生容量や寄生抵抗が低減された回路構成からビデオ信号を出力することができるため、表示品質の向上が図られた表示装置とすることができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した、シフトレジスタの回路構成の一例、表示部の画素の回路構成の一例について説明する。

＜シフトレジスタの回路構成について＞
図８（Ａ）、（Ｂ）には、一例として、複数段のパルス出力回路を有するスタティック型のシフトレジスタの回路構成を示す。

図８（Ａ）、（Ｂ）で示すシフトレジスタは、複数のパルス出力回路ＦＦがカスケード接続した構成を有する。各段のパルス出力回路ＦＦは、クロック信号（ＣＬＫ１）、クロック信号（ＣＬＫ２）を伝える配線に接続される。一段目のパルス出力回路ＦＦは、スタートパルス（ＳＰ）を伝える配線に接続される。各段のパルス出力回路ＦＦは、出力信号ＳＲＯＵＴ１乃至ＳＲＯＵＴｎを出力する。

パルス出力回路ＦＦは、図８（Ｂ）に示すように、一例として、スイッチ３１１と、インバータ回路３１２と、インバータ回路３１３と、スイッチ３１４と、スイッチ３１５と、インバータ回路３１６と、インバータ回路３１７と、スイッチ３１８と、を有する。図８（Ｂ）に示した回路図において、点線で示したブロックが１段分のパルス出力回路ＦＦに相当する。

パルス出力回路ＦＦが有するスイッチ及びインバータ回路は、例えば同じ極性のトランジスタで構成してもよいし、相補型のトランジスタを組み合わせて構成してもよい。スイッチとインバータ回路とを組み合わせた、所謂クロックドインバータ回路を用いてもよい。

＜画素の回路構成について＞
図９（Ａ）の画素２０３Ａは、液晶表示装置が有する画素の一例であり、トランジスタ２３１、容量素子２３２、及び液晶素子２３３を有する。

トランジスタ２３１は、液晶素子２３３とソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２３１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号により導通状態が制御される。

容量素子２３２は、一例として、導電層を積層して形成される素子である。

液晶素子２３３は、一例として、共通電極、画素電極及び液晶層で構成される素子である。共通電極と画素電極間に形成される電界の作用により液晶層の液晶材料の配向が変化される。

図９（Ｂ）の画素２０３Ｂは、ＥＬ表示装置が有する画素の一例であり、トランジスタ２２１、トランジスタ２２２、及び発光素子２２３を有する。なお図９（Ｂ）では、ゲート線ＧＬ及びソース線ＳＬに加えて、電源線ＶＬを図示している。電源線ＶＬは、発光素子２２３に電流を供給するための配線である。

トランジスタ２２１は、トランジスタ２２２のゲートとソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２２１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号によりオン、オフが制御される。

トランジスタ２２２は、ゲートに印加される電圧に従って、電源線ＶＬと発光素子２２３との間に流れる電流を制御する機能を有する。

発光素子２２３は、一例として、電極に挟持された発光層で構成される素子である。発光素子２２３は、発光層を流れる電流量に従って輝度を制御することができる。

（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１０を参照して説明する。

先の実施の形態に示す半導体装置は、シフトレジスタ回路等の各回路を、シリコンなどを用いたトランジスタで形成することができる。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。

図１０には、本発明の一態様に係る半導体装置の断面模式図を示す。図１０に示す断面模式図の半導体装置は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。

ｎチャネル型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。

ｐチャネル型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。

また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。

なお、図１０では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。

半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す各回路を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。

また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。

（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、表示装置に適用する例、タッチパネルに適用する例、タッチパネルのブロック図の構成例、及び電子機器への応用例について、図１１乃至図１６を用いて説明する。

＜表示装置への実装例＞
半導体装置の表示パネルへの実装例について、図１１（Ａ）、（Ｂ）を用いて説明する。

図１１（Ａ）には、図６（Ａ）で説明した表示装置の上面図を示す。図１１（Ｂ）は、図１１（Ａ）の切断線Ｚ１−Ｚ２−Ｚ３−Ｚ４における表示装置１０ＬＲの断面図である。なお図１１（Ｂ）では、表示装置の表示部が有する表示素子を、一例として発光素子として説明する。なお表示素子は、電極間に液晶層を有する液晶素子であってもよい。

切断線Ｚ１−Ｚ２にあらわれる端子部７００には、端子部７１０および端子部７２０並びに接続部ＣＯＮ等を備える。端子部７１０および端子部７２０はソースドライバ１００ＬＲと接続され、接続部ＣＯＮは、接続層７０２を介して、ＦＰＣ２２０と接続される。

接続部ＣＯＮは、接続層７０２および接点７０４を介して、ソースドライバ１００ＬＲの入力端子に接続される。ソースドライバ１００ＬＲの出力端子は、接続層７０３および、接点７０４、接点７０５を介して表示部１０２に接続された導電層に接続される。

切断線Ｚ３−Ｚ４にあらわれる表示部１０２は、複数の画素を備える。例えば画素は、基板２００と基板２１０との間に設けられるトランジスタ７３１および発光素子７３２を有する。その他にも、基板２００と基板２１０との間には、タッチセンサ（図示せず）や、封止材７３３等を有していてもよい。

＜各構成要素について＞
以下では、図１１（Ｂ）に示す各構成要素について説明する。

《接続層・接点》
接続層７０２、接続層７０３および、接点７０４、接点７０５としては、異方性導電フィルム（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）や、異方性導電ペースト（ＡＣＰ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＰａｓｔｅ）などを用いることができる。

《基板》
基板２００および基板２１０に適用可能な基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。

可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。

《トランジスタ》
トランジスタ７３１等に適用可能なトランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なおトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ等の金属）で表記される酸化物を含む。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

《導電層》
トランジスタのゲート、ソースおよびドレインのほか、各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、タッチパネルを構成する各種配線および電極などの導電層や、表示素子が有する電極（画素電極および共通電極など）にも用いることができる。

または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。

例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層に適用することができる。または、透光性を有する他の導電層にも適用することができる。

《絶縁層》
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

《発光素子》
発光素子７３２等に適用可能な発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。

陽極と陰極との間に設けられるＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

より好ましくは、ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、分離層を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に分離層を設ける構成としてもよい。

分離層は、例えば燐光発光層中で生成する燐光材料等の励起状態から蛍光発光層中の蛍光材料等へのデクスター機構によるエネルギー移動（特に三重項エネルギー移動）を防ぐために設けることができる。分離層は数ｎｍ程度の厚さがあればよい。具体的には、０．１ｎｍ以上２０ｎｍ以下、あるいは１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ以下である。分離層は、単一の材料（好ましくはバイポーラ性の物質）、又は複数の材料（好ましくは正孔輸送性材料及び電子輸送性材料）を含む。

分離層は、該分離層と接する発光層に含まれる材料を用いて形成してもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。例えば、燐光発光層が、ホスト材料、アシスト材料、及び燐光材料（ゲスト材料）からなる場合、分離層を、該ホスト材料及びアシスト材料で形成してもよい。上記構成を別言すると、分離層は、燐光材料を含まない領域を有し、燐光発光層は、燐光材料を含む領域を有する。これにより、分離層と燐光発光層とを燐光材料の有無で蒸着することが可能となる。また、このような構成とすることで、分離層と燐光発光層を同じチャンバーで成膜することが可能となる。これにより、製造コストを削減することができる。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。

なお図１１（Ｂ）では発光素子７３２を一例として示したが、発光素子７３２以外の表示素子を用いることができる。例えば、電気泳動方式や電子粉流体（登録商標）方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子などを用いることができる。

《封止材》
封止材７３３に適用可能な封止材は、基板同士を貼り合わせる機能を備える。封止材は空気より大きい屈折率を備える。また、封止材側に光を取り出す場合は、封止材は光学的な接合層を兼ねるとよい。

＜表示装置の応用例＞
次いで図１１（Ａ）、（Ｂ）の表示装置を用いた表示モジュールの応用例について、図１２を用いて説明を行う。

図１２に示す表示モジュール８０００Ａは、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００９に接続されたタッチセンサ８０１０、ＦＰＣ８００３に接続された表示装置８００４、フレーム８００５、プリント基板８００６、バッテリー８００７を有する。なお表示装置８００４が有する表示素子が液晶素子の場合、バックライトユニットなどを設けてもよい。

なお図１２に示す表示モジュール８０００Ａのように、表示装置とは別にタッチセンサの電極が組み込まれている場合には、アウトセル型タッチパネル（またはアウトセル型タッチセンサ付表示装置）という場合がある。

なおタッチパネルとは、タッチセンサを搭載した表示装置（または表示モジュール）を指す。タッチパネルは、タッチスクリーンという場合がある。なお、表示装置を有しておらず、タッチセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合もある。

なお表示装置の素子基板側にタッチセンサの電極が組み込まれている場合には、フルインセル型タッチパネル（またはフルインセル型タッチセンサ付表示装置）という場合がある。フルインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極をタッチセンサ用の電極としても用いているものである。

また表示装置の素子基板側のみならず、対向基板側にもタッチセンサの電極が組み込まれている場合には、ハイブリッドインセル型タッチパネル（またはハイブリッドインセル型タッチセンサ付表示装置）という場合がある。ハイブリッドインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極と、対向基板側に作り込まれる電極とをタッチセンサ用の電極としても用いているものである。

また対向基板側にタッチセンサの電極が組み込まれている場合には、オンセル型タッチパネル（またはオンセル型タッチセンサ付表示装置）という場合がある。オンセル型タッチパネルは、例えば、対向基板側に作り込まれる電極をタッチセンサ用の電極としても用いているものである。

図１３には、上述したフルインセル型、ハイブリッドインセル型またはオンセル型のように、表示装置にタッチセンサの機能を組み込んだ、タッチパネルを有する表示モジュール８０００Ｂを示す。表示モジュール８０００Ｂは、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８０１２に接続されたタッチパネル８０１１、フレーム８００５、プリント基板８００６、バッテリー８００７を有する。なおタッチパネル８０１１が有する表示素子が液晶素子の場合、バックライトユニットなどを設けてもよい。

上記実施の形態で説明した半導体装置は、図１２における表示装置８００４、あるいは図１３におけるタッチパネル８０１１に用いることができる。そのため、表示モジュール８０００Ａ、表示モジュール８０００Ｂは、狭額縁化や、表示品質の向上を図ることができる。

上部カバー８００１及び下部カバー８００２は、表示装置８００４またはタッチパネル８０１１等のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチセンサ８０１０およびタッチパネル８０１１は、抵抗膜方式または静電容量方式のタッチセンサを用いることができる。

フレーム８００５は、表示装置８００４またはタッチパネル８０１１等の保護機能の他、プリント基板８００６の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００５は、放熱板としての機能を有していてもよい。

プリント基板８００６は、表示装置８００４またはタッチパネル８０１１等を駆動するための各種信号を出力する回路を有する。プリント基板８００６上の各回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８００７による電源であってもよい。バッテリー８００７は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００Ａ、８０００Ｂには、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

＜タッチパネルのブロック図の構成例＞
以下では、半導体装置を有する表示装置にタッチセンサの機能を付与した、所謂タッチパネルのブロック図の構成例について説明する。

図１４に、フルインセル型、ハイブリッドインセル型またはオンセル型の、周辺回路を含むタッチパネルのブロック図を示す。タッチパネル４００は、表示部４０１と、タッチセンサ部４０２と、を有する。またタッチパネル４００は、表示部４０１やタッチセンサ部４０２を駆動するための周辺回路の一例として、表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を有する。また周辺回路として、表示部４０１およびタッチセンサ部４０２で必要な電源電圧を生成するための電源回路等を有していてもよい。

表示駆動回路４１１は、一例として、走査線駆動回路４１４および信号線駆動回路４１５を有する。走査線駆動回路４１４および信号線駆動回路４１５は、表示部４０１にマトリクス状に設けられた画素（図示せず）を順次駆動し、表示を制御することができる。

信号線駆動回路４１５は、上記実施の形態で説明したドライバＩＣに相当する。上記実施の形態で説明したように、ドライバＩＣは、配線混雑度を増やすことなく出力端子数を増やすことができる。そのため、小型のドライバＩＣであっても高精細化が図られた表示装置を駆動することができる。

なお、画素数の増加する場合や、フレーム周波数を高くする場合、走査線駆動回路４１４および信号線駆動回路４１５は、複数に設け、表示する画素の領域を区切って制御させてもよい。このようにすることで、表示する画像の精細度や、信号の書き込み速度等を高めることができる。

タッチセンサ駆動回路４１２は、一例として、アナログ回路４１６Ａ、４１６Ｂおよびデジタル信号処理回路４１７を有する。アナログ回路４１６Ａ、４１６Ｂは、主としてアナログ信号を扱う回路である。デジタル信号処理回路４１７は、主として、デジタル信号を扱う回路である。

アナログ回路４１６Ａは、一例として、タッチセンサ部４０２の駆動電極（Ｔｘ）側にパルス電圧を印加する機能を有する。アナログ回路４１６Ａとしては、レベルシフタ回路、バッファ回路等がある。

アナログ回路４１６Ｂは、一例として、タッチセンサ部４０２の検出電極（Ｒｘ）側よりアナログ信号を受け取りデジタル信号に変換する機能等、を有する。アナログ回路４１６Ｂとしては、積分回路や、サンプルホールド回路、Ａ／Ｄ（アナログ／デジタル）コンバータ等がある。

デジタル信号処理回路４１７は、一例として、アナログ回路４１６Ｂより出力されるデジタル信号のノイズ除去、タッチ位置検出、およびタッチ位置の追跡処理等の信号処理を行う回路である。デジタル信号処理回路４１７は、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）やＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）等、信号処理を行う専用の回路を作製して用いることができる。デジタル信号処理回路４１７での信号処理によって得られるデータは、タッチパネル４００の外部にあるホストコントローラ４２０に出力することができる。

タイミングコントローラ４１３は、一例として、ホストコントローラ４２０から映像信号等を受信し、表示駆動回路４１１を制御する信号、例えばクロック信号、垂直同期信号、水平同期信号等を生成する回路である。また、タイミングコントローラ４１３は、一例として、ホストコントローラ４２０から信号を受信し、例えばタッチセンサ駆動回路４１２を制御するための信号等を生成する回路である。

なお外部のホストコントローラ４２０から受信する各種信号は、ＤＶＩ（ＤｉｇｉｔａｌＶｉｓｕａｌＩｎｔｅｒｆａｃｅ）、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）、ＲＳＤＳ（ＲｅｄｕｃｅｄＳｗｉｎｇＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）等のインターフェースを経て、タイミングコントローラ４１３に入力することができる。

ホストコントローラ４２０は、タッチパネルが有する周辺回路と各種信号を入出力するための回路である。ホストコントローラ４２０は、例えば、演算回路や、フレームメモリを有し、タッチパネル４００との間、あるいはその他の装置との間で信号の入出力を行う回路である。

上述した表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を構成する一部の回路は、シリコン基板に作製した集積回路（ＩＣ：ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）を用いることで、タッチパネル４００が設けられた基板上や、タッチパネル４００が設けられた基板に接続されるＦＰＣ上等に設けることができる。そのため、図１４に図示するＩＣ４４０は、タッチパネル４００のブロック内において、信号線駆動回路４１５、アナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３を有する構成として図示している。

このように、表示部４０１を駆動する機能と、タッチセンサ部４０２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネル４００に実装するＩＣの数を減らすことができるため、コストを低減することができる。また信号線駆動回路４１５を有するＩＣ４４０は、上述した信号線駆動回路４１５と同様に、配線混雑度を増やすことなく出力端子数を増やすことができる。そのため、小型のＩＣであっても高精細化が図られた表示装置を駆動することができる。

図１５（Ａ）、（Ｂ）、（Ｃ）は、タッチパネルにＩＣを実装する例を説明するための概略図である。

図１５（Ａ）では、タッチパネルモジュール４００Ａは、基板４５１、対向基板４５２、複数のＦＰＣ４５３、ＩＣ４５４、ＩＣ４５５等を有する。また基板４５１と対向基板４５２との間に表示部４５６、タッチセンサ部４５７、及び走査線駆動回路４５８を有している。ＩＣ４５４及びＩＣ４５５は、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式などの実装方法により基板４５１に実装されている。

ＩＣ４５４は、図１４で説明したＩＣ４４０における信号線駆動回路４１５として機能する回路を有する。ＩＣ４５４は、図１４で説明したＩＣ４４０におけるアナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３として機能する回路を有する。ＩＣ４５４やＩＣ４５５には、ＦＰＣ４５３を介して外部から信号が供給される。またＦＰＣ４５３を介してＩＣ４５４やＩＣ４５５から外部に信号を出力することができる。

図１５（Ａ）では表示部４５６を挟むように走査線駆動回路４５８を２つ設ける構成の例を示している。またＩＣ４５４に加えてＩＣ４５５を有する構成を示している。このような構成は、表示部４５６の画素が極めて高精細となるように配置される場合に、好適に用いることができる。

図１５（Ｂ）では、タッチパネルモジュール４００Ｂは、１つのＩＣ４５４Ａと１つのＦＰＣ４５３を実装した例を示している。ＩＣ４５４Ａは、図１４で説明したＩＣ４４０における信号線駆動回路４１５、アナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３として機能する回路を有する。このように、機能を１つのＩＣ４５４Ａに集約させることで、部品点数を減らすことができるため好ましい。また図１５（Ｂ）では、走査線駆動回路４５８を表示部４５６の２つの短辺のうち、ＦＰＣ４５３に近い側の辺に沿って配置した例を示している。

図１５（Ｃ）は、タッチパネルモジュール４００Ｃが図１５（Ａ）、（Ｂ）で説明したＩＣ４５４、４５４Ａの一部の機能を有するＩＣ４６０等が実装されたＰＣＢ（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ）４５９を有する例を示している。基板４５１上のＩＣ４５４Ｂ及びＩＣ４５５Ｂと、ＰＣＢ４５９とは、ＦＰＣ４５３によって電気的に接続されている。

なお図１５（Ａ）、（Ｂ）、（Ｃ）において、ＩＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５Ｂは、基板４５１上ではなくＦＰＣ４５３に実装されていてもよい。例えばＩＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５ＢをＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）方式やＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式などの実装方法によりＦＰＣ４５３に実装すればよい。

図１５（Ａ）、（Ｂ）に示すように、表示部４５６の短辺側にＦＰＣ４５３やＩＣ４５４、４５４Ａを配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、またはタブレット端末などの電子機器に好適に用いることができる。また、図１５（Ｃ）に示すようなＰＣＢ４５９を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、またはノート型のパーソナルコンピュータなどに好適に用いることができる。

＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の表示モジュールを適用した表示パネルとする場合について説明する。

図１６（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や、表示品質の向上が図られた携帯型の情報端末が実現される。

なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１６（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１６（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図１６（Ａ）に示す携帯型の情報端末は、図１６（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。

図１６（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

更に、図１６（Ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図１６（Ｂ）は、腕時計型携帯情報端末であり、筐体９１０、バンド９１１、および留め具９１２で構成されている。筐体９１０には、表示部９１３、操作部９１４、およびセンサ９１５が設けられている。表示部９１３はタッチセンサの機能を有し、時計表示部９１６、およびアイコン９１７をタッチして操作することができる。筐体９１０には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や、表示品質の向上が図られた腕時計型携帯情報端末が実現される。

図１６（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置９２０の操作は、筐体９２１が備えるスイッチや、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、狭額縁化や、表示品質の向上が図られたテレビジョン装置が実現される。

図１６（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため狭額縁化や、表示品質の向上が図られたスマートフォンが実現される。

図１６（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、狭額縁化や、表示品質の向上が図られたデジタルカメラが実現される。

以上のように、本実施の形態に示す電子機器には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、狭額縁化や、表示品質の向上が図られた電子機器が実現される。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの液晶表示装置の画素回路の構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造のＥＬ表示装置の画素回路の構成を示しているが、本発明の一態様はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）ダイオード、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：ＳｕｒｒｏｕｎｄｅｄＣｈａｎｎｅｌＷｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＳＲＯＵＴ１出力信号
ＳＲＯＵＴｎ出力信号
Ｚ１−Ｚ２切断線
Ｚ１−Ｚ２−Ｚ３−Ｚ４切断線
Ｚ３−Ｚ４切断線
１０表示装置
１０ＬＲ表示装置
１００ソースドライバ
１００Ｌソースドライバ
１００ＬＲソースドライバ
１００Ｒソースドライバ
１０１ゲートドライバ
１０２表示部
１０３画素
１１０入力端子
１２０コントローラ
１３０シフトレジスタ
１３０Ｌシフトレジスタ
１３０Ｌ＿Ａシフトレジスタ
１３０Ｒシフトレジスタ
１３０Ｒ＿Ａシフトレジスタ
１３１Ｌ回路
１３１Ｌ＿１回路
１３１Ｒ回路
１３１Ｒ＿１回路
１３２Ｌ回路
１３２Ｌ＿２回路
１３２Ｒ回路
１３２Ｒ＿２回路
１３３矢印
１３４矢印
１４０ビデオ信号生成回路
１５０出力端子
１５０Ｂ出力端子
１５０Ｂ＿１出力端子
１５０Ｂ＿２出力端子
１５０ＵＬ出力端子
１５０ＵＲ出力端子
１７０ホストコントローラ
１６０端子
２００基板
２０３Ａ画素
２０３Ｂ画素
２１０基板
２２０ＦＰＣ
２２１トランジスタ
２２２トランジスタ
２２３発光素子
２３１トランジスタ
２３２容量素子
２３３液晶素子
３１１スイッチ
３１２インバータ回路
３１３インバータ回路
３１４スイッチ
３１５スイッチ
３１６インバータ回路
３１７インバータ回路
３１８スイッチ
４００タッチパネル
４００Ａタッチパネルモジュール
４００Ｂタッチパネルモジュール
４００Ｃタッチパネルモジュール
４０１表示部
４０２タッチセンサ部
４１１表示駆動回路
４１２タッチセンサ駆動回路
４１３タイミングコントローラ
４１４走査線駆動回路
４１５信号線駆動回路
４１６Ａアナログ回路
４１６Ｂアナログ回路
４１７デジタル信号処理回路
４２０ホストコントローラ
４４０ＩＣ
４５１基板
４５２対向基板
４５３ＦＰＣ
４５４ＩＣ
４５４ＡＩＣ
４５４ＢＩＣ
４５５ＩＣ
４５５ＢＩＣ
４５６表示部
４５７タッチセンサ部
４５８走査線駆動回路
４５９ＰＣＢ
４６０ＩＣ
５００基板
５０１チャネル形成領域
５０２低濃度不純物領域
５０３高濃度不純物領域
５０４ａゲート絶縁膜
５０４ｂゲート絶縁膜
５０５ａゲート電極層
５０５ｂゲート電極層
５０６ａソース電極層
５０６ｂドレイン電極層
５０６ｃソース電極層
５０６ｄドレイン電極層
５０７金属間化合物領域
５０８ａサイドウォール絶縁膜
５０８ｂサイドウォール絶縁膜
５０９素子分離絶縁膜
５１０トランジスタ
５１１チャネル形成領域
５１２低濃度不純物領域
５１３高濃度不純物領域
５１７金属間化合物領域
５２０トランジスタ
５２１層間絶縁膜
５２２層間絶縁膜
５２３配線
７００端子部
７０２接続層
７０３接続層
７０４接点
７０５接点
７１０端子部
７２０端子部
７３１トランジスタ
７３２発光素子
７３３封止材
９０１筐体
９０２筐体
９０３ａ表示部
９０３ｂ表示部
９０４選択ボタン
９０５キーボード
９１０筐体
９１１バンド
９１２留め具
９１３表示部
９１４操作部
９１５センサ
９１６時計表示部
９１７アイコン
９２０テレビジョン装置
９２１筐体
９２２表示部
９２３スタンド
９２４リモコン操作機
９３０本体
９３１表示部
９３２スピーカー
９３３マイク
９３４操作ボタン
９４１本体
９４２表示部
９４３操作スイッチ
８０００Ａ表示モジュール
８０００Ｂ表示モジュール
８００１上部カバー
８００２下部カバー
８００３ＦＰＣ
８００４表示装置
８００５フレーム
８００６プリント基板
８００７バッテリー
８００９ＦＰＣ
８０１０タッチセンサ
８０１１タッチパネル
８０１２ＦＰＣ

Claims

ソースドライバを有し、
前記ソースドライバは、シフトレジスタを有し、
前記シフトレジスタは、同一直線状に配置された、第１の複数のパルス出力回路および第２の複数のパルス出力回路を有し、
前記第１の複数のパルス出力回路は、第１の方向に順に第１のパルス信号を出力する機能を有し、
前記第２の複数のパルス出力回路は、第２の方向に順に第２のパルス信号を出力する機能を有し、
前記第１の方向と前記第２の方向とは互いに向かい合う方向である、半導体装置。
ソースドライバを有し、
前記ソースドライバは、シフトレジスタと、第１の出力端子と、第２の出力端子と、を有し、
前記第１の出力端子は、前記ソースドライバの第１の辺に設けられ、
前記第２の出力端子は、前記第１の辺の対辺である第２の辺に設けられ、
前記シフトレジスタは、同一直線状に配置された、第１の複数のパルス出力回路および第２の複数のパルス出力回路を有し、
前記第１の複数のパルス出力回路は、第１の方向に順に第１のパルス信号を出力する機能を有し、
前記第２の複数のパルス出力回路は、第２の方向に順に第２のパルス信号を出力する機能を有し、
前記第１の方向と前記第２の方向とは互いに向かい合う方向であり、
前記第１のパルス信号に応じて生成された第１のビデオ信号は、前記第１の出力端子から出力され、
前記第２のパルス信号に応じて生成された第２のビデオ信号は、前記第２の出力端子から出力される、半導体装置。
ソースドライバを有し、
前記ソースドライバは、シフトレジスタと、第１の出力端子と、第２の出力端子と、入力端子と、を有し、
前記第１の出力端子は、前記ソースドライバの第１の辺に設けられ、
前記第２の出力端子は、前記第１の辺の対辺である第２の辺に設けられ、
前記シフトレジスタは、同一直線状に配置された、第１の複数のパルス出力回路および第２の複数のパルス出力回路を有し、
前記第１の複数のパルス出力回路は、第１の方向に順に第１のパルス信号を出力する機能を有し、
前記第２の複数のパルス出力回路は、第２の方向に順に第２のパルス信号を出力する機能を有し、
前記第１の方向と前記第２の方向とは互いに向かい合う方向であり、
前記第１のパルス信号に応じて生成された第１のビデオ信号は、前記第１の出力端子から出力され、
前記第２のパルス信号に応じて生成された第２のビデオ信号は、前記第２の出力端子から出力され、
前記入力端子は、前記第１の辺または前記第２の辺に設けられる、半導体装置。
請求項３において、
前記入力端子の端子数は、前記第２の出力端子の端子数より小さい、半導体装置。
請求項２乃至４のいずれか一において、
前記第１の方向と前記第１の辺とは、平行であり、
前記第２の方向と前記第２の辺とは、平行である、半導体装置。