KR100687041B1 - 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법 - Google Patents

소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법 Download PDF

Info

Publication number
KR100687041B1
KR100687041B1 KR1020050004539A KR20050004539A KR100687041B1 KR 100687041 B1 KR100687041 B1 KR 100687041B1 KR 1020050004539 A KR1020050004539 A KR 1020050004539A KR 20050004539 A KR20050004539 A KR 20050004539A KR 100687041 B1 KR100687041 B1 KR 100687041B1
Authority
KR
South Korea
Prior art keywords
pixel
voltage
gray
gamma reference
period
Prior art date
Application number
KR1020050004539A
Other languages
English (en)
Other versions
KR20060083650A (ko
Inventor
장일권
전용원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050004539A priority Critical patent/KR100687041B1/ko
Priority to US11/208,498 priority patent/US7612788B2/en
Priority to JP2005365512A priority patent/JP5220992B2/ja
Priority to TW094147145A priority patent/TWI402806B/zh
Priority to CN2006100048735A priority patent/CN1808555B/zh
Publication of KR20060083650A publication Critical patent/KR20060083650A/ko
Application granted granted Critical
Publication of KR100687041B1 publication Critical patent/KR100687041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

2개의 서브 픽셀로 이루어지는 광시야각 디스플레이 패널을 구동하기 위한 소스 구동 장치는 1-라인 시간 동안 하나의 서브 픽셀에 대응하는 1개의 계조 데이터를 이용하여 2개의 서브 픽셀의 계조 전압을 생성함으로써 2개의 서브 픽셀을 구동할 수 있다. 따라서, 데이터 동작 주파수를 줄일 수 있으며 전력소모를 줄이고 EMI 특성을 개선할 수 있다.

Description

소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스 구동 방법{SOURCE DRIVING APPARATUS, DISPLAY APPARATUS HAVING THE SAME, AND SOURCE DRIVING METHOD}
도 1은 광시야각 PVA 패널의 픽셀(pixel)의 등가 회로 모델을 나타낸 개념도이다.
도 2는 광시야각 PVA 패널의 각 픽셀에 대한 휘도(luminance) 특성을 나타낸그래프이다.
도 3은 복수의 상위 감마 기준 전압을 이용하여 근사화된 A-픽셀 및 B-픽셀의 휘도 곡선을 나타내는 그래프이다.
도 4는 복수의 하위 감마 기준 전압을 이용하여 근사화된 A-픽셀 및 B-픽셀의 휘도 곡선을 나타내는 그래프이다.
도 5는 본 발명의 일실시예에 따른 소스 구동 장치를 도시한 블록도이다.
도 6은 선택 신호 생성기를 나타낸 블록도이다.
도 7은 도 5의 소스 구동 장치의 선택회로를 나타낸 회로도이다.
도 8은 도 5의 소스 구동 장치의 DAC의 일예를 나타낸 회로도이다.
도 9는 본 발명의 일실시예에 따른 소스 구동 방법을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일실시예에 따른 광시야각 패널 구조를 가진 액정 표시 장치를 개략적으로 나타낸 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
12 : A-픽셀 14 : B-픽셀
500 : 소스 구동 장치 510 : 계조 전압 생성 회로
510 : 선택회로 518 : D/A 컨버터
540 : 저장부 600 : 디스플레이 패널
본 발명은 디스플레이 패널의 구동 장치 및 구동 방법에 관한 것으로, 더욱 상세하게는 광시야각 디스플레이 패널에 적용할 수 있는 소스 구동 장치, 디스플레이 장치 및 소스 구동 방법에 관한 것이다.
TV와 같은 대형 패널 Display의 경우 시야각을 개선하기 위하여 기존의 PVA(Patterned Vertical Alignment) 패널을 개선한 S-PVA(Super-Patterned Vertical Alignment) 패널 및 S-PVA 패널의 시야각 문제를 더욱 개선한 AS-PVA(Advanced Super-Patterned Vertical Alignment) 패널이 사용되고 있다.
도 1은 광시야각 PVA 패널의 픽셀(pixel)의 등가 회로 모델을 나타내고, 도 2는 광시야각 PVA 패널의 각 픽셀에 대한 휘도(luminance) 특성을 나타낸다.
도 1을 참조하면, PVA 패널은 복수의 단위 픽셀로 이루어지며, 각 단위 픽셀은 A-픽셀(12) 및 B-픽셀(14)의 2개의 서브 픽셀로 구성된다. A-픽셀(12) 및 B-픽셀(14) 각각은 스위칭 트랜지스터(SW1 또는 SW2), 액정 커패시터(LC) 및 저장 커패시터(Cst)로 이루어진다.
K번째 스캔 라인(30)을 통하여 A-픽셀(12)의 스위칭 트랜지스터(SW1)의 게이트 전극으로 스캔 신호 GN이 인가되면 스위칭 트랜지스터(SW1)가 턴온되어 데이터 라인(20)을 통하여 RGB 계조 데이터에 상응하는 계조 전압이 액정 커패시터(LC)로 제공된다. N+1번째 스캔 라인(32)을 통하여 B-픽셀(14)의 스위칭 트랜지스터(SW2)의 게이트 전극으로 스캔 신호 GN+1이 인가되면 스위칭 트랜지스터(SW2)가 턴온되어 소스 라인(20)을 통하여 계조 전압이 액정 커패시터(LC)로 제공된다.
도 2에 도시된 바와 같이 A-픽셀(12) 및 B-픽셀(14)은 동일한 계조 값에 대하여 서로 다른 휘도 특성을 가지며, A-픽셀(12) 및 B-픽셀(14)의 휘도 평균값(average)에 해당되는 영상이 디스플레이된다.
종래의 2개의 픽셀 구조의 광시야각 PVA 패널은 기본적으로 1-Line 시간(1 line time, 1H) 동안 2개의 계조(Gray Scale)값을 표현해야 하므로 1-Line 시간 동안 2개의 계조 데이터를 전송해야 한다. 따라서, 계조 데이터 전송 속도가 2배로 증가하므로 디스플레이 패널 구동 회로의 전력 소모가 증가하고, EMI가 증가하는 문제가 있다.
따라서, 본 발명의 제1 목적은 1-라인 시간 동안 1개의 계조 데이터 입력만으로 광시야각 디스플레이 패널의 적어도 2개의 서브 픽셀을 구동할 수 있는 소스 구동 장치를 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기 소스 구동 장치를 가지는 디스플레이 장치를 제공하는 것이다.
또한, 본 발명의 제3 목적은 1-라인 시간 동안 1개의 계조 데이터 입력만으로 광시야각 디스플레이 패널의 적어도 2개의 서브 픽셀을 구동할 수 있는 소스 구동 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 제1 픽셀 및 제2 픽셀의 적어도 2개의 픽셀 구조를 가지는 복수의 단위 픽셀들로 이루어진 디스플레이 패널을 구동하는 소스 구동 장치는 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간인 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 계조 데이터를 저장하는 저장부; 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 기초로 하여 제1 구간동안 상기 K번째 계조 데이터를 제1 계조 전압으로 변환하고, 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로 하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 계조 데이터를 제2 계조 전압으로 변환하는 계조 전압 생성 회로; 및 상기 제2 구간동안 상기 제1 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 계조 전압을 상기 단위 픽셀로 제공하는 출력 버퍼를 포함하며, 상기 제1 구간은 상기 K번째 계조 데이터를 상기 제1 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 K번째 계조 데이터를 상기 제2 계조 전압으로 변환하고 상기 제1 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 계조 전압을 상기 제2 픽셀로 제공하는 구간이다.
또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 다른 측면에 따른 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀들(여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀로 이루어진 픽셀 구조를 가짐)을 포함하는 광시야각 디스플레이 패널을 구동하는 소스 구동 장치는 상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 10이상의 자연수) 비트 디지털 계조 데이터를 유지하는 래치; 제1 구간 동안 상기 N 비트 중 상위 N1(여기서, N1은 N보다 작은 자연수) 비트를 이용하여 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 선택하고, 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 상위 N1 비트를 이용하여 상기 제2 픽셀에 대응하도록 상기 제1 감마 기준 전압들과 다른 값을 갖도록 설정된 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 선택하는 선택 회로; 상기 선택된 제1 감마 기준 전압들을 기초로 하여 상기 K번째 디지털 계조 데이터를 상기 제1 구간동안 제1 아날로그 계조 전압으로 변환하고, 상기 선택된 제2 감마 기준 전압들을 기초로 하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 디지털-아날로그 변환기; 및 상기 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 출력하는 출력 버퍼를 포함하며, 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 제1 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제2 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하고 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간이다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 디스플레이 장치는 제1 방향으로 연장된 복수의 스캔 라인, 상기 제1 방향과 실질적으로 수직인 제2 방향으로 연장된 복수의 소스 라인 및 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀-여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀의 2개의 픽셀 구조를 가짐-을 포함하는 디스플레이 패널; 상기 복수의 스캔 라인으로 복수의 스캔 신호를 제공하는 게이트 구동 회로; 및 상기 복수의 소스 라인으로 복수의 계조 전압을 제공하는 소스 구동 회로를 포함하되, 상기 소스 구동 회로는 상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 계조 데이터를 저장하는 저장부; 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 기초로 하여 제1 구간동안 상기 K번째 계조 데이터를 제1 계조 전압으로 변환하고, 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로 하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 계조 데이터를 제2 계조 전압으로 변환하는 계조 전압 생성 회로; 및 상기 제2 구간동안 상기 제1 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 계조 전압을 상기 단위 픽셀로 제공하는 출력 버퍼를 포함하며, 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 K번째 계조 데이터를 상기 제1 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 K번째 계조 데이터를 상기 제2 계조 전압으로 변환하고 상기 제1 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 계조 전압을 상기 제2 픽셀로 제공하는 구간이다.
또한, 본 발명의 제3 목적을 달성하기 위한 본 발명의 일측면에 따른 제1 픽셀 및 제2 픽셀의 적어도 2개의 픽셀 구조를 가지는 복수의 단위 픽셀들로 이루어진 디스플레이 패널을 구동하는 소스 구동 방법은 상기 디스플레이 패널의 하나의스캔 라인을 주사하는데 걸리는 시간인 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 디지털 계조 데이터를 유지하는 단계; 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 감마 기준 전압들 중 인접하는 제1 감마 기준 전압들을 기초로 하여 제1 구간동안 상기 K번째 디지털 계조 데이터를 제1 아날로그 계조 전압으로 변환하는 단계; 상기 제1 구간의 다음 구간인 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 단계; 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로 하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 단계; 및 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 상기 단위 픽셀로 제공하는 단계를 포함하며, 상기 제1 구간은 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하고 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간이다.
또한, 본 발명의 제3 목적을 달성하기 위한 본 발명의 다른 측면에 따른 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀들(여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀로 이루어진 픽셀 구조를 가짐)을 포함하는 광시야각 디스플레이 패널을 구동하는 소스 구동 방법은 상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 10이상의 자연수) 비트 디지털 계조 데이터를 유지하는 단계; 제1 구간 동안 상기 N 비트 중 상위 N1(여기서, N1은 N보다 작은 자연수) 비트를 이용하여 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 선택하는 단계; 상기 선택된 제1 감마 기준 전압들을 기초로 하여 상기 K번째 디지털 계조 데이터를 상기 제1 구간동안 제1 아날로그 계조 전압으로 변환하는 단계; 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 상위 N1 비트를 이용하여 상기 제2 픽셀에 대응하도록 상기 제1 감마 기준 전압들과 다른 값을 갖도록 설정된 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 선택하는 단계; 상기 선택된 제2 감마 기준 전압들을 기초로 하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 단계; 상기 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 단계; 및 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 상기 단위 픽셀로 제공하는 단계를 포함하며, 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 제1 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제2 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하고 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간이다.
본 발명은 TV와 같은 대형 디스플레이 패널의 광시야각을 구현하기 위해 2개의 서브 픽셀로 구성되는 광시야각 PVA와 같은 디스플레이 패널구조에 적용될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 복수의 상위 감마 기준 전압을 이용하여 근사화된 A-픽셀 및 B-픽셀의 휘도 곡선을 나타내는 그래프이다.
도 3을 참조하면, A-픽셀(12)의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 2개의 중간 감마 기준 전압 VUM1과 VUM2를 사용하여 외부의 상위 감마 기준 전압(Upper Gamma Reference Voltage) VHH, VUM1, VUM2 및 VUL 4개 중 VUH와 VUL 전압 사이를 3개의 직선으로 연결한다. A-픽셀(12)의 휘도 값에 대응하는 계조 전압은 3개의 기울기를 갖는 직선으로 이루어진 영역 I, II, III을 이용하여 나타낼 수 있다.
또한, 2개의 중간 감마 기준 전압 V'UM1과 V'UM2를 사용하여 3개의 기울기를 갖는 직선으로 이루어진 영역 I', II', III'을 이용하여 B-픽셀(14)의 휘도 값에 대응하는 계조 전압을 나타낼 수 있다.
여기서, 중간 감마 기준 전압 V'UM1과 V'UM2는 중간 감마 기준 전압 VUM1과 VUM2를 변경한 값으로 B-픽셀(14)에 대응하도록 외부에서 미리 설정된 값이다.
도 4는 복수의 하위 감마 기준 전압을 이용하여 근사화된 A-픽셀 및 B-픽셀의 휘도 곡선을 나타내는 그래프이다.
A-픽셀(12)의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 2개의 중간 감마 기준 전압 VLM1과 VLM2를 사용하여 외부의 하위 감마 기준 전압(Lower Gamma Reference Voltage) VLL, VLM1, VLM2 및 VLH 4개 중 VLL와 VLH 전압 사이를 3개의 직선으로 연결한다. A-픽셀(12)의 휘도 값에 대응하는 계조 전압은 3개의 기울기를 갖는 직선으로 이루어진 영역 I, II, III을 이용하여 나타낼 수 있다.
또한, 2개의 중간 감마 기준 전압 V'LM1과 V'LM2를 사용하여 3개의 기울기를 갖는 직선으로 이루어진 영역 I', II', III'을 이용하여 B-픽셀(14)의 휘도 값에 대응하는 계조 전압을 나타낼 수 있다.
여기서, 하위 중간 감마 기준 전압 V'LM1과 V'LM2는 하위 중간 감마 기준 전압 VLM1과 VLM2를 변경한 값으로 B-픽셀(14)에 대응하도록 외부에서 미리 설정된 값이다.
후술할 소스 구동 장치(500, 도 5 참조)의 DAC(518)에서는 입력된 계조 데이터(gray scale data)를 도 3의 선형 근사 곡선을 기초로하여 아날로그 계조 전압으로 변환한다. 즉, A 및 B-픽셀에 해당하는 각각의 3개의 직선을 조합하면 A 및 B- 픽셀의 아날로그 계조 전압을 생성할 수 있다.
도 3에서는 A-픽셀(12) 및 B-픽셀(14)의 아날로그 계조 전압을 생성하기 위하여 A-픽셀(12) 및 B-픽셀(14)의 휘도 곡선을 2개의 중간 감마 기준 전압을 사용하여 선형 근사화하는 경우에 대해 설명하였지만, 3개 이상의 중간 감마 기준 전압을 사용하여 선형 근사화하는 것도 가능하다.
이하, 1-Line 시간(1H) 동안에 2개의 서로 다른 A 픽셀의 아날로그 계조 전압과 B-픽셀의 아날로그 계조전압을 1개의 계조 데이터 입력을 이용하여 생성하기 위한 소스 구동 장치 및 구동 방법에 대해 설명한다. 1-Line 시간(1H)이란 수평 주사기간으로서 디스플레이 패널(600)의 하나의 스캔 라인(또는 수평 라인)을 주사하는데 걸리는 시간을 나타낸다.
도 5는 본 발명의 일실시예에 따른 소스 구동 장치를 도시한 블록도이다.
도 5를 참조하면, 소스 구동 장치(500)는 계조 전압 생성 회로(510), 출력 버퍼(530) 및 저장부(540)를 포함한다.
계조 전압 생성 회로(510)는 예를 들어 선택회로(514), 선택 신호 생성기(512) 및 DAC(Digital-to-Analog Converter, 518)로 이루어질 수 있다.
선택회로(514)는 상위(Upper)/하위(Lower) 각각을 나타내는 극성 신호(POL)에 응답하여 4개의 감마 기준 전압VUH, VUM1(또는 V'UM1), VUM2(또는 V'UM2) 및 VUL과 VLL, VLM2(또는 V'LM2), VLM1(또는 V'LM1) 및 VUL을 입력받는다.
예를 들어, POL 신호가 하이 레벨을 갖는 경우 복수의 상위 중간 감마 기준 전압 VUH, VUM1(또는 V'UM1), VUM2(또는 V'UM2)이 입력되며, POL 신호가 로우 레벨 을 갖는 경우 복수의 하위 중간 감마 기준 전압 VUL과 VLL, VLM2(또는 V'LM2), VLM1(또는 V'LM1) 및 VUL이 입력된다.
본 발명에서는 상기와 같이 POL 신호를 선택회로(514)에만 공급하고 DAC(518), 저장부(540) 및 출력 버퍼(530)에는 공급하지 않아도 됨으로써 소스 구동 장치의 하드웨어가 간단해진다.
선택회로(514)는 S1, S2 및 S3으로 이루어진 선택 신호에 기초하여 상위 감마 기준 전압 VUH, VUM1(또는 V'UM1), VUM2(또는 V'UM2) 및 VUL에 대해서 도 3에 나타낸 영역 I, II 및 III 중 하나의 영역에 해당하는 인접하는 2개의 감마 기준 전압들을 선택한다.
여기서, 선택회로(514)는 A-픽셀에 대한 계조 전압을 생성하기 위하여 먼저 상위 감마 기준 전압 VUH, VUM1, VUM2 및 VUL에 대해 도 3에 나타낸 영역 I, II 및 III 중 하나의 영역에 해당하는 인접하는 2개의 감마 기준 전압들을 선택한 후, 그 다음 B-픽셀에 대한 계조 전압을 생성하기 위하여 VUM1 및 VUM2를 변경시킨 V'UM1 및 V'UM2를 입력받아 상위 감마 기준 전압 VUH, V'UM1, V'UM2 및 VUL에 대해 도 3에 나타낸 영역 I, II 및 III 중 하나의 영역에 해당하는 인접하는 2개의 감마 기준 전압들을 선택한다.
선택회로(514)는 상위 감마 기준 전압 VUH, VUM1(또는 V'UM1), VUM2(또는 V'UM2) 및 VUL에 대해서 인접하는 2개의 감마 기준 전압을 선택하는 동작을 수행한 후 하위 감마 기준 전압 VLL, VLM2(또는 V'LM2), VLM1(또는 V'LM1) 및 VLH에 대해서 도 4에 나타낸 영역 I', II' 및 III' 중 하나의 영역에 해당하는 인접하는 2개 의 감마 기준 전압을 선택하도록 동작한다.
선택회로(514)는 A-픽셀에 대한 계조 전압을 생성하기 위하여 먼저 하위 감마 기준 전압 VLL, VLM2, VLM1 및 VLH에 대해 도 4에 나타낸 영역 I', II' 및 III' 중 하나의 영역에 해당하는 인접하는 2개의 감마 기준 전압들을 선택한 후, 그 다음 B-픽셀에 대한 계조 전압을 생성하기 위하여 VLM1 및 VLM2를 변경시킨 V'LM1 및 V'LM2를 입력받아 하위 감마 기준 전압 VLL, V'LM1, V'LM2 및 VLH에 대해 도 4에 나타낸 영역 I', II' 및 III' 중 하나의 영역에 해당하는 인접하는 2개의 감마 기준 전압들을 선택한다.
상기 선택된 영역에 해당되는 2개의 상위(또는 하위) 감마 기준 전압은 VH와 VL 단자를 통해 DAC(518)으로 인가된다.
도 6은 선택 신호 생성기를 나타내고, 도 7은 본 발명의 일실시예에 따른 선택회로(514)를 나타낸다.
도 6을 참조하면, 계조 데이터 D[1], D[2], ..., D[N]의 MSB(Most Significant Bit) 2 비트 D[1:2]를 이용하여 순차적으로 액티브되는 선택 신호 S1, S2 및 S3을 생성한다. 예를 들어, 계조 데이터는 10비트 또는 12 비트 이상을 사용할 수 있다.
도 7을 참조하면, S1이 액티브되면 스위치 SW11 및 SW12가 턴온되어 도 3의 영역 I를 나타내는 인접하는 2개의 VUH 및 VUM1(또는 영역 I'를 나타내는 VUH 및 V'UM1)이 선택되고, 선택된 VUH 및 VUM1 (또는 VUH 및 V'UM1)은 VH 및 VL 단자를 통해 DAC(518)으로 제공된다. 하위 감마 기준 전압에 대해서도 마찬가지 방식으로 동작한다. 즉, S1이 액티브되면 도 4의 영역 I를 나타내는 VLH 및 VLM1(또는 영역 I'를 나타내는 VLH 및 V'LM1)이 선택되고, 선택된 VLH 및 VLM1(또는 VLH 및 V'LM1)은 VH 및 VL 단자를 통해 DAC(518)으로 제공된다.
S2가 액티브되면 스위치 SW21 및 SW22가 턴온되어 도 3의 영역 II를 나타내는 VUM1 및 VUM2(또는 영역 II'를 나타내는 V'UM1 및 V'UM2)가 선택되고, 선택된 VUM1 및 VUM2(또는 V'UM1 및 V'UM2)가 DAC(518)으로 제공된다. 하위 감마 기준 전압에 대해서도 마찬가지 방식으로 S2가 액티브되면 도 4의 영역 II을 나타내는 VLM1 및 VLM2(또는 영역 II'를 나타내는 V'LM1 및 V'LM2)가 선택되고, 선택된 VLM1 및 VLM2(또는 V'LM1 및 V'LM2)은 VH 및 VL 단자를 통해 DAC(518)으로 제공된다.
S3이 액티브되면 스위치 SW31 및 SW32가 턴온되어 도 3의 영역 III를 나타내는 VUM2 및 VUL(또는 영역 III'를 나타내는 V'UM2 및 VUL)이 선택되고, 선택된 VUM2 및 VUL(또는 V'UM2 및 VUL)이 DAC(518)으로 제공된다. 하위 감마 기준 전압에 대해서도 마찬가지 방식으로 S3이 액티브되면 도 4의 영역 III을 나타내는 VLH 및 VLM1(또는 영역 III'를 나타내는 VLH 및 V'LM1)이 선택되고, 선택된 VLH 및 VLM1(또는 VLH 및 V'LM1)은 VH 및 VL 단자를 통해 DAC(518)으로 제공된다.
외부의 타이밍 컨트롤러(Timing Controller)로부터 출력된 계조 데이터 D[1], D[2], ..., D[N]은 저장부(540)로 입력된 후 순차적으로 직렬로 DAC(518)으로 제공된다. 여기서, 계조 데이터 D[1], D[2], ..., D[N]은 외부의 타이밍 컨트롤러에서 독립적으로 RGB 감마 보정된 계조 데이터이다.
저장부(540)는 예를 들어, 제1 래치(542) 및 제2 래치(544)로 구성될 수 있 다. 또는 저장부(540)는 하나의 래치만을 사용하여 구현할 수도 있다. A-픽셀(12)에 해당되는 계조 데이터 D[1], D[2], ..., D[N]은 먼저 제1 래치(542)에 입력되어 래치된다.
그 다음 제1 래치(542)에 래치된 계조 데이터 D[1], D[2], ..., D[N]은 제1 래치(542)로부터 한꺼번에 읽혀진 후 다음 1 라인 타임(line time, 1H) 동안 제2 래치(544)에 저장된다. 제2 래치(544)에 저장된 계조 데이터는 순차적으로 DAC(518)에 제공된다. 여기서, DAC(518)에 제공되는 계조 데이터는 MSB 2비트를 제외한 나머지 계조 데이터 D[3], D[4], ..., D[N]이다.
여기서, 1 라인 타임(line time, 1H) 동안 제2 래치(544)에 저장된 A-픽셀(12)에 해당되는 계조 데이터 D[1], D[2], ..., D[N]은 DAC(518)에서 B-픽셀(14)에 대한 아날로그 계조 전압을 생성하는 데에도 이용된다.
여기서, 저장부(540)는 MSB 2비트를 제외한 나머지 D[3], D[4], ..., D[N]만을 저장할 수도 있다.
DAC(518)에서는 상기 순차적으로 직렬로 입력되는 디지털 계조 데이터를 상기 입력된 중간 감마 기준 전압 VUM1 및 VUM2(또는 VLM2 및 VLM1)를 사용하여 선택된 영역에 해당되는 2개의 감마 기준 전압에 기초하여 A-픽셀(12)에 대한 아날로그 계조 전압값으로 변환한다. 생성된 A-픽셀(12)에 대한 아날로그 계조 전압 값은 출력버퍼(530)로 전달되어 데이터 라인을 통하여 디스플레이 패널(600)의 A-픽셀(12)로 제공된다.
또한, DAC(518)에서는 제2 래치(544)로부터 순차적으로 직렬로 입력되는 A- 픽셀(12)에 대한 디지털 계조 데이터를 상기 중간 감마 기준 전압 VUM1 및 VUM2(또는 VLM2 및 VLM1)를 변경한 V'UM1 및 V'UM2(또는 V'LM2 및 V'LM1)를 사용하여 선택된 영역에 해당되는 2개의 감마 기준 전압에 기초하여 B-픽셀(14)에 대한 아날로그 계조 전압값으로 변환한다. 생성된 B-픽셀(14)에 대한 아날로그 계조 전압 값은 출력버퍼(530)로 전달되어 데이터 라인을 통하여 디스플레이 패널(600)의 B-픽셀(14)로 제공된다.
즉, 본 발명에 따르면, 1 라인 타임(line time, 1H) 동안 제2 래치(544)에 저장된 A-픽셀(12)에 대한 계조 데이터 D[1], D[2], ..., D[N]만으로도 2개의 픽셀, 즉, A-픽셀(12) 및 B-픽셀(14) 모두에 대한 아날로그 계조 전압 값을 생성할 수 있다.
본 발명의 일실시예에 따르면, 소스 구동 장치(500)에서 사용하는 DAC(518)은 도 3 및 도 4의 선형 근사 휘도 곡선을 구현하기 위하여 선형 출력 특성을 갖는 커패시터 DAC(capacitor DAC)를 사용할 수 있다.
일반적으로 TV에 사용되는 소스 구동 장치는 8 비트 이상의 컬러 표현을 사용한다. 특히, 고해상도의 TV의 경우에는 10 비트이상을 요구한다. 이러한 요구에 따라 RGB의 감마 특성이 독립적인 독립적 RGB 감마(Independent RGB Gamma) 방식을 사용할 수 있다. 이를 위해 R-스트링 DAC 대신에 커패시터 DAC를 사용할 수 있다.
커패시터 DAC로는 설계 면적의 효율성 때문에 예를 들어, 직렬 커패시터 DAC(Serial Capacitor DAC)의 일종인 전하 재분배 DAC(Charge Redistribution DAC)를 사용할 수 있다.
도 8은 도 5의 소스 구동 장치의 DAC의 일예를 나타낸 회로도로서, 전하 재분배 DAC를 나타낸다.
도 8을 참조하면, 전하 재분배 DAC는 스위치 S11을 통해 제2 래치(544)로부터 직렬로 제공된 계조 데이터(DATA)가 LSB(Least Significant Bit)로부터 MSB까지 1 비트씩 입력되고, 대응되는 반전된 계조 데이터(/DATA)가 1 비트씩 스위치 S12를 통해 입력된다. 커패시터 C1 및 C2는 동일한 커패시턴스를 갖는다.
스위치 Sini는 초기화를 위한 스위치로서 직렬로 제공된 계조 데이터(DATA)의 LSB 값이 입력될 경우 턴온되어 출력 전압 Vo를 0으로 만든다.
이하, VL=0 볼트이고, '...1101' 값이 DATA로 순차적으로 입력되는 경우를 예로 들어 전하 재분배 DAC의 동작을 설명한다. 먼저, LSB '1'이 입력되면 스위치 Sini가 턴온되어 Vo는 0 볼트가 되고, 스위치 S4를 턴온시킨 상태에서 LSB '1'이 S11로 입력되면 VH 전압이 커패시터 C1에 프리차지되고, 그 다음 스위치 S5를 턴온시키면 커패시터 C1 및 C2에 각각 VH/2 전압이 충전된다. 따라서, 출력 전압 Vo는 VH/2가 된다.
스위치 S4를 턴온시킨 상태에서 2번째 하위 비트값 '0'이 S11로 입력되면 C1에 충전되어 있던 VH/2 전압이 그라운드로 방전되고, 그 다음 스위치 S5를 턴온시키면 커패시터 C1 및 C2에 각각 VH/4 전압이 충전된다. 따라서, 출력 전압 Vo는 VH/4가 된다.
스위치 S4를 턴온시킨 상태에서 3번째 하위 비트값 '1'이 S11로 입력되면 (VH/4 + VH)전압이 커패시터 C1에 프리차지되고, 그 다음 스위치 S5를 턴온시키면 커패시터 C1 및 C2에 각각 5VH/8 전압이 충전된다. 따라서, 출력 전압 Vo는 5VH/8이 된다.
스위치 S4를 턴온시킨 상태에서 4번째 하위 비트값 '1'이 S11로 입력되면 (5VH/8 + VH)전압이 커패시터 C1에 프리차지되고, 그 다음 스위치 S5를 턴온시키면 커패시터 C1 및 C2에 각각 13VH/16 전압이 충전된다. 따라서, 출력 전압 Vo는 13VH/16이 된다.
이와 같이, 전하 재분배 DAC는 직렬로 입력되는 계조 데이터(DATA) 값에 상응하여 VH 와 VL 사이의 전압 레벨을 가지는 출력 전압을 생성한다.
도 9는 본 발명의 일실시예에 따른 소스 구동 방법을 설명하기 위한 타이밍도이다.
도 9를 참조하면, POL 신호가 하이 레벨을 갖는 경우, 상위 중간 감마 기준 전압 VUM1과 VUM2이 사용되며, POL 신호가 로우 레벨을 갖는 경우, 하위 중간 감마 기준 전압 VLM2와 VLM1이 사용된다.
먼저, 상위 중간 기준 감마 전압 VUM1과 VUM2를 사용하여 제2 래치(544)에 저장되어 있던 A-픽셀(12)에 해당하는 K-1번째 계조 데이터를 DAC(518)에서 A-픽셀(12)에 해당하는 아날로그 계조 전압으로 변환한다(구간 P1). 그 다음, 출력 버퍼(530)에서 A-픽셀(12)에 해당하는 아날로그 계조 전압을 데이터 라인을 통하여 A-픽셀(12)로 제공한다(구간 P2). 상기 구간 P2에서 상위 중간 기준 감마 전압 VUM1과 VUM2를 인가했던 감마 기준 전압 라인으로 외부에서 변경된 상위 중간 기준 감마 전압 V'UM1 및 V'UM2를 인가한다. 상기 구간 P2에서 변경된 상위 중간 기준 감 마 전압 V'UM1 및 V'UM2를 이용하여 제2 래치(544)에 저장되어 있는 A-픽셀(12)에 해당하는 K-1번째 계조 데이터를 DAC(530)에서 B-픽셀(14)에 해당하는 아날로그 계조 전압으로 변환한다. 그 다음, 구간 P3에서는 출력 버퍼(530)에서 B-픽셀(14)에 해당하는 아날로그 계조 전압을 데이터 라인을 통하여 B-픽셀(14)로 제공한다(구간 P3).
상기 구간 P3에서는 하위 중간 기준 감마 전압 VLM2와 VLM1을 사용하여 제2 래치(544)에 저장되어 있던 A-픽셀(12)에 해당하는 K번째 계조 데이터를 DAC(518)에서 A-픽셀(12)에 해당하는 아날로그 계조 전압으로 변환한다. 그 다음 구간 P4에서는 출력 버퍼(530)에서 A-픽셀(12)에 해당하는 아날로그 계조 전압을 데이터 라인을 통하여 A-픽셀(12)로 제공한다. 상기 구간 P4에서 하위 중간 기준 감마 전압 VLM1과 VLM2를 인가했던 감마 기준 전압 라인으로 변경된 하위 중간 기준 감마 전압 V'LM1 및 V'LM2를 인가한다. 상기 P4 구간에서는 변경된 하위 중간 기준 감마 전압 V'LM1 및 V'LM2를 이용하여 제2 래치(544)에 저장되어 있는 A-픽셀(12)에 해당하는 K 번째 계조 데이터를 DAC(530)에서 B-픽셀(14)에 해당하는 아날로그 계조 전압으로 변환한다. 그 다음 구간 P5에서는 출력 버퍼(530)에서 B-픽셀(14)에 해당하는 아날로그 계조 전압을 데이터 라인을 통하여 B-픽셀(14)로 제공한다.
여기서, 상위 중간 기준 감마 전압 VUM1과 VUM2는 A-픽셀(12)에 적합한 값으로 미리 설정되어 있으며, A-픽셀(12) 계조 데이터를 제2 래치 회로(540)로 전송할 때 감마 기준 전압 라인으로 같이 보낸다. 또한, 변경된 상위 중간 기준 감마 전압 V'UM1과 V'UM2도 B-픽셀(14)에 적합한 값으로 미리 설정되며 B-픽셀(14)에 대한 계 조 전압을 생성하는 DAC 동작구간 동안 중간 감마 기준 전압 라인으로 제공된다.
즉, 제2 래치(544)에 저장된 N-1번째 계조 데이터를 사용하여 A-픽셀(12)에 대한 DAC 동작을 하며, 이때 중간 감마 기준 전압 VUM1과 VUM2를 사용한다. 제2 래치(544)에 저장된 동일한 N-1번째 계조 데이터는 변경된 중간 감마 기준 전압 V'UM1과 V'UM2를 사용하여 B-픽셀(14)에 대한 DAC 동작을 수행한다.
B-픽셀(14)에 대한 DAC 동작을 수행하는 동안 A-픽셀(12)에 대한 아날로그 계조 전압을 출력 버퍼(530)에서 A-픽셀(12)로 제공하며, B-픽셀(14)에 대한 DAC동작이 끝난 후에 B-픽셀에 대한 아날로그 계조 전압을 출력 버퍼(530)에서 B-픽셀(14)로 제공한다.
따라서, A-픽셀(12)에 대한 1개의 계조 데이터 입력만으로 A-픽셀 및 B 픽셀 2개의 픽셀을 구동할 수 있으므로 데이터 동작 주파수를 1/2로 줄일 수 있고 전력소모를 줄이고 EMI 특성을 개선할 수 있다.
또한, 내부 생성신호 혹은 외부 신호를 사용하여 디스플레이 패널(600)의 A-픽셀(12) 및 B-픽셀(14)의 면적비(area ratio)에 따라 A-픽셀(12) 및 B-픽셀(14)간의 픽셀 구동 시간을 다르게 할 수 있다.
도 9를 참조하면, 예들 들어, A-픽셀(12)의 면적이 B-픽셀(14)의 면적보다 클 경우 A-픽셀 구동 시간을 R1에서 R2로 증가시킬 수 있다.
도 10은 본 발명의 일실시예에 따른 광시야각 패널 구조를 가진 액정 표시 장치를 개략적으로 나타낸 개념도이다.
도 10을 참조하면, 액정 표시 장치(1009)는 게이트 구동 회로(1010), 소스 구동 회로(1020) 및 디스플레이 패널(600)을 포함한다.
디스플레이 패널(600)은 제1 방향으로 연장된 복수의 스캔 라인, 상기 제1 방향과 수직인 제2 방향으로 연장된 복수의 소스 라인들 및 복수의 단위 픽셀로 이루어진다. 각 단위 픽셀은 A-픽셀(12) 및 B-픽셀(14)의 2개의 서브 픽셀로 구성된다. A-픽셀(12) 및 B-픽셀(14) 각각은 스위칭 트랜지스터(SW1 또는 SW2), 액정 커패시터(LC) 및 저장 커패시터(Cst)로 이루어진다.
게이트 구동 회로(1010)는 수직 동기 신호 및 수평 동기 신호에 응답하여 스위칭 트랜지스터를 순차적으로 턴온시키기 위한 복수의 스캔 신호를 상기 복수의 스캔 라인으로 제공한다.
소스 구동 회로(1020)는 채널의 개수에 따라서 복수의 소스 드라이버(1022)로 이루어질 수 있다. 각각의 소스 드라이버는 도 5에 도시된 1개 채널에 대한 소스 구동 장치를 이용하여 구현할 수 있다.
소스 구동 회로(1020)는 수평 동기 신호에 응답하여 계조 전압을 상기 복수의 소스 라인으로 제공한다.
N번째 스캔 라인(30)을 통하여 A-픽셀(12)의 스위칭 트랜지스터(SW1)의 게이트 전극으로 스캔 신호 GN이 인가되면 스위칭 트랜지스터(SW1)가 턴온되어 소스 라인(20)을 통하여 계조 전압이 액정 커패시터(LC)로 제공된다. N+1번째 스캔 라인(32)을 통하여 B-픽셀(14)의 스위칭 트랜지스터(SW2)의 게이트 전극으로 스캔 신호 GN+1이 인가되면 스위칭 트랜지스터(SW2)가 턴온되어 소스 라인(20)을 통하여 계조 전압이 액정 커패시터(LC)로 제공된다.
위에서는 2개의 픽셀 구조로 이루어진 광시야각 디스플레이 패널의 소스 구동 장치에 대해서 설명하였지만, 본 발명은 2개 이상의 픽셀 구조로 이루어진 디스플레이 패널에도 적용할 수 있다. 이 경우, A-픽셀에 해당하는 디지털 계조 데이터만을 이용하여 중간 감마 기준 전압을 가변하여 나머지 B-픽셀, C-픽셀 등으로 제공할 계조 전압을 생성할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 소스 구동 장치 및 방법에 따르면, 적어도 2개의 서브 픽셀로 이루어지는 광시야각 디스플레이 패널 구동시 적어도 2개의 중간 감마 기준 전압을 가변함으로써 1-라인 시간 동안 하나의 서브 픽셀에 대응하는 1개의 계조 데이터를 이용하여 상기 적어도 2개의 서브 픽셀의 계조 전압을 생성함으로써 적어도 2개의 서브 픽셀을 구동할 수 있다.
따라서, 1-라인 시간 동안 하나의 서브 픽셀에 대응하는 1개의 디지털 계조 데이터만을 이용하여 2개의 서브 픽셀의 계조 전압을 생성함으로써 데이터 동작 주파수를 줄일 수 있으며 전력소모를 줄이고 EMI 특성을 개선할 수 있다.
또한, 패널의 서브 픽셀들의 면적비에 따라 각 서브 픽셀의 구동시간을 조절 하여 광시야각 디스플레이 패널의 구동 효율을 높일 수 있다.

Claims (31)

  1. 제1 픽셀 및 제2 픽셀의 적어도 2개의 픽셀 구조를 가지는 복수의 단위 픽셀들로 이루어진 디스플레이 패널을 구동하는 소스 구동 장치는,
    상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간인 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 계조 데이터를 저장하는 저장부;
    상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 기초로하여 제1 구간동안 상기 K번째 계조 데이터를 제1 계조 전압으로 변환하고, 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 계조 데이터를 제2 계조 전압으로 변환하는 계조 전압 생성 회로; 및
    상기 제2 구간동안 상기 제1 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 계조 전압을 상기 단위 픽셀로 제공하는 출력 버퍼를 포함하며, 상기 제1 구간은 상기 K번째 계조 데이터를 상기 제1 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 K번째 계조 데이터를 상기 제2 계조 전압으로 변환하고 상기 제1 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 계조 전압을 상기 제2 픽셀로 제공하는 구간인 것을 특징으로 하는 소스 구동 장치.
  2. 제1항에 있어서, 상기 복수의 제1 감마 기준 전압들은 상기 제1 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제1 픽셀에 대응하는 제1 휘도 곡선을 L(L은 2이상의 자연수)개의 제1 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 장치.
  3. 제2항에 있어서, 상기 복수의 제2 감마 기준 전압들은 상기 제2 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제2 픽셀에 대응하는 제2 휘도 곡선을 상기 L개의 제2 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 장치.
  4. 제3항에 있어서, 상기 제2 중간 감마 기준 전압들은 상기 제2 픽셀에 대응하는 상기 제2 휘도 곡선을 기초로하여 상기 제1 중간 감마 기준 전압들과 다른 값을 갖도록 미리 설정되는 것을 특징으로 하는 소스 구동 장치.
  5. 제1항에 있어서, 상기 제1 및 제2 구간의 길이의 합은 상기 1 라인 시간과 실질적으로 동일하고, 상기 제2 및 제3 구간의 길이의 합은 상기 1 라인 시간과 실질적으로 동일한 것을 특징으로 하는 소스 구동 장치.
  6. 제5항에 있어서, 상기 제1 픽셀 및 상기 제2 픽셀의 면적비에 기초하여 면적이 클수록 픽셀의 구동 시간이 길어지도록 상기 제2 구간 및 상기 제3 구간의 길이를 조절하는 것을 특징으로 하는 소스 구동 장치.
  7. 제1항에 있어서, 상기 저장부는
    상기 K번째 계조 데이터를 래치하는 제1 래치; 및
    상기 제1 래치로부터 상기 K번째 계조 데이터를 한꺼번에 읽어들여 상기 1 라인 시간 동안 저장하는 제2 래치를 포함하는 것을 특징으로 하는 소스 구동 장치.
  8. 제1항에 있어서, 상기 계조 전압 생성 회로는
    상기 K번째 계조 데이터의 상위 N1(N1은 N보다 작은 자연수) 비트를 이용하여 생성된 선택 신호에 기초하여 상기 제1 감마 기준 전압들 중 인접하는 2개의 제1 감마 기준 전압들을 선택하고, 상기 선택 신호에 기초하여 상기 제2 감마 기준 전압들 중 인접하는 2개의 제2 감마 기준 전압들을 선택하는 선택 회로; 및
    상기 선택된 제1 감마 기준 전압들을 기초로하여 상기 제1 구간동안 상기 K번째 계조 데이터를 상기 제1 계조 전압으로 변환하고, 상기 선택된 제2 감마 기준 전압들을 기초로하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 계조 데이터를 상기 제2 픽셀에 대한 제2 계조 전압으로 변환하는 디지털-아날로그 변환기를 포함하는 소스 구동 장치.
  9. 제8항에 있어서, 상기 디지털-아날로그 변환기는 직렬 전하 재분배(Charge Redistribution) 커패시터 디지털-아날로그 변환기인 것을 특징으로 하는 소스 구동 장치.
  10. 제8항에 있어서, 상기 디스플레이 패널은 광시야각 디스플레이 패널이고, 상 기 N은 10이상의 자연수인 것을 특징으로 하는 소스 구동 장치.
  11. 제8항에 있어서, 상기 선택 회로는 극성 신호(POL)에 응답하여 복수의 상위 중간 감마 기준 전압들 또는 복수의 하위 중간 감마 기준 전압들을 입력받는 것을 특징으로 하는 소스 구동 장치.
  12. 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀들(여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀로 이루어진 픽셀 구조를 가짐)을 포함하는 광시야각 디스플레이 패널을 구동하는 소스 구동 장치는,
    상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 10이상의 자연수) 비트 디지털 계조 데이터를 유지하는 래치;
    제1 구간 동안 상기 N 비트 중 상위 N1(여기서, N1은 N보다 작은 자연수) 비트를 이용하여 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 선택하고, 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 상위 N1 비트를 이용하여 상기 제2 픽셀에 대응하도록 상기 제1 감마 기준 전압들과 다른 값을 갖도록 설정된 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 선택하는 선택 회로;
    상기 선택된 제1 감마 기준 전압들을 기초로하여 상기 K번째 디지털 계조 데이터를 상기 제1 구간동안 제1 아날로그 계조 전압으로 변환하고, 상기 선택된 제2 감마 기준 전압들을 기초로하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 디지털-아날로그 변환기; 및
    상기 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 출력하는 출력 버퍼를 포함하며, 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 제1 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제2 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하고 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간인 것을 특징으로 하는 소스 구동 장치.
  13. 제12항에 있어서, 상기 복수의 제1 감마 기준 전압들은 상기 제1 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제1 픽셀에 대응하는 제1 휘도 곡선을 2개의 제1 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 장치.
  14. 제13항에 있어서, 상기 복수의 제2 감마 기준 전압들은 상기 제2 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제2 픽셀에 대응하는 제2 휘도 곡선을 2개의 제2 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 장치.
  15. 제14항에 있어서, 상기 제2 중간 감마 기준 전압들은 상기 제2 픽셀에 대응하는 상기 제2 휘도 곡선을 기초로하여 상기 제1 중간 감마 기준 전압들과 다른 값을 갖도록 미리 설정되는 것을 특징으로 하는 소스 구동 장치.
  16. 제1 방향으로 연장된 복수의 스캔 라인, 상기 제1 방향과 실질적으로 수직인 제2 방향으로 연장된 복수의 소스 라인 및 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀-여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀의 2개의 픽셀 구조를 가짐-을 포함하는 디스플레이 패널;
    상기 복수의 스캔 라인으로 복수의 스캔 신호를 제공하는 게이트 구동 회로; 및
    상기 복수의 소스 라인으로 복수의 계조 전압을 제공하는 소스 구동 회로를 포함하되, 상기 소스 구동 회로는
    상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 계조 데이터를 저장하는 저장부;
    상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 기초로하여 제1 구간동안 상기 K번째 계조 데이터를 제1 계조 전압으로 변환하고, 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 계조 데이터를 제2 계조 전압으로 변환하는 계조 전압 생성 회로; 및
    상기 제2 구간동안 상기 제1 계조 전압을 상기 제1 픽셀로 제공하고, 상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 계조 전압을 상기 단위 픽셀로 제공하는 출력 버퍼를 포함하며 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 K번째 계조 데이터를 상기 제1 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 K번째 계조 데이터를 상기 제2 계조 전압으로 변환하고 상기 제1 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 계조 전압을 상기 제2 픽셀로 제공하는 구간인 것을 특징으로 하는 디스플레이 장치.
  17. 제1 픽셀 및 제2 픽셀의 적어도 2개의 픽셀 구조를 가지는 복수의 단위 픽셀들로 이루어진 디스플레이 패널을 구동하는 소스 구동 방법은,
    1 라인 시간 동안 K(K는 자연수) 번째 N(N은 자연수) 비트 디지털 계조 데이터를 유지하는 단계;
    상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 감마 기준 전압들 중 인접하는 제1 감마 기준 전압들을 기초로하여 제1 구간동안 상기 K번째 디지털 계조 데이터를 제1 아날로그 계조 전압으로 변환하는 단계;
    상기 제1 구간의 다음 구간인 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 단계;
    상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 기초로하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 단계; 및
    상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 상기 단위 픽셀로 제공하는 단계를 포함하며,
    상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔 라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하고 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간인것을 특징으로 하는 소스 구동 방법.
  18. 제17항에 있어서, 상기 복수의 제1 감마 기준 전압들은 상기 제1 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제1 픽셀에 대응하는 제1 휘도 곡선을 L(L은 2이상의 자연수)개의 제1 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 방법.
  19. 제18항에 있어서, 상기 복수의 제2 감마 기준 전압들은 상기 제2 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제2 픽셀에 대응하는 제2 휘도 곡선을 상기 L개의 제2 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 방법.
  20. 제19항에 있어서, 상기 제2 중간 감마 기준 전압들은 상기 제2 픽셀에 대응하는 상기 제2 휘도 곡선을 기초로하여 상기 제1 중간 감마 기준 전압들과 다른 값을 갖도록 미리 설정되는 것을 특징으로 하는 소스 구동 방법.
  21. 제17항에 있어서, 상기 제1 및 제2 구간의 길이의 합은 상기 1 라인 시간과 실질적으로 동일하고, 상기 제2 및 제3 구간의 길이의 합은 상기 1 라인 시간과 실질적으로 동일한 것을 특징으로 하는 소스 구동 방법.
  22. 제17항에 있어서, 상기 제1 픽셀 및 상기 제2 픽셀의 면적비에 기초하여 면적이 클수록 픽셀의 구동시간이 길어지도록 상기 제2 구간 및 상기 제3 구간의 길이를 조절하는 것을 특징으로 하는 소스 구동 방법.
  23. 제17항에 있어서, 상기 K번째 N 비트 계조 데이터를 유지하는 단계는
    상기 K번째 계조 데이터를 상기 1 라인 시간 동안 래치하는 단계를 포함하는 것을 특징으로 하는 소스 구동 방법.
  24. 제17항에 있어서, 상기 K번째 디지털 계조 데이터를 제1 아날로그 계조 전압으로 변환하는 단계는 상기 K번째 디지털 계조 데이터를 직렬로 입력받아 선형 디지털-아날로그 변환하여 상기 제1 아날로그 계조 전압을 생성하는 것을 특징으로 하는 소스 구동 방법.
  25. 제17항에 있어서, 상기 K번째 디지털 계조 데이터를 제1 아날로그 계조 전압으로 변환하는 단계는
    상기 K번째 계조 데이터의 상위 N1(N1은 N보다 작은 자연수) 비트를 이용하여 선택 신호를 생성하는 단계;
    상기 선택 신호에 기초하여 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들 중 인접하는 2개의 제1 감마 기준 전압들을 선택하는 단계; 및
    상기 선택된 2개의 제1 감마 기준 전압들을 기초로하여 상기 제1 구간동안 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 소스 구동 방법.
  26. 제17항에 있어서, 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 단계는
    상기 K번째 계조 데이터의 상위 N1(N1은 N보다 작은 자연수) 비트를 이용하여 선택 신호를 생성하는 단계;
    상기 선택 신호에 기초하여 상기 제2 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들 중 인접하는 제2 감마 기준 전압들을 선택하는 단계; 및
    상기 선택된 제2 감마 기준 전압들을 기초로하여 상기 제1 구간의 다음 구간인 제2 구간 동안 상기 K번째 디지털 계조 데이터를 상기 제2 픽셀에 대한 제2 아날로그 계조 전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 소스 구동 방법.
  27. 제17항에 있어서, 상기 디스플레이 패널은 광시야각 디스플레이 패널이고, 상기 N은 10이상의 자연수인 것을 특징으로 하는 소스 구동 방법.
  28. 1 라인 시간동안 2개의 계조 전압으로 구동되는 복수의 단위 픽셀들(여기서, 상기 단위 픽셀은 제1 픽셀 및 제2 픽셀로 이루어진 픽셀 구조를 가짐)을 포함하는 광시야각 디스플레이 패널을 구동하는 소스 구동 방법은,
    상기 1 라인 시간 동안 K(K는 자연수) 번째 N(N은 10이상의 자연수) 비트 디지털 계조 데이터를 유지하는 단계;
    제1 구간 동안 상기 N 비트 중 상위 N1(여기서, N1은 N보다 작은 자연수) 비트를 이용하여 상기 제1 픽셀에 대응하는 복수의 서로 다른 레벨의 제1 감마 기준 전압들을 선택하는 단계;
    상기 선택된 제1 감마 기준 전압들을 기초로하여 상기 K번째 디지털 계조 데이터를 상기 제1 구간동안 제1 아날로그 계조 전압으로 변환하는 단계;
    상기 제1 구간의 다음 구간인 제2 구간 동안 상기 상위 N1 비트를 이용하여 상기 제2 픽셀에 대응하도록 상기 제1 감마 기준 전압들과 다른 값을 갖도록 설정된 복수의 서로 다른 레벨의 제2 감마 기준 전압들을 선택하는 단계;
    상기 선택된 제2 감마 기준 전압들을 기초로하여 상기 제2 구간 동안 상기 K번째 디지털 계조 데이터를 제2 아날로그 계조 전압으로 변환하는 단계;
    상기 제2 구간동안 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 단계; 및
    상기 제2 구간의 다음 구간인 제3 구간동안 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공함으로써 상기 1 라인 시간 동안 상기 제1 및 제2 아날로그 계조 전압을 상기 단위 픽셀로 제공하는 단계를 포함하며, 상기 1 라인 시간은 상기 디스플레이 패널의 하나의 스캔라인을 주사하는데 걸리는 시간이고, 상기 제1 구간은 상기 제1 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제1 아날로그 계조 전압으로 변환하는 구간이고, 상기 제2 구간은 상기 제2 감마 기준 전압을 선택하여 상기 K번째 디지털 계조 데이터를 상기 제2 아날로그 계조 전압으로 변환하고 상기 제1 아날로그 계조 전압을 상기 제1 픽셀로 제공하는 구간이고, 상기 제3 구간은 상기 제2 아날로그 계조 전압을 상기 제2 픽셀로 제공하는 구간인 것을 특징으로 하는 소스 구동 방법.
  29. 제28항에 있어서, 상기 복수의 제1 감마 기준 전압들은 상기 제1 픽셀의 휘도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제1 픽셀에 대응하는 제1 휘도 곡선을 2개의 제1 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 방법.
  30. 제29항에 있어서, 상기 복수의 제2 감마 기준 전압들은 상기 제2 픽셀의 휘 도 값에 대응하는 계조 전압을 나타내기 위하여 상기 제2 픽셀에 대응하는 제2 휘도 곡선을 2개의 제2 중간 감마 기준 전압을 사용하여 3개의 기울기를 갖는 직선으로 근사시켜 구하는 것을 특징으로 하는 소스 구동 방법.
  31. 제30항에 있어서, 상기 제2 중간 감마 기준 전압들은 상기 제2 픽셀에 대응하는 상기 제2 휘도 곡선을 기초로하여 상기 제1 중간 감마 기준 전압들과 다른 값을 갖도록 미리 설정되는 것을 특징으로 하는 소스 구동 방법.
KR1020050004539A 2005-01-18 2005-01-18 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법 KR100687041B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050004539A KR100687041B1 (ko) 2005-01-18 2005-01-18 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법
US11/208,498 US7612788B2 (en) 2005-01-18 2005-08-22 Driving multiple sub-pixels from single gray scale data
JP2005365512A JP5220992B2 (ja) 2005-01-18 2005-12-19 単一の階調データから複数のサブピクセルを駆動させる装置及び方法
TW094147145A TWI402806B (zh) 2005-01-18 2005-12-29 在顯示裝置中產生源極線電壓的方法、顯示裝置及其源極驅動器
CN2006100048735A CN1808555B (zh) 2005-01-18 2006-01-10 根据单一灰度等级数据驱动多个子像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004539A KR100687041B1 (ko) 2005-01-18 2005-01-18 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법

Publications (2)

Publication Number Publication Date
KR20060083650A KR20060083650A (ko) 2006-07-21
KR100687041B1 true KR100687041B1 (ko) 2007-02-27

Family

ID=36683360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004539A KR100687041B1 (ko) 2005-01-18 2005-01-18 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법

Country Status (4)

Country Link
US (1) US7612788B2 (ko)
KR (1) KR100687041B1 (ko)
CN (1) CN1808555B (ko)
TW (1) TWI402806B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508283B2 (en) 2020-12-10 2022-11-22 Lx Semicon Co., Ltd. Data driving device and panel driving method of data driving device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070177A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 액정표시장치와 그 구동방법
US7796144B2 (en) * 2006-05-30 2010-09-14 Himax Technologies Limited Gamma correction device of display apparatus and method thereof
TWI322401B (en) * 2006-07-13 2010-03-21 Au Optronics Corp Liquid crystal display
KR101369883B1 (ko) * 2007-02-26 2014-03-25 삼성디스플레이 주식회사 액정 표시 장치
KR101504750B1 (ko) * 2007-06-13 2015-03-25 삼성디스플레이 주식회사 표시장치
KR101508643B1 (ko) 2007-11-29 2015-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101458903B1 (ko) 2008-01-29 2014-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TWI382391B (zh) * 2008-02-27 2013-01-11 Au Optronics Corp 改善液晶顯示器線性殘影之方法
EP2136354B1 (en) 2008-06-09 2017-03-22 Semiconductor Energy Laboratory Co., Ltd. Display device, liquid crystal display device and electronic device including the same
JP2010008781A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 表示制御装置および表示装置
US8654144B2 (en) * 2010-08-06 2014-02-18 Vp Assets Limited (British Virgin Islands) 3D/2D multiprimary color image device and method for controlling the same
US9165490B2 (en) 2010-08-06 2015-10-20 Vp Assets Limited 3D/2D multi-primary color image device and method for controlling the same
TWI417842B (zh) * 2010-12-06 2013-12-01 Au Optronics Corp 有機發光二極體顯示器及其顯示面板的驅動方法
US8810491B2 (en) * 2011-10-20 2014-08-19 Au Optronics Corporation Liquid crystal display with color washout improvement and method of driving same
TWI468827B (zh) * 2012-12-12 2015-01-11 Au Optronics Corp 具有共汲極架構的顯示器
TWI497470B (zh) * 2013-11-12 2015-08-21 Au Optronics Corp 顯示面板之驅動方法及顯示面板
CN105185326B (zh) 2015-08-12 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动电路
CN106448552B (zh) * 2016-11-29 2018-11-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
KR102378174B1 (ko) * 2017-06-07 2022-03-25 삼성디스플레이 주식회사 디지털-아날로그 변환기 및 이를 포함하는 표시 장치의 구동 회로
CN111933073B (zh) * 2020-09-27 2021-03-26 南京芯视元电子有限公司 一种灰阶电压产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235371A (ja) 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
JP2001306036A (ja) 2000-04-24 2001-11-02 Internatl Business Mach Corp <Ibm> 液晶表示装置、モノクローム液晶表示装置、コントローラ、画像変換方法、および画像表示方法
JP2004062146A (ja) 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JPH0772832A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置
GB2362277A (en) * 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP4538915B2 (ja) * 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
JP3651371B2 (ja) * 2000-07-27 2005-05-25 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP3712062B2 (ja) * 2002-02-04 2005-11-02 富士電機画像デバイス株式会社 電子写真用感光体およびこれを用いた電子写真装置
JP3807321B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
TWI288382B (en) * 2003-01-20 2007-10-11 Au Optronics Corp Method of driving a transflective display
JP3821110B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置
TW591587B (en) * 2003-06-05 2004-06-11 Windell Corp Current driving device and method of active-type OLED
KR100933448B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
US7355577B1 (en) * 2004-05-21 2008-04-08 National Semiconductor Corporation Linear DAC in liquid crystal display column driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235371A (ja) 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
JP2001306036A (ja) 2000-04-24 2001-11-02 Internatl Business Mach Corp <Ibm> 液晶表示装置、モノクローム液晶表示装置、コントローラ、画像変換方法、および画像表示方法
JP2004062146A (ja) 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508283B2 (en) 2020-12-10 2022-11-22 Lx Semicon Co., Ltd. Data driving device and panel driving method of data driving device

Also Published As

Publication number Publication date
US7612788B2 (en) 2009-11-03
KR20060083650A (ko) 2006-07-21
TW200627364A (en) 2006-08-01
US20060158420A1 (en) 2006-07-20
TWI402806B (zh) 2013-07-21
CN1808555B (zh) 2010-10-27
CN1808555A (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100687041B1 (ko) 소스 구동 장치, 이를 포함한 디스플레이 장치 및 소스구동 방법
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
US7961167B2 (en) Display device having first and second vertical drive circuits
KR100435082B1 (ko) 액정 표시 장치
US8159436B2 (en) Data driver using a gamma selecting signal, a flat panel display with the same and a driving method therefor
KR100498542B1 (ko) 액정표시장치의 신호구동회로 및 구동방법
US20100265274A1 (en) Offset compensation gamma buffer and gray scale voltage generation circuit using the same
US20080186267A1 (en) Display device
JPH11175028A (ja) 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法
JP2007310361A (ja) 表示装置とその駆動装置及び駆動方法
US7880697B2 (en) Organic light-emitting diode display device and method for driving the same
CN102436796A (zh) 一种显示装置及其数据驱动电路
US7133004B2 (en) Flat display device
US20070091053A1 (en) Display device
CN100343730C (zh) 液晶显示器
US20070176811A1 (en) Driving circuit and method for increasing effective bits of source drivers
CN1490877A (zh) 存储电路、显示电路，以及显示装置
KR101009836B1 (ko) 액티브 매트릭스 디스플레이 및 그 구동 방법
KR101388350B1 (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP3943605B2 (ja) 多階調表示装置
JP2003005695A (ja) 表示装置および多階調表示方法
KR101443390B1 (ko) 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법
US8487855B2 (en) System and method to drive display matrix
KR101165468B1 (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14