JP4014826B2 - アクティブマトリクス基板及びカラー液晶表示装置 - Google Patents
アクティブマトリクス基板及びカラー液晶表示装置 Download PDFInfo
- Publication number
- JP4014826B2 JP4014826B2 JP2001221955A JP2001221955A JP4014826B2 JP 4014826 B2 JP4014826 B2 JP 4014826B2 JP 2001221955 A JP2001221955 A JP 2001221955A JP 2001221955 A JP2001221955 A JP 2001221955A JP 4014826 B2 JP4014826 B2 JP 4014826B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- pixel
- line
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Optical Filters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置に用いるアクティブマトリクス基板の素子構造、特に保持容量コンデンサの構造に関するものである。また、そのアクティブマトリクス基板を用いたカラー液晶表示装置の構造に関するものである。
【背景技術】
アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構造を図１に示す。図１において、基板１０の表面には、Ｘ方向に延びたゲート線Ｇ０、Ｇ１、Ｇ２・・・と、Ｙ方向に延びたソース線Ｓ１、Ｓ２、Ｓ３
・・・と、これらのソース線Ｓ１、Ｓ２、Ｓ３・・・とゲート線Ｇ１、Ｇ２、Ｇ３・・・との交点に対応する位置に配置された複数の画素電極１２と、各画素電極に接続された薄膜トランジスタ(以下、「ＴＦＴ」という。)１１とが形成されている。
【０００２】
そして、選択期間、すなわち、ゲート線Ｇ１、Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１がオン状態である期間、には、対向基板２０に形成された共通電極２６、画素電極１２及びそれらの間隙に封入されている液晶３０で構成された液晶容量部ＣＬＣに、ソース線Ｓ１、Ｓ２、Ｓ３・・・から供給される画像信号が書き込まれる。一方、非選択期間、すなわち、ＴＦＴ１１がオフ状態である期間、には、選択期間に液晶容量部ＣＬＣに書き込まれた画像信号が保持される。
【０００３】
ここで、品位の高い表示を行なうためには非選択期間における保持特性が良好であることが求められる。それには、液晶容量部ＣＬＣに対して電気的に並列に保持容量コンデンサＣＳを設けることが有効である。保持容量コンデンサＣＳについては、前段のゲート線と画素電極１２との間に保持容量コンデンサＣＳを設ける構成、又は別途に形成した保持容量線(図１には図示せず。)と画素電極１２との間に保持容量コンデンサＣＳを設ける構成などが提案されている。
【０００４】
【発明が解決しようとする課題】
このようにして構成された保持容量コンデンサＣＳ、画素電極１２、ＴＦＴ１１、その他の付随する配線なとで画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が構成されている。なお、ここでは、画素領域Ｐ１１と画素領域Ｐ３１との間には画素領域が形成されていないが、その領域に青色用の画素領域が形成されているものやダミーの画素領域が形成されているものもある。
対向基板２０には、カラーフィルタ２１が形成されている。カラーフィルタ２１は、一般的に、赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢからなる。これらの赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢは、それらを１単位として表示画面内に繰り返し配置されている。カラーフィルタ２１の配列には、ストライプ配列、モザイク配列、又はデルタ配列がある。ここで、図１２にはデルタ配列の色配列パターンを示し、図１３にはモザイク配列の色配列パターンの一例について示す。このようなデルタ配列やモザイク配列では、各色要素が表示画面内に均一に分散するため、ストライプ配列に比較して、なめらかな画像を表示できるという利点がある。
【０００５】
デルタ配列が用いられた液晶表示装置としては、特公平３-６４０４６号公報第３図Ａに開示されたものなどがあり、モザイク配列が用いられた液晶表示装置としては、同公報第８図Ｃ〜Ｆに開示されたものなどがある。
【０００６】
この公報に記載された液晶表示装置のうちデルタ配列が用いられたものは、図１４に示すように、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢに対応する３つの画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを１単位としてＸ方向に周期的に配置されている。但し、偶数段目の画素列における画素領域Ｐ２１、Ｐ２２、Ｐ２３は、奇数段目の画素列における画素領域Ｐ１１、Ｐ１２、Ｐ１３、又は画素領域Ｐ３１、Ｐ３２、Ｐ３３に対して前記１単位の１/２周期に相当する距離だけずらして配置されている。このため、奇数段目の画素列と偶数段目の画素列との間では、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置が１.５画素ピッチに相当する距離だけ左右交互にずれた状態にある。
【０００７】
いずれの画素領域も、基本構成が同じであるため、画素領域Ｐ２１を例に説明する。画素領域Ｐ２１において、ＴＦＴ１１のソース領域１１１は、ソース線Ｓ１に接続され、ゲート電極１１３は、ゲート線Ｇ２に接続され、ドレイン領域１１２は、画素電極１２に接続されている。
【０００８】
また、画素領域Ｐ２１には、ＴＦＴ１１のドレイン領域１１２及び画素電極１２に電気的に接続された第１の電極部Ｃ１と、前段のゲート線Ｇ１からＹ方向に張り出した構造をもつ第２の電極部Ｃ２とが形成されている。第１の電極部Ｃ１の材料は、通常、ドープトシリコンシリコン膜が用いられている。第１の電極部Ｃ１と、第２の電極部Ｃ２とは、後述するとおり、誘電体膜を介して対向して配置されている。このようにして、画素電極１２と前段のゲート線Ｇ１との間に保持容量コンデンサＣＳが形成されている。
【０００９】
また、各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、Ｙ方向にクランク状に曲折しながら延びているとともに、複数の色信号を同一のソース線に適切なタイミングで供給するための複雑な色切換回路を不要とするため、同一のソース線に対しては、同じ色に対応する画素領域の画素電極１２のみがＴＦＴ１１を介して接続されている。従って、同一のソース線には、１段毎に同じ色に対応する画素領域がソース線の両側に交互に配置されることになる。例えば、ソース線Ｓ２の場合には、緑色に対応した画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソース線Ｓ２の両側に交互に配置されている。また、必然的に、ＴＦＴ１１とソース線の位置関係も１段毎に逆になっている。
【００１０】
その結果、ゲート線Ｇ１、Ｇ２、Ｇ３・・・に沿ってＸ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ(第１の電極部Ｃ１及び第２の電極部Ｃ２)の相対的な形成位置は同一である一方、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳの相対的な形成位置は、一段毎に左右対称の関係になっている。例えば、ゲート線Ｇ１に接続する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する画素領域Ｐ２１、Ｐ２２,Ｐ２３・・・との間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳの相対的な位置関係が左右対称になっている。
【００１１】
このような構成のアクティブマトリクス基板の製造方法を、図１５を参照して簡単に説明する。図１５（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図１４のＩ-Ｉ′断面図、II-II′断面図、III-III′断面図である。
図１５（Ａ）において、まず、基板１０の上に多結晶シリコン薄膜を形成した後、フォトリソグラフィ技術によるパターニングによって、ＴＦＴ１１の能動領域と、保持容量コンデンサＣＳの第１の電極部Ｃ１とを構成する多結晶シリコン薄膜１１０を形成する。
次に、多結晶シリコン膜１１０の熱酸化により、ゲート酸化膜１１４と、保持容量コンデンサＣＳの誘電体膜Ｃ３とを形成する。次に、保持容量コンデンサＣＳを構成するための多結晶シリコン膜１１０に対してのみ、不純物を選択的にドーピングし、保持容量コンデンサＣＳの第１の電極部Ｃ１を形成する。
続いて、フォトリソグラフィ技術により、ゲート電極１１３と、保持容量コンデンサＣＳの第２の電極部Ｃ２とを多結晶のドープトシリコン膜により形成する。この状態で、画素領域Ｐ２１では、ゲート電極１１３とゲート線Ｇ２とが電気的に接続され、第２の電極部Ｃ２と前段のゲート線Ｇ１とが電気的に接続された状態にある。
【００１２】
次に、ゲート電極１１３をマスクとしてイオンを打ち込むことにより、
ソース領域１１１及びドレイン領域１１２を形成する。次に、層間絶縁膜１１５を形成した後、それにスルーホールを形成する。
【００１３】
しかる後に、ソース領域１１１及びドレイン領域１１２に対して、ソース端子１１８及びドレイン端子１１９をそれぞれ電気的に接続する。ここで、ソース端子１１８は、ソース線Ｓ１に電気的に接続され、ドレイン端子１１９は、画素電極１２に電気的に接続されている。
【００１４】
このようにして、画素領域Ｐ２１にＴＦＴ１１と保持容量コンデンサＣＳとを形成するとともに、図１５（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ２２にも、保持容量コンデンサＣＳを形成する。
【００１５】
しかしながら、図１４に示すパターンを用いた場合には、基板１０の上にフォトリソグラフィ技術によって各構成部分を形成していくとき、左右方向（Ｘ方向）にアライメントのずれが発生すると、例えば、ソース線Ｓ２に沿ってＹ方向に並ぶ各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・では、構造パラメータが一段毎に異なってしまう。
【００１６】
すなわち、図１６において、ＴＦＴ１１及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ１と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成パターンＡ２と、の重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付したとき、下層側の多結晶シリコン膜の形成パターンＡ１と、上層側の多結晶シリコン膜の形成パターンＡ２との間でアライメントが左右にずれると、ゲート線Ｇ１、Ｇ３・・・により選択される奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・の保持容量コンデンサＣＳ（ＯＤＤ）（これらの保持容量コンデンサは、ゲート線Ｇ０、Ｇ２・・・に接続されている。）と、ゲート線Ｇ２、（Ｇ4）・・・により選択される画素領域Ｐ２１、Ｐ２２・・・の保持容量コンデンサＣＳ（ＥＶＥＮ）（これらの保持容量コンデンサは、ゲート線Ｇ１、Ｇ３・・・に接続されている。）との間で、斜線を付した対向部分Ｃ０の面積が変動する。
図１６には、左右方向にアライメントのずれがない理想的な場合が示されているため、保持容量コンデンサＣＳ（ＯＤＤ）の容量値と保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値は等しい。
【００１７】
しかしながら、左右方向にアライメントのずれがある場合には、保持容量コンデンサＣＳ（ＯＤＤ）の容量値と保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値とは異なる値をもつ。例えば、下層側の多結晶シリコン薄膜の形成パターンＡ１が上層側の多結晶シリコン薄膜の形成パターンＡ２に対して矢印Ｒの方向にずれた状態に形成されると、保持容量コンデンサＣＳ（ＯＤＤ）の容量値は、大きくなるのに対し、保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値は、小さくなる。
【００１８】
その結果、Ｎ型のＴＦＴを用いた場合には、奇数段目のゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧は、偶数段目のゲート線Ｇ２・・・の最適ＬＣコモン電圧よりも高くなり、最適ＬＣコモン電圧に差が発生し、ゲート線単位でフリッカが発生するという問題が生ずる。
【００１９】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、複数のゲート線と、複数のソース線と、前記ゲート線と前記ソース線との交差に対応して配置された複数の画素電極と、前記ゲート線に接続されたゲート電極と前記ソース線に接続されたソース領域と前記画素電極に接続されたドレイン領域とを有する複数の薄膜トランジスタと、前記ゲート線に沿うように形成され、前記画素電極と一部が平面的に重なる容量線とを備え、前記薄膜トランジスタ毎にドレイン領域に接続された前記画素電極の一部により形成される第１容量電極と、前記ゲート線に沿う前記容量線が前記ソース線が延在する方向に張り出して誘電体膜を介して前記第１容量電極に対向配置された第２容量電極とにより複数の保持容量が形成されてなり、同一のソース線に対して前記薄膜トランジスタを介して電気的に接続された複数の画素電極のうち、前記同一のソース線が延在する方向の隣の画素電極同士は、前記同一のソース線を挟んで反対側に位置するように配置され、前記隣の画素電極のうち、一方の画素電極は、前記一方の画素電極に接続される前記同一のソース線に沿う第１の辺と、前記一方の画素電極に接続される第１ゲート線側と反対側の第２の辺とを有し、前記一方の画素電極の前記第１容量電極は、前記第１の辺と前記第２の辺とが交差する角部を含む前記一方の画素電極の前記第１の辺側の端部に形成されており、前記一方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記一方の画素電極を挟んで前記第１ゲート線と反対側であって、前記第２の辺に沿う第１容量線が前記同一のソース線と一部重なるように張り出している第１張出領域の端部において、前記一方の画素電極の前記第１容量電極と対向配置されるように形成されており、前記第１張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線と重なるように配置されており、前記隣の画素電極のうち、他方の画素電極は、前記他方の画素電極に接続される前記同一のソース線側と反対側の第３の辺と、前記他方の画素電極に接続される第２ゲート線側と反対側の第４の辺とを有し、前記他方の画素電極の前記第１容量電極は、前記第３の辺と前記第４の辺とが交差する角部を含む前記第３の辺側の端部に形成されており、前記他方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記他方の画素電極を挟んで前記第２ゲート線と反対側であって、前記第４の辺に沿う第２容量線が前記同一のソース線の隣のソース線と一部重なるように張り出している第２張出領域の端部において、前記他方の画素電極の前記第１容量電極と対向配置されるように形成されており、前記第２張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線の隣のソース線と重なるように配置されており、前記同一のソース線が延在する方向の前記隣の画素電極の保持容量同士の間で、前記第１容量電極と前記第２容量電極との重なる面積が同一であることを特徴とする。
また、本発明のカラー液晶表示装置は、アクティブマトリクス基板と対向基板との間に液晶を有することを特徴とする。
このように構成したアクティブマトリクス基板では、Ｙ方向に隣接する保持容量コンデンサ同士の間で、前記第２の電極部に対する前記第１の電極部の相対的な形成位置が同一であるため、各構成部分をフォトリソグラフィ技術を用いて形成するときに、アライメントのずれが発生しても、それらの保持容量コンデンサ同士の間で、第１の電極部と第２の電極部との対向面積に差が発生せず、それらの保持容量コンデンサの容量値を均一にすることができる。
それ故、液晶表示装置にこのような構成のアクティブマトリクス基板を用いることによって、隣接する保持容量コンデンサ間で保持容量値が相違することによるゲート線単位でのフリッカーの発生を防止することができる。
【００２７】
【発明の実施の形態】
〔第1の実施例〕
図１は、アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構成を示す図である。図２は、本実施例の液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。なお、本実施例のアクティブマトリクス基板は、従来のアクティブマトリクス基板と画素領域内における各構成部分の形成パターンのみが相違し、その他の部分は同様であるので、共通する機能を有する構成部分については、同じ符号を付してその詳細な説明を省略する。
【００２８】
図1において、本実施例のカラー液晶表示装置では、アクティブマトリクス基板を構成する透明な基板１０の表面に、Ｘ方向に延びるゲート線Ｇ０、Ｇ１、Ｇ２・・・と、Ｙ方向に延びるソース線Ｓ１、Ｓ２、Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が形成されている。そして、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、ソース線Ｓ１、Ｓ２、Ｓ３・・・に対してＴＦＴ１１を介して透明な画素電極１２が接続されている。そして、ゲート線Ｇ１、Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１がオン状態である期間(選択期間)には、液晶容量部ＣＬＣに、ソース線Ｓ１、Ｓ２、Ｓ３・・・から供給される画像信号が書き込まれる。一方、 ＴＦＴ１１がオフ状態である期間(非選択期間)には、選択期間に液晶容量部ＣＬＣに書き込まれた画像信号が保持される。
【００２９】
ここで、品位の高い表示を行なうためには非選択期間における保持特性が良好であることが求められる。そこで、ゲート線Ｇ０、Ｇ１、Ｇ２・・・のうち前段のゲート線と画素電極１２との間には、保持容量コンデンサＣＳが構成されている。ゲート線Ｇ０、Ｇ１、Ｇ２・・・のうち、ゲート線Ｇ０には、 ＴＦＴ１１のゲート電極が接続されていないので、ゲート線Ｇ０は、実質的には専用の容量線である。
【００３０】
なお、基板１０及び対向基板２０の外側には、偏光板４１、４２が配置されている。
【００３１】
対向基板２０には、カラーフィルタ２１が形成されている。カラーフィルタ２１は、一般的に、赤色フィルタＲ、緑色フィルタＧ、青色フイルタＢからなる。各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２は、それぞれこれらの３色のカラーフィルタ２１に対応して配置されている。本実施例のカラーフィルタ２１の配列は、デルタ配列(図１２)である。すなわち、対向基板２０では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタが、これら３色を１単位としてＸ方向に周期的に配列された第1のカラーフィルタ列Ｆ１ (奇数段目のカラーフィルタ列)と、このカラーフィルタ列にＹ方向で隣接し、前記の３色を１単位としてＸ方向に周期的に配列された第２のカラーフィルタ列Ｆ２ (偶数段目のカラーフィルタ列)とが形成され、第1のカラーフィルタ列Ｆ１と第２のカラーフィルタ列Ｆ２とは、前記の1単位周期の１／２周期に相当する距離だけＸ方向に交互にずれて配置されている。このように構成したデルタ配列では、各色要素が画面内で均一に分散しているので、なめらかな画像品質が要求される画像表示用に特に適している。
【００３２】
このように構成したカラーフィルタの配列に対応して、アクティブマトリクス基板では、図２及び図３に示すように、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢに対応する３つの画素領域Ｐ１１、Ｐ１２、Ｐ１３がそれらを１単位としてＸ方向に周期的に配置された第１の画素列(奇数段目の画素列)が形成されている。また、第１の画素列にＹ方向において隣合う第２の画素列(偶数段目の画素列)では、同じ１単位に相当する画素領域Ｐ２１、Ｐ２２、Ｐ２３が第1の画素列に対して１／２周期に相当する距離だけＸ方向にずれるように配置されている。また、第２の画素列にＹ方向において隣合う画素列(奇数段目の画素列)において、同じ１単位に相当する画素領域Ｐ３１、Ｐ３２、Ｐ３３は、画素領域Ｐ２１、Ｐ２２、Ｐ２３に対して反対の方向に１／２周期に相当する距離だけずれるように配置されている。このため、画素領域Ｐ３１、Ｐ３２、Ｐ３３を含む画素列は、画素領域Ｐ１１、Ｐ１２、Ｐ１３を含む画素列をＹ方向にそのまま平行移動した状態にある。従って、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置は、Ｙ方向において１．５画素ピッチだけ一段毎に左右交互にずれた状態にある。
【００３３】
各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、クランク状に曲折しながらＹ方向延びている。そして、同一のソース線に対しては、同じ色に対応する画素のみが接続している。従って、同一のソース線からは、赤色、緑色、青色のいずれか一色の表示を行なうための信号のみが供給すればよい構成になっている。なお、本実施例では、クランク状に曲折しながらＹ方向に延びたソース線を用いたが、その代わりに、曲線状に蛇行しながらＹ方向に延びたソース線を用いてもよい。
【００３４】
いずれの画素領域も、基本的な構成が同じであるため、画素領域Ｐ２１を例に説明する。図２からわかるように、ＴＦＴ１１のゲー卜電極１１３はゲート線Ｇ２に接続され、ソース領域１１１はソース線Ｓ１に接続され、ドレイン領域１１２は画素電極１２に接続されている。画素領域Ｐ２１には、ドレイン領域１１２と画素電極１２とに電気的に接続された第1の電極部Ｃ１が形成され、第1の電極部Ｃ１はドープドシリコン膜で形成されている。また、前段のゲート線Ｇ１からＹ方向に延びた第２の電極部Ｃ１が形成されている。
【００３５】
第１の電極部Ｃ１と第２の電極部Ｃ２とは、誘電体膜を介して対向しており、前段のゲート線Ｇ２と画素電極１２との間に保持容量コンデンサＣＳが形成されている状態にある。
【００３６】
このように構成したアクティブマトリクス基板では、クランク状のソ-ス線Ｓ１、Ｓ２、Ｓ３・・・に対して、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・のうち、デルタ配列された各カラーフィルタ２１の同じ色に対応する画素領域の画素電極１２のみが接続されている。このため、同一のソース線Ｓ２には、Ｙ方向において、緑色（Ｒ）に対応する画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の画素電極１２が左右反対側から交互に接続されている。その他のソース線Ｓ１、Ｓ３・・・でも同様である。
【００３７】
ここで、ゲート線Ｇ１に沿ってＸ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である。また、ゲート線Ｇ２に沿ってＸ方向に並ぶ各画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・の間でも、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である。
【００３８】
これに対し、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右反転するパターンになっている。すなわち、ゲート線Ｇ１に接続する奇数段目の画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する偶数段目の画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・との間では、ＴＦＴ１１及び画素電極１２の形成パターンが左右対称になっている。
【００３９】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００４０】
また、保持容量コンデンサＣＳの第1の電極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間でＸ方向及びＹ方向のいずれの方向においても同一である。
【００４１】
例えば、ゲート線Ｇ１に接続する画素領域Ｐ１２では、前段のソース線Ｓ１が通る領域に保持容量コンデンサＣＳが形成されている。同様に、ゲート線Ｇ３に接続する画素領域Ｐ３２でも、前段のソース線Ｓ１が通る領域に保持容量コンデンサＣＳが形成されている。従って、ゲート線Ｇ１、Ｇ３に接続するいずれの画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・でも、保持容量コンデンサＣＳの第1の電極部Ｃ１は、ＴＦＴ１１のドレイン領域１１２との接続位置から画素電極１２の左側領域にまでそのまま延びおり、この左側領域において、前段のゲート線Ｇ０、Ｇ２から張り出す第２の電極部Ｃ２に重なっている。
【００４２】
これに対して、ゲート線Ｇ２に接続する画素領域Ｐ２２では、画素領域Ｐ２２自身が接続するソース線Ｓ２が通る領域に保持容量コンデンサＣＳが形成されている。従って、ゲート線Ｇ２に接続するいずれの画素領域Ｐ２１、Ｐ２２・・・でも、保持容量コンデンサＣＳの第1の電極部Ｃ１は、ＴＦＴ１１のドレイン領域１１２との接続位置からソース領域１１１に向かって一旦折り返し、ソース領域１１１付近からは、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・と同様、画素電極１２の左側領域にまで延びている。そして、この左側領域において、前段のゲート線Ｇ１から張り出す第２の電極部Ｃ２に重なっている（図３）。
【００４３】
このような構成のアクティブマトリクス基板の製造方法を、図4を参照して説明する。図４（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図２のIV一IV′断面図、V―V′断面図、VI-VI′断面図である。
【００４４】
図４（Ａ）において、まず、フォトリソグラフィ技術により、石英ガラスからなる基板１０の上にＴＦＴ１１の能動領域と保持容量コンデンサＣＳの第1の電極部Ｃ１とを形成するための多結晶シリコシ薄膜１１０を形成する。
【００４５】
次に、多結晶シリコン膜１１０の熱酸化により、ゲート酸化膜１１４と、保持容量コンデンサＣＳの絶縁膜Ｃ３とを形成する。次に、保持容量コンデンサＣＳを形成するための多結晶シリコン膜１１０に対してのみ、不純物を選択的にドーピングすることによって、保持容量コンデンサＣＳの第1の電極部Ｃ１を形成する。
【００４６】
続いて、フォトリソグラフィ技術により、ゲート電極１１３と、保持容量コンデンサＣＳの第２の電極部Ｃ２とを多結晶のドープトシリコン薄膜から形成する。この状態で、画素領域Ｐ２１では、ゲート電極１１３がゲート線Ｇ２に電気的に接続され、第２の電極部Ｃ２が前段のゲート線Ｇ１に電気的に接続された状態にある。
【００４７】
次に、ゲート電極１１３をマスクとしてイオンを打ち込んで、ソース領域１１１及びドレイン領域１１２を形成する。次に、層間絶縁膜１１５を形成した後、それにスルーホールを形成する。
【００４８】
しかる後に、ソース領域１１１及びドレイン領域１１２に対してソース端子１１８及びドレイン端子１１９をそれぞれ電気的に接続する。ここで、ソース端子１１８は、ソース線Ｓ１に電気的に接続され、ドレイン端子１１９は、画素電極１２に電気的に接続される。
【００４９】
このようにして、画素領域Ｐ２１にＴＦＴ１１と保持容量コンデンサＣＳとを形成するとともに、図４（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ２２にも、保持容量コンデンサＣＳを形成する。
【００５０】
このような製造方法において、フォトリソグラフィ技術によって基板１０の上に各構成部分を形成していくとき、左右方向(Ｘ方向)にパターンマスクのアライメントのずれが発生しても、本実施例では、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、構造パラメータが一段毎に異なってしまうことがない。すなわち、図５において、ＴＦＴ１１及び保持容量コンデンサＣＳの第1の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ３と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成バターンＡ４との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ４との間でアライメントがＸ方向にずれても、ゲート線Ｇ１、Ｇ３・・・に接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・（奇数段目の画素領域）の保持容量コンデンサＣＳ（ＯＤＤ）（これらの保持容量コンデンサは、ゲート線Ｇ０、Ｇ２、Ｇ３・・・に接続されている。）と、ゲート線Ｇ２・・・に接続する画素領域Ｐ２１、Ｐ２２・・・（偶数段目の画素領域）の保持容量コンデンサＣＳ（ＥＶＥＮ）（これらの保持容量コンデンサは、ゲート線Ｇ１、Ｇ３、Ｇ５・・・に接続されている。）との間で対向部分Ｃ０の面積が変動しない。
【００５１】
例えば、多結晶シリコン薄膜の形成パターンＡ３が多結晶シリコン薄膜の形成バターンＡ４に対して矢印Ｒの方向に少々ずれた状態に形成されても、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・及び偶数段目の画素領域Ｐ２１、Ｐ２２・・・の双方において、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積が小さくなるだけである。逆に、多結晶シリコン薄膜の形成バターンＡ３が多結晶シリコン薄膜の形成パターンＡ４に対して矢印Ｌの方向に少々ずれた状態に形成されても、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・及び偶数段目の画素領域Ｐ２１、Ｐ２２・・・の双方において、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積が大きくなるだけである。
【００５２】
また、アライメントが多少上下方向（Ｙ方向）にずれても、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積は、変化しない。
【００５３】
このように、本実施例のアクティブマトリクス基板では、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ４との間でアライメントが左右方向（Ｘ方向）又は上下方向（Ｙ方向）にずれても、各画素領域Ｐ１１、Ｐ１２・・・Ｐ２１、Ｐ２２・・・Ｐ３１、Ｐ３２・・・の間で、各保持容量コンデンサＣＳの容量値が常に等しいので、奇数段目のゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧と、偶数段目のゲート線Ｇ２、・・の最適ＬＣコモン電圧とは、常に同一である。それ故、全体的な最適ＬＣコモン電圧を設定できるので、ゲート線単位でのフリッカーを防止することができる。
【００５４】
さらに、本実施例では、ソース線Ｓ１、Ｓ２、Ｓ３に沿ってＹ方向に並ぶ画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間において、ＴＦＴ１１及び画素電極１２の相対的な形成位置を一段毎に左右反転させているだけで、保持容量コンデンサＣＳを形成するための第1の電極部Ｃ１の形成位置及び形状が異なるだけである。従って、第1の電極部Ｃ１と第２の電極部Ｃ２との相対的な位置関係を最適化するだけで、第１の電極部Ｃ１及び第２の電極部Ｃ２を形成する際のアライメントずれに起因するフリッカを防止している。それ故、各構成部分の形成領域や大きさに制限がある場合にも適用できるので、高精細及び高密度の液晶表示装置を実現する際に特に有利である。
【００５５】
また、奇数段目のゲート線Ｇ１、Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、Ｐ２２・・・との間において、第１の電極部Ｃ１以外の構成部分のパターンは、実質的に同一である。それ故、対向基板２０とアクティブマトリクス基板とのアライメントずれ、又はアクティブマトリクス基板上でのアライアメントずれが発生しても、奇数段目のゲート線Ｇ１、Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、Ｐ２２・・・との間では、開口率の差も軽減され、それによる横ラインむらを防止することもできる。
【００５６】
〔第２の実施例〕
図６は、本実施例の液晶表示装置のアクィブマトリクス基板の各構成部分の形成パターンを示す平面図である。なお、本実施例のアクティブマトリクス基板は、第１の実施例に係るアクティブマトリクス基板と保持容量コンデンサの部分のみが相違し、その他の部分は同様であるため、対応する機能を有する構成部分には同じ符号を付してある。
【００５７】
第１の実施例では、各保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するのに、前段のゲート線を利用する構造であったが、本実施例では、定電位の保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・がゲート線Ｇ１、Ｇ２、Ｇ３・・・と並列にＸ方向に延びた状態に形成され、保持容量コンデンサＣＳは、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・を利用して第２の電極部Ｃ２を構成している。
【００５８】
なお、本実施例の液晶表示装置でも、第１の実施例と同様に、赤色、緑色、青色に対応する3つ各画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを1単位としてＸ方向に周期的に配置されている。また、Ｙ方向で隣接する画素列でも、同じく１単位に相当する画素領域Ｐ１１、Ｐ１２、Ｐ１３及び画素領域Ｐ３１、Ｐ３２、Ｐ３３が左右交互に１／２周期ずつずらして配置されている。
【００５９】
ここで、各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、クランク状に形成されている。また、同一のソース線に対しては、同じ色に対応する画素領域の画素電極のみが接続している。従って、同一のソース線からは、赤色、緑色、青色のいずれか一色の表示を行なうための信号のみが供給すればよい構成になっている。
【００６０】
また、いずれ画領域素も基本的な構成が同一であるため、画素領域Ｐ２１を例に説明すると、画素領域Ｐ２１には、ドレイン領域１１２及び画素電極１２に電気的に接続するドープドシリコン膜からなる第１の電極部Ｃ１が形成され、保持容量線ＣＭ２からは、Ｙ方向に延びる第２の電極部Ｃ２が形成されている。第１の電極部Ｃ１と、第２の電極部Ｃ２とは、誘電体膜を介して対向しており、画素領域Ｐ２１では、画素電極１２と保持容量線ＣＭ２との間に保持容量コンデンサＣＳが構成されている。
【００６１】
このように構成したアクティブマトリクス基板では、クランク状のソース線に対して、デルタ配列された各カラーフィルタ２１の同じ色に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２のみが接続され、同一のリース線Ｓ２に対しては、画素領域Ｐ１２、Ｐ２２、Ｐ３２の画素電極１２が左右反対側から接続している。その他のソース線Ｓ１、Ｓ３・・・でも同様である。
【００６２】
従って、第１の実施例と同様、Ｘ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である一方、Ｙ方向においては、画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・におけるＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右反転している。
【００６３】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、 Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００６４】
また、保持容量コンデンサＣＳの第１の電極部Ｃ１と、保持容量線ＣＭ１、ＣＭ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。すなわち、各画素領域の間で同一である。
【００６５】
このような構成のアクティブマトリクス基板の製造方法は、第１の実施例とほぼ同様であり、ゲート電極１１３、ゲート線Ｇ１、Ｇ２、Ｇ３・・・を形成するときに、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・とそれらから張り出す第２の電極部Ｃ２とを同時に形成する点だけが相違する。
【００６６】
従って、図７において、ＴＦＴ１１及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ３と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成パターンＡ５との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ５との間でアライメントが左右方向（Ｘ方向）にずれても、各画素領域Ｐ１１、Ｐ１２・・・Ｐ２１、Ｐ２２・・・Ｐ３１、Ｐ３２・・・の間で、斜線を付した対向部分Ｃ０の面積（保持容量コンデンサＣＳの容量値）が常に等しくなる。それ故、本実施例によれば、ゲート線単位でのフリッカーを防止することができるなど、第１の実施例と同様な効果を有する。
【００６７】
〔第３の実施例〕
第１及び第２の実施例では、いずれもスイッチング素子として、コプラナ型のＴＦＴを用いたが、本実施例では、これに代えて逆スタガ型のＴＦＴを用いてある。
【００６８】
図８は、アモルファスシリコン膜を能動層に用いたＴＦＴ及び保持容量コンデンサの断面図である。図８において、ガラス製の基板１０Ａの表面側には、下地膜１１０Ａの上にタンタル膜からなるゲート電極１１３Ａが形成され、その表面には、ゲート絶縁膜としてのタンタル酸化物１１４Ａが形成されている。タンタル酸化物１１４Ａの表面には、シリコン窒化物１１４Ｂが形成され、タンタル酸化物１１４Ａとシリコン窒化物１１４Ｂとがゲート絶縁膜として機能するようになっている。シリコン窒化物１１４Ｂの表面側には、チャネルを形成するための真性のアモルファスシリコン膜１１７Ａが形成されている。真性のアモルファスシリコン膜１１７Ａの表面側には、高濃度のＮ型のアモルファスシリコン膜１１６Ａが形成されている。Ｎ型のアモルファスシリコン膜１１６Ａは、ゲート電極１１３Ａと対時する部分がエッチングされ、ソース領域１１１Ａとドレイン領域１１２Ａとに分割されている。ソース領域１１１Ａには、モリブデン層１１８Ａを介してアルミニウム電極層１１８Ｂが形成されており、このアルミニウム電極層１１８Ｂは、ソース線Ｓ１、Ｓ２、Ｓ３・・・に接続されている。ドレイン領域１１２Ａには、ＩＴＯ膜からなる画素電極１２Ａが接続されている。
【００６９】
画素電極１２Ａ（ＩＴＯ膜）は、図９に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の端部にまで形成されており、そこで、画素電極１２Ａの端部は、保持容量コンデンサＣＳの第１の電極部Ｃ１になっている。
【００７０】
第１の電極部Ｃ１の下層側には、ゲート絶縁膜と同時に形成されたタンタル酸化物１１４Ａとシリコン窒化物１１４Ｂとからなる保持容量コンデンサＣＳの誘電体膜Ｃ３が形成されている。誘電体膜Ｃ３の下層側には、ゲート電極１１３Ａと同時に形成されたタンタル膜が形成されており、このタンタル膜は、保持容量コンデンサＣＳの第２の電極部Ｃ２になっている。
その他の構成は、第１の実施例と略同様になっているため、その詳細な説明を省略する。本実施例でも、図９に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・は、デルタ配列のカラーフィルタ２１に対応して配置されている。ここで、同一のソース線Ｓ１、Ｓ２、Ｓ３・・・に対しては、同じ色に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２Ａのみが接続されている。このため、同一のソース線Ｓ２には、緑色（Ｒ）に対応する画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソース線Ｓ２の左右反対側から交互に接続している。
【００７１】
この場合でも、第１の実施例と同様に、例えば、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・では、保持容量コンデンサＣＳの形成位置が画素領域内の同じ位置にある。すなわち、保持容量コンデンサＣＳの第１の電極部Ｃ１は、画素電極１２Ａの端部で構成されている点で実施例１と相違するが、この第１の電極部Ｃ１と、前段のゲート緑Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間でＸ方向及びＹ方向のいずれの方向においても一致するように設定されている。それ故、図１０において、画素電極１２Ａ及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するためのＩＴＯ膜の形成パ夕ーンＡ７と、ゲート線Ｇ１，Ｇ２，Ｇ３・・・、ゲート電極１１３Ａ及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するためのタン夕ル膜の形成パターンＡ６との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、ＩＴＯ膜の形成パターンＡ７とタンタル膜の形成パターンＡ６を形成する際に、左右方向(Ｘ方向)にアライメントずれが発生しても、奇数段目のゲート線Ｇ１、Ｇ３・・・に接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・の保持容量コンデンサＣＳと、ゲート線Ｇ２・・・に接続する画素領域Ｐ２１、Ｐ２２・・・の保持容量コンデンサＣＳとの間では、斜線を付した対向部分Ｃ０の面積(保持容量コンデンサＣＳの容量値)は等しい。それ故、本実施例によれば、ゲート線単位でのフリッカーの発生を防止できるなど、第１の実施例と同様な効果を有する。
【００７２】
なお、本実施例では、第２の電極部Ｃ２を形成するにあたって、第１の実施例と同様、前段のゲート線Ｇ０、Ｇl、Ｇ２、Ｇ３・・・を用いたが、第２の実施例のように、専用の保持容量線ＣＭl、ＣＭ２、ＣＭ３・・・を形成し、それを用いて、保持容量コンデンサＣＳを構成してもよい。
【００７３】
〔第４の実施例〕
第１ないし第３の実施例は、デルタ配列のカラーフィルタを用いた液晶表示装置についての実施例であるが、本実施例は、モザイク配列のカラーフィルタを用いた液晶表示装置についての実施例である。なお、本実施例では、カラーフィルタがモザイク配列になっているため、画素が格子状に配置されているが、その他の部分は、第１の実施例と同様であるため、対応する部分には、同じ符号を付してそれらの詳細な説明を省略する。
【００７４】
図１１は、本実施例のアクティブマトリクス基板の各構成部分のパターンを示した図である。透明な基板の表面には、Ｘ方向に延びるゲート線Ｇ１、Ｇ２、Ｇ３・・・とＹ方向に延びるソース線Ｓ１、Ｓ２、Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が形成されている。これらの画素領域Ｐ１１、Ｐ１２、Ｐl３・・・では、ソース線Ｓ１、Ｓ２、Ｓ３・・・に対し、スイッチング素子としてのＴＦＴ１１を介して透明な画素電極１２が接続されている。また、液晶容量部ＣＬＣでの保持特性を向上するために、前段のゲート線Ｇ０、Ｇ１、Ｇ２、Ｇ３・・・と画素電極１２との間には、保持容量コンデンサＣＳが形成されている。
【００７５】
このような構成は、第１ないし第３の実施例のように、カラーフィルタ２１がデルタ配列の場合と同じであるが、本実施例では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１がモザイク配列で形成されているため、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応するように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が配列されている。
図１１では、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・に、それが対応するカラーフィルタの色の種類を（Ｒ）（Ｇ）（Ｂ）で示してある。ここで、赤色、緑色、青色の３色のカラーフィルタは、図１３に示したように、これら３色を１単位としてＸ方向に周期的に配列されている。ここで、第１のカラーフィルタ列Ｆ１（奇数段目のカラーフィルタ列）と第２のカラーフィルタ列Ｆ２′（偶数段目のカラーフィルタ列）とは、前記の１単位周期の１/３周期に相当する距離だけＸ方向に交互にずれた状態にある。
【００７６】
このようなカラーフィルタの配列に対応して、ゲート線Ｇ１に接続する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応する３つの画素領域Ｐl１、Ｐ１２、Ｐ１３を１単位としてＸ方向に直線的に繰り返し配置され、第１の画素列（奇数段目の画素列）が形成されている。また、ゲート線Ｇ２に接続する画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・からなる第２の画素列（偶数段目の画素列）でも、赤色Ｒ、緑色Ｇ、青色Ｂに対応する３つの画素領域Ｐ２１、Ｐ２２、Ｐ２３を１単位としてＸ方向に直線的に繰り返し配置されている。ここで、第１の画素列（奇数段目の画素列）と第２の画素列（偶数段目の画素列）との間では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応する３色の画素領域を１単位として周期的に配列したときの１/３周期に相当する距離だけＸ方向に、かつ交互にずれるように配置されている。その結果、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置は、一段毎にl画素ピッチだけ左右交互にずれた状態にある
このように構成したアクィブマトリクス基板では、デルタ配列と相違して、各ソース線Ｓ１、Ｓ２、Ｓ３・・・のうち、同一のソース線に対して同じ色に対応する画素領域の画素電極のみが接続する場合でも、ソース線Ｓ１、Ｓ２、Ｓ３・・・は、Ｙ方向に向かって各画素領域の間を直線的に延びるように形成される。
【００７７】
ここで、同一のソース線、例えば、ソースＳ２には、画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の画素電極１２が左右反対側から交互に接続されるのは、第１ないし第３の実施例と同様である。従って、Ｘ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一であるが、ソース線Ｓ２に治ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右に反転している。
【００７８】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００７９】
また、保持容量コンデンサＣＳの第１の電極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間でＸ方向及びＹ方向のいずれの方向においても同一である。
それ故、保持容量コンデンサＣＳの第１の電極部Ｃlと、第２の電極部Ｃ２とを形成する際に、左右方向(Ｘ方向)又は上下方向(Ｙ方向)のアライメントずれが発生した場合も、奇数段目のゲート線Ｇl、 Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、 Ｐ２２、 Ｐ２３・・・との間で保持容量コンデンサＣＳの容量値が等しいので、ゲート線単位でのフリッカーの発生を防止できるなど、第１の実施例と同様な効果を有する。
なお、第１の実施例と同様に、前段のゲート線ＧO、Ｇ１、Ｇ２、Ｇ３・・・の一部を保持容量コンデンサＣＳの第２の電極部Ｃ２に用いたが、第２の実施例のように、専用の保持容量線ＣＭl、ＣＭ２、ＣＭ３・・・を形成し、その一部を保持容量コンデンサＣＳの第２の電極部Ｃ２に用いてもよい。
【００８０】
また、ＴＦＴ１１としては、コプラナ型のＴＦＴに限らず、第３の実施例のように、逆スタガ型のＴＦＴを用いてもよい。
【００８１】
〔その他の実施例〕
本発明のアクティブマトリクス基板は、モノクロ液晶表示装置に用いた場合にも、カラー液晶表示装置の場合と同様に、アライメントずれに起因するフリッカを防止することができる。
【００８２】
また、各実施例においては、透明なIＴＯ電極を用いたが、アルミニウム電極等を画素電極として用いた反射型の液晶表示装置にも同様に本発明を適用できる。
さらに、ＴＦＴに代えて、ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)構造のダイオードをスイッチング素子として用いたアクティブマトリクス基板にも本発明を適用できる。すなわち、Ｙ方向に隣接する保持容量コンデンサ同士で、保持容量コンデンサの第１の電極部と第２の電極部との相対的な形成位置を同一とすれば、実施例１ないし４と同じ効果を有する。
【００８３】
〔産業上の利用可能性〕
以上のとおり、本発明においては、アクティブマトリクス基板の保持容量コンデンサを構成する第１の電極部と第２の電極部の構造を、各画素領域間で平行移動すれば重ね合わせることのできるパターン、すなわち、第１の電極部と第２の電極部との相対的な位置関係を各画素領域間で同一にしたことに特徴を有する。従って、本発明によれば、第１の電極部及び第２の電極部を形成する際にアライメントずれがあっても、保持容量コンデンサの容量値は等しくなる。それ故、奇数のゲート段と偶数のゲート段との間で保持容量コンデンサの容量値の差をなくすことができ、フリッカーを軽減することができる。
【００８４】
また、画素領域では、第１の電極部及び第２の電極部の形成位置や占有面積が限られているが、本発明によれば、第１の電極部と第２の電極部との相対的な位置関係を最適化するだけで、第１の電極部及び第２の電極部を形成する際のアライメントずれに起因するフリッカを防止できる。それ故、高精細及び高密度の液晶表示装置を実現する際には、特に有利である。
さらに、奇数のゲート段に対応する画素領域と偶数のゲート段に対応する画素領域との間では、第１の電極部の形成パターンだけが相違し、その他の構成部分のパターンが実質的に等しい。それ故、カラーフィルタを備える対向基板とアクティブマトリクス基板とのアライメントずれ、又はアクティブマトリクス基板上でのアライメントずれが発生しても、奇数のゲート段に接続する画素領域と偶数のゲート段に接続する画素領域との間で開口率の差もなくなり、横ラインむらを効果的に防止することができる。
【図面の簡単な説明】
【図１】アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構成を示す図である。
【図２】第１の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図３】図２に示す形成パターンの模式図である。
【図４】 (Ａ)は、図２のIV-IV′線における断面図、 （Ｂ）は図２のV-V′線における断面図、(Ｃ)は、図２のVI-VI′線における断面図である。
【図５】図２に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
【図６】第２の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図７】図６に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
【図８】第３の実施例に係る液晶表示装置に用いたアクティブマトリクス基板のＴＦＴとして用いた逆スタガ型のＴＦＴの断面図である。
【図９】第３の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１０】図９に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成するタンタル膜及びＩＴＯ膜の形成パターンを模式的に示す平面図である。
【図１１】第４の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１２】デルタ配列の色配列パターンを示す図である。
【図１３】モザイク配列の色配列パターンの一例を示す図である。
【図１４】従来の液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１５】 (Ａ)は、図１４のI―I′線における断面図、（Ｂ）は図１４のII―II′線における断面図、(Ｃ)は図１４のIII-III′線における断面図である。
【図１６】図１４に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
【発明の属する技術分野】
この発明は、液晶表示装置に用いるアクティブマトリクス基板の素子構造、特に保持容量コンデンサの構造に関するものである。また、そのアクティブマトリクス基板を用いたカラー液晶表示装置の構造に関するものである。
【背景技術】
アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構造を図１に示す。図１において、基板１０の表面には、Ｘ方向に延びたゲート線Ｇ０、Ｇ１、Ｇ２・・・と、Ｙ方向に延びたソース線Ｓ１、Ｓ２、Ｓ３
・・・と、これらのソース線Ｓ１、Ｓ２、Ｓ３・・・とゲート線Ｇ１、Ｇ２、Ｇ３・・・との交点に対応する位置に配置された複数の画素電極１２と、各画素電極に接続された薄膜トランジスタ(以下、「ＴＦＴ」という。)１１とが形成されている。
【０００２】
そして、選択期間、すなわち、ゲート線Ｇ１、Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１がオン状態である期間、には、対向基板２０に形成された共通電極２６、画素電極１２及びそれらの間隙に封入されている液晶３０で構成された液晶容量部ＣＬＣに、ソース線Ｓ１、Ｓ２、Ｓ３・・・から供給される画像信号が書き込まれる。一方、非選択期間、すなわち、ＴＦＴ１１がオフ状態である期間、には、選択期間に液晶容量部ＣＬＣに書き込まれた画像信号が保持される。
【０００３】
ここで、品位の高い表示を行なうためには非選択期間における保持特性が良好であることが求められる。それには、液晶容量部ＣＬＣに対して電気的に並列に保持容量コンデンサＣＳを設けることが有効である。保持容量コンデンサＣＳについては、前段のゲート線と画素電極１２との間に保持容量コンデンサＣＳを設ける構成、又は別途に形成した保持容量線(図１には図示せず。)と画素電極１２との間に保持容量コンデンサＣＳを設ける構成などが提案されている。
【０００４】
【発明が解決しようとする課題】
このようにして構成された保持容量コンデンサＣＳ、画素電極１２、ＴＦＴ１１、その他の付随する配線なとで画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が構成されている。なお、ここでは、画素領域Ｐ１１と画素領域Ｐ３１との間には画素領域が形成されていないが、その領域に青色用の画素領域が形成されているものやダミーの画素領域が形成されているものもある。
対向基板２０には、カラーフィルタ２１が形成されている。カラーフィルタ２１は、一般的に、赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢからなる。これらの赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢは、それらを１単位として表示画面内に繰り返し配置されている。カラーフィルタ２１の配列には、ストライプ配列、モザイク配列、又はデルタ配列がある。ここで、図１２にはデルタ配列の色配列パターンを示し、図１３にはモザイク配列の色配列パターンの一例について示す。このようなデルタ配列やモザイク配列では、各色要素が表示画面内に均一に分散するため、ストライプ配列に比較して、なめらかな画像を表示できるという利点がある。
【０００５】
デルタ配列が用いられた液晶表示装置としては、特公平３-６４０４６号公報第３図Ａに開示されたものなどがあり、モザイク配列が用いられた液晶表示装置としては、同公報第８図Ｃ〜Ｆに開示されたものなどがある。
【０００６】
この公報に記載された液晶表示装置のうちデルタ配列が用いられたものは、図１４に示すように、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢに対応する３つの画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを１単位としてＸ方向に周期的に配置されている。但し、偶数段目の画素列における画素領域Ｐ２１、Ｐ２２、Ｐ２３は、奇数段目の画素列における画素領域Ｐ１１、Ｐ１２、Ｐ１３、又は画素領域Ｐ３１、Ｐ３２、Ｐ３３に対して前記１単位の１/２周期に相当する距離だけずらして配置されている。このため、奇数段目の画素列と偶数段目の画素列との間では、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置が１.５画素ピッチに相当する距離だけ左右交互にずれた状態にある。
【０００７】
いずれの画素領域も、基本構成が同じであるため、画素領域Ｐ２１を例に説明する。画素領域Ｐ２１において、ＴＦＴ１１のソース領域１１１は、ソース線Ｓ１に接続され、ゲート電極１１３は、ゲート線Ｇ２に接続され、ドレイン領域１１２は、画素電極１２に接続されている。
【０００８】
また、画素領域Ｐ２１には、ＴＦＴ１１のドレイン領域１１２及び画素電極１２に電気的に接続された第１の電極部Ｃ１と、前段のゲート線Ｇ１からＹ方向に張り出した構造をもつ第２の電極部Ｃ２とが形成されている。第１の電極部Ｃ１の材料は、通常、ドープトシリコンシリコン膜が用いられている。第１の電極部Ｃ１と、第２の電極部Ｃ２とは、後述するとおり、誘電体膜を介して対向して配置されている。このようにして、画素電極１２と前段のゲート線Ｇ１との間に保持容量コンデンサＣＳが形成されている。
【０００９】
また、各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、Ｙ方向にクランク状に曲折しながら延びているとともに、複数の色信号を同一のソース線に適切なタイミングで供給するための複雑な色切換回路を不要とするため、同一のソース線に対しては、同じ色に対応する画素領域の画素電極１２のみがＴＦＴ１１を介して接続されている。従って、同一のソース線には、１段毎に同じ色に対応する画素領域がソース線の両側に交互に配置されることになる。例えば、ソース線Ｓ２の場合には、緑色に対応した画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソース線Ｓ２の両側に交互に配置されている。また、必然的に、ＴＦＴ１１とソース線の位置関係も１段毎に逆になっている。
【００１０】
その結果、ゲート線Ｇ１、Ｇ２、Ｇ３・・・に沿ってＸ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ(第１の電極部Ｃ１及び第２の電極部Ｃ２)の相対的な形成位置は同一である一方、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳの相対的な形成位置は、一段毎に左右対称の関係になっている。例えば、ゲート線Ｇ１に接続する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する画素領域Ｐ２１、Ｐ２２,Ｐ２３・・・との間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳの相対的な位置関係が左右対称になっている。
【００１１】
このような構成のアクティブマトリクス基板の製造方法を、図１５を参照して簡単に説明する。図１５（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図１４のＩ-Ｉ′断面図、II-II′断面図、III-III′断面図である。
図１５（Ａ）において、まず、基板１０の上に多結晶シリコン薄膜を形成した後、フォトリソグラフィ技術によるパターニングによって、ＴＦＴ１１の能動領域と、保持容量コンデンサＣＳの第１の電極部Ｃ１とを構成する多結晶シリコン薄膜１１０を形成する。
次に、多結晶シリコン膜１１０の熱酸化により、ゲート酸化膜１１４と、保持容量コンデンサＣＳの誘電体膜Ｃ３とを形成する。次に、保持容量コンデンサＣＳを構成するための多結晶シリコン膜１１０に対してのみ、不純物を選択的にドーピングし、保持容量コンデンサＣＳの第１の電極部Ｃ１を形成する。
続いて、フォトリソグラフィ技術により、ゲート電極１１３と、保持容量コンデンサＣＳの第２の電極部Ｃ２とを多結晶のドープトシリコン膜により形成する。この状態で、画素領域Ｐ２１では、ゲート電極１１３とゲート線Ｇ２とが電気的に接続され、第２の電極部Ｃ２と前段のゲート線Ｇ１とが電気的に接続された状態にある。
【００１２】
次に、ゲート電極１１３をマスクとしてイオンを打ち込むことにより、
ソース領域１１１及びドレイン領域１１２を形成する。次に、層間絶縁膜１１５を形成した後、それにスルーホールを形成する。
【００１３】
しかる後に、ソース領域１１１及びドレイン領域１１２に対して、ソース端子１１８及びドレイン端子１１９をそれぞれ電気的に接続する。ここで、ソース端子１１８は、ソース線Ｓ１に電気的に接続され、ドレイン端子１１９は、画素電極１２に電気的に接続されている。
【００１４】
このようにして、画素領域Ｐ２１にＴＦＴ１１と保持容量コンデンサＣＳとを形成するとともに、図１５（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ２２にも、保持容量コンデンサＣＳを形成する。
【００１５】
しかしながら、図１４に示すパターンを用いた場合には、基板１０の上にフォトリソグラフィ技術によって各構成部分を形成していくとき、左右方向（Ｘ方向）にアライメントのずれが発生すると、例えば、ソース線Ｓ２に沿ってＹ方向に並ぶ各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・では、構造パラメータが一段毎に異なってしまう。
【００１６】
すなわち、図１６において、ＴＦＴ１１及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ１と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成パターンＡ２と、の重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付したとき、下層側の多結晶シリコン膜の形成パターンＡ１と、上層側の多結晶シリコン膜の形成パターンＡ２との間でアライメントが左右にずれると、ゲート線Ｇ１、Ｇ３・・・により選択される奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・の保持容量コンデンサＣＳ（ＯＤＤ）（これらの保持容量コンデンサは、ゲート線Ｇ０、Ｇ２・・・に接続されている。）と、ゲート線Ｇ２、（Ｇ4）・・・により選択される画素領域Ｐ２１、Ｐ２２・・・の保持容量コンデンサＣＳ（ＥＶＥＮ）（これらの保持容量コンデンサは、ゲート線Ｇ１、Ｇ３・・・に接続されている。）との間で、斜線を付した対向部分Ｃ０の面積が変動する。
図１６には、左右方向にアライメントのずれがない理想的な場合が示されているため、保持容量コンデンサＣＳ（ＯＤＤ）の容量値と保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値は等しい。
【００１７】
しかしながら、左右方向にアライメントのずれがある場合には、保持容量コンデンサＣＳ（ＯＤＤ）の容量値と保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値とは異なる値をもつ。例えば、下層側の多結晶シリコン薄膜の形成パターンＡ１が上層側の多結晶シリコン薄膜の形成パターンＡ２に対して矢印Ｒの方向にずれた状態に形成されると、保持容量コンデンサＣＳ（ＯＤＤ）の容量値は、大きくなるのに対し、保持容量コンデンサＣＳ（ＥＶＥＮ）の容量値は、小さくなる。
【００１８】
その結果、Ｎ型のＴＦＴを用いた場合には、奇数段目のゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧は、偶数段目のゲート線Ｇ２・・・の最適ＬＣコモン電圧よりも高くなり、最適ＬＣコモン電圧に差が発生し、ゲート線単位でフリッカが発生するという問題が生ずる。
【００１９】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、複数のゲート線と、複数のソース線と、前記ゲート線と前記ソース線との交差に対応して配置された複数の画素電極と、前記ゲート線に接続されたゲート電極と前記ソース線に接続されたソース領域と前記画素電極に接続されたドレイン領域とを有する複数の薄膜トランジスタと、前記ゲート線に沿うように形成され、前記画素電極と一部が平面的に重なる容量線とを備え、前記薄膜トランジスタ毎にドレイン領域に接続された前記画素電極の一部により形成される第１容量電極と、前記ゲート線に沿う前記容量線が前記ソース線が延在する方向に張り出して誘電体膜を介して前記第１容量電極に対向配置された第２容量電極とにより複数の保持容量が形成されてなり、同一のソース線に対して前記薄膜トランジスタを介して電気的に接続された複数の画素電極のうち、前記同一のソース線が延在する方向の隣の画素電極同士は、前記同一のソース線を挟んで反対側に位置するように配置され、前記隣の画素電極のうち、一方の画素電極は、前記一方の画素電極に接続される前記同一のソース線に沿う第１の辺と、前記一方の画素電極に接続される第１ゲート線側と反対側の第２の辺とを有し、前記一方の画素電極の前記第１容量電極は、前記第１の辺と前記第２の辺とが交差する角部を含む前記一方の画素電極の前記第１の辺側の端部に形成されており、前記一方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記一方の画素電極を挟んで前記第１ゲート線と反対側であって、前記第２の辺に沿う第１容量線が前記同一のソース線と一部重なるように張り出している第１張出領域の端部において、前記一方の画素電極の前記第１容量電極と対向配置されるように形成されており、前記第１張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線と重なるように配置されており、前記隣の画素電極のうち、他方の画素電極は、前記他方の画素電極に接続される前記同一のソース線側と反対側の第３の辺と、前記他方の画素電極に接続される第２ゲート線側と反対側の第４の辺とを有し、前記他方の画素電極の前記第１容量電極は、前記第３の辺と前記第４の辺とが交差する角部を含む前記第３の辺側の端部に形成されており、前記他方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記他方の画素電極を挟んで前記第２ゲート線と反対側であって、前記第４の辺に沿う第２容量線が前記同一のソース線の隣のソース線と一部重なるように張り出している第２張出領域の端部において、前記他方の画素電極の前記第１容量電極と対向配置されるように形成されており、前記第２張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線の隣のソース線と重なるように配置されており、前記同一のソース線が延在する方向の前記隣の画素電極の保持容量同士の間で、前記第１容量電極と前記第２容量電極との重なる面積が同一であることを特徴とする。
また、本発明のカラー液晶表示装置は、アクティブマトリクス基板と対向基板との間に液晶を有することを特徴とする。
このように構成したアクティブマトリクス基板では、Ｙ方向に隣接する保持容量コンデンサ同士の間で、前記第２の電極部に対する前記第１の電極部の相対的な形成位置が同一であるため、各構成部分をフォトリソグラフィ技術を用いて形成するときに、アライメントのずれが発生しても、それらの保持容量コンデンサ同士の間で、第１の電極部と第２の電極部との対向面積に差が発生せず、それらの保持容量コンデンサの容量値を均一にすることができる。
それ故、液晶表示装置にこのような構成のアクティブマトリクス基板を用いることによって、隣接する保持容量コンデンサ間で保持容量値が相違することによるゲート線単位でのフリッカーの発生を防止することができる。
【００２７】
【発明の実施の形態】
〔第1の実施例〕
図１は、アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構成を示す図である。図２は、本実施例の液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。なお、本実施例のアクティブマトリクス基板は、従来のアクティブマトリクス基板と画素領域内における各構成部分の形成パターンのみが相違し、その他の部分は同様であるので、共通する機能を有する構成部分については、同じ符号を付してその詳細な説明を省略する。
【００２８】
図1において、本実施例のカラー液晶表示装置では、アクティブマトリクス基板を構成する透明な基板１０の表面に、Ｘ方向に延びるゲート線Ｇ０、Ｇ１、Ｇ２・・・と、Ｙ方向に延びるソース線Ｓ１、Ｓ２、Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が形成されている。そして、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、ソース線Ｓ１、Ｓ２、Ｓ３・・・に対してＴＦＴ１１を介して透明な画素電極１２が接続されている。そして、ゲート線Ｇ１、Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１がオン状態である期間(選択期間)には、液晶容量部ＣＬＣに、ソース線Ｓ１、Ｓ２、Ｓ３・・・から供給される画像信号が書き込まれる。一方、 ＴＦＴ１１がオフ状態である期間(非選択期間)には、選択期間に液晶容量部ＣＬＣに書き込まれた画像信号が保持される。
【００２９】
ここで、品位の高い表示を行なうためには非選択期間における保持特性が良好であることが求められる。そこで、ゲート線Ｇ０、Ｇ１、Ｇ２・・・のうち前段のゲート線と画素電極１２との間には、保持容量コンデンサＣＳが構成されている。ゲート線Ｇ０、Ｇ１、Ｇ２・・・のうち、ゲート線Ｇ０には、 ＴＦＴ１１のゲート電極が接続されていないので、ゲート線Ｇ０は、実質的には専用の容量線である。
【００３０】
なお、基板１０及び対向基板２０の外側には、偏光板４１、４２が配置されている。
【００３１】
対向基板２０には、カラーフィルタ２１が形成されている。カラーフィルタ２１は、一般的に、赤色フィルタＲ、緑色フィルタＧ、青色フイルタＢからなる。各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２は、それぞれこれらの３色のカラーフィルタ２１に対応して配置されている。本実施例のカラーフィルタ２１の配列は、デルタ配列(図１２)である。すなわち、対向基板２０では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタが、これら３色を１単位としてＸ方向に周期的に配列された第1のカラーフィルタ列Ｆ１ (奇数段目のカラーフィルタ列)と、このカラーフィルタ列にＹ方向で隣接し、前記の３色を１単位としてＸ方向に周期的に配列された第２のカラーフィルタ列Ｆ２ (偶数段目のカラーフィルタ列)とが形成され、第1のカラーフィルタ列Ｆ１と第２のカラーフィルタ列Ｆ２とは、前記の1単位周期の１／２周期に相当する距離だけＸ方向に交互にずれて配置されている。このように構成したデルタ配列では、各色要素が画面内で均一に分散しているので、なめらかな画像品質が要求される画像表示用に特に適している。
【００３２】
このように構成したカラーフィルタの配列に対応して、アクティブマトリクス基板では、図２及び図３に示すように、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢに対応する３つの画素領域Ｐ１１、Ｐ１２、Ｐ１３がそれらを１単位としてＸ方向に周期的に配置された第１の画素列(奇数段目の画素列)が形成されている。また、第１の画素列にＹ方向において隣合う第２の画素列(偶数段目の画素列)では、同じ１単位に相当する画素領域Ｐ２１、Ｐ２２、Ｐ２３が第1の画素列に対して１／２周期に相当する距離だけＸ方向にずれるように配置されている。また、第２の画素列にＹ方向において隣合う画素列(奇数段目の画素列)において、同じ１単位に相当する画素領域Ｐ３１、Ｐ３２、Ｐ３３は、画素領域Ｐ２１、Ｐ２２、Ｐ２３に対して反対の方向に１／２周期に相当する距離だけずれるように配置されている。このため、画素領域Ｐ３１、Ｐ３２、Ｐ３３を含む画素列は、画素領域Ｐ１１、Ｐ１２、Ｐ１３を含む画素列をＹ方向にそのまま平行移動した状態にある。従って、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置は、Ｙ方向において１．５画素ピッチだけ一段毎に左右交互にずれた状態にある。
【００３３】
各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、クランク状に曲折しながらＹ方向延びている。そして、同一のソース線に対しては、同じ色に対応する画素のみが接続している。従って、同一のソース線からは、赤色、緑色、青色のいずれか一色の表示を行なうための信号のみが供給すればよい構成になっている。なお、本実施例では、クランク状に曲折しながらＹ方向に延びたソース線を用いたが、その代わりに、曲線状に蛇行しながらＹ方向に延びたソース線を用いてもよい。
【００３４】
いずれの画素領域も、基本的な構成が同じであるため、画素領域Ｐ２１を例に説明する。図２からわかるように、ＴＦＴ１１のゲー卜電極１１３はゲート線Ｇ２に接続され、ソース領域１１１はソース線Ｓ１に接続され、ドレイン領域１１２は画素電極１２に接続されている。画素領域Ｐ２１には、ドレイン領域１１２と画素電極１２とに電気的に接続された第1の電極部Ｃ１が形成され、第1の電極部Ｃ１はドープドシリコン膜で形成されている。また、前段のゲート線Ｇ１からＹ方向に延びた第２の電極部Ｃ１が形成されている。
【００３５】
第１の電極部Ｃ１と第２の電極部Ｃ２とは、誘電体膜を介して対向しており、前段のゲート線Ｇ２と画素電極１２との間に保持容量コンデンサＣＳが形成されている状態にある。
【００３６】
このように構成したアクティブマトリクス基板では、クランク状のソ-ス線Ｓ１、Ｓ２、Ｓ３・・・に対して、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・のうち、デルタ配列された各カラーフィルタ２１の同じ色に対応する画素領域の画素電極１２のみが接続されている。このため、同一のソース線Ｓ２には、Ｙ方向において、緑色（Ｒ）に対応する画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の画素電極１２が左右反対側から交互に接続されている。その他のソース線Ｓ１、Ｓ３・・・でも同様である。
【００３７】
ここで、ゲート線Ｇ１に沿ってＸ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である。また、ゲート線Ｇ２に沿ってＸ方向に並ぶ各画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・の間でも、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である。
【００３８】
これに対し、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右反転するパターンになっている。すなわち、ゲート線Ｇ１に接続する奇数段目の画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する偶数段目の画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・との間では、ＴＦＴ１１及び画素電極１２の形成パターンが左右対称になっている。
【００３９】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００４０】
また、保持容量コンデンサＣＳの第1の電極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間でＸ方向及びＹ方向のいずれの方向においても同一である。
【００４１】
例えば、ゲート線Ｇ１に接続する画素領域Ｐ１２では、前段のソース線Ｓ１が通る領域に保持容量コンデンサＣＳが形成されている。同様に、ゲート線Ｇ３に接続する画素領域Ｐ３２でも、前段のソース線Ｓ１が通る領域に保持容量コンデンサＣＳが形成されている。従って、ゲート線Ｇ１、Ｇ３に接続するいずれの画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・でも、保持容量コンデンサＣＳの第1の電極部Ｃ１は、ＴＦＴ１１のドレイン領域１１２との接続位置から画素電極１２の左側領域にまでそのまま延びおり、この左側領域において、前段のゲート線Ｇ０、Ｇ２から張り出す第２の電極部Ｃ２に重なっている。
【００４２】
これに対して、ゲート線Ｇ２に接続する画素領域Ｐ２２では、画素領域Ｐ２２自身が接続するソース線Ｓ２が通る領域に保持容量コンデンサＣＳが形成されている。従って、ゲート線Ｇ２に接続するいずれの画素領域Ｐ２１、Ｐ２２・・・でも、保持容量コンデンサＣＳの第1の電極部Ｃ１は、ＴＦＴ１１のドレイン領域１１２との接続位置からソース領域１１１に向かって一旦折り返し、ソース領域１１１付近からは、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・と同様、画素電極１２の左側領域にまで延びている。そして、この左側領域において、前段のゲート線Ｇ１から張り出す第２の電極部Ｃ２に重なっている（図３）。
【００４３】
このような構成のアクティブマトリクス基板の製造方法を、図4を参照して説明する。図４（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図２のIV一IV′断面図、V―V′断面図、VI-VI′断面図である。
【００４４】
図４（Ａ）において、まず、フォトリソグラフィ技術により、石英ガラスからなる基板１０の上にＴＦＴ１１の能動領域と保持容量コンデンサＣＳの第1の電極部Ｃ１とを形成するための多結晶シリコシ薄膜１１０を形成する。
【００４５】
次に、多結晶シリコン膜１１０の熱酸化により、ゲート酸化膜１１４と、保持容量コンデンサＣＳの絶縁膜Ｃ３とを形成する。次に、保持容量コンデンサＣＳを形成するための多結晶シリコン膜１１０に対してのみ、不純物を選択的にドーピングすることによって、保持容量コンデンサＣＳの第1の電極部Ｃ１を形成する。
【００４６】
続いて、フォトリソグラフィ技術により、ゲート電極１１３と、保持容量コンデンサＣＳの第２の電極部Ｃ２とを多結晶のドープトシリコン薄膜から形成する。この状態で、画素領域Ｐ２１では、ゲート電極１１３がゲート線Ｇ２に電気的に接続され、第２の電極部Ｃ２が前段のゲート線Ｇ１に電気的に接続された状態にある。
【００４７】
次に、ゲート電極１１３をマスクとしてイオンを打ち込んで、ソース領域１１１及びドレイン領域１１２を形成する。次に、層間絶縁膜１１５を形成した後、それにスルーホールを形成する。
【００４８】
しかる後に、ソース領域１１１及びドレイン領域１１２に対してソース端子１１８及びドレイン端子１１９をそれぞれ電気的に接続する。ここで、ソース端子１１８は、ソース線Ｓ１に電気的に接続され、ドレイン端子１１９は、画素電極１２に電気的に接続される。
【００４９】
このようにして、画素領域Ｐ２１にＴＦＴ１１と保持容量コンデンサＣＳとを形成するとともに、図４（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ２２にも、保持容量コンデンサＣＳを形成する。
【００５０】
このような製造方法において、フォトリソグラフィ技術によって基板１０の上に各構成部分を形成していくとき、左右方向(Ｘ方向)にパターンマスクのアライメントのずれが発生しても、本実施例では、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、構造パラメータが一段毎に異なってしまうことがない。すなわち、図５において、ＴＦＴ１１及び保持容量コンデンサＣＳの第1の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ３と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成バターンＡ４との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ４との間でアライメントがＸ方向にずれても、ゲート線Ｇ１、Ｇ３・・・に接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・（奇数段目の画素領域）の保持容量コンデンサＣＳ（ＯＤＤ）（これらの保持容量コンデンサは、ゲート線Ｇ０、Ｇ２、Ｇ３・・・に接続されている。）と、ゲート線Ｇ２・・・に接続する画素領域Ｐ２１、Ｐ２２・・・（偶数段目の画素領域）の保持容量コンデンサＣＳ（ＥＶＥＮ）（これらの保持容量コンデンサは、ゲート線Ｇ１、Ｇ３、Ｇ５・・・に接続されている。）との間で対向部分Ｃ０の面積が変動しない。
【００５１】
例えば、多結晶シリコン薄膜の形成パターンＡ３が多結晶シリコン薄膜の形成バターンＡ４に対して矢印Ｒの方向に少々ずれた状態に形成されても、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・及び偶数段目の画素領域Ｐ２１、Ｐ２２・・・の双方において、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積が小さくなるだけである。逆に、多結晶シリコン薄膜の形成バターンＡ３が多結晶シリコン薄膜の形成パターンＡ４に対して矢印Ｌの方向に少々ずれた状態に形成されても、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・及び偶数段目の画素領域Ｐ２１、Ｐ２２・・・の双方において、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積が大きくなるだけである。
【００５２】
また、アライメントが多少上下方向（Ｙ方向）にずれても、各保持容量コンデンサＣＳにおける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積は、変化しない。
【００５３】
このように、本実施例のアクティブマトリクス基板では、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ４との間でアライメントが左右方向（Ｘ方向）又は上下方向（Ｙ方向）にずれても、各画素領域Ｐ１１、Ｐ１２・・・Ｐ２１、Ｐ２２・・・Ｐ３１、Ｐ３２・・・の間で、各保持容量コンデンサＣＳの容量値が常に等しいので、奇数段目のゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧と、偶数段目のゲート線Ｇ２、・・の最適ＬＣコモン電圧とは、常に同一である。それ故、全体的な最適ＬＣコモン電圧を設定できるので、ゲート線単位でのフリッカーを防止することができる。
【００５４】
さらに、本実施例では、ソース線Ｓ１、Ｓ２、Ｓ３に沿ってＹ方向に並ぶ画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間において、ＴＦＴ１１及び画素電極１２の相対的な形成位置を一段毎に左右反転させているだけで、保持容量コンデンサＣＳを形成するための第1の電極部Ｃ１の形成位置及び形状が異なるだけである。従って、第1の電極部Ｃ１と第２の電極部Ｃ２との相対的な位置関係を最適化するだけで、第１の電極部Ｃ１及び第２の電極部Ｃ２を形成する際のアライメントずれに起因するフリッカを防止している。それ故、各構成部分の形成領域や大きさに制限がある場合にも適用できるので、高精細及び高密度の液晶表示装置を実現する際に特に有利である。
【００５５】
また、奇数段目のゲート線Ｇ１、Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、Ｐ２２・・・との間において、第１の電極部Ｃ１以外の構成部分のパターンは、実質的に同一である。それ故、対向基板２０とアクティブマトリクス基板とのアライメントずれ、又はアクティブマトリクス基板上でのアライアメントずれが発生しても、奇数段目のゲート線Ｇ１、Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、Ｐ２２・・・との間では、開口率の差も軽減され、それによる横ラインむらを防止することもできる。
【００５６】
〔第２の実施例〕
図６は、本実施例の液晶表示装置のアクィブマトリクス基板の各構成部分の形成パターンを示す平面図である。なお、本実施例のアクティブマトリクス基板は、第１の実施例に係るアクティブマトリクス基板と保持容量コンデンサの部分のみが相違し、その他の部分は同様であるため、対応する機能を有する構成部分には同じ符号を付してある。
【００５７】
第１の実施例では、各保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するのに、前段のゲート線を利用する構造であったが、本実施例では、定電位の保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・がゲート線Ｇ１、Ｇ２、Ｇ３・・・と並列にＸ方向に延びた状態に形成され、保持容量コンデンサＣＳは、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・を利用して第２の電極部Ｃ２を構成している。
【００５８】
なお、本実施例の液晶表示装置でも、第１の実施例と同様に、赤色、緑色、青色に対応する3つ各画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを1単位としてＸ方向に周期的に配置されている。また、Ｙ方向で隣接する画素列でも、同じく１単位に相当する画素領域Ｐ１１、Ｐ１２、Ｐ１３及び画素領域Ｐ３１、Ｐ３２、Ｐ３３が左右交互に１／２周期ずつずらして配置されている。
【００５９】
ここで、各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、クランク状に形成されている。また、同一のソース線に対しては、同じ色に対応する画素領域の画素電極のみが接続している。従って、同一のソース線からは、赤色、緑色、青色のいずれか一色の表示を行なうための信号のみが供給すればよい構成になっている。
【００６０】
また、いずれ画領域素も基本的な構成が同一であるため、画素領域Ｐ２１を例に説明すると、画素領域Ｐ２１には、ドレイン領域１１２及び画素電極１２に電気的に接続するドープドシリコン膜からなる第１の電極部Ｃ１が形成され、保持容量線ＣＭ２からは、Ｙ方向に延びる第２の電極部Ｃ２が形成されている。第１の電極部Ｃ１と、第２の電極部Ｃ２とは、誘電体膜を介して対向しており、画素領域Ｐ２１では、画素電極１２と保持容量線ＣＭ２との間に保持容量コンデンサＣＳが構成されている。
【００６１】
このように構成したアクティブマトリクス基板では、クランク状のソース線に対して、デルタ配列された各カラーフィルタ２１の同じ色に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２のみが接続され、同一のリース線Ｓ２に対しては、画素領域Ｐ１２、Ｐ２２、Ｐ３２の画素電極１２が左右反対側から接続している。その他のソース線Ｓ１、Ｓ３・・・でも同様である。
【００６２】
従って、第１の実施例と同様、Ｘ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一である一方、Ｙ方向においては、画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・におけるＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右反転している。
【００６３】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、 Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００６４】
また、保持容量コンデンサＣＳの第１の電極部Ｃ１と、保持容量線ＣＭ１、ＣＭ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。すなわち、各画素領域の間で同一である。
【００６５】
このような構成のアクティブマトリクス基板の製造方法は、第１の実施例とほぼ同様であり、ゲート電極１１３、ゲート線Ｇ１、Ｇ２、Ｇ３・・・を形成するときに、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・とそれらから張り出す第２の電極部Ｃ２とを同時に形成する点だけが相違する。
【００６６】
従って、図７において、ＴＦＴ１１及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するための下層側の多結晶シリコン膜の形成パターンＡ３と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するための上層側の多結晶シリコン膜の形成パターンＡ５との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、多結晶シリコン膜の形成パターンＡ３と、多結晶シリコン膜の形成パターンＡ５との間でアライメントが左右方向（Ｘ方向）にずれても、各画素領域Ｐ１１、Ｐ１２・・・Ｐ２１、Ｐ２２・・・Ｐ３１、Ｐ３２・・・の間で、斜線を付した対向部分Ｃ０の面積（保持容量コンデンサＣＳの容量値）が常に等しくなる。それ故、本実施例によれば、ゲート線単位でのフリッカーを防止することができるなど、第１の実施例と同様な効果を有する。
【００６７】
〔第３の実施例〕
第１及び第２の実施例では、いずれもスイッチング素子として、コプラナ型のＴＦＴを用いたが、本実施例では、これに代えて逆スタガ型のＴＦＴを用いてある。
【００６８】
図８は、アモルファスシリコン膜を能動層に用いたＴＦＴ及び保持容量コンデンサの断面図である。図８において、ガラス製の基板１０Ａの表面側には、下地膜１１０Ａの上にタンタル膜からなるゲート電極１１３Ａが形成され、その表面には、ゲート絶縁膜としてのタンタル酸化物１１４Ａが形成されている。タンタル酸化物１１４Ａの表面には、シリコン窒化物１１４Ｂが形成され、タンタル酸化物１１４Ａとシリコン窒化物１１４Ｂとがゲート絶縁膜として機能するようになっている。シリコン窒化物１１４Ｂの表面側には、チャネルを形成するための真性のアモルファスシリコン膜１１７Ａが形成されている。真性のアモルファスシリコン膜１１７Ａの表面側には、高濃度のＮ型のアモルファスシリコン膜１１６Ａが形成されている。Ｎ型のアモルファスシリコン膜１１６Ａは、ゲート電極１１３Ａと対時する部分がエッチングされ、ソース領域１１１Ａとドレイン領域１１２Ａとに分割されている。ソース領域１１１Ａには、モリブデン層１１８Ａを介してアルミニウム電極層１１８Ｂが形成されており、このアルミニウム電極層１１８Ｂは、ソース線Ｓ１、Ｓ２、Ｓ３・・・に接続されている。ドレイン領域１１２Ａには、ＩＴＯ膜からなる画素電極１２Ａが接続されている。
【００６９】
画素電極１２Ａ（ＩＴＯ膜）は、図９に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の端部にまで形成されており、そこで、画素電極１２Ａの端部は、保持容量コンデンサＣＳの第１の電極部Ｃ１になっている。
【００７０】
第１の電極部Ｃ１の下層側には、ゲート絶縁膜と同時に形成されたタンタル酸化物１１４Ａとシリコン窒化物１１４Ｂとからなる保持容量コンデンサＣＳの誘電体膜Ｃ３が形成されている。誘電体膜Ｃ３の下層側には、ゲート電極１１３Ａと同時に形成されたタンタル膜が形成されており、このタンタル膜は、保持容量コンデンサＣＳの第２の電極部Ｃ２になっている。
その他の構成は、第１の実施例と略同様になっているため、その詳細な説明を省略する。本実施例でも、図９に示すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・は、デルタ配列のカラーフィルタ２１に対応して配置されている。ここで、同一のソース線Ｓ１、Ｓ２、Ｓ３・・・に対しては、同じ色に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２Ａのみが接続されている。このため、同一のソース線Ｓ２には、緑色（Ｒ）に対応する画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソース線Ｓ２の左右反対側から交互に接続している。
【００７１】
この場合でも、第１の実施例と同様に、例えば、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・では、保持容量コンデンサＣＳの形成位置が画素領域内の同じ位置にある。すなわち、保持容量コンデンサＣＳの第１の電極部Ｃ１は、画素電極１２Ａの端部で構成されている点で実施例１と相違するが、この第１の電極部Ｃ１と、前段のゲート緑Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間でＸ方向及びＹ方向のいずれの方向においても一致するように設定されている。それ故、図１０において、画素電極１２Ａ及び保持容量コンデンサＣＳの第１の電極部Ｃ１を形成するためのＩＴＯ膜の形成パ夕ーンＡ７と、ゲート線Ｇ１，Ｇ２，Ｇ３・・・、ゲート電極１１３Ａ及び保持容量コンデンサＣＳの第２の電極部Ｃ２を形成するためのタン夕ル膜の形成パターンＡ６との重なり部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付して表したとき、ＩＴＯ膜の形成パターンＡ７とタンタル膜の形成パターンＡ６を形成する際に、左右方向(Ｘ方向)にアライメントずれが発生しても、奇数段目のゲート線Ｇ１、Ｇ３・・・に接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・の保持容量コンデンサＣＳと、ゲート線Ｇ２・・・に接続する画素領域Ｐ２１、Ｐ２２・・・の保持容量コンデンサＣＳとの間では、斜線を付した対向部分Ｃ０の面積(保持容量コンデンサＣＳの容量値)は等しい。それ故、本実施例によれば、ゲート線単位でのフリッカーの発生を防止できるなど、第１の実施例と同様な効果を有する。
【００７２】
なお、本実施例では、第２の電極部Ｃ２を形成するにあたって、第１の実施例と同様、前段のゲート線Ｇ０、Ｇl、Ｇ２、Ｇ３・・・を用いたが、第２の実施例のように、専用の保持容量線ＣＭl、ＣＭ２、ＣＭ３・・・を形成し、それを用いて、保持容量コンデンサＣＳを構成してもよい。
【００７３】
〔第４の実施例〕
第１ないし第３の実施例は、デルタ配列のカラーフィルタを用いた液晶表示装置についての実施例であるが、本実施例は、モザイク配列のカラーフィルタを用いた液晶表示装置についての実施例である。なお、本実施例では、カラーフィルタがモザイク配列になっているため、画素が格子状に配置されているが、その他の部分は、第１の実施例と同様であるため、対応する部分には、同じ符号を付してそれらの詳細な説明を省略する。
【００７４】
図１１は、本実施例のアクティブマトリクス基板の各構成部分のパターンを示した図である。透明な基板の表面には、Ｘ方向に延びるゲート線Ｇ１、Ｇ２、Ｇ３・・・とＹ方向に延びるソース線Ｓ１、Ｓ２、Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が形成されている。これらの画素領域Ｐ１１、Ｐ１２、Ｐl３・・・では、ソース線Ｓ１、Ｓ２、Ｓ３・・・に対し、スイッチング素子としてのＴＦＴ１１を介して透明な画素電極１２が接続されている。また、液晶容量部ＣＬＣでの保持特性を向上するために、前段のゲート線Ｇ０、Ｇ１、Ｇ２、Ｇ３・・・と画素電極１２との間には、保持容量コンデンサＣＳが形成されている。
【００７５】
このような構成は、第１ないし第３の実施例のように、カラーフィルタ２１がデルタ配列の場合と同じであるが、本実施例では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１がモザイク配列で形成されているため、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応するように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・が配列されている。
図１１では、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・に、それが対応するカラーフィルタの色の種類を（Ｒ）（Ｇ）（Ｂ）で示してある。ここで、赤色、緑色、青色の３色のカラーフィルタは、図１３に示したように、これら３色を１単位としてＸ方向に周期的に配列されている。ここで、第１のカラーフィルタ列Ｆ１（奇数段目のカラーフィルタ列）と第２のカラーフィルタ列Ｆ２′（偶数段目のカラーフィルタ列）とは、前記の１単位周期の１/３周期に相当する距離だけＸ方向に交互にずれた状態にある。
【００７６】
このようなカラーフィルタの配列に対応して、ゲート線Ｇ１に接続する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応する３つの画素領域Ｐl１、Ｐ１２、Ｐ１３を１単位としてＸ方向に直線的に繰り返し配置され、第１の画素列（奇数段目の画素列）が形成されている。また、ゲート線Ｇ２に接続する画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・からなる第２の画素列（偶数段目の画素列）でも、赤色Ｒ、緑色Ｇ、青色Ｂに対応する３つの画素領域Ｐ２１、Ｐ２２、Ｐ２３を１単位としてＸ方向に直線的に繰り返し配置されている。ここで、第１の画素列（奇数段目の画素列）と第２の画素列（偶数段目の画素列）との間では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に対応する３色の画素領域を１単位として周期的に配列したときの１/３周期に相当する距離だけＸ方向に、かつ交互にずれるように配置されている。その結果、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位置は、一段毎にl画素ピッチだけ左右交互にずれた状態にある
このように構成したアクィブマトリクス基板では、デルタ配列と相違して、各ソース線Ｓ１、Ｓ２、Ｓ３・・・のうち、同一のソース線に対して同じ色に対応する画素領域の画素電極のみが接続する場合でも、ソース線Ｓ１、Ｓ２、Ｓ３・・・は、Ｙ方向に向かって各画素領域の間を直線的に延びるように形成される。
【００７７】
ここで、同一のソース線、例えば、ソースＳ２には、画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の画素電極１２が左右反対側から交互に接続されるのは、第１ないし第３の実施例と同様である。従って、Ｘ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な形成位置が同一であるが、ソース線Ｓ２に治ってＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間では、ＴＦＴ１１及び画素電極１２の相対的な形成位置が一段毎に左右に反転している。
【００７８】
しかしながら、保持容量コンデンサＣＳは、いずれの画素領域においても同じ相対位置に形成されている。言い替えると、画素領域における保持容量コンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同一である。
【００７９】
また、保持容量コンデンサＣＳの第１の電極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２との間における相対的な位置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間でＸ方向及びＹ方向のいずれの方向においても同一である。
それ故、保持容量コンデンサＣＳの第１の電極部Ｃlと、第２の電極部Ｃ２とを形成する際に、左右方向(Ｘ方向)又は上下方向(Ｙ方向)のアライメントずれが発生した場合も、奇数段目のゲート線Ｇl、 Ｇ３・・・に対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、 Ｐ２２、 Ｐ２３・・・との間で保持容量コンデンサＣＳの容量値が等しいので、ゲート線単位でのフリッカーの発生を防止できるなど、第１の実施例と同様な効果を有する。
なお、第１の実施例と同様に、前段のゲート線ＧO、Ｇ１、Ｇ２、Ｇ３・・・の一部を保持容量コンデンサＣＳの第２の電極部Ｃ２に用いたが、第２の実施例のように、専用の保持容量線ＣＭl、ＣＭ２、ＣＭ３・・・を形成し、その一部を保持容量コンデンサＣＳの第２の電極部Ｃ２に用いてもよい。
【００８０】
また、ＴＦＴ１１としては、コプラナ型のＴＦＴに限らず、第３の実施例のように、逆スタガ型のＴＦＴを用いてもよい。
【００８１】
〔その他の実施例〕
本発明のアクティブマトリクス基板は、モノクロ液晶表示装置に用いた場合にも、カラー液晶表示装置の場合と同様に、アライメントずれに起因するフリッカを防止することができる。
【００８２】
また、各実施例においては、透明なIＴＯ電極を用いたが、アルミニウム電極等を画素電極として用いた反射型の液晶表示装置にも同様に本発明を適用できる。
さらに、ＴＦＴに代えて、ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)構造のダイオードをスイッチング素子として用いたアクティブマトリクス基板にも本発明を適用できる。すなわち、Ｙ方向に隣接する保持容量コンデンサ同士で、保持容量コンデンサの第１の電極部と第２の電極部との相対的な形成位置を同一とすれば、実施例１ないし４と同じ効果を有する。
【００８３】
〔産業上の利用可能性〕
以上のとおり、本発明においては、アクティブマトリクス基板の保持容量コンデンサを構成する第１の電極部と第２の電極部の構造を、各画素領域間で平行移動すれば重ね合わせることのできるパターン、すなわち、第１の電極部と第２の電極部との相対的な位置関係を各画素領域間で同一にしたことに特徴を有する。従って、本発明によれば、第１の電極部及び第２の電極部を形成する際にアライメントずれがあっても、保持容量コンデンサの容量値は等しくなる。それ故、奇数のゲート段と偶数のゲート段との間で保持容量コンデンサの容量値の差をなくすことができ、フリッカーを軽減することができる。
【００８４】
また、画素領域では、第１の電極部及び第２の電極部の形成位置や占有面積が限られているが、本発明によれば、第１の電極部と第２の電極部との相対的な位置関係を最適化するだけで、第１の電極部及び第２の電極部を形成する際のアライメントずれに起因するフリッカを防止できる。それ故、高精細及び高密度の液晶表示装置を実現する際には、特に有利である。
さらに、奇数のゲート段に対応する画素領域と偶数のゲート段に対応する画素領域との間では、第１の電極部の形成パターンだけが相違し、その他の構成部分のパターンが実質的に等しい。それ故、カラーフィルタを備える対向基板とアクティブマトリクス基板とのアライメントずれ、又はアクティブマトリクス基板上でのアライメントずれが発生しても、奇数のゲート段に接続する画素領域と偶数のゲート段に接続する画素領域との間で開口率の差もなくなり、横ラインむらを効果的に防止することができる。
【図面の簡単な説明】
【図１】アクティブマトリクス基板を用いたカラー液晶表示装置の基本的な構成を示す図である。
【図２】第１の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図３】図２に示す形成パターンの模式図である。
【図４】 (Ａ)は、図２のIV-IV′線における断面図、 （Ｂ）は図２のV-V′線における断面図、(Ｃ)は、図２のVI-VI′線における断面図である。
【図５】図２に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
【図６】第２の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図７】図６に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
【図８】第３の実施例に係る液晶表示装置に用いたアクティブマトリクス基板のＴＦＴとして用いた逆スタガ型のＴＦＴの断面図である。
【図９】第３の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１０】図９に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成するタンタル膜及びＩＴＯ膜の形成パターンを模式的に示す平面図である。
【図１１】第４の実施例に係る液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１２】デルタ配列の色配列パターンを示す図である。
【図１３】モザイク配列の色配列パターンの一例を示す図である。
【図１４】従来の液晶表示装置に用いたアクティブマトリクス基板の各構成部分の形成パターンを示す平面図である。
【図１５】 (Ａ)は、図１４のI―I′線における断面図、（Ｂ）は図１４のII―II′線における断面図、(Ｃ)は図１４のIII-III′線における断面図である。
【図１６】図１４に示すアクティブマトリクス基板において、基板表面に保持容量コンデンサの二つの電極部を形成する各シリコン膜の形成パターンを模式的に示す平面図である。
Claims (2)
- 複数のゲート線と、複数のソース線と、前記ゲート線と前記ソース線との交差に対応して配置された複数の画素電極と、前記ゲート線に接続されたゲート電極と前記ソース線に接続されたソース領域と前記画素電極に接続されたドレイン領域とを有する複数の薄膜トランジスタと、前記ゲート線に沿うように形成され、前記画素電極と一部が平面的に重なる容量線とを備え、
前記薄膜トランジスタ毎にドレイン領域に接続された前記画素電極の一部により形成される第１容量電極と、前記ゲート線に沿う前記容量線が前記ソース線が延在する方向に張り出して誘電体膜を介して前記第１容量電極に対向配置された第２容量電極とにより複数の保持容量が形成されてなり、
同一のソース線に対して前記薄膜トランジスタを介して電気的に接続された複数の画素電極のうち、前記同一のソース線が延在する方向の隣の画素電極同士は、前記同一のソース線を挟んで反対側に位置するように配置され、
前記隣の画素電極のうち、一方の画素電極は、前記一方の画素電極に接続される前記同一のソース線に沿う第１の辺と、前記一方の画素電極に接続される第１ゲート線側と反対側の第２の辺とを有し、前記一方の画素電極の前記第１容量電極は、前記第１の辺と前記第２の辺とが交差する角部を含む前記一方の画素電極の前記第１の辺側の端部に形成されており、
前記一方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記一方の画素電極を挟んで前記第１ゲート線と反対側であって、前記第２の辺に沿う第１容量線が前記同一のソース線と一部重なるように張り出している第１張出領域の端部において、前記一方の画素電極の前記第１容量電極と対向配置されるように形成されており、
前記第１張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線と重なるように配置されており、
前記隣の画素電極のうち、他方の画素電極は、前記他方の画素電極に接続される前記同一のソース線側と反対側の第３の辺と、前記他方の画素電極に接続される第２ゲート線側と反対側の第４の辺とを有し、前記他方の画素電極の前記第１容量電極は、前記第３の辺と前記第４の辺とが交差する角部を含む前記第３の辺側の端部に形成されており、
前記他方の画素電極の前記第１容量電極に対向配置される前記第２容量電極は、前記他方の画素電極を挟んで前記第２ゲート線と反対側であって、前記第４の辺に沿う第２容量線が前記同一のソース線の隣のソース線と一部重なるように張り出している第２張出領域の端部において、前記他方の画素電極の前記第１容量電極と対向配置されるように形成されており、
前記第２張出領域において、前記第２容量電極が形成される端部と反対側の端部が、前記同一のソース線の隣のソース線と重なるように配置されており、
前記同一のソース線が延在する方向の前記隣の画素電極の保持容量同士の間で、前記第１容量電極と前記第２容量電極との重なる面積が同一であることを特徴とするアクティブマトリクス基板。 - 請求項１に記載のアクティブマトリクス基板と対向基板との間に液晶を有することを特徴とするカラー液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221955A JP4014826B2 (ja) | 1994-02-17 | 2001-07-23 | アクティブマトリクス基板及びカラー液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-20483 | 1994-02-17 | ||
| JP2048394 | 1994-02-17 | ||
| JP2001221955A JP4014826B2 (ja) | 1994-02-17 | 2001-07-23 | アクティブマトリクス基板及びカラー液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52171795A Division JP3298109B2 (ja) | 1994-02-17 | 1995-02-17 | アクティブマトリクス基板及びカラー液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004223032A Division JP2005010794A (ja) | 1994-02-17 | 2004-07-30 | 液晶表示装置及びアクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002156654A JP2002156654A (ja) | 2002-05-31 |
| JP4014826B2 true JP4014826B2 (ja) | 2007-11-28 |
Family
ID=26357445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221955A Expired - Lifetime JP4014826B2 (ja) | 1994-02-17 | 2001-07-23 | アクティブマトリクス基板及びカラー液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014826B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100890024B1 (ko) | 2002-09-18 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 |
| JP3726905B2 (ja) | 2003-01-31 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3767559B2 (ja) | 2003-01-31 | 2006-04-19 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3783691B2 (ja) | 2003-03-11 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3786100B2 (ja) | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3711985B2 (ja) | 2003-03-12 | 2005-11-02 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3821111B2 (ja) | 2003-05-12 | 2006-09-13 | セイコーエプソン株式会社 | データドライバ及び電気光学装置 |
| JP3821110B2 (ja) | 2003-05-12 | 2006-09-13 | セイコーエプソン株式会社 | データドライバ及び電気光学装置 |
| KR101303943B1 (ko) | 2006-11-15 | 2013-09-05 | 삼성디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
-
2001
- 2001-07-23 JP JP2001221955A patent/JP4014826B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002156654A (ja) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822026A (en) | Active matrix substrate and color liquid crystal display | |
| US10217434B2 (en) | Display device and driving method thereof | |
| JP2714993B2 (ja) | 液晶表示装置 | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| EP0668528B1 (en) | Thin film field effect transistor array for use in active matrix liquid crystal display | |
| US6897930B2 (en) | Display device | |
| JP5269355B2 (ja) | アレイ基板及びそれを有する表示パネル | |
| US7852437B2 (en) | Display device | |
| JP3582193B2 (ja) | 液晶表示素子 | |
| JP2000196104A (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JPH11337971A (ja) | 液晶表示装置 | |
| JPH0815670A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4014826B2 (ja) | アクティブマトリクス基板及びカラー液晶表示装置 | |
| JP3298109B2 (ja) | アクティブマトリクス基板及びカラー液晶表示装置 | |
| JP4356135B2 (ja) | カラー表示装置 | |
| JP3050175B2 (ja) | 表示装置 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JPH08240811A (ja) | 薄膜トランジスタパネル | |
| TWI406072B (zh) | 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置 | |
| KR20070104706A (ko) | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 | |
| JP2005010794A (ja) | 液晶表示装置及びアクティブマトリクス基板 | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| JP2541446B2 (ja) | アクティブマトリックスパネル | |
| JP2947233B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041109 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |