JP2001051656A - データ・ドライバ及びそれを備えた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶表示パネルのブロック順次駆動方式を実施
する際にデータ・ドライバと液晶表示パネルのデータ信
号線の接続を簡単化するデータ・ドライバを提供するこ
と。 【解決手段】データ・ドライバ５２は、外部システムか
ら表示データ入力線２ａ〜２ｃに入力された表示データ
をシフトレジスタ１からのサンプリング・パルスにより
格納するデータレジスタ３を有している。データレジス
タ３に格納された表示データはラッチ５でラッチされて
から振分部９により振り分けられて出力回路７の所定の
出力端子（１）〜（３００）に入力される。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、液晶表示装置用デ
ータ・ドライバに関し、より詳しくは、周辺回路一体型
液晶表示パネルにおけるブロック順次駆動方式に適した
データ・ドライバに関する。

【０００２】

【従来の技術】従来のデータ・ドライバが搭載された液
晶表示パネルの構成例について図１２を用いて説明す
る。図１２は、アモルファス・シリコン（ａ−Ｓｉ）で
チャネル層を形成した薄膜トランジスタ（ＴＦＴ）をス
イッチング素子として有する従来の液晶表示パネル１０
１の概略構成を示している。パネル１０１の表示領域９
０内には図中上下方向に延びるデータ信号線Ｌｄが図中
左右方向に平行に複数形成され、また、データ信号線Ｌ
ｄとほぼ直交する方向に延びるゲート信号線（図示せ
ず）が図中上下方向に平行に複数形成されている。各デ
ータ信号線Ｌｄはデータ・ドライバ１０３〜１１７のい
ずれかに接続されて駆動されるようになっている。ま
た、複数のゲート信号線のそれぞれは、図示を省略した
ゲート・ドライバにより駆動されるようになっている。

【０００３】例えば、ＳＶＧＡ（Ｓｕｐｅｒ Ｖｉｄｅ
ｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）である横８００ピ
クセル、縦６００ピクセルのマトリクス表示のパネルで
あって、１ピクセルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の
３つのサブピクセルからなるカラー表示の場合、１本の
ゲート信号線（走査線）上の表示サブピクセル数は２４
００（＝８００×３）となる。この液晶表示装置１０１
を線順次駆動方式で駆動するには、例えば１個当たり３
００本のデータ信号線Ｌｄを駆動できる８個のデータ・
ドライバ１０３〜１１７がデータ信号線Ｌｄの上下端部
側に４個ずつ実装される。データ信号線Ｌｄは、例えば
図中左から右に向かって順に、パネル上下に設けられた
データ・ドライバ１０３〜１１７に交互に１本ずつ接続
されている。

【０００４】各データ信号線Ｌｄに図中左から順に番号
を付すと、データ・ドライバ１０３は番号１〜５９９の
奇数番のデータ信号線Ｌｄを駆動し、データ・ドライバ
１１１は番号２〜６００の偶数番のデータ信号線Ｌｄを
駆動する。以下同様にして、データ・ドライバ１０５、
１０７、１０９は番号６０１〜１１９９、１２０１〜１
７９９、１８０１〜２３９９の奇数番のデータ信号線Ｌ
ｄをそれぞれ駆動し、データ・ドライバ１１３、１１
５、１１７は番号６０２〜１２００、１２０２〜１８０
０、１８０２〜２４００の偶数番のデータ信号線Ｌｄを
それぞれ駆動する。

【０００５】液晶表示装置１０１に接続されたコンピュ
ータ等のシステム側からは、通常１走査線分の表示デー
タがデータ信号線Ｌｄの番号順（昇順あるいは降順）で
出力される。従って、各表示データが所定のデータ信号
線Ｌｄから出力されるように、各表示データをデータ・
ドライバ１０３〜１１７のいずれかに割り振る割り振り
回路１１９が別途設けられている。なお、システム側か
ら送出される各画素のＲ、Ｇ、Ｂの三原色の表示データ
がアナログデータ、デジタルデータのいずれであって
も、データ・ドライバ１０３〜１１７に入力する際に
は、表示階調数に対応するビット数のディジタル・デー
タとして入力される。

【０００６】図１２に示すデータ・ドライバ１０３〜１
１７はそれぞれ同一の構成を有しており、データ・ドラ
イバ１０３を例にとってその概略構造を図１３を用いて
説明する。データ・ドライバ１０３は、データ・レジス
タ１２３と、データ・レジスタ１２３にサンプリング・
パルスを供給するシフトレジスタ１２１とを有してい
る。シフトレジスタ１２１は本例では１００段に構成さ
れ、０１段から１００段まで順にサンプリング・パルス
をデータ・レジスタ１２３に出力するようになってい
る。データ・レジスタ１２３は３００個の表示データ格
納部を有し、シフトレジスタ１２１の各段に対応して順
次３つの表示データ格納部が割り当てられている。各段
のサンプリング・パルスが順次送出されることにより、
３つの表示データ出力線１２２ａ〜１２２ｃに出力され
ている各表示データが、データ・レジスタ１２３内の順
次対応する３つの表示データ格納部に記憶されるように
なっている。従って、サンプリング・パルスが順次１０
０個出力されると、３００サブピクセル分の表示データ
がデータ・レジスタ１２３に格納される。

【０００７】データ・レジスタ１２３の次段にはラッチ
１２５が接続されている。データ・レジスタ１２３の表
示データ格納部全てに表示データが格納されると、ラッ
チ・パルスに応答して表示データがラッチ１２５に一斉
にラッチされる。出力回路１２７は、ラッチ１２５及び
階調電圧作成回路（図示せず）に接続されており、ラッ
チ１２５から出力された各表示データに対応する階調電
圧を対応するデータ信号線Ｌｄに出力するようになって
いる。階調電圧作成回路からは、抵抗分割等により例え
ば６４階調分の電圧が出力されており、出力回路１２７
は表示データに応じて所望の電圧値を選択してデータ信
号線Ｌｄに出力するようになっている。６４階調の表示
を行うには６ビットの表示データが必要であり、２５６
階調の表示を行うには８ビットの表示データが必要であ
る。このため表示データ入力線１２２ａ〜１２２ｃは６
４階調の場合には１８本、２５６階調の場合には２４本
の信号線が用いられる。

【０００８】図１２に示した従来の線順次駆動方式の液
晶表示装置では、以上説明したデータ・ドライバ１０３
を８個使用して、データ・ドライバ１０３〜１１７のラ
ッチ１２５に全て表示データがラッチされた後、一斉に
出力回路１２７を介して全データ信号線Ｌｄに表示デー
タを出力するようになっている。

【０００９】ここで、ａ−Ｓｉより電子移動度に優れる
ｐ−Ｓｉ（ポリシリコン）をチャネル層に用いたＴＦＴ
をスイッチング素子として備えた液晶表示パネルに、上
述の従来のデータ・ドライバ１０３を実装して、ブロッ
ク順次駆動方式で駆動させることを考えてみる。低温ポ
リシリコン製造プロセスを用いてｐ−ＳｉＴＦＴのスイ
ッチング素子が形成できれば、アレイ基板上にデータ・
ドライバやゲート・ドライバあるいはそれらの一部の回
路をｐ−Ｓｉを用いて形成することができ、高速に動作
する周辺回路を形成することができるようになる。

【００１０】ブロック順次駆動方式は、データ・ドライ
バを液晶表示パネルに例えば１つだけ設け、１つのデー
タ・ドライバで液晶表示パネル上の全データ信号線Ｌｄ
を複数のブロックに分割し、ブロック内で線順次駆動す
る方式である。

【００１１】３００本の出力端子を有する１個のデータ
・ドライバ１０３で走査線方向のサブピクセル数が２４
００のＳＶＧＡの液晶表示パネル１０２をブロック順次
駆動させる場合について図１４を用いて説明する。ブロ
ック順次駆動方式では、表示領域９１内の全データ信号
線ＬｄはブロックＡ〜Ｐまでの１６個のブロックのいず
れかに含まれるように分割される。図１４では、パネル
上方のブロックＡは番号１〜２９９の奇数番のデータ信
号線を含み、パネル下方のブロックＢは番号２〜３００
の偶数番のデータ信号線Ｌｄを含んでいる。同様にし
て、パネル上方のブロックＣは番号３０１〜５９９、ブ
ロックＥは番号６０１〜８９９、ブロックＧは番号９０
１〜１１９９、ブロックＩは番号１２０１〜１４９９、
ブロックＫは番号１５０１〜１７９９、ブロックＭは番
号１８０１〜２０９９、ブロックＯは番号２１０１〜２
３９９、の奇数番のデータ信号線Ｌｄを含んでいる。

【００１２】また同様に、パネル下方のブロックＤは番
号３０２〜６００、ブロックＦは番号６０２〜９００、
ブロックＨは番号９０２〜１２００、ブロックＪは番号
１２０２〜１５００、ブロックＬは番号１５０２〜１８
００、ブロックＮは番号１８０２〜２１００、ブロック
Ｐは番号２１０２〜２４００、の偶数番のデータ信号線
Ｌｄを含んでいる。

【００１３】データ・ドライバ１０３は、一水平走査期
間内に、ブロックＡ及びＢを同時に駆動し、次にブロッ
クＣ及びＤを同時に駆動し、以下同様に、ブロックＥ及
びＦ、ブロックＧ及びＨ、ブロックＩ及びＪ、ブロック
Ｋ及びＬ、ブロックＭ及びＮをそれぞれ同時に駆動し
て、最後にブロックＯ及びＰを同時に駆動する。

【００１４】なお、上記のブロック順次駆動をするデー
タ・ドライバ１０３は、動作及び構成は図１３に示した
のと同一であるが、図１３に示したデータ信号線Ｌｄの
番号はブロック毎に変化する。例えばブロックＡ及びＢ
の駆動においては、図１４に示すように上から順にデー
タ信号線Ｌｄの番号１〜番号３００までの表示データが
出力され、次のブロックＣ及びＤの駆動においては、上
から順にデータ信号線Ｌｄの番号３０１〜番号６００ま
での表示データが出力される。

【００１５】このようにブロック順次駆動方式では、１
走査線のゲートが開いている時間内に、２ブロック１組
として８組のブロックのデータ信号線Ｌｄに表示データ
を出力させる必要がある。そのため、１走査線のゲート
が開いている時間を従来と同一とすれば、データ・ドラ
イバ１０３の動作速度は図１２及び図１３に示したａ−
Ｓｉを用いたアレイ基板の場合に比して約８倍速くさせ
る必要がある。従って、ブロック順次駆動方式では、ａ
−Ｓｉより電子移動度に優れたｐ−Ｓｉを用いたアレイ
基板を使用する必要性が生じている。

【００１６】全データ信号線Ｌｄのブロック化は、図示
を省略したがブロック分割回路により実現されている。
ブロック分割回路は、データ・ドライバ１０３から出力
される２ブロック分３００個の表示データを所定の上下
１ブロック（例えば、ブロックＡ及びＢ）のデータ信号
線Ｌｄにのみ出力させ、他の１４ブロックのデータ信号
線Ｌｄに当該表示データが入力しないように３００個の
表示データの入力先ブロックを切り替えるスイッチ機能
を有している。

【００１７】

【発明が解決しようとする課題】ところで、以上説明し
たデータ・ドライバ１０３でブロック順次駆動方式を適
用すると次のような不具合が生じる。システム側からデ
ィスプレイ・バッファ等を介してデータ・ドライバ１０
３に送出される表示データは、水平同期信号や垂直同期
信号と共に１走査線毎に表示領域の左から右に向かう方
向に表示データがシーケンシャルに出力される。従っ
て、ブロックＡ及びＢの駆動の場合を例に取ると、図１
４に示すようにデータ・ドライバ１０３上方から順にデ
ータ信号線Ｌｄの番号１〜番号３００に対応した表示デ
ータが出力される。データ・ドライバ１０３の出力回路
１２７から各データ信号線Ｌｄへ延びる信号出力線の配
線関係をより詳細に示している図１５を用いて説明する
と、データ・ドライバ１０３の信号出力線は奇数番がブ
ロックＡ（パネル上方）側に偶数番がブロックＢ（パネ
ル下方）側に配線される。従って、各信号出力線は少な
くとも２層構造で交差する配線構成を取らざるを得な
い。ところがこのように多数の配線が相互に交差した配
線引き回しの構成は、層間での短絡を発生させる可能性
が高くなり液晶表示パネルの製造歩留まりを低下させる
という問題を有している。

【００１８】本発明の目的は、ブロック順次駆動方式に
適したデータ・ドライバを提供することにある。また、
本発明の目的は、ブロック順次駆動方式に適したデータ
・ドライバを備え、複数のデータ信号線との接続が容易
で簡素な配線引き回しを実現し、配線間の短絡による製
造歩留まりの低下を抑えることができる液晶表示装置を
提供することにある。

【００１９】

【課題を解決するための手段】上記目的は、液晶表示パ
ネル面内の上下方向に延び、左右方向に平行に複数形成
されたデータ信号線をブロック順次駆動方式で駆動する
データ・ドライバであって、前記パネル面内上方から複
数の前記データ信号線の一部に接続される複数の第１の
出力信号線と、前記パネル面内下方から複数の前記デー
タ信号線の残りに接続される複数の第２の出力信号線と
に表示データを出力する出力回路と、前記第１の出力信
号線と前記第２の出力信号線とが前記パネル上で交差せ
ずに配線されるように、前記出力回路から出力される前
記表示データを振り分ける振分部とを有することを特徴
とするデータ・ドライバによって達成される。

【００２０】本発明は上記振分部を有しているので、デ
ータ・ドライバからの信号出力線のうち、例えば奇数番
がパネル面上方側に配線され、偶数番がパネル面下方側
に配線される場合であっても、各信号出力線の配線層を
２層構造にして交差させる必要は生じない。従って、多
数の配線が相互に交差した配線引き回しによる層間短絡
を発生させることもなく液晶表示パネルの製造歩留まり
を向上させることができるようになる。

【００２１】上記本発明のデータ・ドライバにおいて、
前記振分部は、さらに、前記データ信号線の一部と残り
とが、前記パネル面内で左右方向に交互に配置されるよ
うに前記出力回路からの前記表示データを振り分けるよ
うにしてもよい。さらに、前記振分部は、前記データ信
号線の一部と残りとが、前記パネル面内で左右方向に１
本ずつ交互に配置されるように前記出力回路からの前記
表示データを振り分けるようにしてもよい。またさら
に、前記振分部は、前記データ信号線の一部と残りと
が、前記パネル面内で左右方向に３ｎ（ｎは自然数）本
ずつ交互に配置されるように前記出力回路からの前記表
示データを振り分けるようにしてもよい。さらに、前記
データ信号線の一部と残りが、前記パネル面内でほぼ上
下対称に形成されるように前記出力回路からの前記表示
データを振り分けるようにしてもよい。

【００２２】このような振分部を有することにより、ブ
ロック順次駆動方式においてデータ信号線をほぼ上下対
称に形成することができるため、隣り合うデータ信号線
での配線長の長短による抵抗値のばらつきを低減して、
表示面の左右方向においてなめらかな階調表示を実現す
ることができるようになる。

【００２３】また、上記目的は、パネル面上下方向に延
び、左右方向に平行に複数形成されたデータ信号線をブ
ロック順次駆動方式で駆動するデータ・ドライバを備え
た液晶表示装置であって、前記パネル上方から複数の前
記データ信号線の一部を駆動する第１の複数の出力信号
線と、前記第１の複数の出力信号線と前記パネル上で交
差せずに前記パネル下方から複数の前記データ信号線の
残りを駆動する第２の複数の出力信号線とを有すること
を特徴とする液晶表示装置によって達成される。上記本
発明の液晶表示装置は、上記本発明のデータ・ドライバ
を備えていることを特徴とする。

【００２４】

【発明の実施の形態】本発明の第１の実施の形態による
データ・ドライバ及びそれを備えた液晶表示装置を図１
及び図２を用いて説明する。図１は本実施の形態による
データ・ドライバ及びそれを備えた液晶表示装置の概略
の構成を示している。図１に示す本実施の形態によるデ
ータ・ドライバは、ブロック順次駆動方式で用いられ、
ｐ−ＳｉＴＦＴをスイッチング素子として用いた液晶表
示パネルに実装されている。また、アレイ基板上に本実
施の形態のデータ・ドライバやゲート・ドライバあるい
はそれらの一部の回路をｐ−Ｓｉを用いて画素領域内の
スイッチング素子と同様に形成して周辺回路一体型液晶
表示パネルとすることも可能である。

【００２５】一対の基板の間に液晶を狭持した液晶表示
パネル５０の表示領域５１内には図中上下方向に延びる
データ信号線Ｌｄが図中左右方向に平行に複数形成さ
れ、また、データ信号線Ｌｄとほぼ直交する方向に延び
るゲート信号線（図示せず）が図中上下方向に平行に複
数形成されている。なお、複数のゲート信号線のそれぞ
れは、図示を省略したゲート・ドライバにより駆動され
るようになっている。

【００２６】全てのデータ信号線Ｌｄは１つのデータ・
ドライバ５２からパネル５０を構成する一方の基板上に
引き回された複数の出力信号線のいずれかと接続されて
いる。データ・ドライバ５２から引き出された複数の出
力信号線はパネル上方に向かう信号線束５４ａと、信号
線束５４ａに交差することなくパネル下方に向かう信号
線束５４ｂとに振り分けられている。

【００２７】例えば、ＳＶＧＡである横８００ピクセ
ル、縦６００ピクセルのマトリクス表示のパネルであっ
て、１ピクセルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つ
のサブピクセルからなるカラー表示の場合、１本のゲー
ト信号線（走査線）上の表示サブピクセル数は２４００
（＝８００×３）となる。

【００２８】以下、３００本の出力端子（１）〜（３０
０）を有する本実施の形態のデータ・ドライバ５２で走
査線方向のサブピクセル数が２４００のＳＶＧＡの液晶
表示パネル５０をブロック順次駆動させる場合について
説明する。ブロック順次駆動方式では、全データ信号線
ＬｄはブロックＡ〜Ｐまでの１６個のブロックのいずれ
かに含まれるように分割される。図１に示すように、パ
ネル上方のブロックＡは番号１〜２９９の奇数番のデー
タ信号線Ｌｄを含み、パネル下方のブロックＢは番号２
〜３００の偶数番のデータ信号線Ｌｄを含んでいる。同
様にして、パネル上方のブロックＣは番号３０１〜５９
９、ブロックＥは番号６０１〜８９９、ブロックＧは番
号９０１〜１１９９、ブロックＩは番号１２０１〜１４
９９、ブロックＫは番号１５０１〜１７９９、ブロック
Ｍは番号１８０１〜２０９９、ブロックＯは番号２１０
１〜２３９９、の奇数番のデータ信号線Ｌｄを含んでい
る。

【００２９】また同様に、パネル下方のブロックＤは番
号３０２〜６００、ブロックＦは番号６０２〜９００、
ブロックＨは番号９０２〜１２００、ブロックＪは番号
１２０２〜１５００、ブロックＬは番号１５０２〜１８
００、ブロックＮは番号１８０２〜２１００、ブロック
Ｐは番号２１０２〜２４００、の偶数番のデータ信号線
Ｌｄを含んでいる。

【００３０】データ・ドライバ５２は、一水平走査期間
中に、ブロックＡ及びＢを同時に駆動し、次にブロック
Ｃ及びＤを同時に駆動し、以下同様に、ブロックＥ及び
Ｆ、ブロックＧ及びＨ、ブロックＩ及びＪ、ブロックＫ
及びＬ、ブロックＭ及びＮをそれぞれ同時に駆動して、
最後にブロックＯ及びＰを同時に駆動する。

【００３１】後程図２を用いて詳述するが、データ・ド
ライバ５２の３００個の出力端子に図１の上から順に
（１）〜（３００）の括弧書きの番号を便宜的に付す
と、例えばブロックＡ及びＢの駆動においては、出力端
子（１）〜（１５０）が信号線束５４ａを介してデータ
信号線Ｌｄの番号１〜番号２９９までの奇数番に所定の
表示データを出力し、同時に、出力端子（１５１）〜
（３００）が信号線束５４ｂを介してデータ信号線Ｌｄ
の番号２〜番号３００までの偶数番に所定の表示データ
を出力する。従って、上述のように相互に交差しない信
号線束５４ａ、５４ｂを実現することができる。

【００３２】全データ信号線Ｌｄのブロック化は、図示
を省略したがブロック分割回路により実現されている。
ブロック分割回路は、データ・ドライバ５２から出力さ
れる２ブロック分３００個の表示データを所定の上下１
ブロック（例えば、ブロックＡ及びＢ）のデータ信号線
Ｌｄにのみ出力させ、他の１４ブロックのデータ信号線
Ｌｄに当該表示データが入力しないように３００個の表
示データの入力先ブロックを切り替えるスイッチ機能を
有している。なお、ブロック分割数は、目標の階調電圧
までデータ信号線を充電する時間により制限される。

【００３３】次に、図２を用いて本実施の形態のデータ
・ドライバ５２の概略構造について説明する。データ・
ドライバ５２は、データ・レジスタ３と、データ・レジ
スタ３にサンプリング・パルスを供給するシフトレジス
タ１とを有している。シフトレジスタ１は本例では１０
０段に構成され、０１段から１００段まで順にサンプリ
ング・パルスをデータ・レジスタ３に出力するようにな
っている。データ・レジスタ３は３００個の表示データ
格納部を有し、シフトレジスタ１の各段に対応して順次
３つの表示データ格納部が割り当てられている。各段の
サンプリング・パルスが３つずつ順次表示データ格納部
に送出されることにより、３つの表示データ出力線２ａ
〜２ｃに出力されている各表示データが、データ・レジ
スタ３内の順次対応する３つの表示データ格納部に記憶
されるようになっている。本例では、ピクセル単位で表
示データ出力線２ａにはＲのサブピクセル表示データ、
表示データ出力線２ｂにはＧのサブピクセル表示デー
タ、表示データ出力線２ｃにはＢのサブピクセル表示デ
ータが出力されるので、データ・レジスタ３には左から
順にピクセル毎に３つのＲ、Ｇ、Ｂの表示データが３つ
の表示データ格納部に順に格納される。このようにし
て、サンプリング・パルスが順次１００個出力される
と、３００画素（サブピクセル）分の表示データがデー
タ・レジスタ３に格納される。

【００３４】データ・レジスタ３の次段には３００個の
データ格納部を有するラッチ５が接続されている。デー
タ・レジスタ３の表示データ格納部全てに表示データが
格納されると、ラッチ・パルスに応答して格納された表
示データがラッチ５の各データ格納部に一斉にラッチさ
れる。出力回路７は、振分部９を介してラッチ５と接続
され、また階調電圧作成回路（図示せず）に接続されて
おり、ラッチ５から出力された各表示データに対応する
階調電圧をそれぞれのデータ信号線Ｌｄに出力するよう
になっている。出力回路７は３００個の出力端子（１）
〜（３００）を有している。

【００３５】階調電圧作成回路からは、抵抗分割等によ
り例えば６４階調分の電圧が出力されており、出力回路
７の各出力端子（１）〜（３００）からは表示データに
応じて所望の電圧値が選択されて各データ信号線Ｌｄに
出力されるようになっている。６４階調の表示を行うに
は６ビットの表示データが必要であり、２５６階調の表
示を行うには８ビットの表示データが必要である。この
ため表示データ入力線２ａ〜２ｃは６４階調の場合には
全１８本、２５６階調の場合には全２４本の信号線が用
いられる。

【００３６】さて、振分部９は、データ・ドライバ５２
の出力端子（１）〜（３００）に接続された信号出力線
の信号線束５４ａと５４ｂとが交差しないように、ラッ
チ５の各データ格納部の出力を出力回路７の出力端子
（１）〜（３００）側に振り分ける配線構造を有してい
る。ここでは、ラッチされた第１ピクセルのＲ、Ｇ、Ｂ
データは、Ｒ１データ（赤（Ｒ）の第１サブピクセルの
データを示す。以下、Ｇ、Ｂも同様に略記する）が出力
回路７の出力端子（１）に出力され、Ｇ１データが出力
端子（１５１）に出力され、Ｂ１データが出力端子
（２）に出力される配線構造になっている。さらに、第
２ピクセルは、Ｒ２データが出力端子（１５２）に出力
され、Ｇ２データが出力端子（３）に出力され、Ｂ２デ
ータが出力端子（１５３）に出力される配線構造を有し
ている。以下、同様にして、振分部９では、出力端子
（１）〜（１５０）には信号線束５４ａ側である奇数番
のデータ信号線Ｌｄに入力されるべき表示データが昇順
で出力されるように、また、出力端子（１５１）〜（３
００）には信号線束５４ｂ側である偶数番のデータ信号
線Ｌｄに順に入力されるべき表示データが昇順で出力さ
れるように、ラッチ５及び出力回路７間の複数の信号線
を配線している。

【００３７】次に図２に示したデータ・ドライバ５２の
動作について簡単に説明する。シフトレジスタ１は、０
１段目から１００段目まで表示データの入力周期に合わ
せてサンプリング・パルスを出力する。表示データは３
つの表示データ出力線２ａ〜２ｃからＲ、Ｇ、Ｂそれぞ
れ同時に入力され、３サブピクセル分の表示データがサ
ンプリング・パルスごとにデータ・レジスタ３の表示デ
ータ格納部に順次格納されていく。３００サブピクセル
分の表示データをデータ・レジスタ３が格納すると、ラ
ッチ・パルスが外部から発生され、ラッチ５に３００サ
ブピクセル分の表示データが並列にラッチされる。ラッ
チされた表示データは出力回路７に出力される際、振分
部９の配線構造により振り分けられて出力回路７の所定
の出力端子（１）〜（３００）に入力される。各出力端
子（１）〜（３００）からは表示データに対応する階調
電圧が、相互に交差しない信号線束５４ａ、５４ｂを介
して所定のデータ信号線Ｌｄに出力される。

【００３８】以上説明したように本実施の形態によれ
ば、データ・ドライバからの信号出力線の奇数番がブロ
ックＡ（パネル上方）側に、偶数番がブロックＢ（パネ
ル下方）側に配線される場合であっても、各信号出力線
の配線層を２層構造にして交差させる必要は生じない。
従って、多数の配線が相互に交差した配線引き回しによ
る層間短絡を発生することもなく液晶表示パネルの製造
歩留まりを向上させることができるようになる。

【００３９】次に、本発明の第２の実施の形態によるデ
ータ・ドライバ及びそれを備えた液晶表示装置を図３及
び図４を用いて説明する。第１の実施の形態と同一の機
能、作用を有する同一の構成要素には同一の符号を付し
てその説明は省略する。図３は本実施の形態によるデー
タ・ドライバ５６及びそれを備えた液晶表示装置の概略
の構成を示している。本実施の形態によるデータ・ドラ
イバ５６も第１の実施の形態と同様に、ブロック順次駆
動方式で用いられ、ｐ−ＳｉＴＦＴをスイッチング素子
として用いた周辺回路一体型液晶表示パネルに実装され
ている。また、３００本の出力端子（１）〜（３００）
を有する１個のデータ・ドライバ５６で走査線方向のサ
ブピクセル数が２４００のＳＶＧＡの液晶表示パネル５
０をブロック順次駆動させる場合について説明する。

【００４０】また、本実施の形態におけるブロック分割
も第１の実施の形態と同一である。従って、データ・ド
ライバ５６は、一水平走査期間中に、ブロックＡ及びＢ
を同時に駆動し、次にブロックＣ及びＤを同時に駆動
し、以下同様に、ブロックＥ及びＦ、ブロックＧ及び
Ｈ、ブロックＩ及びＪ、ブロックＫ及びＬ、ブロックＭ
及びＮをそれぞれ同時に駆動して、最後にブロックＯ及
びＰを同時に駆動する。

【００４１】例えばブロックＡ及びＢの駆動において
は、図３に示すように上から順に出力端子（１）〜（１
５０）が信号線束５４ａを介してデータ信号線Ｌｄの番
号１〜番号２９９までの奇数番に所定の表示データを出
力し、同時に、出力端子（１５１）〜（３００）が信号
線束５４ｂを介してデータ信号線Ｌｄの番号２〜番号３
００までの偶数番に所定の表示データを出力するように
なっている。従って、第１の実施の形態と同様に相互に
交差しない信号線束５４ａ、５４ｂを実現することがで
きる。

【００４２】さらに、本実施の形態では、データ・ドラ
イバ５６の出力端子（１）〜（１５０）はデータ信号線
Ｌｄの番号１〜番号２９９の奇数番に昇順に接続してい
るが、出力端子（１５１）〜（３００）はデータ信号線
Ｌｄに対して番号３００から番号２まで降りる降順で接
続している。従って、例えばブロックＡ及びＢについて
みると、図３に示すようにブロックＡでは番号１のデー
タ信号線Ｌｄが信号線長において最も長く、右に移動し
て順次番号が増える毎に信号線長が短くなって、番号２
９９のデータ信号線Ｌｄで最短になる。同様に、ブロッ
クＢでは番号２のデータ信号線Ｌｄが信号線長において
番号１のデータ信号線Ｌｄとほぼ同じ長さで最も長く、
右に移動して順次番号が増える毎に信号線長がブロック
Ａとほぼ同じ長さで短くなって、番号３００のデータ信
号線Ｌｄで最短になる。つまり、ブロックＡ及びＢの上
下ブロックの組内でデータ信号線がほぼ上下対称に形成
される。他のブロックの組であるブロックＣ及びＤから
ブロックＯ及びＰまでも同様に、データ信号線Ｌｄが上
下対称に形成される。このため、隣り合うデータ信号線
での配線長の長短による抵抗値のばらつきが低減され、
表示面の左右方向においてなめらかな階調表示を実現す
ることができるようになる。

【００４３】次に、図４を用いて本実施の形態のデータ
・ドライバ５６の概略構造について説明する。データ・
ドライバ５６は、シフトレジスタ１、データ・レジスタ
３、ラッチ５、及び出力回路７の構成、及び振分部１１
がラッチ５と出力回路７の間に設けられているのは図２
に示したデータ・ドライバ５２と同様であり、振分部１
１の配線構成がデータ・ドライバ５２の振分部９と異な
っている点に特徴を有している。

【００４４】振分部１１は、データ・ドライバ５６の出
力端子（１）〜（３００）に接続された信号出力線の信
号線束５４ａと５４ｂとが交差しないように、且つ、上
下ブロックの組内でデータ信号線Ｌｄがほぼ上下対称に
形成されるように、ラッチ５の各データ格納部の出力を
出力回路７の出力端子（１）〜（３００）側に振り分け
る配線構造を有している。ここでは、ラッチされた第１
ピクセルのＲ１データが出力回路７の出力端子（１）に
出力され、Ｇ１データが出力端子（３００）に出力さ
れ、Ｂ１データが出力端子（２）に出力される配線構造
になっている。さらに、第２ピクセルは、Ｒ２データが
出力端子（２９９）に出力され、Ｇ２データが出力端子
（３）に出力され、Ｂ２データが出力端子（２９８）に
出力される配線構造を有している。

【００４５】以下、同様にして、振分部１１では、出力
端子（１）〜（１５０）には信号線束５４ａ側の奇数番
のデータ信号線Ｌｄに入力されるべき表示データが昇順
で出力されるように、また、出力端子（１５１）〜（３
００）には信号線束５４ｂ側の偶数番のデータ信号線Ｌ
ｄに順に入力されるべき表示データが降順で出力される
ように、ラッチ５と出力回路７間の複数の信号線を配線
している。なお、本実施の形態によるデータ・ドライバ
５６も第１の実施の形態によるデータ・ドライバ５２と
同様の動作で所定の効果を奏することができるので動作
説明は省略する。

【００４６】以上説明したように本実施の形態によって
も、データ・ドライバからの信号出力線の奇数番がブロ
ックＡ（パネル上方）側に、偶数番がブロックＢ（パネ
ル下方）側に配線される場合であっても、各信号出力線
の配線層を２層構造にして交差させる必要は生じない。
従って、多数の配線が相互に交差した配線引き回しによ
る層間短絡を発生することもなく液晶表示パネルの製造
歩留まりを向上させることができるようになる。さら
に、上下ブロックの組内でデータ信号線をほぼ上下対称
に形成することができるため、隣り合うデータ信号線で
の配線長の長短による抵抗値のばらつきが低減され、表
示面の左右方向においてなめらかな階調表示を実現する
ことができるようになる。

【００４７】次に、本発明の第３の実施の形態によるデ
ータ・ドライバを図５を用いて説明する。本実施の形態
のデータ・ドライバ５８は、図１に示したデータ・ドラ
イバ５２に代えて液晶表示パネル５０に搭載される。本
例においても、第１の実施の形態と同一の機能、作用を
有する同一の構成要素には同一の符号を付してその説明
は省略する。データ・ドライバ５８におけるシフトレジ
スタ１、データ・レジスタ３、ラッチ５、及び出力回路
７の構成は図２に示したデータ・ドライバ５２と同様で
あるが、データ・ドライバ５２がラッチ５と出力回路７
の間に振分部９を設けているのに対し、本実施の形態の
データ・ドライバ５８は、シフトレジスタ１とデータ・
レジスタ３との間に振分部１３を設けている点に特徴が
ある。

【００４８】振分部１３は、データ・ドライバ５８の出
力端子（１）〜（３００）に接続された信号出力線の信
号線束５４ａと５４ｂとが交差しないように、シフトレ
ジスタ１から出力されるサンプリング・パルスの出力先
をデータ・レジスタ３の３００個の表示データ格納部
（１）〜（３００）側に振り分ける配線構造を有してい
る。データ・レジスタの３００個の表示データ格納部
（１）〜（３００）と出力回路７の出力端子（１）〜
（３００）とは一対一に対応しており、例えばデータ・
レジスタ３の表示データ格納部（１）の表示データは出
力回路７の出力端子（１）に出力される。

【００４９】振分部１３は、シフトレジスタ１の各段毎
のサンプリング・パルスがデータ・レジスタ３の所定の
３つの表示データ格納部に割り当てられるようにサンプ
リング・パルスの出力線を振り分けている。また、振分
部１３は、データ・レジスタ３の表示データ格納部
（１）〜（３００）のそれぞれに接続されるべき表示デ
ータ入力線２ａ〜２ｃのいずれかを振り分けて配線して
いる。

【００５０】例えば振分部１３は、表示データ出力線２
ａに出力された第１ピクセルのＲ１データをデータ・レ
ジスタ３の表示データ格納部（１）に入力し、表示デー
タ出力線２ｂに出力されたＧ１データを表示データ格納
部（１５１）に入力し、表示データ出力線２ｃに出力さ
れたＢ１データを表示データ格納部（２）に入力する配
線構造を有している。より具体的には、表示データ出力
線２ａと表示データ格納部（１）とを接続し、表示デー
タ出力線２ｂと表示データ格納部（１５１）とを接続
し、表示データ出力線２ｃと表示データ格納部（２）と
を接続し、シフトレジスタ１の０１段のサンプリング・
パルスが同時に表示データ格納部（１）、（２）、（１
５１）に入力されるように配線している。

【００５１】同様に、表示データ出力線２ａと表示デー
タ格納部（１５２）とを接続し、表示データ出力線２ｂ
と表示データ格納部（３）とを接続し、表示データ出力
線２ｃと表示データ格納部（１５３）とを接続し、シフ
トレジスタ１の０２段のサンプリング・パルスが同時に
表示データ格納部（３）、（１５２）、（１５３）に入
力されるように配線している。このため、表示データ出
力線２ａに出力された第２ピクセルのＲ２データは表示
データ格納部（１５２）に入力され、表示データ出力線
２ｂに出力されたＧ２データは表示データ格納部（３）
に入力され、表示データ出力線２ｃに出力されたＢ２デ
ータは表示データ格納部（１５３）に入力される。

【００５２】以下、同様にして、振分部１３は、データ
・レジスタ３の表示データ格納部（１）〜（１５０）に
信号線束５４ａ側の奇数番のデータ信号線Ｌｄに順に入
力されるべき表示データが昇順で出力されるように、ま
た、表示データ格納部（１５１）〜（３００）には信号
線束５４ｂ側の偶数番のデータ信号線Ｌｄに順に入力さ
れるべき表示データが昇順で出力されるように、シフト
レジスタ１及び表示データ入力線２ａ〜２ｃとデータ・
レジスタ３との間の信号線を配線している。

【００５３】既に説明したように、データ・レジスタの
３００個の表示データ格納部（１）〜（３００）と出力
回路７の出力端子（１）〜（３００）とは一対一に対応
しているので、出力回路７の出力端子（１）〜（３０
０）のうち出力端子（１）〜（１５０）からは信号線束
５４ａ側の奇数番のデータ信号線Ｌｄに順に入力される
べき表示データが昇順で出力され、出力端子（１５１）
〜（３００）からは信号線束５４ｂ側の偶数番のデータ
信号線Ｌｄに順に入力されるべき表示データが昇順で出
力される。このように、本実施の形態によるデータ・ド
ライバ５８によっても、第１の実施の形態と同様に、デ
ータ・ドライバからの信号出力線の奇数番がブロックＡ
（パネル上方）側に、偶数番がブロックＢ（パネル下
方）側に配線される場合であっても、各信号出力線の配
線層を２層構造にして交差させる必要は生じない。従っ
て、多数の配線が相互に交差した配線引き回しによる層
間短絡を発生することもなく液晶表示パネルの製造歩留
まりを向上させることができるようになる。

【００５４】次に、本発明の第４の実施の形態によるデ
ータ・ドライバを図６を用いて説明する。本実施の形態
のデータ・ドライバ６０は、図３に示したデータ・ドラ
イバ５６に代えて液晶表示パネル５０に搭載される。本
例においては、第２の実施の形態と同一の機能、作用を
有する同一の構成要素には同一の符号を付してその説明
は省略する。データ・ドライバ６０におけるシフトレジ
スタ１、データ・レジスタ３、ラッチ５、及び出力回路
７の構成は図４に示したデータ・ドライバ５６と同様で
あるが、データ・ドライバ５６がラッチ５と出力回路７
の間に振分部１１を設けているのに対し、本実施の形態
のデータ・ドライバ６０は、シフトレジスタ１とデータ
・レジスタ３との間に振分部１５を設けている点に特徴
がある。

【００５５】振分部１５は、データ・ドライバ６０の出
力端子（１）〜（３００）に接続された信号出力線の信
号線束５４ａと５４ｂとが交差しないように、シフトレ
ジスタ１から出力されるサンプリング・パルスの出力先
をデータ・レジスタ３の３００個の表示データ格納部
（１）〜（３００）側に振り分ける配線構造を有してい
る。データ・レジスタの３００個の表示データ格納部
（１）〜（３００）と出力回路７の出力端子（１）〜
（３００）とは一対一に対応しており、例えばデータ・
レジスタ３の表示データ格納部（１）の表示データは出
力回路７の出力端子（１）に出力される。

【００５６】振分部１５は、シフトレジスタ１の各段毎
のサンプリング・パルスがデータ・レジスタ３の所定の
３つの表示データ格納部に割り当てられるようにサンプ
リング・パルスの出力線を振り分けている。また、振分
部１５は、データ・レジスタ３の表示データ格納部
（１）〜（３００）のそれぞれに接続されるべき表示デ
ータ入力線２ａ〜２ｃのいずれかを振り分けて配線して
いる。

【００５７】例えば振分部１５は、表示データ出力線２
ａに出力された第１ピクセルのＲ１データをデータ・レ
ジスタ３の表示データ格納部（１）に入力し、表示デー
タ出力線２ｂに出力されたＧ１データを表示データ格納
部（３００）に入力し、表示データ出力線２ｃに出力さ
れたＢ１データを表示データ格納部（２）に入力する配
線構造を有している。より具体的には、表示データ出力
線２ａと表示データ格納部（１）とを接続し、表示デー
タ出力線２ｂと表示データ格納部（３００）とを接続
し、表示データ出力線２ｃと表示データ格納部（２）と
を接続し、シフトレジスタ１の０１段のサンプリング・
パルスが同時に表示データ格納部（１）、（２）、（３
００）に入力されるように配線している。

【００５８】同様に、表示データ出力線２ａと表示デー
タ格納部（２９９）とを接続し、表示データ出力線２ｂ
と表示データ格納部（３）とを接続し、表示データ出力
線２ｃと表示データ格納部（２９８）とを接続し、シフ
トレジスタ１の０２段のサンプリング・パルスが同時に
表示データ格納部（３）、（２９８）、（２９９）に入
力されるように配線している。このため、表示データ出
力線２ａに出力された第２ピクセルのＲ２データは表示
データ格納部（２９９）に入力され、表示データ出力線
２ｂに出力されたＧ２データは表示データ格納部（３）
に入力され、表示データ出力線２ｃに出力されたＢ２デ
ータは表示データ格納部（２９８）に入力される。

【００５９】以下、同様にして、振分部１５は、データ
・レジスタ３の表示データ格納部（１）〜（１５０）に
信号線束５４ａ側の奇数番のデータ信号線Ｌｄに順に入
力されるべき表示データが昇順で出力されるように、ま
た、表示データ格納部（１５１）〜（３００）には信号
線束５４ｂ側の偶数番のデータ信号線Ｌｄに順に入力さ
れるべき表示データが降順で出力されるように、シフト
レジスタ１及び表示データ入力線２ａ〜２ｃとデータ・
レジスタ３との間の信号線を配線している。

【００６０】既に説明したように、データ・レジスタの
３００個の表示データ格納部（１）〜（３００）と出力
回路７の出力端子（１）〜（３００）とは一対一に対応
しているので、出力回路７の出力端子（１）〜（３０
０）のうち出力端子（１）〜（１５０）からは信号線束
５４ａ側の奇数番のデータ信号線Ｌｄに入力されるべき
表示データが昇順で出力され、出力端子（１５１）〜
（３００）からは信号線束５４ｂ側の偶数番のデータ信
号線Ｌｄに入力されるべき表示データが降順で出力され
る。

【００６１】このように、本実施の形態によるデータ・
ドライバ６０によっても、第２の実施の形態と同様に、
データ・ドライバからの信号出力線の奇数番がパネル上
方側に、偶数番がパネル下方側に配線される場合であっ
ても、各信号出力線の配線層を２層構造にして交差させ
る必要は生じない。従って、多数の配線が相互に交差し
た配線引き回しによる層間短絡を発生することもなく液
晶表示パネルの製造歩留まりを向上させることができる
ようになる。さらに、出力端子（１５１）〜（３００）
からは信号線束５４ｂ側の偶数番のデータ信号線Ｌｄに
入力されるべき表示データが降順で出力される構成にな
っているので、上下ブロックの組内でデータ信号線をほ
ぼ上下対称に形成することができる。このため、隣り合
うデータ信号線での配線長の長短による抵抗値のばらつ
きが低減され、表示面の左右方向においてなめらかな階
調表示を実現することができるようになる。

【００６２】次に、本発明の第５の実施の形態によるデ
ータ・ドライバ及びそれを備えた液晶表示装置を図７及
び図８を用いて説明する。上記第１乃至第４の実施の形
態では、信号線束５４ａに接続される複数のデータ信号
線Ｌｄと信号線束５４ｂに接続される複数のデータ信号
線Ｌｄとは、パネル面内で左右方向に１本ずつ交互に配
置されている。一方、図７に示すように本実施の形態で
は、信号線束５４ａに接続される複数のデータ信号線Ｌ
ｄと信号線束５４ｂに接続される複数のデータ信号線Ｌ
ｄとは、パネル面内で左右方向に３本ずつ交互に配置さ
れるように出力回路からの表示データが振り分けられて
いる点に特徴を有している。つまり、本実施の形態で
は、Ｒ、Ｇ、Ｂのサブピクセルを一組としたピクセル単
位で配線を振り分けるようにしている点に特徴を有して
いる。

【００６３】図７において、パネル左側から右へ順にピ
クセルの番号を付すと、パネル上方のブロックＡは番号
１〜９９の奇数番のピクセルを含み、パネル下方のブロ
ックＢは番号２〜１００の偶数番のピクセルを含んでい
る。同様にして、パネル上方のブロックＣは番号１０１
〜１９９、ブロックＥは番号２０１〜２９９、ブロック
Ｇは番号３０１〜３９９、ブロックＩは番号４０１〜４
９９、ブロックＫは番号５０１〜５９９、ブロックＭは
番号６０１〜６９９、ブロックＯは番号７０１〜７９
９、の奇数番のピクセルを含んでいる。

【００６４】また同様に、パネル下方のブロックＤは番
号１０２〜２００、ブロックＦは番号２０２〜３００、
ブロックＨは番号３０２〜４００、ブロックＪは番号４
０２〜５００、ブロックＬは番号５０２〜６００、ブロ
ックＮは番号６０２〜７００、ブロックＰは番号７０２
〜８００、の偶数番のピクセルを含んでいる。

【００６５】例えばブロックＡ及びＢの駆動において
は、図７に示すように上から順に出力端子（１）〜（１
５０）が信号線束５４ａを介してデータ信号線Ｌｄの番
号１〜番号２９７を順に３つずつ組にした番号１から９
９の奇数番のピクセルに所定の表示データを出力し、同
時に、出力端子（１５１）〜（３００）が信号線束５４
ｂを介してデータ信号線Ｌｄの番号４〜番号３００を順
に３つずつ組にした番号２〜１００の偶数番のピクセル
に所定の表示データを出力するようになっている。この
ような構成によっても、第１乃至第４の実施の形態と同
様に相互に交差しない信号線束５４ａ、５４ｂを実現す
ることができる。

【００６６】さらに、本実施の形態では、データ・ドラ
イバ６２の出力端子（１）〜（１５０）はデータ信号線
Ｌｄの番号１〜番号２９７を順に３つずつ組にして、奇
数番のピクセルに昇順に接続しているが、出力端子（１
５１）〜（３００）はデータ信号線Ｌｄに対して番号３
００から番号４まで降りる降順で接続している。従って
第２の実施形態と同様に、例えばブロックＡでは番号１
のデータ信号線Ｌｄが信号線長において最も長く、右に
移動して順次番号が増える毎に信号線長が短くなって、
番号２９７のデータ信号線Ｌｄで最短になる。

【００６７】同様に、ブロックＢでは番号４のデータ信
号線Ｌｄが信号線長において番号１のデータ信号線Ｌｄ
とほぼ同じ長さで最も長く、右に移動して順次番号が増
える毎に信号線長がブロックＡとほぼ同じ長さで短くな
って、番号３００のデータ信号線Ｌｄで最短になる。つ
まり、ブロックＡ及びＢの上下ブロックの組内でデータ
信号線がほぼ上下対称に形成される。他のブロックの組
であるブロックＣ及びＤからブロックＯ及びＰまでも同
様に、データ信号線Ｌｄが上下対称に形成される。この
ため、隣り合うデータ信号線での配線長の長短による抵
抗値のばらつきが低減され、表示面の左右方向において
なめらかな階調表示を実現することができるようにな
る。

【００６８】次に、図８を用いて本実施の形態のデータ
・ドライバ６２の概略構造について説明する。データ・
ドライバ６２は、シフトレジスタ１、データ・レジスタ
３、ラッチ５、及び出力回路７の構成、及び振分部１７
がラッチ５と出力回路７の間に設けられている。

【００６９】振分部１７は、データ・ドライバ６２の出
力端子（１）〜（３００）に接続された信号出力線の信
号線束５４ａと５４ｂとが交差しないように、且つ、上
下ブロックの組内でデータ信号線Ｌｄがほぼ上下対称に
形成されるように、ラッチ５の各データ格納部の出力を
出力回路７の出力端子（１）〜（３００）側に振り分け
る配線構造を有している。ここでは、ラッチされた第１
ピクセルのＲ１データが出力回路７の出力端子（１）に
出力され、Ｇ１データが出力端子（２）に出力され、Ｂ
１データが出力端子（３）に出力される配線構造になっ
ている。

【００７０】さらに、第２ピクセルは、Ｒ２データが出
力端子（３００）に出力され、Ｇ２データが出力端子
（２９９）に出力され、Ｂ２データが出力端子（２９
８）に出力される配線構造を有している。以下、同様に
して、振分部１７では、出力端子（１）〜（１５０）に
は奇数番のピクセル毎の表示データが信号線束５４ａ側
のデータ信号線Ｌｄに昇順で出力されるように、また、
出力端子（１５１）〜（３００）には偶数番のピクセル
毎の表示データが信号線束５４ｂ側のデータ信号線Ｌｄ
に降順で出力されるように、ラッチ５と出力回路７間の
複数の信号線を配線している。このような構成の本実施
の形態のデータ・ドライバ６２によっても、第２の実施
の形態と同様の効果を得ることができる。

【００７１】次に、本発明の第６の実施の形態によるデ
ータ・ドライバを図９を用いて説明する。本実施の形態
のデータ・ドライバ６４は、図８に示したデータ・ドラ
イバ６２に代えて図７に示した液晶表示パネル５０に搭
載される。本例においては、第５の実施の形態と同一の
機能、作用を有する同一の構成要素には同一の符号を付
してその説明は省略する。データ・ドライバ６４におけ
るシフトレジスタ１、データ・レジスタ３、ラッチ５、
及び出力回路７の構成は図８に示したデータ・ドライバ
６２と同様であるが、データ・ドライバ６２がラッチ５
と出力回路７の間に振分部１７を設けているのに対し、
本実施の形態のデータ・ドライバ６４は、シフトレジス
タ１とデータ・レジスタ３との間に振分部１９を設けて
いる点に特徴を有している。

【００７２】振分部１９は、データ・ドライバ６４の出
力端子（１）〜（３００）に接続された信号出力線の信
号線束５４ａと５４ｂとが交差しないように、シフトレ
ジスタ１から出力されるサンプリング・パルスの出力先
をデータ・レジスタ３の３００個の表示データ格納部
（１）〜（３００）側に振り分ける配線構造を有してい
る。データ・レジスタの３００個の表示データ格納部
（１）〜（３００）と出力回路７の出力端子（１）〜
（３００）とは一対一に対応しており、例えばデータ・
レジスタ３の表示データ格納部（１）の表示データは出
力回路７の出力端子（１）に出力される。

【００７３】振分部１９は、シフトレジスタ１の各段毎
のサンプリング・パルスがデータ・レジスタ３の所定の
３つの表示データ格納部に割り当てられるようにサンプ
リング・パルスの出力線を振り分けている。また、振分
部１９は、データ・レジスタ３の表示データ格納部
（１）〜（３００）のそれぞれに接続されるべき表示デ
ータ入力線２ａ〜２ｃのいずれかを振り分けて配線して
いる。

【００７４】例えば振分部１９は、表示データ出力線２
ａに出力された第１ピクセルのＲ１データをデータ・レ
ジスタ３の表示データ格納部（１）に入力し、表示デー
タ出力線２ｂに出力されたＧ１データを表示データ格納
部（２）に入力し、表示データ出力線２ｃに出力された
Ｂ１データを表示データ格納部（３）に入力する配線構
造を有している。より具体的には、表示データ出力線２
ａと表示データ格納部（１）とを接続し、表示データ出
力線２ｂと表示データ格納部（２）とを接続し、表示デ
ータ出力線２ｃと表示データ格納部（３）とを接続し、
シフトレジスタ１の０１段のサンプリング・パルスが同
時に表示データ格納部（１）、（２）、（３）に入力さ
れるように配線している。

【００７５】同様に、表示データ出力線２ａと表示デー
タ格納部（３００）とを接続し、表示データ出力線２ｂ
と表示データ格納部（２９９）とを接続し、表示データ
出力線２ｃと表示データ格納部（２９８）とを接続し、
シフトレジスタ１の０２段のサンプリング・パルスが同
時に表示データ格納部（２９８）、（２９９）、（３０
０）に入力するように配線している。このため、表示デ
ータ出力線２ａに出力された第２ピクセルのＲ２データ
は表示データ格納部（３００）に入力され、表示データ
出力線２ｂに出力されたＧ２データは表示データ格納部
（２９９）に入力され、表示データ出力線２ｃに出力さ
れたＢ２データは表示データ格納部（２９８）に入力さ
れる。

【００７６】以下、同様にして、振分部１９では、表示
データ格納部（１）〜（１５０）には奇数番のピクセル
毎の表示データが信号線束５４ａ側のデータ信号線Ｌｄ
に昇順で出力されるように、また、表示データ格納部
（１５１）〜（３００）には偶数番のピクセル毎の表示
データが信号線束５４ｂ側のデータ信号線Ｌｄに降順で
出力されるように、シフトレジスタ１及び表示データ入
力線２ａ〜２ｃとデータ・レジスタ３との間の信号線を
配線している。

【００７７】既に説明したように、データ・レジスタの
３００個の表示データ格納部（１）〜（３００）と出力
回路７の出力端子（１）〜（３００）とは一対一に対応
しているので、出力回路７の出力端子（１）〜（３０
０）のうち出力端子（１）〜（１５０）からは信号線束
５４ａ側の奇数番のデータ信号線Ｌｄに入力されるべき
表示データが昇順で出力され、出力端子（１５１）〜
（３００）からは信号線束５４ｂ側の偶数番のデータ信
号線Ｌｄに入力されるべき表示データが降順で出力され
る。このような構成の本実施の形態のデータ・ドライバ
６２によっても、第２の実施の形態と同様の効果を得る
ことができる。

【００７８】次に、本発明の第７の実施の形態によるデ
ータ・ドライバを図１０を用いて説明する。第１乃至第
６の実施の形態では、出力端子（１）〜（１５０）側
は、表示データが端子番号に対して昇順に振り分けるよ
う固定されていたが、降順に振り分けるようにしてもも
ちろんよい。出力端子（１）〜（１５０）と出力端子
（１５１）〜（３００）に表示データを昇順、降順に振
り分けるには４つの態様があり、本実施の形態によるデ
ータ・ドライバ６６は、接続する液晶表示パネルの配線
構造あるいはデータ・ドライバの使用者の希望に従っ
て、これら４つの態様を切り替えられるようにした点に
特徴を有している。

【００７９】図１０に示す本実施の形態によるデータ・
ドライバ６６の振分部２１は、例えば第１の実施の形態
で示したような、出力端子（１５１）〜（３００）から
出力される表示データが昇順に並ぶ場合と、第２の実施
の形態で示したような、出力端子（１５１）〜（３０
０）から出力される表示データが降順に並ぶ場合とを切
り替えられるスイッチ部２３を有している。スイッチ部
２３は外部の制御信号に応答して出力端子（１５１）〜
（３００）から出力される表示データの並びを変更する
ことができるようになっている。本実施の形態によるデ
ータ・ドライバ６６によっても第１及び第２の実施の形
態と同様な効果を得ることができ、さらに本データ・ド
ライバ６６は種々の液晶表示パネルにそのまま適用でき
る汎用性を備えている点で優れている。

【００８０】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、液晶表示パネルの画素数
や、データ・ドライバの出力数は上記実施の形態の例示
に限られず、他の画素数やドライバ出力数であっても本
発明をもちろん適用することができる。

【００８１】また、上記実施の形態ではディジタルのデ
ータ・ドライバで説明したが、本発明はアナログのデー
タ・ドライバにももちろん適用可能である。さらに、デ
ータ・ドライバの出力端子（１）〜（３００）から出力
される表示データの順番（並び）は上記実施の形態で示
したものだけに限られず、種々の態様を取ることがで
き、本発明をそれらの態様に適用することはもちろん可
能である。

【００８２】また例えば、上記実施の形態では外部のシ
ステム側から入力する表示データは、データ信号線Ｌｄ
の番号に昇順に表示データ入力線２ａ〜２ｃに入力され
ているが、本発明はこれに限られず、表示データが降順
に表示データ入力線２ａ〜２ｃに入力するようにしても
もちろんよい。この場合には、シフトレジスタ１のサン
プリング・パルスの発生順番を反転させる。すなわち１
００段から０１段へ降順にサンプリング・パルスを発生
するようにすればよい。

【００８３】また、シフトレジスタを用いないでサンプ
リング・パルスを生成することも可能である。例えば、
図１１に示すように、クロック信号ＣＫをカウントする
４ビットカウンタの出力Ｑ１乃至Ｑ４をデコードするデ
コーダによりサンプリング・パルスを出力するようにし
てもよい。図１１に示すデコーダは、出力Ｑ１乃至Ｑ４
が値「００００」、「０００１」、「００１０」、「０
０１１」になる毎にサンプリング・パルスを発生する。

【００８４】以上説明した実施形態に基づき、本発明は
以下のようにまとめられる。第１の発明として、液晶表
示パネル面内の上下方向に延び、左右方向に平行に複数
形成されたデータ信号線をブロック順次駆動方式で駆動
するデータ・ドライバであって、前記パネル面内上方か
ら複数の前記データ信号線の一部に接続される複数の第
１の出力信号線と、前記パネル面内下方から複数の前記
データ信号線の残りに接続される複数の第２の出力信号
線とに表示データを出力する出力回路と、前記第１の出
力信号線と前記第２の出力信号線とが前記パネル上で交
差せずに配線されるように、前記出力回路から出力され
る前記表示データを振り分ける振分部とを有することを
特徴とするデータ・ドライバ。

【００８５】第２の発明として、上記第１の発明のデー
タ・ドライバにおいて、前記振分部は、さらに、前記デ
ータ信号線の一部と残りとが、前記パネル面内で左右方
向に交互に配置されるように前記出力回路からの前記表
示データを振り分けることを特徴とするデータ・ドライ
バ。

【００８６】第３の発明として、上記第２の発明のデー
タ・ドライバにおいて、前記振分部は、前記データ信号
線の一部と残りとが、前記パネル面内で左右方向に１本
ずつ交互に配置されるように前記出力回路からの前記表
示データを振り分けることを特徴とするデータ・ドライ
バ。

【００８７】第４の発明として、上記第２の発明のデー
タ・ドライバにおいて、前記振分部は、前記データ信号
線の一部と残りとが、前記パネル面内で左右方向に３ｎ
（ｎは自然数）本ずつ交互に配置されるように前記出力
回路からの前記表示データを振り分けることを特徴とす
るデータ・ドライバ。

【００８８】第５の発明として、上記第２乃至第４のい
ずれかの発明のデータ・ドライバにおいて、前記振分部
は、さらに、前記データ信号線の一部と残りが、前記パ
ネル面内でほぼ上下対称に形成されるように前記出力回
路からの前記表示データを振り分けることを特徴とする
データ・ドライバ。

【００８９】第６の発明として、上記第１乃至第５のい
ずれかの発明のデータ・ドライバにおいて、外部から入
力された前記表示データを順次格納してから前記出力回
路に出力する複数のデータ保持部を有し、前記振分部
は、前記データ保持部及び前記出力回路間に設けられて
いることを特徴とするデータ・ドライバ。

【００９０】第７の発明として、上記第１乃至第５のい
ずれかの発明のデータ・ドライバにおいて、外部から入
力された前記表示データをサンプリングするサンプリン
グ・パルスを順次出力するシフトレジスタと、前記サン
プリング・パルスに基づいて前記表示データを順次格納
してから前記出力回路に出力する複数のデータ保持部を
有し、前記振分部は、前記シフトレジスタ及び前記デー
タ保持部間に設けられていることを特徴とするデータ・
ドライバ。

【００９１】第８の発明として、パネル面上下方向に延
び、左右方向に平行に複数形成されたデータ信号線をブ
ロック順次駆動方式で駆動するデータ・ドライバを備え
た液晶表示装置であって、前記パネル上方から複数の前
記データ信号線の一部を駆動する第１の複数の出力信号
線と、前記第１の複数の出力信号線と前記パネル上で交
差せずに前記パネル下方から複数の前記データ信号線の
残りを駆動する第２の複数の出力信号線とを有すること
を特徴とする液晶表示装置。

【００９２】第９の発明として、上記第８の発明の液晶
表示装置において、上記第１乃至第７のいずれかの発明
のデータ・ドライバを備えていることを特徴とする液晶
表示装置。

【００９３】

【発明の効果】以上の通り、本発明によれば、ブロック
順次駆動方式に適したデータ・ドライバを実現できる。
また、本発明によれば、ブロック順次駆動方式に適した
データ・ドライバを備え、複数のデータ信号線との接続
が容易で簡素な配線引き回しを実現し、配線間の短絡に
よる製造歩留まりの低下を抑えることができる液晶表示
装置を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるデータ・ドラ
イバ及びそれを備えた液晶表示装置の概略構成を示す図
である。

【図２】本発明の第１の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図３】本発明の第２の実施の形態によるデータ・ドラ
イバ及びそれを備えた液晶表示装置の概略構成を示す図
である。

【図４】本発明の第２の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図５】本発明の第３の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図６】本発明の第４の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図７】本発明の第５の実施の形態によるデータ・ドラ
イバ及びそれを備えた液晶表示装置の概略構成を示す図
である。

【図８】本発明の第５の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図９】本発明の第６の実施の形態によるデータ・ドラ
イバの概略構成を示す図である。

【図１０】本発明の第７の実施の形態によるデータ・ド
ライバの概略構成を示す図である。

【図１１】シフトレジスタの代替手段としてのカウンタ
及びデコーダの組合せの構成例を示す図である。

【図１２】従来のデータ・ドライバを搭載した液晶表示
パネルの構成例を示す図である。

【図１３】従来のデータ・ドライバの概略構成を示すブ
ロック図である。

【図１４】従来のブロック順次駆動を説明する図であ
る。

【図１５】従来のデータ・ドライバでブロック順次駆動
を行う場合に生じる問題を説明する図である。

【符号の説明】

１ シフトレジスタ ３ データ・レジスタ ５ ラッチ ７ 出力回路 ９、１１、１３、１５、１７、１９、２１ 振分部 ２３ スイッチ部 ５０、１０１、１０２ 液晶表示パネル ５１、９０、９１ 表示領域 ５２、５６、５８、６０、６２、６４、１０３、１０
５、１０７、１０９、１１１、１１３、１１５、１１７
データ・ドライバ １２１ シフトレジスタ １２３ データ・レジスタ １２５ ラッチ １２７ 出力回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA16 AA22 AF41 BB13 BB14 BB16 BC12 BC20 BC23 BF03 BF04 BF11 BF22 BF24 BF26 EB04 FA37 FA42 5C080 AA10 BB05 BB06 DD23 DD28 FF11 FF13 JJ02

Claims (7)

【特許請求の範囲】
1. 【請求項１】液晶表示パネル面内の上下方向に延び、左
   右方向に平行に複数形成されたデータ信号線をブロック
   順次駆動方式で駆動するデータ・ドライバであって、 前記パネル面内上方から複数の前記データ信号線の一部
   に接続される複数の第１の出力信号線と、前記パネル面
   内下方から複数の前記データ信号線の残りに接続される
   複数の第２の出力信号線とに表示データを出力する出力
   回路と、 前記第１の出力信号線と前記第２の出力信号線とが前記
   パネル上で交差せずに配線されるように、前記出力回路
   から出力される前記表示データを振り分ける振分部とを
   有することを特徴とするデータ・ドライバ。
2. 【請求項２】請求項１記載のデータ・ドライバにおい
   て、 前記振分部は、 さらに、前記データ信号線の一部と残りとが、前記パネ
   ル面内で左右方向に交互に配置されるように前記出力回
   路からの前記表示データを振り分けることを特徴とする
   データ・ドライバ。
3. 【請求項３】請求項２記載のデータ・ドライバにおい
   て、 前記振分部は、 前記データ信号線の一部と残りとが、前記パネル面内で
   左右方向に１本ずつ交互に配置されるように前記出力回
   路からの前記表示データを振り分けることを特徴とする
   データ・ドライバ。
4. 【請求項４】請求項２記載のデータ・ドライバにおい
   て、 前記振分部は、 前記データ信号線の一部と残りとが、前記パネル面内で
   左右方向に３ｎ（ｎは自然数）本ずつ交互に配置される
   ように前記出力回路からの前記表示データを振り分ける
   ことを特徴とするデータ・ドライバ。
5. 【請求項５】請求項２乃至４のいずれか１項に記載のデ
   ータ・ドライバにおいて、 前記振分部は、 さらに、前記データ信号線の一部と残りが、前記パネル
   面内でほぼ上下対称に形成されるように前記出力回路か
   らの前記表示データを振り分けることを特徴とするデー
   タ・ドライバ。
6. 【請求項６】パネル面上下方向に延び、左右方向に平行
   に複数形成されたデータ信号線をブロック順次駆動方式
   で駆動するデータ・ドライバを備えた液晶表示装置であ
   って、 前記パネル上方から複数の前記データ信号線の一部を駆
   動する第１の複数の出力信号線と、 前記第１の複数の出力信号線と前記パネル上で交差せず
   に前記パネル下方から複数の前記データ信号線の残りを
   駆動する第２の複数の出力信号線とを有することを特徴
   とする液晶表示装置。
7. 【請求項７】請求項６記載の液晶表示装置において、 請求項１乃至５のいずれか１項に記載のデータ・ドライ
   バを備えていることを特徴とする液晶表示装置。