WO2025263165A1 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
WO2025263165A1
WO2025263165A1 PCT/JP2025/017444 JP2025017444W WO2025263165A1 WO 2025263165 A1 WO2025263165 A1 WO 2025263165A1 JP 2025017444 W JP2025017444 W JP 2025017444W WO 2025263165 A1 WO2025263165 A1 WO 2025263165A1
Authority
WO
WIPO (PCT)
Prior art keywords
mesa
trench
portions
region
mesa portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/017444
Other languages
English (en)
French (fr)
Inventor
拓弥 山田
巧裕 伊倉
達也 内藤
博樹 脇本
暢昭 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of WO2025263165A1 publication Critical patent/WO2025263165A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs

Definitions

  • the present invention relates to a semiconductor device.
  • the semiconductor device may include a semiconductor substrate having an upper surface and a first conductivity type drift region; multiple trenches extending from the upper surface of the semiconductor substrate toward the interior and in the extension direction; multiple mesa regions sandwiched between the two trenches; an emitter electrode provided above the upper surface of the semiconductor substrate; and an interlayer insulating film provided between the upper surface of the semiconductor substrate and the emitter electrode and having a contact hole formed therein.
  • the multiple mesa regions may include a channel mesa region having a first conductivity type emitter region provided on the upper surface of the semiconductor substrate and a second conductivity type base region provided between the emitter region and the drift region, and connected to the emitter electrode by the contact hole.
  • the multiple mesa regions may include a hole-removing mesa region in which no channel is formed and connected to the emitter electrode by the contact hole.
  • a first trench bottom region of the first conductivity type having a higher concentration than the drift region may be provided at the bottom end of at least one of the trench portions sandwiching the hole extraction mesa portion.
  • the multiple mesa portions may include floating mesa portions that do not have contact holes above them, or in which the length of the contact holes above them in the extension direction is shorter than the length of the contact holes above the channel mesa portion.
  • the semiconductor device may include a semiconductor substrate having an upper surface and provided with a first conductivity type drift region; a plurality of trenches extending from the upper surface toward the interior of the semiconductor substrate in an extension direction; a plurality of mesa regions sandwiched between two of the trenches; an emitter electrode provided above the upper surface of the semiconductor substrate; and an interlayer insulating film provided between the upper surface of the semiconductor substrate and the emitter electrode and having a contact hole formed therein.
  • the plurality of mesa regions may include a channel mesa portion having a first conductivity type emitter region provided on the upper surface of the semiconductor substrate and a second conductivity type base region provided between the emitter region and the drift region, and connected to the emitter electrode by the contact hole.
  • the multiple mesa portions may include floating mesa portions that do not have the contact hole provided above them, or in which the length of the contact hole above them in the extension direction is shorter than the length of the contact hole above the channel mesa portion.
  • a first trench bottom region of the first conductivity type that has a higher concentration than the drift region may be provided at the bottom end of at least one of the trench portions sandwiching the floating mesa portion.
  • a second trench bottom region of a second conductivity type having a higher concentration than the base region may be provided at the bottom end of at least one of the trench portions sandwiching the channel mesa portion.
  • the trench portion may have a plurality of gate trench portions.
  • the plurality of mesa portions may include a first mesa portion sandwiched between two of the gate trench portions.
  • at least a portion of the first mesa portion may be the channel mesa portion.
  • the trench portion may have a gate trench portion and a dummy trench portion.
  • the multiple mesa portions may include a second mesa portion sandwiched between the gate trench portion and the dummy trench portion.
  • at least a portion of the second mesa portion may be the floating mesa portion.
  • the trench portion may have a plurality of dummy trench portions.
  • the plurality of mesa portions may include a third mesa portion sandwiched between two of the dummy trench portions.
  • at least a portion of the third mesa portion may be the floating mesa portion.
  • the trench portion may have a gate trench portion.
  • the multiple mesa portions may include a second mesa portion sandwiched between the gate trench portion and the dummy trench portion.
  • the third mesa portion provided adjacent to the second mesa portion may be the floating mesa portion.
  • the trench portion may have a gate trench portion.
  • the multiple mesa portions may include a second mesa portion sandwiched between the gate trench portion and the dummy trench portion.
  • the contact hole may be longer than the second mesa portion in at least a portion of the third mesa portion that is not adjacent to the second mesa portion.
  • the floating mesa portion may have the contact hole provided outside the emitter region that is provided at the outermost position of the channel mesa portion in the extension direction.
  • the floating mesa portion may have the contact hole located inside the emitter region that is located at the outermost position of the channel mesa portion in the extension direction.
  • the first trench bottom region may be provided at the bottom end of the trench portion of at least one of the channel mesa portions.
  • the first trench bottom region may be provided across the entire width of all of the mesa portions.
  • the trench portion may have a gate trench portion including two extension portions extending in the extension direction and a connection portion connecting the ends of the two extension portions in a top view.
  • the trench portion may have a plurality of dummy trench portions provided in an area surrounded by the two extension portions and the connection portion.
  • the trench portion may further include a gate trench portion that is provided between the extension portion that connects to one of the connection portions and the extension portion that connects to the other connection portion and is not connected to the connection portion.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device 100 according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view showing a semiconductor device 200 according to a comparative example.
  • FIG. 10 is a cross-sectional view showing another example of the semiconductor device 100 according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view showing a semiconductor device 300 according to a comparative example.
  • 10A and 10B are diagrams showing turn-on waveforms of the semiconductor device 100 according to the embodiment and the semiconductor device 200 according to the comparative example.
  • 10A and 10B are diagrams illustrating self-charging of the gate trench portion 40.
  • FIG. FIG. 2 is a top view showing an example of an active portion 120 of the semiconductor device 100 according to the embodiment.
  • FIG. 10 is a top view showing another example of the active portion 120 of the semiconductor device 100 according to the embodiment.
  • FIG. 2 is a top view showing an example of a termination portion 122 of the semiconductor device 100 according to the embodiment.
  • FIG. 10 is a top view showing another example of the termination portion 122 of the semiconductor device 100 according to the embodiment.
  • top and bottom are not limited to the direction of gravity or the directions when the semiconductor device is mounted.
  • Cartesian coordinate axes of the X, Y, and Z axes merely identify the relative positions of components and do not limit specific directions.
  • the Z axis does not limit the height direction relative to the ground.
  • the +Z axis direction and the -Z axis direction are opposite directions.
  • the Z axis direction is referred to without specifying positive or negative, it means the direction parallel to the +Z axis and the -Z axis.
  • the orthogonal axes parallel to the top and bottom surfaces of the semiconductor substrate are referred to as the X-axis and Y-axis.
  • the axis perpendicular to the top and bottom surfaces of the semiconductor substrate is referred to as the Z-axis.
  • the direction of the Z-axis may be referred to as the depth direction.
  • the direction parallel to the top and bottom surfaces of the semiconductor substrate, including the X-axis and Y-axis may be referred to as the horizontal direction.
  • the region from the center of the semiconductor substrate in the depth direction to the top surface of the semiconductor substrate may be referred to as the top side.
  • the region from the center of the semiconductor substrate in the depth direction to the bottom surface of the semiconductor substrate may be referred to as the bottom side.
  • the conductivity type of a doped region doped with impurities is described as p-type or n-type.
  • n-type conductivity is referred to as the first conductivity type and p-type conductivity is referred to as the second conductivity type, but the corresponding conductivity types may be reversed.
  • impurities may particularly refer to either n-type donors or p-type acceptors, and may be referred to as dopants.
  • doping refers to introducing donors or acceptors into a semiconductor substrate to create a semiconductor that exhibits n-type conductivity or p-type conductivity.
  • the doping concentration refers to the concentration of donors or acceptors in a thermal equilibrium state.
  • the net doping concentration refers to the net concentration obtained by adding together the donor concentration as the concentration of positive ions and the acceptor concentration as the concentration of negative ions, including the polarity of the charge.
  • the donor concentration is N D and the acceptor concentration is N A
  • the net doping concentration at any position is N D -N A.
  • the net doping concentration may be simply referred to as the doping concentration.
  • the unit system used in this specification is the SI unit system. Length units may be expressed in cm, but calculations may be performed after converting to meters (m).
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device 100 according to one embodiment of the present invention.
  • the semiconductor device 100 is provided with an IGBT (Insulated Gate Bipolar Transistor) as a transistor element.
  • the semiconductor device 100 may also be provided with a MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal-Oxide-Semiconductor Field-Effect-Transistor
  • the semiconductor device 100 comprises a semiconductor substrate 10, an interlayer insulating film 38, and an emitter electrode 52.
  • the semiconductor substrate 10 is a substrate formed from a semiconductor material.
  • the semiconductor substrate 10 is a silicon substrate.
  • the semiconductor substrate 10 has an upper surface 21.
  • Figure 1 shows the configuration of the upper surface 21 side of the semiconductor substrate 10, and does not illustrate the lower surface side.
  • the interlayer insulating film 38 is provided between the upper surface 21 of the semiconductor substrate 10 and the emitter electrode 52.
  • the interlayer insulating film 38 is a film that includes at least one layer of an insulating film such as silicate glass doped with impurities such as boron or phosphorus, a thermal oxide film, and other insulating films.
  • a contact hole 54 is formed in the interlayer insulating film 38.
  • the contact hole 54 is a through-hole that penetrates the interlayer insulating film 38.
  • the emitter electrode 52 is provided above the upper surface 21 of the semiconductor substrate 10.
  • the emitter electrode 52 is provided above the interlayer insulating film 38.
  • the emitter electrode 52 is connected to the upper surface 21 of the semiconductor substrate 10 via a contact hole 54.
  • the emitter electrode 52 is, for example, an aluminum-silicon alloy.
  • n-type drift region 18 is provided in the semiconductor substrate 10.
  • the drift region 18 may be a region that remains undoped in the semiconductor substrate 10.
  • a second conductivity type collector region is provided on the underside of the semiconductor substrate 10 in contact with the underside.
  • a collector electrode is also provided in contact with the collector region.
  • a first conductivity type field stop layer (FS layer) having a higher impurity concentration than the drift region 18 may be provided between the drift region 18 and the collector region.
  • the semiconductor substrate 10 has multiple trenches extending from the top surface 21 of the semiconductor substrate 10 toward the interior.
  • the trenches may include gate trenches 40 and dummy trenches 30.
  • the gate trenches 40 are trenches to which a gate voltage is applied.
  • the dummy trenches 30 are connected to the emitter electrode 52 in other cross sections.
  • the gate trenches are indicated as G and the dummy trenches are indicated as E. Additionally, the trenches are hatched in Figure 1.
  • the trench portion in this example has multiple gate trench portions 40 and multiple dummy trench portions 30. Each trench portion is arranged in the arrangement direction (X-axis direction) and extends in the extension direction (Y-axis direction). In Figure 1, three gate trench portions 40 and four dummy trench portions are arranged periodically.
  • the mesa portion 60 refers to the region inside the semiconductor substrate 10 that is sandwiched between two trench portions.
  • the upper end of the mesa portion 60 is the upper surface 21 of the semiconductor substrate 10.
  • the depth position of the lower end of the mesa portion 60 is the same as the depth position of the lower end of the trench portion.
  • the mesa portion 60 is provided on the upper surface 21 of the semiconductor substrate 10, extending in the extension direction (Y-axis direction) along the trench portion.
  • the semiconductor substrate 10 is provided with multiple mesas 60.
  • the multiple mesas 60 include a channel mesa 60-1, a floating mesa 60-2, and a hole-punched mesa 60-3.
  • the channel mesa portion 60-1 has an n+ type emitter region 12 and a p-type base region 14.
  • the emitter region 12 and the base region 14 are provided in this order from the top surface 21 side of the semiconductor substrate 10.
  • a drift region 18 is provided below the base region 14.
  • the channel mesa portion 60 may also have an n+ type accumulation region 16.
  • the accumulation region 16 is located between the base region 14 and the drift region 18.
  • the emitter region 12 is a first conductivity type region provided on the upper surface 21 of the semiconductor substrate 10.
  • the emitter region 12 is exposed on the upper surface 21 of the semiconductor substrate 10 and is provided in contact with the gate trench portion 40.
  • the emitter region 12 may be in contact with the trench portions on both sides of the channel mesa portion 60-1.
  • the emitter region 12 has a higher doping concentration than the drift region 18.
  • the base region 14 is a second conductivity type region provided between the emitter region 12 and the drift region 18.
  • the base region 14 is provided in contact with the emitter region 12.
  • the base region 14 may also be in contact with the trench portions on both sides of the channel mesa portion 60-1.
  • the accumulation region 16 is a first conductivity type region provided between the base region 14 and the drift region 18.
  • the accumulation region 16 is an n+ type region with a higher doping concentration than the drift region 18.
  • the carrier injection enhancement effect IE effect
  • the accumulation region 16 may be provided so as to cover the entire lower surface of the base region 14 in the channel mesa portion 60.
  • the gate trench portion 40 has a gate trench provided on the upper surface 21 of the semiconductor substrate 10, a gate insulating film 42, and a gate conductive portion 44.
  • the gate insulating film 42 is provided to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is provided inside the gate trench, further inward than the gate insulating film 42. In other words, the gate insulating film 42 insulates the gate conductive portion 44 from the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate trench portion 40 may be longer in the depth direction than the base region 14.
  • the gate conductive portion 44 may be longer in the depth direction than the base region 14.
  • the gate trench portion 40 in this cross section is covered by the interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • a predetermined gate voltage is applied to the gate conductive portion 44, a channel is formed by an electron inversion layer in the surface layer of the interface of the base region 14 that contacts the gate trench portion 40. This causes a main current to flow between the emitter electrode 52 and the collector electrode (not shown).
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40 in this cross section. That is, the dummy trench portion 30 has a dummy trench, a dummy insulating film 32, and a dummy conductive portion 34 provided on the upper surface 21 of the semiconductor substrate 10.
  • the dummy conductive portion 34 is electrically connected to the emitter electrode 52 in another cross section.
  • the dummy insulating film 32 is provided to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is provided inside the dummy trench and is provided further inward than the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 from the semiconductor substrate 10.
  • the dummy conductive portion 34 may be formed of the same material as the gate conductive portion 44.
  • the dummy conductive portion 34 is formed of a conductive material such as polysilicon.
  • the dummy conductive portion 34 may have the same length in the depth direction as the gate conductive portion 44.
  • the gate trench portion 40 and dummy trench portion 30 are covered by an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the bottoms of the dummy trench portion 30 and the gate trench portion 40 may have a downwardly convex curved shape (curved in cross section).
  • the depth position of the lower end 46 of the gate trench portion 40 is designated Zt.
  • the depth position of the lower end 46 of the gate trench portion 40 may be the same as the depth position of the lower end 36 of the dummy trench portion 30.
  • the channel mesa portion 60-1 is connected to the emitter electrode 52 via a contact hole 54.
  • the channel mesa portion 60-1 may be a mesa portion 60 that is connected to the emitter electrode 52, has an emitter region 12 provided therein, and at least one of the trench portions sandwiching the mesa portion 60 is a gate trench portion 40.
  • the channel mesa portion 60-1 may be sandwiched between two gate trench portions 40.
  • the floating mesa portion 60-2 has a base region 14 and an accumulation region 16.
  • the floating mesa portion 60-2 may or may not have an emitter region 12.
  • two floating mesa portions 60-2 are provided consecutively next to the channel mesa portion 60-1.
  • the floating mesa portion 60-2 does not have a contact hole 54 above it, or the length of the upper contact hole 54 in the extension direction (Y-axis direction) is shorter than the length of the contact hole 54 above the channel mesa portion 60-1. In the cross section shown in Figure 1, no contact hole 54 is provided above the floating mesa portion 60-2. By providing the floating mesa portion 60-2, holes are more likely to accumulate when the semiconductor device 100 is turned on.
  • the hole-removal mesa portion 60-3 has a base region 14 and an accumulation region 16.
  • the hole-removal mesa portion 60-3 may or may not have an emitter region 12.
  • the hole-removal mesa portion 60-3 is provided next to the floating mesa portion 60-2.
  • the hole extraction mesa portion 60-3 is a mesa portion 60 in which no channel is formed and which is connected to the emitter electrode 52 via a contact hole 54.
  • the hole extraction mesa portion 60-3 extracts holes injected from the underside when the semiconductor device 100 is turned on.
  • the hole extraction mesa portion 60-3 may be a mesa portion 60 which is connected to the emitter electrode 52 and does not have an emitter region 12.
  • the hole extraction mesa portion 60-3 may be a mesa portion which is connected to the emitter electrode 52 and is sandwiched between dummy trench portions 30.
  • the multiple mesas 60 may include at least one of the channel mesa portion 60-1, floating mesa portion 60-2, and hole extraction mesa portion 60-3, or may include any two of them.
  • the semiconductor device 100 of this example includes a first trench bottom region 202 of a first conductivity type provided at the lower end of the trench portion.
  • the first trench bottom region 202 is an n-type region with a higher concentration than the drift region 18.
  • the first trench bottom region 202 may be provided at the lower end of at least one of the trench portions that sandwich the hole extraction mesa portion 60-3.
  • a first trench bottom region 202 is provided at each lower end 36 of the two dummy trench portions 30 that sandwich the hole extraction mesa portion 60-3.
  • the lower end 36 of the dummy trench portion 30 refers to the portion of the dummy trench portion 30 that is farthest from the upper surface 21 of the semiconductor substrate 10. In the example of FIG. 1, the lower end 36 of the dummy trench portion 30 is located at the center of the dummy trench portion 30 in the X-axis direction. Furthermore, the lower end 46 of the gate trench portion 40 refers to the portion of the gate trench portion 40 that is farthest from the upper surface 21 of the semiconductor substrate 10. In the example of FIG. 1, the lower end 46 of the gate trench portion 40 is located at the center of the gate trench portion 40 in the X-axis direction.
  • holes flow from the bottom surface toward the top surface 21. Because the channel mesa portion 60-1 is subjected to the gate voltage of the gate trench portion 40, holes are less likely to head toward the channel mesa portion 60-1 and more likely to head toward the hole extraction mesa portion 60-3.
  • the first trench bottom region 202 in the hole extraction mesa portion 60-3 holes are less likely to escape from the hole extraction mesa portion 60-3 and are more likely to accumulate.
  • the accumulated holes generate a displacement current, as described below, which increases the gate voltage (self-charging), thereby making the dI/dt at turn-on faster. As a result, the loss that occurs at turn-on can be significantly reduced.
  • the first trench bottom region 202 may be provided at the lower end of at least one of the trench portions that sandwich the floating mesa portion 60-2.
  • the first trench bottom region 202 is provided at the lower end 36 of one of the dummy trench portions 30 that sandwich the floating mesa portion 60-2.
  • the first trench bottom region 202 is provided at the lower end 36 of the dummy trench portion 30 that is located at the boundary between the floating mesa portion 60-2 and the hole-removal mesa portion 60-3.
  • At least a portion of the first trench bottom region 202 may be located at a position overlapping the lower end of the trench portion in a top view, and may be located below the lower end in the Z-axis direction.
  • the first trench bottom region 202 may include a portion that does not overlap with the lower end in a top view.
  • the first trench bottom region 202 may include a portion that is located above the lower end.
  • the first trench bottom region 202 is in contact with the lower end. In the example of FIG. 1, the first trench bottom region 202 is in contact with the entire curved portion, including the lower end 36, of the dummy trench portion 30.
  • the first trench bottom region 202 may be formed by implanting n-type dopants near the lower end of the trench structure after forming the trench structure of the trench portion and before forming the conductive portion.
  • the first trench bottom region 202 is electrically floating with respect to electrodes such as the emitter electrode 52, the gate conductive portion 44, and the collector electrode. At least one of a p-type region and an insulating film is disposed between the first trench bottom region 202 and the electrode. In other words, the first trench bottom region 202 and the electrode are not connected only by an n-type region and a conductive material.
  • the doping concentration of the first trench bottom region 202 may be lower than the doping concentration of the accumulation region 16. For example, the doping concentration of the first trench bottom region 202 is 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the first trench bottom region 202 is located away from the base region 14 and the accumulation region 16.
  • a drift region 18 is provided between the first trench bottom region 202 and the accumulation region 16.
  • the semiconductor device 100 has one or more first trench bottom regions 202.
  • the semiconductor device 100 may have multiple first trench bottom regions 202.
  • the first trench bottom region 202 may be provided in at least one trench portion, the first trench bottom region 202 may be provided in 10% or more of the trench portion, the first trench bottom region 202 may be provided in 20% or more of the trench portion, or the first trench bottom region 202 may be provided in 50% or less of the trench portion.
  • each first trench bottom region 202 may or may not extend below the lower end of the trench portion (dummy trench portion 30 in this example) arranged adjacent to the corresponding trench portion.
  • Each first trench bottom region 202 may or may not be in contact with the adjacent trench portion.
  • the mesa portion 60 adjacent to the channel mesa portion 60-1 across the gate trench portion 40 may be a floating mesa portion 60-2.
  • the floating mesa portion 60-2 may be sandwiched between the gate trench portion 40 and the dummy trench portion 30 (GE floating in the figure).
  • the time change (dVce/dt) of the collector-emitter voltage Vce at turn-on becomes gentler, which reduces the gate resistance Rg when the magnitude of dVce/dt is made uniform, thereby reducing turn-on losses.
  • the drop in Vce due to L (circuit inductance) ⁇ dI/dt increases. This also reduces turn-on losses.
  • the mesa portion 60 adjacent to the floating mesa portion 60-2 and located on the opposite side of the channel mesa portion 60-1 may be the floating mesa portion 60-2.
  • the floating mesa portion 60-2 may be sandwiched between two dummy trench portions (EE floating in the figure). This enhances the IE effect and reduces Vce(sat).
  • the semiconductor device 100 may include a second trench bottom region 204 of the second conductivity type provided at the lower end of the trench portion.
  • the second trench bottom region 204 is a p-type region with a higher concentration than the base region 14.
  • the second trench bottom region 204 may be provided at the lower end of at least one of the trench portions that sandwich the channel mesa portion 60-1.
  • the second trench bottom region 204 is provided at the lower end 46 of one of the gate trench portions 40 that sandwich the channel mesa portion 60-1.
  • the second trench bottom region 204 is provided at the lower end 46 of the gate trench portion 40 that is located at the boundary between the channel mesa portion 60-1 and the floating mesa portion 60-2.
  • the electric field at the bottom end 46 of the gate trench portion 40 can be alleviated. Therefore, a sufficient breakdown voltage can be ensured even when the first trench bottom region 202 is formed. Furthermore, when the second trench bottom region 204 is provided, the gate potential near the bottom end 46 of the gate trench portion 40 is less likely to rise. However, in the semiconductor device 100 of this example, self-charging of the gate occurs due to the accumulation of holes as described above, so the gate potential near the bottom end 46 can be increased, and Vce(sat) can be reduced.
  • the second trench bottom region 204 may be provided at the lower end 46 of the gate trench portion 40.
  • the first trench bottom region 202 may be provided at the lower end 36 of the dummy trench portion 30. However, the second trench bottom region 204 does not have to be provided.
  • the second trench bottom region 204 does not have to be provided at the lower end 46 of the gate trench portion 40 that sandwiches the channel mesa portion 60-1.
  • the second trench bottom region 204 may be formed by implanting p-type dopants near the bottom end of the trench structure after forming the trench structure and before forming the conductive portion.
  • the bottom end 46 of the central gate trench portion 40 does not need to be implanted with p-type dopants.
  • the second trench bottom region 204 may not be in contact with the base region 14 and the accumulation region 16.
  • the second trench bottom region 204 may or may not extend below the lower ends of the trench portions (in this example, the gate trench portion 40 and the dummy trench portion 30) arranged adjacent to the corresponding trench portion.
  • the second trench bottom region 204 and the first trench bottom region 202 may or may not be in contact with each other in the X-axis direction.
  • a second trench bottom region 204 may be provided in each of two adjacent mesa portions 60, and the respective second trench bottom regions 204 may not be connected.
  • the doping concentration of the second trench bottom region 204 may be the same as the doping concentration of the first trench bottom region 202.
  • FIG. 2 is a cross-sectional view showing a semiconductor device 200 according to a comparative example.
  • the underside of the semiconductor substrate 10 is also omitted in FIG. 2. Furthermore, descriptions of parts similar to those in FIG. 1 will be omitted.
  • the semiconductor device 200 of this example has one gate trench portion 40 and two dummy trench portions 30 arranged periodically. Furthermore, all mesa portions 60 are connected to the emitter electrode 52, and no floating mesa portion 60-2 is provided.
  • the semiconductor device 200 of this example has a second trench bottom region 204 at the lower end 46 of the gate trench portion 40.
  • the gate potential near the lower end 46 of the gate trench portion 40 is less likely to rise.
  • the semiconductor device 200 of this example does not have a first trench bottom region 202 or a floating mesa portion 60-2. Therefore, self-charging of the gate due to hole accumulation does not occur. As a result, dI/dt at turn-on is slower than in the semiconductor device 100 of the embodiment, resulting in increased turn-on losses. Furthermore, the gate potential near the lower end 46 does not rise sufficiently, resulting in an increase in Vce(sat).
  • FIG. 3 is a cross-sectional view showing another example of a semiconductor device 100 according to an embodiment of the present invention.
  • the underside of the semiconductor substrate 10 is also omitted.
  • the semiconductor device 100 has two gate trench portions 40 and four dummy trench portions 30 arranged periodically.
  • the channel mesa portion 60-1, floating mesa portion 60-2, and hole extraction mesa portion 60-3 each have an emitter region 12.
  • a first trench bottom region 202 may be provided at the bottom end of at least one trench portion of the channel mesa portion 60-1.
  • the first trench bottom region 202 is provided across the entire width of all mesa portions 60. This arrangement of the first trench bottom regions 202 can achieve the same effect as in the case of FIG. 1. Furthermore, since the first trench bottom region 202 is provided at the bottom end of all trench portions, the uniformity of the breakdown voltage is improved.
  • a drift region 18 may be provided between the first trench bottom region 202 and the accumulation region 16.
  • FIG. 4 is a cross-sectional view showing a semiconductor device 300 according to a comparative example.
  • the semiconductor device 300 of this example does not have a first trench bottom region 202 or a floating mesa portion 60-2.
  • the dI/dt at turn-on is smaller than that of the semiconductor device 100 shown in FIG. 3, resulting in larger turn-on losses.
  • FIG. 5 shows the turn-on waveforms of the semiconductor device 100 according to the embodiment and the semiconductor device 200 according to the comparative example.
  • the figure shows Vce and collector current Ic, with the solid line indicating the waveform of the embodiment and the dotted line indicating the waveform of the comparative example.
  • FIG. 6 is a diagram illustrating self-charging of the gate trench portion 40.
  • FIG. 6 is an enlarged view of one channel mesa portion 60-1, two floating mesa portions 60-2, and one hole extraction mesa portion 60-3 of the semiconductor device 100 in FIG. 3.
  • the arrows indicated by dashed dotted lines in the figure indicate the flow of holes during turn-on. Holes flowing from the lower surface toward the upper surface 21 avoid the gate trench 40, which is at a high potential, and pass under the floating mesa 60-2 to the hole extraction mesa 60-3. At this time, the flow of holes is restricted by the floating mesa 60-2, the first trench bottom region 202, and the accumulation region 16, making it easier for holes to accumulate. Holes accumulate in the floating mesa 60-2 adjacent to the channel mesa 60-1, generating a displacement current toward the gate trench 40. This causes the gate trench 40 to self-charge, increasing dI/dt. Furthermore, the gate potential near the lower end 46 tends to rise. In the depth direction, at least a portion of the first trench bottom region 202 may overlap with the gate conductive portion 44.
  • the mesa portion 60 sandwiched between two gate trench portions 40 is referred to as the first mesa portion.
  • the mesa portion 60 sandwiched between the gate trench portion 40 and the dummy trench portion 30 is referred to as the second mesa portion
  • the mesa portion 60 sandwiched between two dummy trench portions 30 is referred to as the third mesa portion.
  • the multiple mesa portions 60 include a first mesa portion, a second mesa portion, and a third mesa portion.
  • At least a portion of the first mesa portion may be the channel mesa portion 60-1. All of the first mesa portions may be the channel mesa portion 60-1.
  • the first trench bottom region 202 may be provided across the entire width direction (X-axis direction) of at least a portion of the first mesa portion.
  • the first trench bottom region 202 may also be provided at the lower end 46 of the gate trench portion 40.
  • the first mesa portion does not have to be provided. In this case, at least a portion of the second mesa portion becomes the channel mesa portion 60-1.
  • At least a portion of the second mesa portion may be a floating mesa portion 60-2. All of the second mesa portions may be floating mesa portions 60-2.
  • the first trench bottom region 202 may be provided across the entire width direction (X-axis direction) of at least a portion of the second mesa portion. At least a portion of the first mesa portion may be a floating mesa portion 60-2.
  • the second mesa portion provided adjacent to the first mesa portion may be a floating mesa portion 60-2 (GE floating). This makes it possible to reduce turn-on loss, as described above.
  • At least a portion of the third mesa portion may be a floating mesa portion 60-2. All of the third mesa portions may be floating mesa portions 60-2.
  • the first trench bottom region 202 may be provided across the entire width direction (X-axis direction) of at least a portion of the third mesa portion.
  • the third mesa portion provided adjacent to the second mesa portion may be a floating mesa portion 60-2 (EE floating). This enhances the IE effect and reduces Vce(sat).
  • the third mesa portion may be in contact with the emitter electrode 52 via a contact hole 54. No contact hole may be provided above the third mesa portion.
  • Part of the third mesa portion may be a hole-punched mesa portion 60-3.
  • FIG. 7 is a top view showing an example of an active portion 120 of a semiconductor device 100 according to an embodiment.
  • the semiconductor device 100 shown in FIG. 7 is a top view of the semiconductor device 100 shown in FIG. 1.
  • the active portion 120 may be a region in the semiconductor device 100 through which the main current flows, and may be a portion located inside the emitter region 12 provided at the outermost position of the channel mesa portion 60-1 in the extension direction (Y-axis direction) of the trench portion described below.
  • FIG. 7 shows a portion of the active portion 120.
  • the emitter electrode 52 and interlayer insulating film 38 are also omitted.
  • the gate trench portion 40 and the dummy trench portion 30 extend in the extension direction.
  • the channel mesa portion 60-1 is provided with a contact region 15.
  • the contact region 15 is a p+-type region with a higher doping concentration than the base region 14.
  • the emitter regions 12 and contact regions 15 are alternately provided in the extension direction of the gate trench portion 40.
  • a contact hole 54 is provided above the channel mesa portion 60-1.
  • the position where the contact hole 54 is provided is hatched.
  • the contact hole 54 above the channel mesa portion 60-1 may be provided so as to cross the active portion 120.
  • the contact hole 54 above the channel mesa portion 60-1 may sometimes be referred to as contact hole 54-1.
  • the base region 14 is exposed on the top surface of the floating mesa portion 60-2.
  • no contact hole 54 is provided above the floating mesa portion 60-2 in this example.
  • the base region 14 is exposed on the top surface of the hole-opening mesa portion 60-3.
  • a contact hole 54 is provided above the hole-opening mesa portion 60-3.
  • the contact hole 54 above the hole-opening mesa portion 60-3 may also be provided so as to cross the active portion 120.
  • the contact hole 54 above the hole-opening mesa portion 60-3 may sometimes be referred to as the contact hole 54-3.
  • Neither the contact region 15 nor the emitter region 12 is provided in the hole-opening mesa portion 60-3. However, the contact region 15 or the emitter region 12 may be provided in the hole-opening mesa portion 60-3.
  • FIG. 8 is a top view showing another example of the active portion 120 of the semiconductor device 100 according to the embodiment.
  • the semiconductor device 100 of this example differs from the semiconductor device 100 shown in FIG. 7 in the configuration of the floating mesa portion 60-2 and the hole-removing mesa portion 60-3.
  • the hole-removing mesa portion 60-3 of this example is provided with a contact region 15.
  • a contact hole 54 is provided above the floating mesa portion 60-2.
  • the contact hole 54 above the floating mesa portion 60-2 may be referred to as the contact hole 54-2.
  • the contact hole 54-2 is provided inside the emitter region 12, which is provided at the outermost position of the channel mesa portion 60-1 in the extension direction described below. In other words, the contact hole 54-2 is provided in the active portion. If the contact hole 54-2 is not provided above the floating mesa portion 60-2, the dI/dt may become too large. By providing the contact hole 54-2 above the floating mesa portion 60-2, the magnitude of the dI/dt can be adjusted.
  • the length d1 of the contact hole 54-2 may be shorter than the length d2 of the contact hole 54-3.
  • the floating mesa portion 60-2 in which the contact hole 54-2 is provided may be the second mesa portion or the third mesa portion.
  • a contact hole 54 longer than the second mesa portion may be provided in at least a portion of the third mesa portion that is not adjacent to the second mesa portion.
  • the third mesa portion is the hole-opening mesa portion 60-3.
  • the third mesa portion does not have to be the floating mesa portion 60-2.
  • the length d2 of the contact hole 54-3 in the hole-opening mesa portion 60-3, which is the third mesa portion may be longer than the length d1 of the contact hole 54-2 in the floating mesa portion 60-2, which is the second mesa portion.
  • the length d2 being longer than the length d1 may include the case where the length d1 is zero (no contact hole 54-2 is provided). The same applies to the following length relationships.
  • the length d1 may be less than half of the length d2, less than 10%, or less than 5%.
  • Length d1 may be shorter than length d3 of contact hole 54-1. Length d1 may be half or less of length d3, 10% or less, or 5% or less. Lengths d2 and d3 may be equal. Note that contact holes 54-1 and 54-3 may extend further in the Y-axis direction than active section 120 shown in Figures 7 and 8. In that case, the ends of lengths d2 and d3 are also located outside active section 120 shown in Figures 7 and 8.
  • At least one floating mesa portion 60-2 may be provided with a contact hole 54-2, while the other floating mesa portions 60-2 may not be provided with a contact hole 54-2.
  • multiple contact holes 54-2 may be provided in the extension direction in the same floating mesa portion 60-2.
  • the length d1 may be the sum of the lengths of the multiple contact holes 54-2.
  • FIG. 9 is a top view showing an example of a termination portion 122 of a semiconductor device 100 according to an embodiment.
  • the semiconductor device 100 shown in FIG. 9 is a top view of the semiconductor device 100 shown in FIG. 7.
  • the termination portion 122 is the portion located outside the emitter region 12 provided at the outermost position of the channel mesa portion 60-1 in the extension direction (Y-axis direction).
  • the emitter region 12 is shown in the channel mesa portion 60-1 in FIG. 9.
  • Figure 9 shows the area where the emitter electrode 52 is provided and the area where the gate wiring 131 is provided.
  • the gate wiring 131 is wiring that transmits a gate voltage to the gate conductive portion 44.
  • the dummy trench portion 30 and the emitter electrode 52 are connected via a contact hole 54.
  • the gate trench portion 40 and the gate wiring 131 are connected via a contact hole 54.
  • the dummy trench portion 30 may be connected to the emitter electrode 52 via a contact hole 54 in the active portion 120.
  • the contact hole 54 connecting to the dummy trench portion 30 is not adjacent to the contact hole 54 connecting to the gate trench portion 40.
  • the contact hole 54 connecting to the dummy trench portion 30 and the contact hole 54 connecting to the gate trench portion 40 are located at different positions in the extension direction.
  • the gate trench portion 40 includes two extension portions 41 extending in the extension direction and a connection portion 43 connecting the ends of the two extension portions 41 in a top view.
  • the dummy trench portion 30 includes two extension portions 31 extending in the extension direction and a connection portion 33 connecting the ends of the two extension portions 31 in a top view.
  • the connection portions 43 and 33 By providing the connection portions 43 and 33, the mesa portion 60 can be made floating.
  • a base region 14 is provided in the termination portion 122, and the base region 14 is connected to an emitter electrode in another region, for example, and is at emitter potential.
  • the connection portions 43 and 33 the mesa portion 60 can be made floating.
  • the base region 14 surrounded by the connection portions and extension portions is separated from the base region 14 outside the termination portion 122 by the connection portions and extension portions.
  • connection portion 43 and the connection portion 33 may be provided in the termination portion 122.
  • the extension portion 41 and the extension portion 31 extend from the active portion 120 to the termination portion 122.
  • the ends of the two trench portions (extension portions) that sandwich the floating mesa portion 60-2 may be connected by a connection portion, or may each be connected to a different connection portion.
  • connection portion The ends of the two trench portions (extension portions) that sandwich the hole-removing mesa portion 60-3 may be connected by a connection portion.
  • the base region 14 of the hole-removing mesa portion 60-3 may be separated from the base region 14 of the floating mesa portion 60-2. Because the base region 14 of the hole-removing mesa portion 60-3 connects to the emitter electrode 52, separating it from the base region 14 of the floating mesa portion 60-2 allows the floating mesa portion 60-2 to float.
  • the dummy trench portion 30 is provided in an area surrounded by two extension portions 41 and a connection portion 43. Both the extension portion 31 and the connection portion 33 of the dummy trench portion 30 may be provided in an area surrounded by two extension portions 41 and a connection portion 43. Multiple dummy trench portions 30 may be provided in an area surrounded by two extension portions 41 and a connection portion 43. Furthermore, another dummy trench portion 30 may be provided in an area surrounded by two extension portions 31 and a connection portion 33 of the dummy trench portion 30, and both the extension portion 31 and the connection portion 33 of another dummy trench portion 30 may be provided, and multiple dummy trench portions 30 may be provided.
  • the trench portion may have a gate trench portion 40 that is provided between an extension portion that connects to one connection portion and an extension portion that connects to another connection portion, and that is not connected to the connection portion 43.
  • the gate trench portion 40 located in the center in the X-axis direction in Figure 9 is provided between an extension portion 41 that connects to one connection portion 43 and an extension portion 41 that connects to the other connection portion 43, and is a gate trench portion 40 that is not connected to the connection portion 43.
  • the gate trench portion 40 may be a gate trench portion 40 that sandwiches the channel mesa portion 60-1.
  • FIG. 10 is a top view showing another example of the termination portion 122 of the semiconductor device 100 according to the embodiment.
  • the semiconductor device 100 shown in FIG. 10 is a top view of the semiconductor device 100 shown in FIG. 8.
  • a contact hole 54-2 is provided outside the outermost emitter region 12 of the channel mesa portion 60-1 in the extension direction. That is, in the termination portion 122, a contact hole 54-2 is provided above the floating mesa portion 60-2. This allows the magnitude of dI/dt to be adjusted.
  • FIG. 10 is a top view showing another example of the termination portion 122 of the semiconductor device 100 according to the embodiment.
  • the semiconductor device 100 shown in FIG. 10 is a top view of the semiconductor device 100 shown in FIG. 8.
  • a contact hole 54-2 is provided outside the outermost emitter region 12 of the channel mesa portion 60-1 in the extension direction. That is, in the termination portion 122, a contact hole 54-2 is provided above the floating mesa portion 60-2. This allows the magnitude of dI/dt
  • the contact hole 54-1 provided in the channel mesa portion 60-1 and the contact hole 54-2 provided in the floating mesa portion 60-2 are arranged so as not to be adjacent to the contact holes 54 connecting to the dummy trench portion 30 and the gate trench portion 40.
  • the contact holes 54-1 and 54-2 are provided at positions different from the contact holes 54 provided in the dummy trench portion 30 and the gate trench portion 40 in the trench extension direction.
  • the length d1 of the contact hole 54-2 in the termination portion 122 may be shorter than the length d2 of the contact hole 54-3 and the length d3 of the contact hole 54-1.
  • the contact hole 54-2 in the termination portion 122 does not have to extend to the active portion 120. Note that while Figures 9 and 10 only show one termination portion 122 in the extension direction, the other termination portion may be the same.
  • Contact holes 54-2 may be provided in both the termination portion 122 and the active portion 120. If the contact holes 54-2 are provided in the same floating mesa portion 60-2, the length d1 of the contact holes 54-2 may be the sum of the lengths of the contact holes 54-2 in the termination portion 122 and the contact holes 54-2 in the active portion 120.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

上面を有し、ドリフト領域が設けられた半導体基板と、前記半導体基板の前記上面から内部に向かって設けられた複数のトレンチ部と、２つの前記トレンチ部に挟まれた領域である複数のメサ部と、エミッタ電極と、コンタクトホールが形成された層間絶縁膜とを備え、複数の前記メサ部は、前記半導体基板の前記上面に設けられた第１導電型のエミッタ領域および第２導電型のベース領域を有し、前記コンタクトホールによって前記エミッタ電極と接続されたチャネルメサ部と、チャネルが形成されず、且つ、前記コンタクトホールによって前記エミッタ電極と接続されたホール抜きメサ部とを含み、前記ホール抜きメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ドリフト領域よりも高濃度の第１導電型の第１トレンチボトム領域が設けられている半導体装置を提供する。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタが設けられた半導体装置が知られている（例えば、特許文献１または２参照）。
［先行技術文献］
［特許文献］
　［特許文献１］　国際公開第２０１５／０２２９８９号
　［特許文献２］　特開２０１９－９１８９２号公報
一般的開示
（解決しようとする課題）
　半導体装置においては、ターンオン損失を減少させることが好ましい。
（課題を解決するための手段）
　上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。上記半導体装置は、上面を有し、第１導電型のドリフト領域が設けられた半導体基板と、前記半導体基板の前記上面から内部に向かって設けられ、延伸方向に延伸する複数のトレンチ部と、２つの前記トレンチ部に挟まれた領域である複数のメサ部と、前記半導体基板の前記上面の上方に設けられたエミッタ電極と、前記半導体基板の前記上面と前記エミッタ電極の間に設けられ、コンタクトホールが形成された層間絶縁膜とを備えてよい。上記いずれかの半導体装置において、複数の前記メサ部は、前記半導体基板の前記上面に設けられた第１導電型のエミッタ領域および前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のベース領域を有し、前記コンタクトホールによって前記エミッタ電極と接続されたチャネルメサ部を含んでよい。上記いずれかの半導体装置において、複数の前記メサ部は、チャネルが形成されず、且つ、前記コンタクトホールによって前記エミッタ電極と接続されたホール抜きメサ部を含んでよい。上記いずれかの半導体装置において、前記ホール抜きメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ドリフト領域よりも高濃度の第１導電型の第１トレンチボトム領域が設けられていてよい。
　上記いずれかの半導体装置において、複数の前記メサ部は、上方に前記コンタクトホールが設けられていないか、または、前記延伸方向における上方の前記コンタクトホールの長さが前記チャネルメサ部の上方の前記コンタクトホールの長さよりも短いフローティングメサ部を含んでよい。
　上記課題を解決するために、本発明の他の態様においては、半導体装置を提供する。上記半導体装置は、上面を有し、第１導電型のドリフト領域が設けられた半導体基板と、前記半導体基板の前記上面から内部に向かって設けられ、延伸方向に延伸する複数のトレンチ部と、２つの前記トレンチ部に挟まれた領域である複数のメサ部と、前記半導体基板の前記上面の上方に設けられたエミッタ電極と、前記半導体基板の前記上面と前記エミッタ電極の間に設けられ、コンタクトホールが形成された層間絶縁膜とを備えてよい。上記いずれかの半導体装置において、複数の前記メサ部は、前記半導体基板の前記上面に設けられた第１導電型のエミッタ領域および前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のベース領域を有し、前記コンタクトホールによって前記エミッタ電極と接続されたチャネルメサ部を含んでよい。上記いずれかの半導体装置において、複数の前記メサ部は、上方に前記コンタクトホールが設けられていないか、または、前記延伸方向における上方の前記コンタクトホールの長さが前記チャネルメサ部の上方の前記コンタクトホールの長さよりも短いフローティングメサ部を含んでよい。上記いずれかの半導体装置において、前記フローティングメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ドリフト領域よりも高濃度の第１導電型の第１トレンチボトム領域が設けられていてよい。
　上記いずれかの半導体装置において、前記チャネルメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ベース領域よりも高濃度の第２導電型の第２トレンチボトム領域が設けられていてよい。
　上記いずれかの半導体装置において、前記トレンチ部は複数のゲートトレンチ部を有してよい。上記いずれかの半導体装置において、複数の前記メサ部は、２つの前記ゲートトレンチ部に挟まれた第１メサ部を含んでよい。上記いずれかの半導体装置において、前記第１メサ部の少なくとも一部が前記チャネルメサ部であってよい。
　上記いずれかの半導体装置において、前記トレンチ部はゲートトレンチ部とダミートレンチ部を有してよい。上記いずれかの半導体装置において、複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含んでよい。上記いずれかの半導体装置において、前記第２メサ部の少なくとも一部が前記フローティングメサ部であってよい。
　上記いずれかの半導体装置において、前記トレンチ部は複数のダミートレンチ部を有してよい。上記いずれかの半導体装置において、複数の前記メサ部は、２つの前記ダミートレンチ部に挟まれた第３メサ部を含んでよい。上記いずれかの半導体装置において、前記第３メサ部の少なくとも一部が前記フローティングメサ部であってよい。
　上記いずれかの半導体装置において、前記トレンチ部はゲートトレンチ部を有してよい。上記いずれかの半導体装置において、複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含んでよい。上記いずれかの半導体装置において、前記第２メサ部の隣に設けられた前記第３メサ部が前記フローティングメサ部であってよい。
　上記いずれかの半導体装置において、前記トレンチ部はゲートトレンチ部を有してよい。上記いずれかの半導体装置において、複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含んでよい。上記いずれかの半導体装置において、前記第２メサ部と隣り合わない前記第３メサ部の少なくとも一部には、第２メサ部よりも長い前記コンタクトホールが設けられてよい。
　上記いずれかの半導体装置において、前記フローティングメサ部には、前記延伸方向において前記チャネルメサ部の最も外側に設けられた前記エミッタ領域よりも外側に前記コンタクトホールが設けられてよい。
　上記いずれかの半導体装置において、前記フローティングメサ部には、前記延伸方向において前記チャネルメサ部の最も外側に設けられた前記エミッタ領域よりも内側に前記コンタクトホールが設けられてよい。
　上記いずれかの半導体装置において、前記チャネルメサ部の少なくとも一方の前記トレンチ部の下端に前記第１トレンチボトム領域が設けられてよい。
　上記いずれかの半導体装置において、全ての前記メサ部の幅方向の全体にわたって前記第１トレンチボトム領域が設けられてよい。
　上記いずれかの半導体装置において、前記トレンチ部は、前記延伸方向に延伸する２本の延伸部と、上面視において２本の前記延伸部の端部を接続する接続部とを含むゲートトレンチ部を有してよい。上記いずれかの半導体装置において、前記トレンチ部は、２本の前記延伸部と前記接続部に囲まれた領域に設けられた複数のダミートレンチ部を有してよい。
　上記いずれかの半導体装置において、前記トレンチ部は、１つの前記接続部に接続する前記延伸部と、他の前記接続部に接続する前記延伸部との間に設けられ、前記接続部と接続しない前記ゲートトレンチ部を更に有してよい。
　上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。 比較例に係る半導体装置２００を示す断面図である。 本発明の一つの実施形態に係る半導体装置１００の他の例を示す断面図である。 比較例に係る半導体装置３００を示す断面図である。 実施形態に係る半導体装置１００と比較例に係る半導体装置２００のターンオン波形を示す図である。 ゲートトレンチ部４０の自己充電を説明する図である。 実施形態に係る半導体装置１００の活性部１２０の一例を示す上面図である。 実施形態に係る半導体装置１００の活性部１２０の他の例を示す上面図である。 実施形態に係る半導体装置１００の終端部１２２の一例を示す上面図である。 実施形態に係る半導体装置１００の終端部１２２の他の例を示す上面図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をｐ型またはｎ型として説明している。ｎ型の導電型を第１導電型、ｐ型の導電型を第２導電型とする場合があるが、対応する導電型は逆であってもよい。本明細書においては、不純物とは、特にｎ型のドナーまたはｐ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、ｎ型の導電型を示す半導体またはｐ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
　本明細書においてｐ＋型またはｎ＋型と記載した場合、ｐ型またはｎ型よりもドーピング濃度が高いことを意味し、ｐ－型またはｎ－型と記載した場合、ｐ型またはｎ型よりもドーピング濃度が低いことを意味する。また、本明細書においてｐ＋＋型またはｎ＋＋型と記載した場合には、ｐ＋型またはｎ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
　図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。本明細書では、半導体装置１００にトランジスタ素子としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が設けられている場合を例に説明する。ただし、半導体装置１００には、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）が設けられていてもよい。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体装置１００は、半導体基板１０、層間絶縁膜３８およびエミッタ電極５２を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は上面２１を有する。図１では、半導体基板１０の上面２１側の構成を示しており、下面側の図示は省略している。
　層間絶縁膜３８は、半導体基板１０の上面２１とエミッタ電極５２の間に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、コンタクトホール５４が形成されている。コンタクトホール５４は、層間絶縁膜３８を貫通して設けられている貫通孔である。
　エミッタ電極５２は、半導体基板１０の上面２１の上方に設けられている。本例のエミッタ電極５２は層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を介して、半導体基板１０の上面２１と接続している。エミッタ電極５２は、一例としてアルミニウム－シリコン合金である。
　半導体基板１０には、ｎ－型のドリフト領域１８が設けられている。ドリフト領域１８は、半導体基板１０へのドーピングが行われず残存した領域であってよい。図示していないが、半導体基板１０の下面側には、下面に接して第２導電型のコレクタ領域が設けられている。また、コレクタ領域に接してコレクタ電極が設けられている。ドリフト領域１８とコレクタ領域との間には、ドリフト領域１８より不純物濃度の高い第１導電型のフィールドストップ層（ＦＳ層）が設けられてよい。
　半導体基板１０は、半導体基板１０の上面２１から内部に向かって設けられた複数のトレンチ部を有する。トレンチ部は、ゲートトレンチ部４０を含んでよく、ダミートレンチ部３０を含んでよい。ゲートトレンチ部４０は、ゲート電圧が印加されるトレンチ部である。ダミートレンチ部３０は、他の断面においてエミッタ電極５２と接続している。図１および以降の図において、ゲートトレンチ部をＧとし、ダミートレンチ部をＥと表示する。また、図１では、トレンチ部にハッチングを付している。
　本例のトレンチ部は複数のゲートトレンチ部４０と複数のダミートレンチ部３０を有する。各トレンチ部は、配列方向（Ｘ軸方向）に配列し、延伸方向（Ｙ軸方向）に延伸している。図１では、３本のゲートトレンチ部４０と４本のダミートレンチ部が周期的に配列している。
　配列方向において各トレンチ部の間には、メサ部６０が設けられている。メサ部６０は、半導体基板１０の内部において、２つのトレンチ部に挟まれた領域を指す。一例としてメサ部６０の上端は半導体基板１０の上面２１である。メサ部６０の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部６０は、半導体基板１０の上面２１において、トレンチ部に沿って延伸方向（Ｙ軸方向）に延伸して設けられている。
　本例の半導体基板１０には複数のメサ部６０が設けられている。複数のメサ部６０は、チャネルメサ部６０－１、フローティングメサ部６０－２およびホール抜きメサ部６０－３を含む。
　チャネルメサ部６０－１は、ｎ＋型のエミッタ領域１２およびｐ型のベース領域１４を有する。エミッタ領域１２およびベース領域１４は、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。チャネルメサ部６０には、ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
　エミッタ領域１２は半導体基板１０の上面２１に設けられた第１導電型の領域である。エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、チャネルメサ部６０－１の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
　ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられた第２導電型の領域である。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、チャネルメサ部６０－１の両側のトレンチ部と接していてよい。
　蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられた第１導電型の領域である。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いｎ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、コレクタエミッタ間飽和電圧Ｖｃｅ（ｓａｔ）を低減できる。蓄積領域１６は、チャネルメサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
　ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　ゲートトレンチ部４０は、深さ方向において、ベース領域１４よりも長く設けられてよい。ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。これにより、エミッタ電極５２とコレクタ電極（不図示）の間に主電流が流れる。
　ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同様の構造を有してよい。すなわち、ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、他の断面においてエミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端４６の深さ位置をＺｔとする。ゲートトレンチ部４０の下端４６の深さ位置は、ダミートレンチ部３０の下端３６の深さ位置と同一であってよい。
　チャネルメサ部６０－１は、コンタクトホール５４によってエミッタ電極５２と接続されている。チャネルメサ部６０－１は、エミッタ電極５２と接続され、エミッタ領域１２が設けられ、且つ、メサ部６０を挟む少なくとも一方のトレンチ部がゲートトレンチ部４０であるメサ部６０であってよい。チャネルメサ部６０－１は、２つのゲートトレンチ部４０に挟まれていてもよい。
　フローティングメサ部６０－２は、ベース領域１４および蓄積領域１６を有する。フローティングメサ部６０－２は、エミッタ領域１２を有してよく、有さなくてもよい。本例のフローティングメサ部６０－２は、チャネルメサ部６０－１の隣に連続して２つ設けられている。
　フローティングメサ部６０－２は、上方にコンタクトホール５４が設けられていないか、または、延伸方向（Ｙ軸方向）における上方のコンタクトホール５４の長さがチャネルメサ部６０－１の上方のコンタクトホール５４の長さよりも短い。図１に示す断面では、フローティングメサ部６０－２の上方にコンタクトホール５４は設けられていない。フローティングメサ部６０－２を設けることで、半導体装置１００をターンオンさせる際に、ホールが蓄積されやすくなる。
　ホール抜きメサ部６０－３は、ベース領域１４および蓄積領域１６を有する。ホール抜きメサ部６０－３は、エミッタ領域１２を有してよく、有さなくてもよい。本例のホール抜きメサ部６０－３は、フローティングメサ部６０－２の隣に設けられている。
　ホール抜きメサ部６０－３は、チャネルが形成されず、且つ、コンタクトホール５４によってエミッタ電極５２と接続されたメサ部６０である。ホール抜きメサ部６０－３は、半導体装置１００のターンオン時に下面側から注入されたホールを引き抜く。ホール抜きメサ部６０－３は、エミッタ電極５２と接続されており、且つ、エミッタ領域１２が設けられていないメサ部６０であってよい。ホール抜きメサ部６０－３は、エミッタ電極５２と接続されており、且つ、ダミートレンチ部３０に挟まれているメサ部であってもよい。複数のメサ部６０は、チャネルメサ部６０－１、フローティングメサ部６０－２、ホール抜きメサ部６０－３の少なくとも１つを有してよく、いずれか２つを有してもよい。
　本例の半導体装置１００は、トレンチ部の下端に設けられた第１導電型の第１トレンチボトム領域２０２を備える。第１トレンチボトム領域２０２は、ドリフト領域１８よりも高濃度のｎ型の領域である。第１トレンチボトム領域２０２はホール抜きメサ部６０－３を挟む少なくとも一方のトレンチ部の下端に設けられてよい。図１では、ホール抜きメサ部６０－３を挟む２つのダミートレンチ部３０のそれぞれの下端３６に第１トレンチボトム領域２０２が設けられている。
　ダミートレンチ部３０の下端３６は、ダミートレンチ部３０のうち、半導体基板１０の上面２１から最も離れた部分を指す。図１の例では、ダミートレンチ部３０の下端３６は、Ｘ軸方向におけるダミートレンチ部３０の中央に配置されている。また、ゲートトレンチ部４０の下端４６は、ゲートトレンチ部４０のうち、半導体基板１０の上面２１から最も離れた部分を指す。図１の例では、ゲートトレンチ部４０の下端４６は、Ｘ軸方向におけるゲートトレンチ部４０の中央に配置されている。
　半導体装置１００をターンオンさせる際、ホールは下面から上面２１に向かって流れる。チャネルメサ部６０－１にはゲートトレンチ部４０のゲート電圧があるのでホールはチャネルメサ部６０－１に向かいにくく、ホール抜きメサ部６０－３に向かいやすい。ホール抜きメサ部６０－３に第１トレンチボトム領域２０２を設けることで、ホール抜きメサ部６０－３からホールが抜けにくくなり、蓄積されやすくなる。蓄積されたホールにより後述する変位電流が生じ、ゲート電圧が持ち上がる（自己充電）ことにより、ターンオン時のｄＩ／ｄｔを早くできる。その結果、ターンオン時に発生する損失を大幅に低減させることができる。
　第１トレンチボトム領域２０２は、フローティングメサ部６０－２を挟む少なくとも一方のトレンチ部の下端に設けられてよい。図１では、フローティングメサ部６０－２を挟む一方のダミートレンチ部３０の下端３６に第１トレンチボトム領域２０２が設けられている。具体的には、フローティングメサ部６０－２とホール抜きメサ部６０－３との境界に位置するダミートレンチ部３０の下端３６に第１トレンチボトム領域２０２が設けられている。フローティングメサ部６０－２に第１トレンチボトム領域２０２を設けることで、ホールがホール抜きメサ部６０－３に向かうのを抑えることができ、ホールが蓄積されやすくなる。
　第１トレンチボトム領域２０２の少なくとも一部分が、上面視においてトレンチ部の下端と重なる位置に設けられ、且つ、Ｚ軸方向において下端よりも下方に配置されてよい。第１トレンチボトム領域２０２は、上面視において下端と重ならない部分を含んでいてよい。第１トレンチボトム領域２０２は、下端よりも上方に設けられた部分を含んでいてもよい。第１トレンチボトム領域２０２は、下端と接している。図１の例では、第１トレンチボトム領域２０２は、ダミートレンチ部３０において、下端３６を含む曲面部分の全体と接している。第１トレンチボトム領域２０２は、トレンチ部の溝構造を形成した後、且つ、導電部を形成する前に、当該溝構造の下端近傍にｎ型のドーパントを注入することで形成してよい。
　第１トレンチボトム領域２０２は、エミッタ電極５２やゲート導電部４４，コレクタ電極等の電極に対して電気的にフローティングである。第１トレンチボトム領域２０２と電極との間には、ｐ型の領域および絶縁膜の少なくとも一方が配置されている。つまり、第１トレンチボトム領域２０２と電極とは、ｎ型の領域および導電材料だけで接続されていない。第１トレンチボトム領域２０２のドーピング濃度は、蓄積領域１６のドーピング濃度より小さくてよい。第１トレンチボトム領域２０２のドーピング濃度は一例として１×１０１５ｃｍ－３以上、１×１０１７ｃｍ－３以下である。
　第１トレンチボトム領域２０２は、ベース領域１４および蓄積領域１６とは離れて配置されている。本例の第１トレンチボトム領域２０２と蓄積領域１６との間には、ドリフト領域１８が設けられている。
　半導体装置１００は、１つ以上の第１トレンチボトム領域２０２を有する。半導体装置１００は、複数の第１トレンチボトム領域２０２を有してよい。少なくとも１つのトレンチ部に第１トレンチボトム領域２０２が設けられてよく、１０％以上のトレンチ部に第１トレンチボトム領域２０２が設けられてよく、２０％以上のトレンチ部に第１トレンチボトム領域２０２が設けられてよく、５０％以下のトレンチ部に第１トレンチボトム領域２０２が設けられてよい。
　下端に第１トレンチボトム領域２０２が設けられたトレンチ部を対応するトレンチ部とすると、それぞれの第１トレンチボトム領域２０２は、対応するトレンチ部の隣に配置されたトレンチ部（本例ではダミートレンチ部３０）の下端の下方まで延伸していてよく、延伸していなくてもよい。それぞれの第１トレンチボトム領域２０２は、隣のトレンチ部と接していてよく、接していなくてもよい。
　チャネルメサ部６０－１を挟むゲートトレンチ部４０を挟んで隣りあうメサ部６０はフローティングメサ部６０－２であってよい。当該フローティングメサ部６０－２はゲートトレンチ部４０とダミートレンチ部３０とに挟まれていてよい（図中のＧＥ間フローティング）。これにより、ゲートエミッタ間容量Ｃｇｅが低減し、ゲートコレクタ間容量Ｃｇｃが増大する。その結果、ターンオン時のコレクタエミッタ間電圧Ｖｃｅの時間変化（ｄＶｃｅ／ｄｔ）が緩やかになるため、ｄＶｃｅ／ｄｔの大きさを揃えた時のゲート抵抗Ｒｇが小さくなり、ターンオン損失を低減することができる。また、ターンオン時のｄＩ／ｄｔが大きくなるため、Ｌ（回路のインダクタンス）・ｄＩ／ｄｔによるＶｃｅの落ち込みが大きくなる。これによっても、ターンオン損失を低減することができる。
　上記フローティングメサ部６０－２と隣りあうメサ部６０であって、上記チャネルメサ部６０－１とは反対側に設けられたメサ部６０は、フローティングメサ部６０－２であってよい。当該フローティングメサ部６０－２は、２つのダミートレンチ部に挟まれていてよい（図中のＥＥ間フローティング）。これによって、ＩＥ効果が高まり、Ｖｃｅ（ｓａｔ）が低減できる。
　半導体装置１００は、トレンチ部の下端に設けられた第２導電型の第２トレンチボトム領域２０４を備えてよい。第２トレンチボトム領域２０４は、ベース領域１４よりも高濃度のｐ型の領域である。第２トレンチボトム領域２０４は、チャネルメサ部６０－１を挟む少なくとも一方のトレンチ部の下端に設けられてよい。図１では、チャネルメサ部６０－１を挟む一方のゲートトレンチ部４０の下端４６に第２トレンチボトム領域２０４が設けられている。具体的には、チャネルメサ部６０－１とフローティングメサ部６０－２との境界に位置するゲートトレンチ部４０の下端４６に第２トレンチボトム領域２０４が設けられている。
　第２トレンチボトム領域２０４を設けることで、ゲートトレンチ部４０の下端４６の電界を緩和することができる。そのため、第１トレンチボトム領域２０２を形成しても耐圧を確保することができる。また、第２トレンチボトム領域２０４を設けた場合、ゲートトレンチ部４０の下端４６近傍のゲート電位が上昇しにくくなる。しかし、本例の半導体装置１００は、上述のようにホールの蓄積によるゲートの自己充電が生じるため、下端４６近傍のゲート電位を上昇させることができ、Ｖｃｅ（ｓａｔ）が低減できる。
　第２トレンチボトム領域２０４はゲートトレンチ部４０の下端４６に設けられてよい。第１トレンチボトム領域２０２はダミートレンチ部３０の下端３６に設けられてよい。ただし、第２トレンチボトム領域２０４は設けられなくてもよい。チャネルメサ部６０－１を挟むゲートトレンチ部４０の下端４６には、第２トレンチボトム領域２０４は設けられなくてもよい。
　第２トレンチボトム領域２０４も第１トレンチボトム領域２０２と同様に、トレンチ部の溝構造を形成した後、且つ、導電部を形成する前に、当該溝構造の下端近傍にｐ型のドーパントを注入することで形成してよい。ただし、連続して配列された３つのゲートトレンチ部４０のうち、中央のゲートトレンチ部４０の下端４６にはｐ型ドーパントが注入されなくてよい。
　第２トレンチボトム領域２０４も、ベース領域１４および蓄積領域１６と接していなくてよい。第２トレンチボトム領域２０４も、対応するトレンチ部の隣に配置されたトレンチ部（本例ではゲートトレンチ部４０およびダミートレンチ部３０）の下端の下方まで延伸していてよく、延伸していなくてもよい。第２トレンチボトム領域２０４と第１トレンチボトム領域２０２は、Ｘ軸方向において、接触していてよく、接触していなくてもよい。隣り合う２つのメサ部６０のそれぞれに第２トレンチボトム領域２０４が設けられ、且つ、それぞれの第２トレンチボトム領域２０４は接続していなくてよい。第２トレンチボトム領域２０４のドーピング濃度と第１トレンチボトム領域２０２のドーピング濃度は同一であってよい。
　図２は、比較例に係る半導体装置２００を示す断面図である。図２においても、半導体基板１０の下面側の図示は省略している。また、図１と同様の部分については説明を省略する。本例の半導体装置２００は、１本のゲートトレンチ部４０と２本のダミートレンチ部３０が周期的に配列している。また、全てのメサ部６０がエミッタ電極５２と接続しており、フローティングメサ部６０－２は設けられていない。
　本例の半導体装置２００は、ゲートトレンチ部４０の下端４６に第２トレンチボトム領域２０４を有する。その場合、ゲートトレンチ部４０の下端４６近傍のゲート電位が上昇しにくくなる。本例の半導体装置２００は、第１トレンチボトム領域２０２およびフローティングメサ部６０－２を有さない。そのため、ホールの蓄積によるゲートの自己充電が生じない。そのため、実施形態に係る半導体装置１００と比べてターンオン時のｄＩ／ｄｔが遅くなり、ターンオン損失が増大してしまう。また、下端４６近傍のゲート電位が十分上昇せず、Ｖｃｅ（ｓａｔ）が上昇してしまう。
　図３は、本発明の一つの実施形態に係る半導体装置１００の他の例を示す断面図である。図３においても、半導体基板１０の下面側の図示は省略している。また、図１と同様の部分については説明を省略する。本例の半導体装置１００は、２本のゲートトレンチ部４０と４本のダミートレンチ部３０が周期的に配列している。本例のチャネルメサ部６０－１、フローティングメサ部６０－２およびホール抜きメサ部６０－３には、エミッタ領域１２が設けられている。
　半導体装置１００において、チャネルメサ部６０－１の少なくとも一方のトレンチ部の下端に第１トレンチボトム領域２０２が設けられてよい。本例の半導体装置２００は、全てのメサ部６０の幅方向の全体にわたって第１トレンチボトム領域２０２が設けられている。このような第１トレンチボトム領域２０２の配置によっても、図１の場合と同様の効果を得ることができる。また、全てのトレンチ部の下端に第１トレンチボトム領域２０２を設けるため、耐圧の均一性が向上する。第１トレンチボトム領域２０２と蓄積領域１６の間にはドリフト領域１８が設けられていてよい。
　図４は、比較例に係る半導体装置３００を示す断面図である。本例の半導体装置３００は、第１トレンチボトム領域２０２およびフローティングメサ部６０－２を有さない。そのため、図３に示す半導体装置１００と比べてターンオン時のｄＩ／ｄｔが小さくなり、ターンオン損失が大きくなってしまう。
　図５は、実施形態に係る半導体装置１００と比較例に係る半導体装置２００のターンオン波形を示す図である。図中にはＶｃｅとコレクタ電流Ｉｃを示し、図中の実線が実施形態の波形を示しており、点線が比較例の波形を示している。
　上述の通り、実施形態ではホールの蓄積によるゲートの自己充電が起こるため、ｄＩ／ｄｔが大きくなっている。また、上述のＧＥ間フローティングによって、Ｃｇｃが増大し、ｄＩ／ｄｔが大きくなっている。それにより、Ｌ・ｄＩ／ｄｔによるＶｃｅの落ち込みが大きくなっている。その結果、ターンオン損失を大幅に減少させることができる。
　図６は、ゲートトレンチ部４０の自己充電を説明する図である。図６は、図３における半導体装置１００の１つのチャネルメサ部６０－１、２つのフローティングメサ部６０－２および１つのホール抜きメサ部６０－３の拡大図である。
　図中の１点鎖線で示す矢印がターンオン時のホールの流れを示している。下面から上面２１に向かうホールは、高い電位になっているゲートトレンチ部４０を避けて、フローティングメサ部６０－２の下方を通って、ホール抜きメサ部６０－３に流れる。この時、フローティングメサ部６０－２と第１トレンチボトム領域２０２および蓄積領域１６によってホールの流れが制限され、ホールが蓄積しやすくなる。そして、チャネルメサ部６０－１の隣のフローティングメサ部６０－２にホールが蓄積することによって、ゲートトレンチ部４０へ向かう変位電流が発生する。これによって、ゲートトレンチ部４０は自己充電され、ｄＩ／ｄｔが大きくなる。また、下端４６近傍のゲート電位が上昇しやすくなる。深さ方向において、第１トレンチボトム領域２０２の少なくとも一部は、ゲート導電部４４と重なる位置にあってよい。
　図１および図３を参照して、２つのゲートトレンチ部４０に挟まれたメサ部６０を第１メサ部とする。同様に、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれたメサ部６０を第２メサ部と、２つのダミートレンチ部３０に挟まれたメサ部６０を第３メサ部とする。すなわち、複数のメサ部６０は、第１メサ部、第２メサ部および第３メサ部を含む。
　第１メサ部の少なくとも一部がチャネルメサ部６０－１であってよい。全ての第１メサ部がチャネルメサ部６０－１であってよい。第１トレンチボトム領域２０２は少なくとも一部の第１メサ部の幅方向（Ｘ軸方向）の全体にわたって設けられてよい。また、第１トレンチボトム領域２０２は、ゲートトレンチ部４０の下端４６に設けられてよい。ただし、第１メサ部は設けられなくともよい。この場合、第２メサ部の少なくとも一部がチャネルメサ部６０－１となる。
　第２メサ部の少なくとも一部がフローティングメサ部６０－２であってよい。全ての第２メサ部がフローティングメサ部６０－２であってよい。第１トレンチボトム領域２０２は少なくとも一部の第２メサ部の幅方向（Ｘ軸方向）の全体にわたって設けられてよい。第１メサ部の少なくとも一部がフローティングメサ部６０－２であってもよい。第１メサ部の隣に設けられた第２メサ部がフローティングメサ部６０－２（ＧＥ間フローティング）であってよい。これによって、上述の通り、ターンオン損失を低減することができる。
　第３メサ部の少なくとも一部がフローティングメサ部６０－２であってよい。全ての第３メサ部がフローティングメサ部６０－２であってよい。第１トレンチボトム領域２０２は少なくとも一部の第３メサ部の幅方向（Ｘ軸方向）の全体にわたって設けられてよい。第２メサ部の隣に設けられた第３メサ部がフローティングメサ部６０－２（ＥＥ間フローティング）であってよい。これによって、ＩＥ効果が高まり、Ｖｃｅ（ｓａｔ）が低減できる。第３メサ部は、コンタクトホール５４を介してエミッタ電極５２と接していてよい。第３メサ部の上方にはコンタクトホールが設けられていなくてもよい。第３メサ部の一部は、ホール抜きメサ部６０－３であってよい。
　図７は、実施形態に係る半導体装置１００の活性部１２０の一例を示す上面図である。図７に示す半導体装置１００は、図１に示す半導体装置１００の上面図である。活性部１２０とは、半導体装置１００において主電流が流れる領域であってよく、後述するトレンチ部の延伸方向（Ｙ軸方向）においてチャネルメサ部６０－１の最も外側に設けられたエミッタ領域１２よりも内側の部分であってよい。図７は、活性部１２０の一部を示している。また、エミッタ電極５２および層間絶縁膜３８を省略している。
　ゲートトレンチ部４０およびダミートレンチ部３０は、延伸方向に延伸している。チャネルメサ部６０－１には、エミッタ領域１２に加えてコンタクト領域１５が設けられている。コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高いｐ＋型の領域である。本例のエミッタ領域１２とコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に交互に設けられている。
　チャネルメサ部６０－１の上方にはコンタクトホール５４が設けられる。図７では、コンタクトホール５４が設けられる位置にハッチングを付している。チャネルメサ部６０－１の上方のコンタクトホール５４は、活性部１２０を横切るように設けられてよい。本明細書では、チャネルメサ部６０－１の上方のコンタクトホール５４をコンタクトホール５４－１とする場合がある。
　フローティングメサ部６０－２の上面には、ベース領域１４が露出している。活性部１２０において、本例のフローティングメサ部６０－２の上方にはコンタクトホール５４が設けられていない。ホール抜きメサ部６０－３の上面には、ベース領域１４が露出している。ホール抜きメサ部６０－３の上方にはコンタクトホール５４が設けられている。ホール抜きメサ部６０－３の上方のコンタクトホール５４も、活性部１２０を横切るように設けられてよい。本明細書では、ホール抜きメサ部６０－３の上方のコンタクトホール５４をコンタクトホール５４－３とする場合がある。ホール抜きメサ部６０－３には、コンタクト領域１５もエミッタ領域１２も設けられていない。ただし、ホール抜きメサ部６０－３にコンタクト領域１５やエミッタ領域１２を設けてもよい。
　図８は、実施形態に係る半導体装置１００の活性部１２０の他の例を示す上面図である。本例の半導体装置１００は、フローティングメサ部６０－２とホール抜きメサ部６０－３の構成が図７に示す半導体装置１００と異なる。本例のホール抜きメサ部６０－３には、コンタクト領域１５が設けられている。
　本例のフローティングメサ部６０－２の上方にはコンタクトホール５４が設けられている。本明細書では、フローティングメサ部６０－２の上方のコンタクトホール５４をコンタクトホール５４－２とする場合がある。コンタクトホール５４－２は、後述する延伸方向においてチャネルメサ部６０－１の最も外側に設けられたエミッタ領域１２よりも内側に設けられたコンタクトホール５４である。すなわち、コンタクトホール５４－２は活性部に設けられている。フローティングメサ部６０－２の上方にコンタクトホール５４－２を設けないと、ｄＩ／ｄｔが大きくなりすぎる場合がある。フローティングメサ部６０－２の上方にコンタクトホール５４－２を設けることでｄＩ／ｄｔの大きさを調整することができる。
　コンタクトホール５４－２の長さｄ１は、コンタクトホール５４－３の長さｄ２よりも短くてよい。コンタクトホール５４－２が設けられるフローティングメサ部６０－２は第２メサ部であってよく、第３メサ部であってよい。
　第２メサ部と隣り合わない第３メサ部の少なくとも一部には、第２メサ部よりも長いコンタクトホール５４が設けられてよい。本例の上記第３メサ部は、ホール抜きメサ部６０－３である。上記第３メサ部はフローティングメサ部６０－２でなくてよい。第２メサ部であるフローティングメサ部６０－２のコンタクトホール５４－２の長さｄ１よりも、第３メサ部であるホール抜きメサ部６０－３のコンタクトホール５４－３の長さｄ２の方が長くてよい。長さｄ１よりも長さｄ２が長いとは、長さｄ１がゼロ（コンタクトホール５４－２が設けられない）の場合を含んでよい。以降の長さの関係についても同様である。長さｄ１は、長さｄ２の半分以下であってよく、１０％以下であってよく、５％以下であってよい。
　長さｄ１は、コンタクトホール５４－１の長さｄ３よりも短くてよい。長さｄ１は、長さｄ３の半分以下であってよく、１０％以下であってよく、５％以下であってよい。長さｄ２と長さｄ３は等しくてよい。なお、コンタクトホール５４－１とコンタクトホール５４－３は、図７および図８に示す活性部１２０よりもＹ軸方向に延伸していてよい。その場合、長さｄ２と長さｄ３の端部も、図７および図８に示す活性部１２０よりも外側に位置する。
　複数のフローティングメサ部６０－２のうち、少なくとも１つのフローティングメサ部６０－２にはコンタクトホール５４－２が設けられ、他のフローティングメサ部６０－２にはコンタクトホール５４－２が設けられなくてよい。また、コンタクトホール５４－２は、同一のフローティングメサ部６０－２において延伸方向に複数設けられてよい。その場合、長さｄ１は、複数のコンタクトホール５４－２の長さの和であってよい。
　図９は、実施形態に係る半導体装置１００の終端部１２２の一例を示す上面図である。図９に示す半導体装置１００は、図７に示す半導体装置１００の上面図である。終端部１２２とは、延伸方向（Ｙ軸方向）においてチャネルメサ部６０－１の最も外側に設けられたエミッタ領域１２よりも外側の部分である。図９のチャネルメサ部６０－１には、当該エミッタ領域１２を図示している。
　図９では、エミッタ電極５２が設けられる範囲とゲート配線１３１が設けられる範囲をそれぞれ示している。ゲート配線１３１は、ゲート導電部４４にゲート電圧を伝達する配線である。終端部１２２において、ダミートレンチ部３０とエミッタ電極５２は、コンタクトホール５４を介して接続している。終端部１２２において、ゲートトレンチ部４０とゲート配線１３１は、コンタクトホール５４を介して接続している。ただし、ダミートレンチ部３０は活性部１２０において、コンタクトホール５４を介してエミッタ電極５２と接続してもよい。平面視において、ダミートレンチ部３０と接続するコンタクトホール５４は、ゲートトレンチ部４０と接続するコンタクトホール５４とは隣り合っていない。すなわち、ダミートレンチ部３０と接続するコンタクトホール５４と、ゲートトレンチ部４０と接続するコンタクトホール５４とは延伸方向における位置が異なる。
　ゲートトレンチ部４０は、延伸方向に延伸する２本の延伸部４１と、上面視において２本の延伸部４１の端部を接続する接続部４３とを含む。同様に、ダミートレンチ部３０は、延伸方向に延伸する２本の延伸部３１と、上面視において２本の延伸部３１の端部を接続する接続部３３とを含む。接続部４３および接続部３３を設けることで、メサ部６０をフローティングにすることができる。本例の場合、終端部１２２にはベース領域１４が設けられ、当該ベース領域１４は例えば他の領域でエミッタ電極と接続されてエミッタ電位となるが、接続部４３および接続部３３を設けることで、メサ部６０をフローティングにすることができる。すなわち、接続部と延伸部で囲まれたベース領域１４は、終端部１２２の外側のベース領域１４と接続部および延伸部によって分離されている。
　接続部４３および接続部３３は、終端部１２２に設けられてよい。延伸部４１および延伸部３１は、活性部１２０から終端部１２２まで延伸している。フローティングメサ部６０－２を挟む２本のトレンチ部（延伸部）の端部が接続部によって接続されてよく、それぞれ異なる接続部に接続していてもよい。
　ホール抜きメサ部６０－３を挟む２本のトレンチ部（延伸部）の端部が接続部によって接続されてよい。すなわち、ホール抜きメサ部６０－３のベース領域１４は、フローティングメサ部６０－２のベース領域１４と分離していてよい。ホール抜きメサ部６０－３のベース領域１４はエミッタ電極５２と接続するため、フローティングメサ部６０－２のベース領域１４と分離することで、フローティングメサ部６０－２をフローティングにすることができる。
　本例のダミートレンチ部３０は、２本の延伸部４１と接続部４３に囲まれた領域に設けられている。ダミートレンチ部３０の延伸部３１および接続部３３の両方が、２本の延伸部４１と接続部４３に囲まれた領域に設けられてよい。複数のダミートレンチ部３０が、２本の延伸部４１と接続部４３に囲まれた領域に設けられてよい。また、ダミートレンチ部３０の２本の延伸部３１および接続部３３に囲まれた領域に、他のダミートレンチ部３０が設けられてよく、他のダミートレンチ部３０の延伸部３１および接続部３３の両方が設けられてよく、複数のダミートレンチ部３０が設けられてよい。
　トレンチ部は、１つの接続部に接続する延伸部と、他の接続部に接続する延伸部との間に設けられ、接続部４３と接続しないゲートトレンチ部４０を有してよい。本例では、図９のＸ軸方向の中央に位置するゲートトレンチ部４０が、１つの接続部４３に接続する延伸部４１と他の接続部４３に接続する延伸部４１との間に設けられ、接続部４３と接続しないゲートトレンチ部４０である。上記ゲートトレンチ部４０は、チャネルメサ部６０－１を挟むゲートトレンチ部４０であってよい。
　図１０は、実施形態に係る半導体装置１００の終端部１２２の他の例を示す上面図である。図１０に示す半導体装置１００は、図８に示す半導体装置１００の上面図である。本例の半導体装置１００のフローティングメサ部６０－２には、延伸方向においてチャネルメサ部６０－１の最も外側に設けられたエミッタ領域１２よりも外側にコンタクトホール５４－２が設けられている。すなわち、終端部１２２において、フローティングメサ部６０－２の上方にはコンタクトホール５４－２が設けられている。これによって、ｄＩ／ｄｔの大きさを調整することができる。図１０の上面図において、チャネルメサ部６０－１に設けられたコンタクトホール５４－１やフローティングメサ部６０－２に設けられたコンタクトホール５４－２は、ダミートレンチ部３０やゲートトレンチ部４０と接続するコンタクトホール５４とは隣り合わないように設けられている。言い換えると、コンタクトホール５４－１，２は、トレンチ延伸方向において、ダミートレンチ部３０やゲートトレンチ部４０に設けられたコンタクトホール５４と異なる位置に設けられている。
　終端部１２２のコンタクトホール５４－２の長さｄ１は、コンタクトホール５４－３の長さｄ２およびコンタクトホール５４－１の長さｄ３よりも短くてよい。終端部１２２のコンタクトホール５４－２は、活性部１２０まで延伸していなくてよい。なお、図９および図１０では、延伸方向における一方の終端部１２２のみを示しているが、他方の終端部も同様であってよい。
　終端部１２２と活性部１２０の両方にコンタクトホール５４－２が設けられてもよい。当該コンタクトホール５４－２が同一のフローティングメサ部６０－２に設けられる場合、コンタクトホール５４－２の長さｄ１は、終端部１２２のコンタクトホール５４－２と活性部１２０のコンタクトホール５４－２の長さの総和であってよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。例えば、ゲート電位のトレンチもエミッタ領域１２に接しない場合、ダミートレンチ部３０とみなせる。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２１・・・上面、３０・・・ダミートレンチ部、３１・・・延伸部、３２・・・ダミー絶縁膜、３３・・・接続部、３４・・・ダミー導電部、３６・・・下端、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部、４２・・・ゲート絶縁膜、４３・・・接続部、４４・・・ゲート導電部、４６・・・下端、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・メサ部、６０－１・・・チャネルメサ部、６０－２・・・フローティングメサ部、６０－３・・・ホール抜きメサ部、１００・・・半導体装置、１２０・・・活性部、１２２・・・終端部、１３１・・・ゲート配線、２００・・・半導体装置、２０２・・・第１トレンチボトム領域、２０４・・・第２トレンチボトム領域、３００・・・半導体装置

Claims (15)

  1. 　上面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    　前記半導体基板の前記上面から内部に向かって設けられ、延伸方向に延伸する複数のトレンチ部と、
    　２つの前記トレンチ部に挟まれた領域である複数のメサ部と、
    　前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
    　前記半導体基板の前記上面と前記エミッタ電極の間に設けられ、コンタクトホールが形成された層間絶縁膜と
    　を備え、
    　複数の前記メサ部は、
    　前記半導体基板の前記上面に設けられた第１導電型のエミッタ領域および前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のベース領域を有し、前記コンタクトホールによって前記エミッタ電極と接続されたチャネルメサ部と、
    　チャネルが形成されず、且つ、前記コンタクトホールによって前記エミッタ電極と接続されたホール抜きメサ部と
    　を含み、
    　前記ホール抜きメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ドリフト領域よりも高濃度の第１導電型の第１トレンチボトム領域が設けられている
    　半導体装置。
  2. 　複数の前記メサ部は、上方に前記コンタクトホールが設けられていないか、または、前記延伸方向における上方の前記コンタクトホールの長さが前記チャネルメサ部の上方の前記コンタクトホールの長さよりも短いフローティングメサ部を含む
    　請求項１に記載の半導体装置。
  3. 　上面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    　前記半導体基板の前記上面から内部に向かって設けられ、延伸方向に延伸する複数のトレンチ部と、
    　２つの前記トレンチ部に挟まれた領域である複数のメサ部と、
    　前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
    　前記半導体基板の前記上面と前記エミッタ電極の間に設けられ、コンタクトホールが形成された層間絶縁膜と
    　を備え、
    　複数の前記メサ部は、
    　前記半導体基板の前記上面に設けられた第１導電型のエミッタ領域および前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のベース領域を有し、前記コンタクトホールによって前記エミッタ電極と接続されたチャネルメサ部と、
    　上方に前記コンタクトホールが設けられていないか、または、前記延伸方向における上方の前記コンタクトホールの長さが前記チャネルメサ部の上方の前記コンタクトホールの長さよりも短いフローティングメサ部と
    　を含み、
    　前記フローティングメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ドリフト領域よりも高濃度の第１導電型の第１トレンチボトム領域が設けられている
    　半導体装置。
  4. 　前記チャネルメサ部を挟む少なくとも一方の前記トレンチ部の下端には、前記ベース領域よりも高濃度の第２導電型の第２トレンチボトム領域が設けられている
    　請求項１から３のいずれか一項に記載の半導体装置。
  5. 　前記トレンチ部は複数のゲートトレンチ部を有し、
    　複数の前記メサ部は、２つの前記ゲートトレンチ部に挟まれた第１メサ部を含み、
    　前記第１メサ部の少なくとも一部が前記チャネルメサ部である
    　請求項１から３のいずれか一項に記載の半導体装置。
  6. 　前記トレンチ部はゲートトレンチ部とダミートレンチ部を有し、
    　複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含み、
    　前記第２メサ部の少なくとも一部が前記フローティングメサ部である
    　請求項２または３に記載の半導体装置。
  7. 　前記トレンチ部は複数のダミートレンチ部を有し、
    　複数の前記メサ部は、２つの前記ダミートレンチ部に挟まれた第３メサ部を含み、
    　前記第３メサ部の少なくとも一部が前記フローティングメサ部である
    　請求項２または３に記載の半導体装置。
  8. 　前記トレンチ部はゲートトレンチ部を有し、
    　複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含み、
    　前記第２メサ部の隣に設けられた前記第３メサ部が前記フローティングメサ部である
    　請求項７に記載の半導体装置。
  9. 　前記トレンチ部はゲートトレンチ部を有し、
    　複数の前記メサ部は、前記ゲートトレンチ部と前記ダミートレンチ部とに挟まれた第２メサ部を含み、
    　前記第２メサ部と隣り合わない前記第３メサ部の少なくとも一部には、第２メサ部よりも長い前記コンタクトホールが設けられている
    　請求項７に記載の半導体装置。
  10. 　前記フローティングメサ部には、前記延伸方向において前記チャネルメサ部の最も外側に設けられた前記エミッタ領域よりも外側に前記コンタクトホールが設けられている
    　請求項２または３に記載の半導体装置。
  11. 　前記フローティングメサ部には、前記延伸方向において前記チャネルメサ部の最も外側に設けられた前記エミッタ領域よりも内側に前記コンタクトホールが設けられている
    　請求項２または３に記載の半導体装置。
  12. 　前記チャネルメサ部の少なくとも一方の前記トレンチ部の下端に前記第１トレンチボトム領域が設けられている
    　請求項１または２に記載の半導体装置。
  13. 　全ての前記メサ部の幅方向の全体にわたって前記第１トレンチボトム領域が設けられている
    　請求項１２に記載の半導体装置。
  14. 　前記トレンチ部は、
    　前記延伸方向に延伸する２本の延伸部と、上面視において２本の前記延伸部の端部を接続する接続部とを含むゲートトレンチ部と、
    　２本の前記延伸部と前記接続部に囲まれた領域に設けられた複数のダミートレンチ部と
    　を有する請求項１または２に記載の半導体装置。
  15. 　前記トレンチ部は、
    　１つの前記接続部に接続する前記延伸部と、他の前記接続部に接続する前記延伸部との間に設けられ、前記接続部と接続しない前記ゲートトレンチ部を更に有する
    　請求項１４に記載の半導体装置。
PCT/JP2025/017444 2024-06-17 2025-05-13 半導体装置 Pending WO2025263165A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-097505 2024-06-17
JP2024097505 2024-06-17

Publications (1)

Publication Number Publication Date
WO2025263165A1 true WO2025263165A1 (ja) 2025-12-26

Family

ID=98212888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/017444 Pending WO2025263165A1 (ja) 2024-06-17 2025-05-13 半導体装置

Country Status (1)

Country Link
WO (1) WO2025263165A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039838A (ja) * 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005175425A (ja) * 2003-11-20 2005-06-30 Fuji Electric Device Technology Co Ltd 絶縁ゲート型半導体装置
JP2016001719A (ja) * 2014-05-22 2016-01-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2016225566A (ja) * 2015-06-03 2016-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017157733A (ja) * 2016-03-03 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039838A (ja) * 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005175425A (ja) * 2003-11-20 2005-06-30 Fuji Electric Device Technology Co Ltd 絶縁ゲート型半導体装置
JP2016001719A (ja) * 2014-05-22 2016-01-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2016225566A (ja) * 2015-06-03 2016-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017157733A (ja) * 2016-03-03 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10923582B2 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US9559195B2 (en) Semiconductor device
CN109659351B (zh) 绝缘栅双极晶体管
KR20120123192A (ko) 반도체장치
CN116072697A (zh) 一种半导体器件及集成电路
JP5687582B2 (ja) 半導体素子およびその製造方法
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法
CN109075199A (zh) 半导体装置
CN106067484A (zh) 半导体装置
CN103681668A (zh) 半导体装置
JP2020174170A (ja) 超接合半導体装置および超接合半導体装置の製造方法
US7091554B2 (en) Semiconductor device
CN115881819A (zh) 晶体管器件和用于产生晶体管器件的方法
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
CN113327984B (zh) 槽栅超结vdmos器件、芯片及终端设备
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
US11133393B2 (en) Semiconductor device and method of manufacturing the same
KR102246501B1 (ko) 반도체 전력 소자
JP7765365B2 (ja) 半導体装置
WO2025263165A1 (ja) 半導体装置
CN113745322B (zh) 功率半导体器件和功率半导体芯片
CN117855259A (zh) 半导体装置及其制造方法
WO2025263164A1 (ja) 半導体装置
CN117529819B (zh) 半导体装置以及电力转换装置
JP7243795B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25830291

Country of ref document: EP

Kind code of ref document: A1