CN117855259A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN117855259A
CN117855259A CN202311261276.0A CN202311261276A CN117855259A CN 117855259 A CN117855259 A CN 117855259A CN 202311261276 A CN202311261276 A CN 202311261276A CN 117855259 A CN117855259 A CN 117855259A
Authority
CN
China
Prior art keywords
trench
capacitance adjustment
diode
electrode
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311261276.0A
Other languages
English (en)
Inventor
西康一
阪口浩介
小西和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117855259A publication Critical patent/CN117855259A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

涉及半导体装置及其制造方法。得到一种使IGBT的输入电容增加并且抑制栅极漏电流的构造的半导体装置。IGBT区域(10)内的邻接有源沟槽(11y)以及二极管区域(20)内的邻接电容调整沟槽(22x)分别设置为在俯视观察时沿Y方向延伸的条带状。多个交叉沟槽(23)分别设置为在俯视观察时沿与Y方向垂直交叉的X方向延伸的条带状。多个交叉沟槽(23)分别在俯视观察时从邻接电容调整沟槽(22x)设置到邻接有源沟槽(11y)。因而，邻接有源沟槽(11y)的栅极电极(11a)与邻接电容调整沟槽(22x)的电容调整电极(22a)经由交叉沟槽(23)内的交叉沟槽用电极(23a)电连接。

Description

半导体装置及其制造方法
技术领域
本发明涉及包含IGBT区域以及二极管区域而构成的半导体装置及其制造方法。
背景技术
为了电力用半导体装置的高性能化和低成本化，已经开发出反向导通型绝缘栅双极晶体管(RC-IGBT：Reverse Conducting：IGBT)等。以下，将反向导通型绝缘栅双极晶体管称为“RC-IGBT”而进行说明。RC-IGBT是能够双向地通电的半导体装置，例如是将IGBT和二极管内置于同一半导体基板而一体化的半导体装置。
作为RC-IGBT，例如，在专利文献1中提出了使用设置于二极管区域的沟槽来调整电容的构造。此外，在沟槽内隔着绝缘膜而埋入有电极材料。在专利文献1中，采用了由形成于半导体基板上的栅极配线部将二极管区域的沟槽拉起而与IGBT的栅极电位连接的栅极连接构造。
专利文献1：日本特开2012-43890号公报
对于在专利文献1等中公开的以往的栅极连接构造，如果使形成于二极管区域的多个沟槽的总数增加，则需要在多个沟槽分别设置与栅极拉起部的连接区域，与栅极拉起部的连接区域的个数也会增加。多个沟槽各自的连接区域通常设置于端部。
因此，以往的栅极连接构造成为容易在与栅极拉起部的连接区域发生电场集中的构造。因而，以往的栅极连接构造以使栅极漏电流增加的方式而起作用，因此存在以下问题，即，如果出于使输入电容增加的目的而使设置于二极管区域的沟槽数增加，则栅极漏电流增加。此外，输入电容具体地是指IGBT的栅极-发射极间电容Cge和栅极-集电极间电容Cgc的合计值。
发明内容
本发明是为了解决上述问题而提出的，其目的在于得到一种使IGBT的输入电容增加、并且抑制栅极漏电流的构造的半导体装置。
本发明涉及的半导体装置包含在内部具有IGBT的IGBT区域、和在内部具有二极管的二极管区域而构成，该半导体装置的特征在于，具有：半导体基板，其具有第1以及第2主面；第1导电型的漂移层，其设置于所述半导体基板；第2导电型的基极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；第2导电型的阳极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；以及发射极电极，其设置于所述半导体基板的所述第1主面上，在所述IGBT区域以及所述二极管区域之间共用所述漂移层以及所述发射极电极，在所述IGBT区域中利用所述基极层，在所述二极管区域中利用所述阳极层，所述半导体装置还具有：有源沟槽，其设置于从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域；二极管沟槽，其设置于从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的区域；电容调整沟槽，其从所述第1主面侧至少设置到所述阳极层的一部分；以及交叉沟槽，其设置于从所述第1主面侧贯通所述基极层或所述阳极层而到达所述漂移层的一部分的区域，在所述IGBT区域以及所述二极管区域之间共用所述交叉沟槽，在所述IGBT区域中利用所述有源沟槽，在所述二极管区域中利用所述二极管沟槽以及所述电容调整沟槽，在所述有源沟槽内隔着栅极绝缘膜而埋入有栅极电极，在所述二极管沟槽内隔着二极管绝缘膜而埋入有二极管电极，在所述电容调整沟槽内隔着电容调整绝缘膜而埋入有电容调整电极，在所述交叉沟槽内隔着交叉沟槽用绝缘膜而埋入有交叉沟槽用电极，所述二极管电极与所述发射极电极电连接，所述交叉沟槽在俯视观察时从所述电容调整沟槽设置到所述有源沟槽，经由所述交叉沟槽用电极与所述栅极电极和所述电容调整电极电连接。
发明的效果
就本发明的半导体装置而言，设置于IGBT区域的栅极电极经由设置于半导体基板内的交叉沟槽用电极而与设置于二极管区域的电容调整电极电连接。
因此，本发明的半导体装置无需增加有源沟槽的数量就能够实现IGBT的输入电容的增加、并且实现栅极漏电流的抑制。
附图说明
图1是表示作为本发明的实施方式1的半导体装置的俯视构造的俯视图。
图2是表示图1的A-A剖面构造的剖面图。
图3是表示图1的B-B剖面构造的剖面图。
图4是表示作为本发明的实施方式2的半导体装置的剖面构造的剖面图。
图5是表示作为本发明的实施方式3的半导体装置的剖面构造的剖面图。
图6是表示作为本发明的实施方式4的半导体装置的剖面构造的剖面图。
图7是表示作为本发明的实施方式5的半导体装置的剖面构造的剖面图。
图8是表示作为本发明的实施方式6的半导体装置的俯视构造的俯视图。
具体实施方式
<序言>
以下，一边参照附图一边对实施方式1至实施方式6进行说明。附图是示意性地示出的，因此尺寸以及位置的相互关系可以变更。在以下的说明中，对于相同或对应的结构要素标注相同的标号，有时省略重复的说明。在以下的说明中，有时会使用“上”、“下”、“侧”、“底”、“表(正)”或“背”等表示特定的位置以及方向的用语，但这些用语是为了容易地理解实施方式的内容，出于方便而使用的，并不限定实际实施时的方向。对于半导体的导电型，将第1导电型设为n型、将第2导电型设为p型而进行说明。然而，也可以与此相反地将第1导电型设为p型、将第2导电型设为n型。n+型是指施主杂质浓度比n型高，n-型是指施主杂质浓度比n型低。同样地，p+型是指受主杂质浓度比p型高，p-型是指受主杂质浓度比p型低。
<实施方式1>
图1是表示从上方观察作为本发明的实施方式1的半导体装置81的俯视构造的俯视图。图2是表示图1的A-A剖面构造的剖面图，图3是表示图1的B-B剖面构造的剖面图。在图1至图3中分别记载有XYZ正交坐标系。此外，在图1中，省略了半导体基板40的上表面上的构造、即层间绝缘膜4以及发射极电极6的图示。
如图1至图3所示，本发明的实施方式1即半导体装置81具有半导体基板40。实施方式1的半导体装置81包含在内部具有IGBT(Insulated Gate Bipolar Transistor)的IGBT区域10、和在内部具有二极管的二极管区域20而构成。
此外，半导体基板40具有+Z方向侧的第1主面即第1主面S1、和与第1主面S1相对的-Z方向侧的第2主面即第2主面S2。并且，半导体基板40被分为IGBT区域10以及二极管区域20。
在半导体基板40设置有第1导电型即n-型的漂移层1以及n型的载流子累积层2。在漂移层1的上表面上设置有载流子累积层2。即，相对于漂移层1，在第1主面S1侧与漂移层1邻接地设置有载流子累积层2。漂移层1和载流子累积层2的组合构造作为广义的漂移层起作用。
在半导体基板40还设置有第2导电型即p型的基极层15和p型的阳极层25。
基极层15在IGBT区域10内形成于载流子累积层2的上表面上。即，基极层15相对于漂移层1而选择性地配置于半导体基板40的第1主面S1侧。基极层15设置于IGBT区域10内。
阳极层25在二极管区域20内形成于载流子累积层2的上表面上。即，阳极层25相对于漂移层1而选择性地配置于半导体基板40的第1主面S1侧。阳极层25设置于二极管区域20内。
基极层15以及阳极层25的+Z方向侧的上表面成为半导体基板40的第1主面S1。
IGBT区域10从半导体基板40的第1主面S1到达至第2主面S2。二极管区域20也从半导体基板40的第1主面S1到达至第2主面S2。
如图2所示，在IGBT区域10存在n+型的发射极层13、p+型的IGBT接触层14以及有源沟槽11。
如图1以及图2所示，在IGBT区域10，在基极层15的上层部选择性地设置有p+型的IGBT接触层14和n+型的发射极层13。
另一方面，如图1至图3所示，在二极管区域20，在阳极层25的上层部选择性地设置有p+型的二极管接触层24。
如图2所示，对于IGBT区域10，在形成有发射极层13的区域设置有多个有源沟槽11。多个有源沟槽11分别设置于从半导体基板40的第1主面S1侧贯通基极层15以及载流子累积层2而到达漂移层1的一部分的区域。
在多个有源沟槽11分别隔着栅极绝缘膜11b而埋入有栅极电极11a。此外，栅极绝缘膜11b形成于有源沟槽11的内壁。以下，在装置构造的说明中，对于有源沟槽11，有时将包含栅极电极11a以及栅极绝缘膜11b的完成构造简称为“有源沟槽11”。
如图1所示，多个有源沟槽11设置为在俯视观察时分别沿Y方向延伸的条带状。
如图1至图3所示，在二极管区域20设置有二极管沟槽21以及多个电容调整沟槽22。此外，虽然在图1以及图2中仅示出了一个二极管沟槽21，但也可以在二极管区域20设置多个二极管沟槽21。
如图2所示，二极管沟槽21设置于从半导体基板40的第1主面S1侧贯通阳极层25以及载流子累积层2而到达漂移层1的一部分的区域。
在二极管沟槽21隔着二极管绝缘膜21b而埋入有二极管电极21a。此外，二极管绝缘膜21b形成于二极管沟槽21的内壁。以下，在装置构造的说明中，对于二极管沟槽21，有时将包含二极管电极21a以及二极管绝缘膜21b的完成构造简称为“二极管沟槽21”。
进一步地，如图2所示，多个电容调整沟槽22分别设置于从半导体基板40的第1主面S1侧贯通阳极层25以及载流子累积层2而到达漂移层1的一部分的区域。
多个电容调整沟槽22分别隔着电容调整绝缘膜22b而埋入有电容调整电极22a。此外，电容调整绝缘膜22b形成于电容调整沟槽22的内壁。以下，在装置构造的说明中，对于电容调整沟槽22，有时将包含电容调整电极22a以及电容调整绝缘膜22b的完成构造简称为“电容调整沟槽22”。
如图1以及图2所示，多个电容调整沟槽22之中的一个电容调整沟槽22设置于IGBT区域10与二极管区域20的边界L12附近，该电容调整沟槽22成为邻接电容调整沟槽22x。另一方面，多个有源沟槽11之中的设置于最靠近边界L12的位置处的有源沟槽11成为邻接有源沟槽11y。
另外，如图3所示，在二极管区域20，多个交叉沟槽23分别设置于从半导体基板40的第1主面S1侧贯通阳极层25以及载流子累积层2而到达漂移层1的一部分的区域。另外，在IGBT区域10，多个交叉沟槽23分别设置于从半导体基板40的第1主面S1侧贯通基极层15以及载流子累积层2而到达漂移层1的一部分的区域。
多个交叉沟槽23分别隔着交叉沟槽用绝缘膜23b而埋入有交叉沟槽用电极23a。此外，电容调整绝缘膜22b形成于交叉沟槽23的内壁。以下，在装置构造的说明中，对于交叉沟槽23，有时将包含交叉沟槽用电极23a以及交叉沟槽用绝缘膜23b的完成构造简称为“交叉沟槽23”。
如图1所示，二极管沟槽21设置为在俯视观察时沿Y方向延伸的条带状。同样地，多个电容调整沟槽22分别设置为在俯视观察时沿Y方向延伸的条带状。
另一方面，多个交叉沟槽23分别设置为在俯视观察时沿与Y方向垂直交叉的X方向延伸的条带状。具体地说，多个交叉沟槽23分别在俯视观察时从邻接电容调整沟槽22x设置到邻接有源沟槽11y，使交叉沟槽用电极23a与邻接有源沟槽11y的栅极电极11a接触、并且使交叉沟槽用电极23a与邻接电容调整沟槽22x的电容调整电极22a接触。
因而，邻接有源沟槽11y的栅极电极11a与邻接电容调整沟槽22x的电容调整电极22a经由交叉沟槽23内的交叉沟槽用电极23a电连接。
另外，交叉沟槽23也设置于在俯视观察时邻接配置的一对电容调整沟槽22、22之间，交叉沟槽用电极23a与一对电容调整电极22a、22a分别接触。因而，一对电容调整电极22a之间经由交叉沟槽用电极23a电连接。
此外，在形成了大于或等于3个的多个电容调整沟槽22的情况下，同样地，通过与多组的一对电容调整沟槽22、22对应地设置多个交叉沟槽23，从而能够将多个电容调整沟槽22之间经由多个交叉沟槽用电极23a电连接。然而，需要设为在多个电容调整沟槽22之间不设置二极管沟槽21的平面构造。
如上所述，交叉沟槽23通过在俯视观察时设置于多个电容调整沟槽22之间，从而使多个电容调整电极22a之间经由交叉沟槽用电极23a电连接。
在IGBT区域10，例如形成有图2以及图3所示的发射极电极6以及层间绝缘膜4而作为在IGBT接触层14、发射极层13以及栅极电极11a的表面上形成的表面构造。发射极电极6通过未图示的外部端子等而设定为接地电池等基准电位。
如图2所示，层间绝缘膜4将有源沟槽11的上部覆盖而形成，在包含层间绝缘膜4的半导体基板40的上表面上设置有发射极电极6。由于层间绝缘膜4的存在，实现了栅极电极11a与发射极电极6的绝缘。在半导体基板40的上表面上，在没有形成层间绝缘膜4的开口区域18上形成有发射极电极6，因此发射极电极6与发射极层13以及IGBT接触层14电连接。
在IGBT区域10，例如形成有图2所示的n型的缓冲层3、p型的集电极层16以及集电极(collector)电极(electrode)7而作为在漂移层1的背面上形成的背面构造。
在IGBT区域10，缓冲层3设置于漂移层1的-Z方向侧、即第2主面S2侧的下表面，集电极层16设置于缓冲层3的下表面。进一步地，集电极电极7设置于集电极层16的下表面。
将上述的发射极电极6、IGBT接触层14、发射极层13、基极层15、漂移层1、缓冲层3、集电极层16、集电极电极7、栅极电极11a以及栅极绝缘膜11b作为主要构成要素的IGBT被设置于IGBT区域10内。
在上述这样的结构中，IGBT通过对栅极电极11a施加正电压，在基极层15的一部分形成n型的沟道区域，并且对集电极电极7施加正电压，从而进行动作。
接下来，参照图1至图3，对二极管区域20的构造进行说明。在二极管区域20，在半导体基板40设置有漂移层1、载流子累积层2、阳极层25、二极管接触层24、二极管沟槽21、多个电容调整沟槽22以及多个交叉沟槽23。
漂移层1以及载流子累积层2在二极管区域20以及IGBT区域10之间共用。
在二极管区域20，形成有图2以及图3所示的发射极电极6以及层间绝缘膜4，作为在包含二极管接触层24、阳极层25以及二极管沟槽21、电容调整沟槽22以及交叉沟槽23的半导体基板40的表面上形成的表面构造。
如图2以及图3所示，层间绝缘膜4覆盖二极管沟槽21、多个电容调整沟槽22以及多个交叉沟槽23各自的上部地形成，在包含层间绝缘膜4的半导体基板40的上表面上设置有发射极电极6。由于层间绝缘膜4的存在，实现了二极管电极21a、电容调整电极22a以及交叉沟槽用电极23a与发射极电极6的绝缘。
此外，二极管电极21a在图1至图3中在未图示的区域与发射极电极6电连接。
在半导体基板40的上表面上，在没有形成层间绝缘膜4的开口区域18上形成有发射极电极6，因此二极管区域20内的发射极电极6与二极管接触层24电连接。
发射极电极6是在IGBT区域10和二极管区域20共同使用的电极。例如考虑将铝合金作为发射极电极6的材料。
在二极管区域20，设置有图2以及图3所示的n型的缓冲层3、n+型的阴极层26以及集电极电极7而作为在漂移层1的背面上形成的背面构造。
在二极管区域20，缓冲层3设置于漂移层1的-Z方向侧、即第2主面S2侧的下表面，阴极层26设置于缓冲层3的下表面。集电极电极7设置于阴极层26的下表面。
n型的缓冲层3和集电极电极7能够在IGBT区域10以及二极管区域20之间共同利用。此外，阴极层26在二极管区域20中利用。
将上述的发射极电极6、阳极层25、漂移层1、载流子累积层2、缓冲层3、阴极层26以及集电极电极7作为主要构成要素的二极管被设置于二极管区域20内。在二极管区域20，发射极电极6作为阳极电极起作用，集电极电极7作为阴极电极起作用。
如上所述，在IGBT区域10以及二极管区域20之间共用漂移层1、载流子累积层2、缓冲层3、发射极电极6以及集电极电极7。另一方面，在IGBT区域10中利用基极层15、发射极层13、IGBT接触层14以及集电极层16，在二极管区域20中利用二极管接触层24、阳极层25以及阴极层26。
另外，在IGBT区域10以及二极管区域20之间共用交叉沟槽23，在IGBT区域10中利用有源沟槽11，在二极管区域20中利用二极管沟槽21以及电容调整沟槽22。
(效果)
就实施方式1的半导体装置81而言，在IGBT区域10设置的邻接有源沟槽11y的栅极电极11a具有栅极连接构造，该栅极连接构造经由设置于半导体基板40内的交叉沟槽用电极23a与在二极管区域20设置的邻接电容调整沟槽22x的电容调整电极22a电连接。
关于多个电容调整沟槽22的每一者，电容调整电极22a隔着电容调整绝缘膜22b而与阳极层25相对的部分作为IGBT的栅极-发射极间电容Cge做出贡献，电容调整电极22a隔着电容调整绝缘膜22b而与载流子累积层2或漂移层1相对的部分作为IGBT的栅极-集电极间电容Cgc做出贡献。此外，输入电容是IGBT的栅极-发射极间电容Cge和栅极-集电极间电容Cgc的合计值。
因而，通过半导体装置81的上述栅极连接构造，能够至少将邻接电容调整沟槽22x的电容调整电极22a用作IGBT的输入电容，与此相应地，能够使形成于IGBT区域10的IGBT的输入电容增加。
因此，实施方式1的半导体装置81无需增加有源沟槽11的数量，就能够以所需最小限度的有源沟槽11的数量实现形成于IGBT区域10的IGBT的输入电容的增加，并且实现IGBT的栅极漏电流的抑制。
在本发明中，主要目的在于设想由di/dt表示的电流变化受到限制的情况，得到提高了由dv/dt表示的电压变化的通断特性的IGBT。因此，为了增大IGBT的输入电容相对于反馈电容之比，本发明的半导体装置取得使输入电容增加的效果。此外，“反馈电容”是IGBT的栅极-集电极间寄生电容Cgc。
接下来，针对栅极漏电流的抑制效果进行说明。以往的半导体装置为了将栅极电极与电容调整电极电连接，在有源沟槽以及电容调整沟槽的端部区域上设置有栅极引出电极等电连接部件。因此，以往的半导体装置成为在赋予IGBT的栅极电压时，容易从上述的电连接部件在有源沟槽或电容调整沟槽的端部区域发生电场集中的栅极电极构造。
其结果，存在以下问题，即，以往的半导体装置由于上述的电场集中而导致栅极漏电流的增加。
另一方面，实施方式1的半导体装置81将设置于半导体基板40内的交叉沟槽用电极23a用作电连接部件，因此不可能发生上述的电场集中，能够实现栅极漏电流的抑制。
就实施方式1的半导体装置81而言，设置于二极管区域20的多个电容调整电极22a经由交叉沟槽用电极23a电连接。
因此，实施方式1的半导体装置81能够将多个电容调整电极22a用作IGBT的输入电容，与此相应地，能够实现形成于IGBT区域10的IGBT的输入电容的进一步增加。
另外，在电容调整电极22a以及交叉沟槽用电极23a的上层设置有层间绝缘膜4，电容调整电极22a以及交叉沟槽用电极23a均与发射极层13、发射极电极6没有电连接关系。
因而，不形成将电容调整电极22a以及交叉沟槽用电极23a作为栅极电极、将阴极层26作为电极区域的寄生nMOSFET，因此能够抑制二极管动作时的接通电压增加。
(制造方法)
实施方式1的半导体装置81的制造方法包含以下的步骤(a)～(d)，通过执行步骤(a)～(d)而形成完成前的有源沟槽11、二极管沟槽21、电容调整沟槽22以及交叉沟槽23。
步骤(a)…形成有源沟槽11的步骤，
步骤(b)…形成二极管沟槽21的步骤，
步骤(c)…形成电容调整沟槽22的步骤，
步骤(d)…形成交叉沟槽23的步骤，
上述的步骤(a)～(d)同时执行。因而，完成前的沟槽11、21～23以相同程度的形成深度而形成。
例如，在半导体基板40上堆积SiO2等氧化膜后，通过掩模处理在形成完成前的沟槽11、21～23的部分的氧化膜形成开口部，作为形成了开口部的掩模对半导体基板40进行蚀刻等现有的制造方法，能够同时执行步骤(a)～(d)。
此外，沟槽11、21～23例如能够通过以下所示的工序而完成。在含有氧气的气氛中加热半导体基板40，在沟槽11、21～23的内壁以及半导体基板40的第1主面S1上形成氧化膜。在该例子中，采用氧化膜作为绝缘膜。
在沟槽11、21～23的内壁形成的氧化膜之中的有源沟槽11内的氧化膜成为栅极绝缘膜11b，形成于二极管沟槽21内的氧化膜成为二极管绝缘膜21b。同样地，形成于电容调整沟槽22内的氧化膜成为电容调整绝缘膜22b，形成于交叉沟槽23内的氧化膜成为交叉沟槽用绝缘膜23b。形成于半导体基板40的第1主面S1上的上述氧化膜在后续工序中被去除。
接下来，向在内壁形成了上述氧化膜的沟槽11、21～23内使用CVD(chemicalvapor deposition)法等堆积掺杂有n型或p型杂质的多晶硅，形成栅极电极11a、二极管电极21a、电容调整电极22a以及交叉沟槽用电极23a。
实施方式1的半导体装置81的制造方法通过同时执行上述的步骤(a)～(d)，无需使制造工序数增加就能够制造包含有源沟槽11、二极管沟槽21、电容调整沟槽22以及交叉沟槽23的半导体装置81。
<实施方式2>
图4是表示作为本发明的实施方式2的半导体装置82的剖面构造的剖面图。图4相当于在实施方式1中示出的图1的A-A剖面构造。在图4中记载有XYZ正交坐标系。
以下，对于与图1至图3所示的实施方式1的半导体装置81相同的构造标注相同的参照标号，适当省略说明，以实施方式2的半导体装置82的特征部分为中心进行说明。
如图4所示，半导体装置82在二极管区域20具有将载流子累积层2以及阳极层25替换为阳极层25B的构造。
阳极层25B设置为与漂移层1的第1主面S1侧邻接。即，阳极层25B的下表面与漂移层1的上表面对齐。如上所述，阳极层25B具有相对于实施方式1的阳极层25以及载流子累积层2的组合构造的形成深度。
如图4所示，二极管沟槽21以及多个电容调整沟槽22分别设置于从第1主面S1贯通阳极层25B而到达漂移层1的一部分的区域。
进一步地，设置于二极管区域20的阳极层25B与基极层15相比向第2主面S2侧的形成深度更深。即，阳极层25B以实施方式1的载流子累积层2的膜厚的量形成得比基极层15深。
就实施方式2的半导体装置82而言，设置于二极管区域20的阳极层25B呈与设置于IGBT区域10的基极层15相比形成深度更深的构造。因此，实施方式2的半导体装置82能够实现IGBT的输入电容的增加。
以下，对实现IGBT的输入电容的增加的理由进行说明。成为输入电容的一部分的栅极-发射极间寄生电容Cge相对于阳极层25B与电容调整沟槽22的接触面积成正比。因而，与使阳极层25B的形成深度比基极层15深相应地上述接触面积增加，其结果，IGBT的输入电容增加。
实施方式2的半导体装置82的制造方法能够同时执行与实施方式1同样的步骤(a)～(d)，能够得到与实施方式1同样的效果。
<实施方式3>
图5是表示作为本发明的实施方式3的半导体装置83的剖面构造的剖面图。图5相当于在实施方式1中示出的图1的A-A剖面构造。在图5中记载有XYZ正交坐标系。
以下，对于与图1至图3所示的实施方式1的半导体装置81或图4所示的实施方式2的半导体装置82相同的构造标注相同的参照标号，适当省略说明，以实施方式3的半导体装置83的特征部分为中心进行说明。
如图5所示，就实施方式3的半导体装置83而言，多个电容调整沟槽被分为邻接电容调整沟槽22x和电容调整沟槽32。邻接电容调整沟槽22x是设置于最靠近有源沟槽11的位置处的沟槽。电容调整沟槽32作为电容调整沟槽22以外的中间电容调整沟槽起作用。
在电容调整沟槽32隔着电容调整绝缘膜32b而埋入有电容调整电极32a。以下，在装置构造的说明中，对于电容调整沟槽32，有时将包含电容调整电极32a以及电容调整绝缘膜32b的完成构造简称为“电容调整沟槽32”。
交叉沟槽23在俯视观察时设置于邻接电容调整沟槽22x、电容调整沟槽32之间，经由交叉沟槽用电极23a与邻接电容调整沟槽22x的电容调整电极22a和电容调整沟槽32的电容调整电极32a电连接。
邻接电容调整沟槽22x具有第1深度。第1深度是从第1主面S1侧贯通阳极层25B而到达漂移层1的一部分的深度。
另一方面，中间电容调整沟槽即电容调整沟槽32具有底面设置于阳极层25B内的第2深度。即，电容调整沟槽32的第2深度比电容调整沟槽22的第1深度浅。因而，实施方式3的半导体装置83的电容调整沟槽22以及32从第1主面S1侧至少设置到阳极层25B的一部分。
实施方式3的半导体装置83能够将多个电容调整沟槽之中的中间电容调整沟槽即电容调整沟槽32的形成深度设定为第2深度，与此相应地使IGBT的由多个电容调整电极导致的反馈电容值减少。此外，多个电容调整电极包含邻接电容调整沟槽22x的电容调整电极22a和电容调整沟槽32的电容调整电极32a。
由于图5所示的电容调整沟槽32的底部存在于阳极层25B内，因此电容调整沟槽32的反馈电容实质上为“0”。
其结果，实施方式3的半导体装置82通过使IGBT的反馈电容减少，从而能够实现接通上升时间的缩短、断开下降时间的缩短以及电力损耗的缩小。
另外，邻接电容调整沟槽22x具有贯通阳极层25B而到达漂移层1的一部分的第1深度，因此能够抑制半导体装置83的耐压降低。
即，通过使夹在邻接有源沟槽11y与邻接电容调整沟槽22x之间的区域耗尽化，从而能够抑制半导体装置83的耐压降低。此外，被夹着的区域具体是载流子累积层2以及基极层15。
此外，虽然在图5中仅示出了一个电容调整沟槽32作为中间电容调整沟槽，但也可以形成多个中间电容调整沟槽。在该情况下，只要将多个中间电容调整沟槽之中的至少一个如电容调整沟槽32那样以第2深度形成即可，其它的中间电容调整沟槽也可以与电容调整沟槽22同样地以第1深度形成。
实施方式3的半导体装置83的制造方法能够同时执行与实施方式1同样的步骤(a)～(d)，能够得到与实施方式1同样的效果。
但是，电容调整沟槽32的形成深度与沟槽11、21～23不同，因此优选在与步骤(a)～(d)不同的定时(timing)形成电容调整沟槽32。此外，有源沟槽11、二极管沟槽21以及交叉沟槽23以第1深度形成。
<实施方式4>
图6是表示作为本发明的实施方式4的半导体装置84的剖面构造的剖面图。图6相当于在实施方式1中示出的图1的A-A剖面构造。在图6中记载有XYZ正交坐标系。
以下，对于与图1至图3所示的实施方式1的半导体装置81或图4所示的实施方式2的半导体装置82相同的构造标注相同的参照标号，适当省略说明，以实施方式4的半导体装置84的特征部分为中心进行说明。
如图6所示，多个有源沟槽11之中的邻接的有源沟槽11、11之间隔着作为第1间隔的有源沟槽间距P1而均等地配置。即，多个有源沟槽11沿X方向以均等间隔离散地配置。
如图6所示，多个电容调整沟槽22之中的邻接的电容调整沟槽22、22之间隔着作为第2间隔的电容调整沟槽间距P2配置。即，多个电容调整沟槽22沿X方向以均等间隔而离散地配置。第2间隔即电容调整沟槽间距P2比第1间隔即有源沟槽间距P1窄。
就实施方式4的半导体装置84而言，多个电容调整沟槽22之中的邻接的电容调整沟槽22、22之间隔着比邻接的有源沟槽11、11之间的有源沟槽间距P1窄的电容调整沟槽间距P2配置。
因此，就实施方式4的半导体装置84而言，能够对相同面积的形成区域以比多个有源沟槽11的总数更多的总数设置多个电容调整沟槽22。
其结果，实施方式4的半导体装置54能够使多个电容调整沟槽22的总数增加，与此相应地实现IGBT的输入电容的增加。
实施方式4的半导体装置84的制造方法能够同时执行与实施方式1同样的步骤(a)～(d)，能够得到与实施方式1同样的效果。
然而，为了使邻接的有源沟槽11、11之间的有源沟槽间距P1与邻接的电容调整沟槽22、22之间的电容调整沟槽间距P2不同，需要设定开口部的样式(pattern)而执行步骤(a)以及(c)。
<实施方式5>
图7是表示作为本发明的实施方式5的半导体装置85的剖面构造的剖面图。图7相当于在实施方式1中示出的图1的A-A剖面构造。在图7中记载有XYZ正交坐标系。
以下，对于与图1至图3所示的实施方式1的半导体装置81或图4所示的实施方式2的半导体装置82相同的构造标注相同的参照标号，适当省略说明，以实施方式5的半导体装置85的特征部分为中心进行说明。
如图7所示，实施方式5的半导体装置85的特征在于，将多个电容调整沟槽22替换为多个电容调整沟槽42。此外，邻接电容调整沟槽42x与邻接电容调整沟槽22x对应，设置于最靠近边界L12的位置。
多个电容调整沟槽42分别与实施方式2的电容调整沟槽22同样地设置于从半导体基板40的第1主面S1侧贯通阳极层25而到达漂移层1的一部分的区域。
在电容调整沟槽42隔着电容调整绝缘膜42b而埋入有电容调整电极42a。以下，在装置构造的说明中，对于电容调整沟槽42，有时将包含电容调整电极42a以及电容调整绝缘膜42b的完成构造简称为“电容调整沟槽42”。
与实施方式1同样地，多个交叉沟槽23分别在俯视观察时从邻接电容调整沟槽42x设置到邻接有源沟槽11y，经由交叉沟槽23内的交叉沟槽用电极23a与邻接有源沟槽11y的栅极电极11a和邻接电容调整沟槽42x的电容调整电极42a电连接。
另外，与实施方式1同样地，交叉沟槽23在俯视观察时设置于多个电容调整沟槽42之间，经由交叉沟槽用电极23a将多个电容调整沟槽42a之间电连接。
有源沟槽11的栅极绝缘膜11b具有第1膜厚。同样地，二极管沟槽21的二极管绝缘膜21b具有第1膜厚。
另一方面，电容调整沟槽42的电容调整绝缘膜42b具有比第1膜厚薄的第2膜厚。同样地，在图7中未图示的交叉沟槽23的交叉沟槽用绝缘膜23b也具有第2膜厚。
就实施方式5的半导体装置85而言，电容调整绝缘膜42b以及交叉沟槽用绝缘膜23b具有比二极管绝缘膜21b的第1膜厚薄的第2膜厚，与此相应地能够实现IGBT的输入电容的增加。
这是因为，对于多个电容调整沟槽42的每一者，将电容调整绝缘膜42b的膜厚形成得薄，与此相应地，作为IGBT的输入电容而做出贡献的电容成分增加。同样地，对于多个交叉沟槽23的每一者，将交叉沟槽用绝缘膜23b的膜厚形成得薄，与此相应地，作为IGBT的输入电容而做出贡献的电容成分增加。
实施方式5的半导体装置85的制造方法能够同时执行与实施方式1同样的步骤(a)～(d)，能够得到与实施方式1同样的效果。
然而，在步骤(c)中，代替电容调整沟槽22而形成电容调整沟槽42，交叉沟槽23的交叉沟槽用绝缘膜23b的膜厚设定为第2膜厚。
此外，沟槽11、21、42以及23例如通过以下所示的工序完成。在此，采用氧化膜作为绝缘膜。
在含有氧气的气氛中加热半导体基板40，在沟槽11、21、42、23的内壁以及半导体基板40的第1主面S1上形成氧化膜。电容调整沟槽42内的氧化膜成为电容调整绝缘膜42b，交叉沟槽23内的氧化膜成为交叉沟槽用绝缘膜23b。电容调整绝缘膜42b以及交叉沟槽用绝缘膜23b以成为上述的第2膜厚的方式制造。
如上所述，在实施方式5中，以与电容调整绝缘膜42b相同膜厚的第2膜厚形成交叉沟槽用绝缘膜23b的膜厚。
接下来，向在内壁形成了上述氧化膜的沟槽11、21、42、23内使用CVD法等堆积掺杂有n型或p型杂质的多晶硅，在电容调整沟槽42内形成电容调整电极42a，在交叉沟槽23内形成交叉沟槽用电极23a。此时，在有源沟槽11以及二极管沟槽21各自的内部也埋入电极材料。
然后，在通过照相制版处理由抗蚀剂覆盖电容调整沟槽42的上表面上以及交叉沟槽23的上表面上后，去除在有源沟槽11和二极管沟槽21的内部形成的氧化膜和电极材料。
去除抗蚀剂之后，使用上述的氧化膜形成方法以及CVD法在有源沟槽11内形成栅极绝缘膜11b以及栅极电极11a，在二极管沟槽21内形成二极管绝缘膜21b以及二极管电极21a。此时，栅极绝缘膜11b以及二极管绝缘膜21b的膜厚以成为上述的第1膜厚的方式制造。
此外，作为实施方式5的沟槽构造的其它制造方法，想到将第1沟槽组设为有源沟槽11以及二极管沟槽21，将第2沟槽组设为电容调整沟槽42以及交叉沟槽23，将第1沟槽组和第2沟槽组通过不同工序进行制造的方法。
<实施方式6>
图8是表示从上方观察作为本发明的实施方式6的半导体装置86的俯视构造的俯视图。在图8中记载有XYZ正交坐标系。此外，在图8中，省略了半导体基板40的上表面上的构造即层间绝缘膜4以及发射极电极6的图示。
以下，对于与图1至图3所示的实施方式1的半导体装置81相同的构造标注相同的参照标号，适当省略说明，以实施方式6的半导体装置86的特征部分为中心进行说明。
如图8所示，与实施方式1的半导体装置81相比，实施方式6的半导体装置86的特征在于，将二极管沟槽21替换为二极管沟槽31、将电容调整沟槽22替换为电容调整沟槽52、将交叉沟槽23替换为交叉沟槽33。
多个二极管沟槽31分别与实施方式1的二极管沟槽21同样地设置于从半导体基板40的第1主面S1侧贯通阳极层25以及载流子累积层2而到达漂移层1的一部分的区域。
在多个二极管沟槽31分别隔着二极管绝缘膜31b而埋入有二极管电极31a。此外，二极管绝缘膜31b形成于二极管沟槽31的内壁。以下，在装置构造的说明中，对于二极管沟槽31，有时将包含二极管电极31a以及二极管绝缘膜31b的完成构造简称为“二极管沟槽31”。
虽然在图8中仅示出了一个电容调整沟槽52，但实际上在二极管区域20内设置有多个电容调整沟槽52。以下，设为在二极管区域20内形成有多个电容调整沟槽52而进行说明。
多个电容调整沟槽52分别与实施方式1的多个电容调整沟槽22同样地设置于从半导体基板40的第1主面S1侧贯通阳极层25以及载流子累积层2而到达漂移层1的一部分的区域。
在多个电容调整沟槽52分别隔着电容调整绝缘膜52b而埋入有电容调整电极52a。以下，在装置构造的说明中，对于电容调整沟槽52，有时将包含电容调整电极52a以及电容调整绝缘膜52b的完成构造简称为“电容调整沟槽52”。
多个交叉沟槽33分别与实施方式1的交叉沟槽23同样地设置于从半导体基板40的第1主面S1侧贯通基极层15或阳极层25和载流子累积层2而到达漂移层1的一部分的区域。
在多个交叉沟槽33分别隔着交叉沟槽用绝缘膜33b而埋入有交叉沟槽用电极33a。此外，电容调整绝缘膜22b形成于交叉沟槽33的内壁。以下，在装置构造的说明中，对于交叉沟槽33，有时将包含交叉沟槽用电极33a以及交叉沟槽用绝缘膜33b的完成构造简称为“交叉沟槽33”。
如图8所示，在多个二极管沟槽31以及多个电容调整沟槽52之中，在最靠近有源沟槽11的位置设置有二极管沟槽31。
即，多个二极管沟槽31具有设置于最靠近邻接有源沟槽11y的位置处的邻接二极管沟槽31x，多个电容调整沟槽52具有相对于邻接二极管沟槽31x在远离邻接有源沟槽11y的方向上与邻接二极管沟槽31x邻接的邻接电容调整沟槽52x。
如上所述，实施方式6的半导体装置86呈邻接二极管沟槽31x与邻接有源沟槽11y邻接、邻接电容调整沟槽52x不与邻接有源沟槽11y邻接的平面构造。
如图8所示，多个二极管沟槽31分别设置为在俯视观察时沿Y方向延伸的条带状。同样地，多个电容调整沟槽52设置为在俯视观察时沿Y方向延伸的条带状。
进一步地，如图8所示，多个二极管沟槽31分别包含部分沟槽311～313，作为夹着沟槽非形成区域300各自离散地设置的多个部分沟槽。
另一方面，多个交叉沟槽33分别设置为在俯视观察时沿与Y方向垂直交叉的X方向延伸的条带状。具体地说，多个交叉沟槽33分别在俯视观察时从邻接电容调整沟槽52x设置到邻接有源沟槽11y，经由交叉沟槽33内的交叉沟槽用电极33a与邻接有源沟槽11y的栅极电极11a和邻接电容调整沟槽52x的电容调整电极52a电连接。
进一步地，交叉沟槽33设置为在俯视观察时与邻接二极管沟槽31x的沟槽非形成区域300交叉。即，交叉沟槽33在俯视观察时从邻接电容调整沟槽52x与沟槽非形成区域300交叉地设置到邻接有源沟槽11y。
如上所述，交叉沟槽33设置为与沟槽非形成区域300交叉，因此交叉沟槽用电极33a与邻接二极管沟槽31x的二极管电极31a没有电连接关系。
因而，交叉沟槽33在俯视观察时从邻接电容调整沟槽52x设置到邻接有源沟槽11y，经由交叉沟槽用电极33a与邻接电容调整沟槽52x的电容调整电极52a和邻接有源沟槽11y的栅极电极11a电连接，并且邻接二极管沟槽31x的二极管电极31a与交叉沟槽用电极33a没有电连接关系。
另外，与实施方式1同样地，多个交叉沟槽33分别在俯视观察时设置于多个电容调整沟槽52、52之间，电容调整电极52a经由交叉沟槽33内的交叉沟槽用电极33a在沿X方向邻接的电容调整沟槽52、52之间彼此电连接。
具体地说，交叉沟槽33形成于邻接的一对电容调整沟槽52、52之间，并且设置为在俯视观察时与二极管沟槽31的沟槽非形成区域300交叉。
就实施方式6的半导体装置86而言，在多个二极管沟槽31以及多个电容调整沟槽52之中，在最靠近有源沟槽11的位置设置邻接二极管沟槽31x。
因此，实施方式6的半导体装置86能够将多个电容调整沟槽52形成于二极管区域20的中心区域，与此相应地能够使二极管区域20内的电容平衡变得均等。
通过二极管区域20内的电容平衡的均等化，能够抑制电流在二极管区域20内局部集中这样的电流不平衡现象。
实施方式6的半导体装置86的多个交叉沟槽33设置为在俯视观察时与沟槽非形成区域300交叉，因此多个部分沟槽即部分沟槽313～313在俯视观察时均不与交叉沟槽33交叉。
因而，实施方式6的半导体装置86能够以交叉沟槽用电极33a不与二极管电极31a电连接的方式比较简单地形成多个交叉沟槽33。
如上所述，即使在俯视观察时在邻接有源沟槽11y与邻接电容调整沟槽52x之间存在邻接二极管沟槽31x，邻接二极管沟槽31x的二极管电极31a也与交叉沟槽用电极33a、电容调整电极52a不具有电连接关系。
此外，例如想到以i(i＝1～N(>1)的任意值)条沟槽为单位交替形成二极管沟槽31和电容调整沟槽52的平面构造，作为二极管区域20中的多个二极管沟槽31与多个电容调整沟槽52的配置关系。
实施方式6的半导体装置86的制造方法能够同时执行与实施方式1同样的步骤(a)～(d)，能够得到与实施方式1同样的效果。
然而，在步骤(b)中，代替二极管沟槽21而形成二极管沟槽31。同样地，在步骤(c)中代替电容调整沟槽22而形成电容调整沟槽52，在步骤(d)中代替交叉沟槽23而形成交叉沟槽33。
<其它>
此外，本发明能够在其所公开的范围内将各实施方式自由组合，将各实施方式适当地变形、省略。
例如，想到设定了耐压等级的基板、耐FZ(Float Zone)基板、MCZ(Magnetic fieldapplied CZ(Czochralski))基板、外延基板等作为半导体基板40。然而，作为半导体基板40，能够应用的基板并不限定于上述的基板。也能够将各实施方式的特征部分地应用于其它的实施方式。
另外，也可以在具有阳极层25以及载流子累积层2的实施方式1的二极管区域20内设置实施方式3～实施方式5所示的构造。
此外，在上述的实施方式中，将有源沟槽11以及21、二极管沟槽21以及31、以及电容调整沟槽22、32、42以及52的平面构造形成为条带状。不限定于该平面构造，例如也可以将上述的沟槽11、21、21、31、22、32、42以及52的平面构造形成为岛状。
以下，将本发明的各方案汇总记载为附录。
(附录1)
一种半导体装置，其包含在内部具有IGBT的IGBT区域、和在内部具有二极管的二极管区域而构成，
该半导体装置的特征在于，具有：
半导体基板，其具有第1以及第2主面；
第1导电型的漂移层，其设置于所述半导体基板；
第2导电型的基极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；
第2导电型的阳极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；以及
发射极电极，其设置于所述半导体基板的所述第1主面上，
在所述IGBT区域以及所述二极管区域之间共用所述漂移层以及所述发射极电极，在所述IGBT区域中利用所述基极层，在所述二极管区域中利用所述阳极层，
所述半导体装置还具有：
有源沟槽，其设置于从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域；
二极管沟槽，其设置于从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的区域；
电容调整沟槽，其从所述第1主面侧至少设置到所述阳极层的一部分；以及
交叉沟槽，其设置于从所述第1主面侧贯通所述基极层或所述阳极层而到达所述漂移层的一部分的区域，
在所述IGBT区域以及所述二极管区域之间共用所述交叉沟槽，在所述IGBT区域中利用所述有源沟槽，在所述二极管区域中利用所述二极管沟槽以及所述电容调整沟槽，
在所述有源沟槽内隔着栅极绝缘膜而埋入有栅极电极，
在所述二极管沟槽内隔着二极管绝缘膜而埋入有二极管电极，
在所述电容调整沟槽内隔着电容调整绝缘膜而埋入有电容调整电极，
在所述交叉沟槽内隔着交叉沟槽用绝缘膜而埋入有交叉沟槽用电极，
所述二极管电极与所述发射极电极电连接，
所述交叉沟槽在俯视观察时从所述电容调整沟槽设置到所述有源沟槽，经由所述交叉沟槽用电极与所述栅极电极和所述电容调整电极电连接。
(附录2)
根据附录1所述的半导体装置，其中，
所述电容调整沟槽包含多个电容调整沟槽，所述电容调整电极包含与所述多个电容调整沟槽对应的多个电容调整电极，
所述交叉沟槽在俯视观察时设置于所述多个电容调整沟槽之间，所述多个电容调整电极之间经由所述交叉沟槽用电极电连接。
(附录3)
根据附录2所述的半导体装置，其中，
所述电容调整沟槽设置于从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的区域，
所述阳极层与所述基极层相比向所述第2主面侧的形成深度更深。
(附录4)
根据附录2或3所述的半导体装置，其中，
所述多个电容调整沟槽包含设置于最靠近所述有源沟槽的位置处的邻接电容调整沟槽、和所述邻接电容调整沟槽以外的中间电容调整沟槽，
所述邻接电容调整沟槽具有第1深度，所述第1深度是从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的深度，
所述中间电容调整沟槽具有底面设置于所述阳极层内的第2深度。
(附录5)
根据附录2至4之中任一项所述的半导体装置，其中，
所述有源沟槽包含多个有源沟槽，所述栅极电极包含与所述多个有源沟槽对应的多个栅极电极，
所述多个有源沟槽之中的邻接的有源沟槽之间隔着第1间隔配置，
所述多个电容调整沟槽之中的邻接的电容调整沟槽之间隔着比所述第1间隔窄的第2间隔配置。
(附录6)
根据附录1至5之中任一项所述的半导体装置，其中，
所述栅极绝缘膜具有第1膜厚，
所述电容调整绝缘膜具有比所述第1膜厚薄的第2膜厚。
(附录7)
根据附录1至6之中任一项所述的半导体装置，其中，
所述二极管沟槽包含设置于最靠近所述有源沟槽的位置处的邻接二极管沟槽，
所述电容调整沟槽包含相对于所述邻接二极管沟槽在远离所述有源沟槽的方向上与所述邻接二极管沟槽邻接的邻接电容调整沟槽，
所述交叉沟槽在俯视观察时从所述邻接电容调整沟槽设置到所述有源沟槽，经由所述交叉沟槽用电极与所述邻接电容调整沟槽的所述电容调整电极和所述栅极电极电连接，并且所述邻接二极管沟槽的所述二极管电极与所述交叉沟槽用电极没有电连接关系。
(附录8)
根据附录7所述的半导体装置，其中，
所述邻接二极管沟槽包含夹着沟槽非形成区域各自离散地设置的多个部分沟槽，
所述交叉沟槽设置为在俯视观察时与所述沟槽非形成区域交叉。
(附录9)
一种半导体装置的制造方法，其制造附录1至8之中任一项所述的半导体装置，
其中，该制造方法具有以下步骤：
步骤(a)，形成所述有源沟槽；
步骤(b)，形成所述二极管沟槽；
步骤(c)，形成所述电容调整沟槽；以及
步骤(d)，形成所述交叉沟槽，
所述步骤(a)～(d)同时执行。
标号的说明
1漂移层，2载流子累积层，3缓冲层，4层间绝缘膜，6发射极电极，7集电极电极，15基极层，10IGBT区域，11有源沟槽，11a栅极电极，11b栅极绝缘膜，16集电极层，20二极管区域，21、31二极管沟槽，21a、31a二极管电极，21b、31b二极管绝缘膜，22、32、42、52电容调整沟槽，22a、32a、42a、52a电容调整电极，22b、32b、42b、52b电容调整绝缘膜，23、33交叉沟槽，23a、33a交叉沟槽用电极，23b、33b交叉沟槽用绝缘膜，25、25B阳极层，26阴极层，40半导体基板，81～86半导体装置，S1第1主面，S2第2主面。

Claims (9)

1.一种半导体装置，其包含在内部具有IGBT的IGBT区域、和在内部具有二极管的二极管区域而构成，
该半导体装置的特征在于，具有：
半导体基板，其具有第1以及第2主面；
第1导电型的漂移层，其设置于所述半导体基板；
第2导电型的基极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；
第2导电型的阳极层，其设置于所述半导体基板，相对于所述漂移层而选择性地配置于所述第1主面侧；以及
发射极电极，其设置于所述半导体基板的所述第1主面上，
在所述IGBT区域以及所述二极管区域之间共用所述漂移层以及所述发射极电极，在所述IGBT区域中利用所述基极层，在所述二极管区域中利用所述阳极层，
所述半导体装置还具有：
有源沟槽，其设置于从所述第1主面侧贯通所述基极层而到达所述漂移层的一部分的区域；
二极管沟槽，其设置于从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的区域；
电容调整沟槽，其从所述第1主面侧至少设置到所述阳极层的一部分；以及
交叉沟槽，其设置于从所述第1主面侧贯通所述基极层或所述阳极层而到达所述漂移层的一部分的区域，
在所述IGBT区域以及所述二极管区域之间共用所述交叉沟槽，在所述IGBT区域中利用所述有源沟槽，在所述二极管区域中利用所述二极管沟槽以及所述电容调整沟槽，
在所述有源沟槽内隔着栅极绝缘膜而埋入有栅极电极，
在所述二极管沟槽内隔着二极管绝缘膜而埋入有二极管电极，
在所述电容调整沟槽内隔着电容调整绝缘膜而埋入有电容调整电极，
在所述交叉沟槽内隔着交叉沟槽用绝缘膜而埋入有交叉沟槽用电极，
所述二极管电极与所述发射极电极电连接，
所述交叉沟槽在俯视观察时从所述电容调整沟槽设置到所述有源沟槽，经由所述交叉沟槽用电极与所述栅极电极和所述电容调整电极电连接。
2.根据权利要求1所述的半导体装置，其中，
所述电容调整沟槽包含多个电容调整沟槽，所述电容调整电极包含与所述多个电容调整沟槽对应的多个电容调整电极，
所述交叉沟槽在俯视观察时设置于所述多个电容调整沟槽之间，所述多个电容调整电极之间经由所述交叉沟槽用电极电连接。
3.根据权利要求2所述的半导体装置，其中，
所述电容调整沟槽设置于从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的区域，
所述阳极层与所述基极层相比向所述第2主面侧的形成深度更深。
4.根据权利要求2或3所述的半导体装置，其中，
所述多个电容调整沟槽包含设置于最靠近所述有源沟槽的位置处的邻接电容调整沟槽、和所述邻接电容调整沟槽以外的中间电容调整沟槽，
所述邻接电容调整沟槽具有第1深度，所述第1深度是从所述第1主面侧贯通所述阳极层而到达所述漂移层的一部分的深度，
所述中间电容调整沟槽具有底面设置于所述阳极层内的第2深度。
5.根据权利要求2至4之中任一项所述的半导体装置，其中，
所述有源沟槽包含多个有源沟槽，所述栅极电极包含与所述多个有源沟槽对应的多个栅极电极，
所述多个有源沟槽之中的邻接的有源沟槽之间隔着第1间隔配置，
所述多个电容调整沟槽之中的邻接的电容调整沟槽之间隔着比所述第1间隔窄的第2间隔配置。
6.根据权利要求1至5之中任一项所述的半导体装置，其中，
所述栅极绝缘膜具有第1膜厚，
所述电容调整绝缘膜具有比所述第1膜厚薄的第2膜厚。
7.根据权利要求1至6之中任一项所述的半导体装置，其中，
所述二极管沟槽包含设置于最靠近所述有源沟槽的位置处的邻接二极管沟槽，
所述电容调整沟槽包含相对于所述邻接二极管沟槽在远离所述有源沟槽的方向上与所述邻接二极管沟槽邻接的邻接电容调整沟槽，
所述交叉沟槽在俯视观察时从所述邻接电容调整沟槽设置到所述有源沟槽，经由所述交叉沟槽用电极与所述邻接电容调整沟槽的所述电容调整电极和所述栅极电极电连接，并且所述邻接二极管沟槽的所述二极管电极与所述交叉沟槽用电极没有电连接关系。
8.根据权利要求7所述的半导体装置，其中，
所述邻接二极管沟槽包含夹着沟槽非形成区域各自离散地设置的多个部分沟槽，
所述交叉沟槽设置为在俯视观察时与所述沟槽非形成区域交叉。
9.一种半导体装置的制造方法，其制造权利要求1至8之中任一项所述的半导体装置，
其中，该制造方法具有以下步骤：
步骤(a)，形成所述有源沟槽；
步骤(b)，形成所述二极管沟槽；
步骤(c)，形成所述电容调整沟槽；以及
步骤(d)，形成所述交叉沟槽，所述步骤(a)～(d)同时执行。
CN202311261276.0A 2022-10-04 2023-09-27 半导体装置及其制造方法 Pending CN117855259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022160150A JP2024053754A (ja) 2022-10-04 2022-10-04 半導体装置及びその製造方法
JP2022-160150 2022-10-04

Publications (1)

Publication Number Publication Date
CN117855259A true CN117855259A (zh) 2024-04-09

Family

ID=90246228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311261276.0A Pending CN117855259A (zh) 2022-10-04 2023-09-27 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20240113189A1 (zh)
JP (1) JP2024053754A (zh)
CN (1) CN117855259A (zh)
DE (1) DE102023118893A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636808B2 (ja) 2010-08-17 2014-12-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE102023118893A1 (de) 2024-04-04
US20240113189A1 (en) 2024-04-04
JP2024053754A (ja) 2024-04-16

Similar Documents

Publication Publication Date Title
US10923582B2 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US9559195B2 (en) Semiconductor device
US9748229B2 (en) Semiconductor device
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
US20210242342A1 (en) Semiconductor device and method for manufacturing same
JP2019012762A (ja) 半導体装置及びその製造方法
US11462615B2 (en) Semiconductor device
JP7327672B2 (ja) 半導体装置
JP2000260990A (ja) 高電圧素子及びその製造方法
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
JPWO2018154963A1 (ja) 半導体装置
EP0735594A2 (en) Semiconductor device on insulator and method of manufacturing the same
CN117855259A (zh) 半导体装置及其制造方法
CN109037320B (zh) 半导体器件及其制造方法
US11502192B2 (en) Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor
WO2023127253A1 (ja) 半導体装置
US20230246097A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2023127255A1 (ja) 半導体装置
WO2022264697A1 (ja) 半導体装置
JP7198236B2 (ja) 半導体装置
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
JP2022085307A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination