WO2025220161A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
WO2025220161A1
WO2025220161A1 PCT/JP2024/015313 JP2024015313W WO2025220161A1 WO 2025220161 A1 WO2025220161 A1 WO 2025220161A1 JP 2024015313 W JP2024015313 W JP 2024015313W WO 2025220161 A1 WO2025220161 A1 WO 2025220161A1
Authority
WO
WIPO (PCT)
Prior art keywords
wire
workpiece
semiconductor chip
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/015313
Other languages
English (en)
French (fr)
Inventor
岳 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2024/015313 priority Critical patent/WO2025220161A1/ja
Publication of WO2025220161A1 publication Critical patent/WO2025220161A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting

Definitions

  • This disclosure relates to a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses an optical module that includes a wire-bonded connection between a light-receiving element and leads on the main surface of a stem.
  • This optical module includes a submount for mounting the light-receiving element at an angle relative to the main surface of the stem.
  • the submount has a mounting surface that is angled with respect to the normal to the main surface of the stem and on which the light-receiving element is mounted, and a horizontal surface that is parallel to the main surface of the stem and connects to the mounting surface.
  • a wiring pattern is formed from the mounting surface to the horizontal surface. The mounting surface portion of the wiring pattern is connected to the light-receiving element, and the horizontal surface portion of the wiring pattern is connected to the leads by wire-bonding.
  • the purpose of this disclosure is to provide a method for manufacturing a semiconductor device that can improve the reliability of wire bonding.
  • the semiconductor device manufacturing method includes a semiconductor device including a workpiece, leads provided on the top surface of the workpiece, a support having a first portion provided on the top surface of the workpiece and a second portion extending upward from the first portion, and a semiconductor chip mounted on the first portion between the second portion and the leads, and includes bonding one end of a wire to the semiconductor chip.
  • the workpiece is tilted in a first direction so that the portion of the top surface of the workpiece where the leads are provided is higher than the portion where the support is provided, and a reverse operation is performed in which a bonding tool that supplies the wire is moved toward the second portion relative to the semiconductor chip. After the reverse operation, the other end of the wire is bonded to the lead.
  • the second disclosure relates to a method for manufacturing a semiconductor device comprising a workpiece, a lead provided on the top surface of the workpiece, a support having a first portion provided on the top surface of the workpiece and a second portion extending upward from the first portion, and a semiconductor chip mounted on the first portion between the second portion and the lead, by bonding one end of a wire to the semiconductor chip, and after bonding to the semiconductor chip, tilting the workpiece in a second direction so that the portion of the top surface of the workpiece where the lead is provided is lower than the portion where the support is provided, and bonding the other end of the wire to the lead.
  • a reverse operation is performed by tilting the workpiece in a first direction and moving the bonding tool that supplies the wire toward the second portion of the semiconductor chip. This ensures a reversal margin, thereby improving the reliability of wire bonding.
  • the workpiece is tilted in a second direction, and the other end of the wire is bonded to the lead. This reduces interference between the edge of the semiconductor chip and the wire, thereby improving the reliability of wire bonding.
  • 1 is a side view of a semiconductor device and a bonding tool according to a first embodiment
  • 1 is a plan view of a semiconductor device according to a first embodiment
  • 1 is a side view of a semiconductor device according to a first embodiment
  • FIG. 10 is a side view of a semiconductor device according to a comparative example.
  • 1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to a first embodiment.
  • 1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to a first embodiment.
  • 1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to a first embodiment.
  • 3 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 10 is a diagram showing a ball neck portion where a crack has occurred.
  • FIG. 10 is a diagram showing a ball neck portion where a break occurs.
  • 10A to 10C are diagrams illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 10 is a diagram showing a state in which the wire has come off the bonding tool.
  • 1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to a first embodiment.
  • FIG. 1 is a side view of a semiconductor device 100 and a bonding tool 50 according to a first embodiment.
  • FIG. 2 is a plan view of the semiconductor device 100 according to the first embodiment.
  • FIG. 3 is a side view of the semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 includes a workpiece 10, leads 12 provided on the upper surface of the workpiece 10, a temperature control module 14 provided on the upper surface of the workpiece 10, and a carrier 16 provided on the upper surface of the temperature control module 14.
  • the temperature control module 14 and the carrier 16 may be collectively referred to as a support portion 15.
  • the workpiece 10 is also referred to as a stem.
  • a plurality of leads 12 penetrate the workpiece 10.
  • the carrier 16 has a base 17 provided on the top surface of the temperature control module 14 and a wall 18 extending upward from the base 17.
  • the temperature control module 14 and base 17 correspond to the first portion provided on the top surface of the workpiece 10.
  • the wall 18 corresponds to the second portion extending upward from the first portion.
  • A1 is the height difference between the top surface of the semiconductor chip 20 and the top surface of the lead 12.
  • A2 is the loop height of the wire 30.
  • A3 is the reverse margin during the reverse operation of the bonding tool 50.
  • the reverse operation is an operation in which the bonding tool 50 is moved in the opposite direction of the loop formation direction to temporarily swing the wire 30 in order to stabilize the loop shape of the wire 30.
  • the bonding tool 50 supplying the wire 30 is moved toward the wall 18 relative to the semiconductor chip 20.
  • the other end 32 of the wire 30 is bonded to the lead 12.
  • the reverse margin A3 is the distance within which the reverse operation is possible. In other words, the reverse margin is the horizontal distance between the bonding tool 50 and the wall 18.
  • the workpiece 10 is tilted in the second direction B2, and the other end 32 of the wire 30 is bonded to the lead 12. This makes it possible to suppress interference between the edge of the semiconductor chip 20 and the wire 30. This improves the reliability of wire bonding.
  • the second bonding position is deeper. This causes a force to act in the direction of lowering the loop top of the wire 30, achieving a low loop. Furthermore, even if the loop height is lowered, as described above, in this embodiment, it is possible to suppress adverse effects on the ball neck portion and maintain quality.
  • Figure 8A is a diagram illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • the bonding tool 50 contacts the lead 12 at a sharp angle, as in region D1 in Figure 8A, the wire 30 may break during bonding. In this case, the wire 30 may come off the bonding tool 50, making it impossible to perform the next wire bonding operation.
  • Figure 8B is a diagram showing the state in which the wire 30 has come off the bonding tool 50.
  • FIG. 9 is a diagram illustrating a manufacturing method for a semiconductor device 100 according to the first embodiment.
  • bumps 34 are formed on the leads 12 before bonding to the semiconductor chip 20. Then, in the second bonding, the other end 32 of the wire 30 is bonded to the bump 34. This allows the bump 34 to act as a cushion, preventing breakage. Therefore, second bonding can be performed with the workpiece 10 tilted.
  • step 4 the reverse operation may be performed with the workpiece 10 stopped and tilted in the first direction B1, or the reverse operation may be performed with the workpiece 10 moving so as to tilt in the first direction B1.
  • step 6 the second bonding may be performed with the workpiece 10 stopped and tilted in the second direction B2, or the second bonding may be performed with the workpiece 10 moving so as to tilt in the second direction B2.
  • the semiconductor device 100 is an optical semiconductor device equipped with a semiconductor laser 24.
  • this embodiment is not limited to this and can be applied to any device in which the reverse margin is limited and there is a height difference A1 between the top surface of the semiconductor chip and the top surface of the lead.

Landscapes

  • Wire Bonding (AREA)

Abstract

本開示に係る半導体装置の製造方法は、ワークと、前記ワークの上面に設けられたリードと、前記ワークの前記上面に設けられた第１部分と、前記第１部分から上方に延びる第２部分と、を有する支持部と、前記第２部分と前記リードとの間で前記第１部分に搭載された半導体チップと、を備えた半導体装置において、前記半導体チップにワイヤの一端をボンディングし、前記半導体チップにボンディングを行った後に、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が上方となるように、前記ワークを第１方向に傾けて、前記ワイヤを供給するボンディングツールを前記半導体チップに対して前記第２部分側に動かすリバース動作を行い、前記リバース動作の後に、前記リードに前記ワイヤの他端をボンディングする。

Description

半導体装置の製造方法
　本開示は、半導体装置の製造方法に関する。
　特許文献１には、受光素子とステム主面上のリードとのワイヤボンディング接続を含む光モジュールが開示されている。この光モジュールは、受光素子をステムの主面に対し傾斜して実装するためのサブマウントを備える。サブマウントには、ステム主面の法線に対し角度を有し受光素子を搭載する搭載面と、ステムの主面に平行で搭載面に連接する水平面とが形成される。搭載面から水平面にわたって配線パターンが形成される。配線パターンの搭載面部と受光素子、配線パターンの水平面部とリードが、それぞれワイヤボンディング接続される。
特開２００８－１７７２５８号公報
　例えば特許文献１のような光モジュールにおいて、サブマウントの形状によっては、ワイヤボンディング時のリバースしろが小さくなるおそれがある。また、フォトダイオード等の半導体チップとリードとの高低差が大きい場合に、半導体チップのエッジとワイヤが干渉するおそれがある。これにより、ワイヤの接触または断線が発生するおそれがあった。
　本開示は、ワイヤボンディングの信頼性を向上させることができる半導体装置の製造方法を得ることを目的とする。
　第１の開示に係る半導体装置の製造方法は、ワークと、前記ワークの上面に設けられたリードと、前記ワークの前記上面に設けられた第１部分と、前記第１部分から上方に延びる第２部分と、を有する支持部と、前記第２部分と前記リードとの間で前記第１部分に搭載された半導体チップと、を備えた半導体装置において、前記半導体チップにワイヤの一端をボンディングし、前記半導体チップにボンディングを行った後に、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が上方となるように、前記ワークを第１方向に傾けて、前記ワイヤを供給するボンディングツールを前記半導体チップに対して前記第２部分側に動かすリバース動作を行い、前記リバース動作の後に、前記リードに前記ワイヤの他端をボンディングする。
　第２の開示に係る半導体装置の製造方法は、ワークと、前記ワークの上面に設けられたリードと、前記ワークの前記上面に設けられた第１部分と、前記第１部分から上方に延びる第２部分と、を有する支持部と、前記第２部分と前記リードとの間で前記第１部分に搭載された半導体チップと、を備えた半導体装置において、前記半導体チップにワイヤの一端をボンディングし、前記半導体チップにボンディングを行った後に、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が下方となるように、前記ワークを第２方向に傾けて、前記リードに前記ワイヤの他端をボンディングする。
　第１開示に係る半導体装置の製造方法では、ワークを第１方向に傾けて、ワイヤを供給するボンディングツールを半導体チップに対して第２部分側に動かすリバース動作を行う。これにより、リバースしろを確保することができる。従って、ワイヤボンディングの信頼性を向上させることができる。
　第２開示に係る半導体装置の製造方法では、ワークを第２方向に傾けて、リードにワイヤの他端をボンディングする。これにより、半導体チップのエッジとワイヤの干渉を抑制することができる。従って、ワイヤボンディングの信頼性を向上させることができる。
実施の形態１に係る半導体装置およびボンディングツールの側面図である。 実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置の側面図である。 比較例に係る半導体装置の側面図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 ボールネック部を示す図である。 亀裂が発生したボールネック部を示す図である。 断線が発生したボールネック部を示す図である。 比較例に係る半導体装置の製造方法を説明する図である。 ボンディングツールからワイヤが抜けた状態を示す図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。
　本実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１００およびボンディングツール５０の側面図である。図２は、実施の形態１に係る半導体装置１００の平面図である。図３は、実施の形態１に係る半導体装置１００の側面図である。半導体装置１００は、ワーク１０と、ワーク１０の上面に設けられたリード１２と、ワーク１０の上面に設けられた温度制御モジュール１４と、温度制御モジュール１４の上面に設けられたキャリア１６を備える。以降、温度制御モジュール１４とキャリア１６を纏めて支持部１５と呼ぶことがある。ワーク１０はステムとも呼ばれる。図３に示されるように、複数のリード１２がワーク１０を貫通している。
　キャリア１６は、温度制御モジュール１４の上面に設けられた台座部１７と、台座部１７から上方に延びる壁部１８を有している。温度制御モジュール１４と台座部１７は、ワーク１０の上面に設けられた第１部分に該当する。壁部１８は、第１部分から上方に延びる第２部分に該当する。
　台座部１７には半導体チップ２０が搭載されている。ボンディングツール５０により、半導体チップ２０の上面とリード１２とが、ワイヤ３０で接続される。ワーク１０の上面と平行な方向における、壁部１８と、半導体チップ２０とワイヤ３０で接続されるリード１２との間で、半導体チップ２０は台座部１７に搭載されている。半導体チップ２０は例えばフォトダイオードチップである。また、図３に示されるように、壁部１８の側面にはサブマウント２２を介して半導体レーザ２４が搭載される。半導体チップ２０は、半導体レーザ２４が発するレーザ光を受光するように構成されている。なお、図１，２においてサブマウント２２と半導体レーザ２４は省略されている。
　図１において、Ａ１は半導体チップ２０の上面とリード１２の上面の高低差である。Ａ２はワイヤ３０のループ高さである。Ａ３はボンディングツール５０のリバース動作時のリバースしろである。ここで、リバース動作とは、ワイヤ３０のループ形状を安定させるために、ループ形成方向の反対側へボンディングツール５０を動かして、一旦ワイヤ３０を振る動作である。つまりリバース動作では、半導体チップ２０にワイヤ３０の一端３１をボンディングした後に、ワイヤ３０を供給するボンディングツール５０を半導体チップ２０に対して壁部１８側に動かす。このリバース動作の後、リード１２にワイヤ３０の他端３２をボンディングする。リバースしろＡ３は、リバース動作が可能な距離である。つまり、リバースしろは、ボンディングツール５０と壁部１８の水平方向の距離である。
　図４は、比較例に係る半導体装置８００の側面図である。比較例に係る半導体装置８００では、ワイヤ８３０のループ形状が本実施の形態と異なっている。他の構造は実施の形態１の構造と同様である。従来、ワイヤのループ高さＡ２は例えば０．１３ｍｍ以下である。このとき、図４に示されるように半導体チップ２０の上面とリード１２の上面の高低差Ａ１が大きいと、半導体チップ２０のエッジＡ４とワイヤ８３０とが干渉するおそれがあった。特に半導体装置８００では、壁部１８によりルーピング時のリバースしろＡ３が制限される。このため、ワイヤ８３０のループ形状が安定せず、半導体チップ２０とワイヤ８３０の干渉が生じ易くなるおそれがある。これにより、半導体装置８００の特性が悪化するおそれがあった。
　次に、本実施の形態の半導体装置１００におけるワイヤボンディングの方法を説明する。図５Ａ～図５Ｃは、実施の形態１に係る半導体装置１００の製造方法を説明する図である。図６は、実施の形態１に係る半導体装置１００の製造方法を示すフローチャートである。ここでは、ワーク１０と、リード１２と、温度制御モジュール１４と、キャリア１６と、半導体チップ２０とは、予め組み立てられているものとする。まず、図５Ａに示されるように、半導体チップ２０にボンディングを行う前に、リード１２にバンプ３４を形成する（ステップ１）。
　次に、１ｓｔボンディング工程を行う（ステップ２）。１ｓｔボンディングでは、図５Ａに示されるように、ボンディングツール５０により、半導体チップ２０にワイヤ３０の一端３１をボンディングする。
　次に、図５Ｂに示されるように、ワーク１０を第１方向Ｂ１に傾ける（ステップ３）。具体的には、半導体チップ２０にボンディングを行った後に、ワーク１０の上面のうち支持部１５が設けられた部分よりもリード１２が設けられた部分が上方となるように、ワーク１０を第１方向Ｂ１に傾ける。なお、図３に示されるように、半導体装置１００はステージ５２に搭載されている。ステージ５２を傾けることで、ワーク１０を傾けることができる。次に、ワーク１０を第１方向Ｂ１に傾けた状態で、ワイヤ３０を供給するボンディングツール５０を、経路Ｃ１のように、半導体チップ２０に対して壁部１８側に動かすリバース動作を行う（ステップ４）。
　次に、図５Ｃに示されるように、ワーク１０を第２方向Ｂ２に傾ける（ステップ５）。具体的には、リバース動作の後に、ワーク１０の上面のうち支持部１５が設けられた部分よりもリード１２が設けられた部分が下方となるように、ワーク１０を第２方向Ｂ２に傾ける。次に、２ｎｄボンディング工程を行う（ステップ６）。２ｎｄボンディングでは、ワーク１０を第２方向Ｂ２に傾けた状態で、リード１２にワイヤ３０の他端３２をボンディングする。この際、ワイヤ３０の他端３２をバンプ３４にボンディングする。
　次に、本実施の形態の効果について説明する。まず、本実施の形態では、ワーク１０を第１方向Ｂ１に傾けてリバース動作を行う。これにより、リバースしろＡ３を確保することができる。つまり、ボンディングツール５０の稼働範囲を広く確保でき、良好なワイヤ配線のためのボンディングツール５０の動作が可能となる。従って、ワイヤ３０のループ形状を安定させて、ワイヤボンディングの信頼性を向上させることができる。
　図７Ａは、ボールネック部を示す図である。図７Ｂは、亀裂が発生したボールネック部を示す図である。図７Ｃは、断線が発生したボールネック部を示す図である。ボールネック部は、ワイヤ３０の半導体チップ２０側の一端３１に形成される。リバースしろＡ３が十分に確保できないと、図７Ｂ、図７Ｃのようにボールネック部に亀裂または断線が発生するおそれがある。これに対し本実施の形態では、リバースしろＡ３を確保して、ボールネック部への悪影響を低減することがきる。従って、ワイヤ切れの発生を抑制できる。
　また、本実施の形態では、ワーク１０を第２方向Ｂ２に傾けて、リード１２にワイヤ３０の他端３２をボンディングする。これにより、半導体チップ２０のエッジとワイヤ３０の干渉を抑制することができる。従って、ワイヤボンディングの信頼性を向上させることができる。
　また、ワーク１０を第２方向Ｂ２に傾けて、リード１２にワイヤ３０の他端３２をボンディングするため、２ｎｄボンディングの位置が深くなる。このため、ワイヤ３０のループトップを下げる方向に力が働き、低ループ化を実現できる。なお、ループ高さを低くしても、上述の通り本実施の形態では、ボールネック部への悪影響を抑制することができ、品質を保持することができる。
　図８Ａは、比較例に係る半導体装置の製造方法を説明する図である。例えば図８Ａの領域Ｄ１のように、ボンディングツール５０がリード１２に鋭利な角度で接触すると、接合時にワイヤ３０が断線する可能性がある。この場合、ボンディングツール５０からワイヤ３０が抜けて、次のワイヤボンド動作が行えなくなる可能性がある。図８Ｂは、ボンディングツール５０からワイヤ３０が抜けた状態を示す図である。
　図９は、実施の形態１に係る半導体装置１００の製造方法を説明する図である。本実施の形態では、半導体チップ２０にボンディングを行う前に、リード１２にバンプ３４を形成する。そして、２ｎｄボンディングでは、ワイヤ３０の他端３２をバンプ３４にボンディングする。これにより、バンプ３４がクッションの働きをするため、断線を抑制することができる。従って、ワーク１０を傾けた状態での２ｎｄボンディングが可能となる。
　ワーク１０を第１方向に傾けるステップ３と、ワークを第２方向に傾けるステップ５は、一方のみを採用しても良い。ステップ３とステップ５の一方のみによっても、ワイヤボンディングの信頼性を向上させることができる。また、ステップ１は省略しても良い。
　また、ステップ４では、ワーク１０が第１方向Ｂ１に傾いて停止した状態でリバース動作を行っても良く、ワーク１０が第１方向Ｂ１に傾くように動いている状態でリバース動作を行っても良い。同様に、ステップ６では、ワーク１０が第２方向Ｂ２に傾いて停止した状態で２ｎｄボンディングを行っても良く、ワーク１０が第２方向Ｂ２に傾くように動いている状態で２ｎｄボンディングを行っても良い。
　また、本実施の形態では半導体装置１００が半導体レーザ２４を備えた光半導体装置である例について説明した。これに限らず本実施の形態は、リバースしろが制限され、半導体チップの上面とリードの上面に高低差Ａ１がある、あらゆる装置に適用することができる。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０　ワーク、１２　リード、１４　温度制御モジュール、１５　支持部、１６　キャリア、１７　台座部、１８　壁部、２０　半導体チップ、２２　サブマウント、２４　半導体レーザ、３０　ワイヤ、３１　一端、３２　他端、３４　バンプ、５０　ボンディングツール、５２　ステージ、１００　半導体装置、８００　半導体装置、８３０　ワイヤ

Claims (7)

  1. 　ワークと、
    　前記ワークの上面に設けられたリードと、
    　前記ワークの前記上面に設けられた第１部分と、前記第１部分から上方に延びる第２部分と、を有する支持部と、
    　前記第２部分と前記リードとの間で前記第１部分に搭載された半導体チップと、
    　を備えた半導体装置において、
    　前記半導体チップにワイヤの一端をボンディングし、
    　前記半導体チップにボンディングを行った後に、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が上方となるように、前記ワークを第１方向に傾けて、前記ワイヤを供給するボンディングツールを前記半導体チップに対して前記第２部分側に動かすリバース動作を行い、
    　前記リバース動作の後に、前記リードに前記ワイヤの他端をボンディングすることを特徴とする半導体装置の製造方法。
  2. 　前記リードに前記ワイヤの前記他端をボンディングする際には、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が下方となるように、前記ワークを第２方向に傾けてボンディングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記半導体チップにボンディングを行う前に、前記リードにバンプを形成し、
    　前記リードに前記ワイヤの前記他端をボンディングする際には、前記ワイヤの前記他端を前記バンプにボンディングすることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 　前記第２部分には半導体レーザが搭載され、
    　前記半導体チップはフォトダイオードチップであることを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
  5. 　ワークと、
    　前記ワークの上面に設けられたリードと、
    　前記ワークの前記上面に設けられた第１部分と、前記第１部分から上方に延びる第２部分と、を有する支持部と、
    　前記第２部分と前記リードとの間で前記第１部分に搭載された半導体チップと、
    　を備えた半導体装置において、
    　前記半導体チップにワイヤの一端をボンディングし、
    　前記半導体チップにボンディングを行った後に、前記ワークの前記上面のうち前記支持部が設けられた部分よりも前記リードが設けられた部分が下方となるように、前記ワークを第２方向に傾けて、前記リードに前記ワイヤの他端をボンディングすることを特徴とする半導体装置の製造方法。
  6. 　前記半導体チップにボンディングを行う前に、前記リードにバンプを形成し、
    　前記リードに前記ワイヤの前記他端をボンディングする際には、前記ワイヤの前記他端を前記バンプにボンディングすることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記第２部分には半導体レーザが搭載され、
    　前記半導体チップはフォトダイオードチップであることを特徴とする請求項５または６に記載の半導体装置の製造方法。
PCT/JP2024/015313 2024-04-17 2024-04-17 半導体装置の製造方法 Pending WO2025220161A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/015313 WO2025220161A1 (ja) 2024-04-17 2024-04-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/015313 WO2025220161A1 (ja) 2024-04-17 2024-04-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2025220161A1 true WO2025220161A1 (ja) 2025-10-23

Family

ID=97403096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/015313 Pending WO2025220161A1 (ja) 2024-04-17 2024-04-17 半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2025220161A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293745A (ja) * 1996-04-24 1997-11-11 Toshiba Electron Eng Corp 半導体装置
JP2001267674A (ja) * 2000-03-14 2001-09-28 Sharp Corp 半導体レーザ装置およびそのワイヤボンディング方法
JP2017132139A (ja) * 2016-01-28 2017-08-03 株式会社沖データ 光学ヘッド、画像形成装置および画像読取装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293745A (ja) * 1996-04-24 1997-11-11 Toshiba Electron Eng Corp 半導体装置
JP2001267674A (ja) * 2000-03-14 2001-09-28 Sharp Corp 半導体レーザ装置およびそのワイヤボンディング方法
JP2017132139A (ja) * 2016-01-28 2017-08-03 株式会社沖データ 光学ヘッド、画像形成装置および画像読取装置

Similar Documents

Publication Publication Date Title
US20090308914A1 (en) Wire bonding method
JP2007184385A (ja) 半導体装置及びその製造方法
WO2025220161A1 (ja) 半導体装置の製造方法
US6829266B2 (en) Optical semiconductor device increasing productivity and method of fabricating the same
US7800225B2 (en) Microelectronic die including locking bump and method of making same
JP5176557B2 (ja) 電極パターンおよびワイヤボンディング方法
JPH071793B2 (ja) ハイブリツド光ｉｃ装置
US6998295B2 (en) Method of manufacturing a device package
JP5419908B2 (ja) 電力用半導体装置
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
JP2001208939A (ja) 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法
JP3621255B2 (ja) ワイヤボンディング装置およびこのワイヤボンディング装置を用いるワイヤボンディング方法
JP4380940B2 (ja) ダイボンディング装置
JPH09260429A (ja) 半導体素子搭載用基板
KR100787280B1 (ko) 레이저 다이오드 패키징 및 그 제조방법
US7079559B2 (en) Flip-chip automatically aligned optical device
JP7005820B1 (ja) 光通信モジュールおよびその製造方法
JP4606376B2 (ja) 半導体装置
JP5048990B2 (ja) 半導体装置及びその製造方法
JP2532304B2 (ja) 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
JP2025186897A (ja) 半導体発光装置、照明装置及び半導体発光装置の製造方法
EP4548139A1 (en) Bonding structure, photonic integrated circuit, and method for active alignment of optical axis of semiconductor optical device with optical axis of optical circuit on substrate
JPS6223185A (ja) ハイブリッド光ｉｃ装置およびその製造方法
KR20070062084A (ko) 범프 리버스 스티치 본딩 방법, 그를 이용한 칩 적층구조와 칩 적층 방법
KR20040074913A (ko) 와이어본딩 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24935888

Country of ref document: EP

Kind code of ref document: A1