WO2025154262A1 - 配線基板を製造する方法 - Google Patents

配線基板を製造する方法

Info

Publication number
WO2025154262A1
WO2025154262A1 PCT/JP2024/001446 JP2024001446W WO2025154262A1 WO 2025154262 A1 WO2025154262 A1 WO 2025154262A1 JP 2024001446 W JP2024001446 W JP 2024001446W WO 2025154262 A1 WO2025154262 A1 WO 2025154262A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrolytic plating
insulating resin
seed layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/001446
Other languages
English (en)
French (fr)
Inventor
香菜子 舩井
慶 東ヶ崎
敬司 小野
謙介 吉原
真生 成田
健一 岩下
仁 小野関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corp filed Critical Resonac Corp
Priority to PCT/JP2024/001446 priority Critical patent/WO2025154262A1/ja
Publication of WO2025154262A1 publication Critical patent/WO2025154262A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Definitions

  • Wiring boards with multiple built-up wiring layers may be formed by methods such as the semi-additive (SAP) method or the modified semi-additive (MSAP) method.
  • SAP semi-additive
  • MSAP modified semi-additive
  • vias filled vias
  • insulating resin layers interlayer insulating layers
  • vias filled vias
  • dents may form on the surface of the vias. Large dents in the vias may prevent electrical continuity between wiring layers.
  • the present disclosure relates to suppressing dents in via portions when manufacturing wiring boards, which involves forming an electrolytic plating layer that includes a via portion that fills a via hole.
  • the present disclosure includes the following. [1] preparing an intermediate structure having a base material having a main surface, an insulating resin layer, and a seed layer, the insulating resin layer being provided on the base material so as to be in contact with the main surface, the insulating resin layer forming a via hole through which the main surface is exposed, and the seed layer having a portion continuously formed so as to cover a portion of the main surface of the base material exposed in the via hole and a portion of a surface of the insulating resin layer forming the via hole; pretreating a surface of the seed layer such that a contact angle of an electrolytic plating solution with respect to the surface is 40° or less; forming an electrolytic plating layer including a via portion filling the via hole on the seed layer by electrolytic plating in the electrolytic plating solution; Including, A method for manufacturing a wiring board.
  • the intermediate structure further includes a resist layer provided on a surface of the insulating resin layer opposite to the substrate, the resist layer has a pattern including an opening through which the via hole is exposed; The method according to [1] or [2].
  • the surface of the seed layer is pretreated, and the surface of the resist layer is pretreated so that the contact angle of the electrolytic plating solution with respect to the surface is 50° or less.
  • the maximum width of the via hole is 30 to 60 ⁇ m.
  • 1A to 1C are process diagrams showing an example of a method for manufacturing a wiring board.
  • 1A to 1C are process diagrams showing an example of a method for manufacturing a wiring board.
  • 4 is a cross-sectional view showing an example of a portion near a via portion.
  • FIG. 1 and 2 are process diagrams showing an example of a method for manufacturing a wiring board according to the present disclosure.
  • an intermediate structure 10 is prepared, which includes a substrate 1 having a main surface 1S, an insulating resin layer 2, and a seed layer 3.
  • the substrate 1 may be, for example, a structure including a core substrate that constitutes a wiring substrate, or may be a wiring structure including a core substrate and an insulating resin layer and a wiring layer provided below the insulating resin layer 2 (on the core substrate side).
  • the core substrate may be a laminate formed from multiple prepregs for printed wiring boards. Multiple lower insulating resin layers may be provided on the core substrate side of the insulating resin layer 2.
  • a wiring layer may be provided between adjacent insulating resin layers.
  • the insulating resin layer 2 can be formed, for example, by a normal build-up film used to manufacture wiring boards.
  • the via holes 5 can be formed, for example, by a normal method such as laser processing or photolithography.
  • the thickness of the insulating resin layer 2 can be, for example, 10 ⁇ m or more and 30 ⁇ m or less.
  • the seed layer 3 may be, for example, a metal plating layer formed by electroless plating, a metal foil such as copper foil, a layer formed by vapor deposition such as sputtering, or a metal sintered layer.
  • the metal sintered layer is a layer formed by heating a coating film containing metal particles to sinter the metal particles.
  • the seed layer 3 may contain, for example, at least one metal selected from the group consisting of copper, gold, silver, tungsten, molybdenum, tin, cobalt, chromium, iron, and zinc.
  • the seed layer 3 may be a single layer, or may be composed of two or more layers.
  • the thickness of the seed layer 3 may be, for example, 0.1 to 2.0 ⁇ m.
  • a resist layer 4 may be provided on the surface of the seed layer 3 opposite the substrate 1 outside the via hole 5.
  • the resist layer 4 has a pattern including an opening 4a through which the via hole 5 is exposed.
  • the pattern of the resist layer 4 may further include an opening 4b for forming a wiring layer.
  • the opening 4b is disposed at a position where a portion of the seed layer 3 that covers the surface of the insulating resin layer 2 opposite the substrate 1 is exposed.
  • the thickness of the resist layer 4 may be, for example, 10 to 50 ⁇ m.
  • the resist layer 4 can be formed from a photosensitive resist material that is typically used to form wiring.
  • the resist material for forming the resist layer 4 may be selected so that the contact angle of the resist layer 4 with the electrolytic plating solution described below falls within a predetermined range.
  • the resist layer 4 having a pattern including openings 4a can be formed by a method including providing a photosensitive layer on the seed layer 3, exposing a part of the photosensitive layer, and developing the exposed photosensitive layer.
  • the exposure and development can be performed by a conventional method known to those skilled in the art. For example, exposure through a photomask forms a fine pattern including openings that expose the metal layer.
  • the developer for development may be an alkaline aqueous solution such as an aqueous sodium carbonate solution.
  • a photosensitive resist film may be laminated on the seed layer 3, or a resist material containing a solvent may be applied to the seed layer 3 and the solvent may be removed from the coating.
  • the binder polymer may be, for example, a copolymer containing benzyl (meth)acrylate or a derivative thereof, styrene or a styrene derivative, an alkyl (meth)acrylate ester, and (meth)acrylic acid as monomer units.
  • benzyl (meth)acrylate derivatives constituting the binder polymer include 4-methylbenzyl (meth)acrylate, 4-ethylbenzyl (meth)acrylate, 4-tert-butylbenzyl (meth)acrylate, 4-methoxybenzyl (meth)acrylate, 4-ethoxybenzyl (meth)acrylate, 4-hydroxylbenzyl (meth)acrylate, and 4-chlorobenzyl (meth)acrylate.
  • styrene derivatives that make up the binder polymer include vinyltoluene, p-methylstyrene, and p-chlorostyrene.
  • the weight average molecular weight (Mw) of the binder polymer may be 20,000 to 150,000, 30,000 to 100,000, 40,000 to 80,000, or 40,000 to 60,000.
  • the weight average molecular weight here refers to the standard polystyrene equivalent value determined by gel permeation chromatography (GPC).
  • the photopolymerizable compound having an ethylenically unsaturated bond may be, for example, one or more selected from a bisphenol A (meth)acrylate compound, a hydrogenated bisphenol A (meth)acrylate compound, a polyalkylene glycol (meth)acrylate, a urethane monomer, pentaerythritol (meth)acrylate, and trimethylolpropane (meth)acrylate.
  • aromatic ketones such as 2-ethylanthraquinone, phenanthrenequinone, 2-tert-butylanthraquinone, octamethylanthraquinone, 1,2-benzanthraquinone, 2,3-benzanthraquinone, 2-phenylanthraquinone, 2,3-diphenylanthraquinone, 1-chloroanthraquinone, 2-methylanthraquinone, 1,4-naphthoquinone, 9,10-phenanthraquinone, 2-methyl-1,4-naphthoquinone, and 2,3-dimethylanthraquinone.
  • quinones such as quinone; benzoin ether compounds such as benzoin methyl ether, benzoin ethyl ether, and benzoin phenyl ether; benzoin compounds such as benzoin, methylbenzoin, and ethylbenzoin; benzyl derivatives such as benzyl dimethyl ketal; 2,4,5-triarylimidazole dimers such as 2-(o-chlorophenyl)-4,5-diphenylimidazole dimer, 2-(o-chlorophenyl)-4,5-di(methoxyphenyl)imidazole dimer, 2-(o-fluorophenyl)-4,5-diphenylimidazole dimer, 2-(o-methoxyphenyl)-4,5-diphenylimidazole dimer, and 2-(p-methoxyphenyl)-4,5-diphenylimidazole dimer; acridine derivatives such as 9-phenylacridine and
  • the content of the binder polymer in the photosensitive resin composition may be 40 to 80 parts by mass, 45 to 75 parts by mass, or 50 to 70 parts by mass, based on 100 parts by mass of the total amount of the binder polymer and the photopolymerizable compound.
  • the content of the photopolymerization initiator in the photosensitive resin composition may be 0.01 to 5 parts by mass, 0.1 to 4.5 parts by mass, or 1 to 4 parts by mass, based on 100 parts by mass of the total amount of the binder polymer and the photopolymerizable compound.
  • the photosensitive resin composition may contain other components as necessary.
  • other components include photopolymerizable compounds having cationic polymerizable cyclic ether groups, cationic polymerization initiators, sensitizers, dyes such as malachite green, photocoloring agents such as tribromomethylphenyl sulfone and leuco crystal violet, thermal coloring inhibitors, plasticizers such as p-toluenesulfonamide, pigments, fillers, defoamers, flame retardants, stabilizers, adhesion agents, leveling agents, peeling promoters, antioxidants, fragrances, imaging agents, and thermal crosslinking agents.
  • the content of the other components may be about 0.01 to 20 parts by mass each relative to 100 parts by mass of the total amount of the binder polymer and the photopolymerizable compound.
  • the surface 3S of the seed layer 3 opposite the substrate 1 is pretreated so that the contact angle of the electrolytic plating solution with respect to the surface 3S is 40° or less.
  • the electrolytic plating solution is used to form an electrolytic plating layer on the seed layer 3.
  • an electrolytic plating layer 6 including a via portion 6A (filled via) that fills the via hole 5 is formed on the seed layer 3 by electrolytic plating in the electrolytic plating solution.
  • the via portion 6A is formed in the opening 4a of the resist layer 4.
  • the electrolytic plating layer 6 may further include a wiring layer 6B, which is a portion formed in the opening 4b.
  • the electrolytic plating layer 6 may be an electrolytic copper plating layer.
  • the contact angle of the electrolytic plating solution on the surface 3S after pretreatment may be 35° or less, 30° or less, 25° or less, 20° or less, 15° or less, 10° or less, 6° or less, 5° or less, 4° or less, 3° or less, or 2° or less. This contact angle may be 0° or more, or 1° or more.
  • the contact angle of the electrolytic plating solution with respect to the surface of the seed layer is measured by the sessile drop method in an environment of 25°C, and refers to the angle that the electrolytic plating solution makes with the surface of the seed layer 1 second after a 1 ⁇ L droplet of the electrolytic plating solution lands on the surface of the seed layer.
  • the contact angle of the electrolytic plating solution with respect to the surface of the resist layer is defined in the same way.
  • a via hole 5 is filled with a via portion 6A, which is a part of an electrolytic plating layer 6, and a part of a seed layer 3.
  • a recess 8 may be formed on the surface of the via portion 6A opposite to the seed layer 3 in the portion above the via hole 5.
  • This filling rate may be 90% or more, or may be 100% or less.
  • the width of the via hole 5 increases with increasing distance from the substrate 1, and reaches a maximum width w at the position farthest from the substrate 1.
  • the maximum width w of the via hole 5 may be 30 to 60 ⁇ m. If the width of the via hole 5 is large, a large recess 8 is likely to be formed, but the recess 8 in the via portion 6A can be effectively suppressed by pretreating the surface of the seed layer 3 before electrolytic plating as in the method according to the present disclosure.
  • the surface 3S of the seed layer 3 may be pretreated, and the surface of the resist layer 4 may also be pretreated so that the contact angle of the electrolytic plating solution with respect to that surface is 50° or less.
  • plasma may be irradiated onto the surface 3S of the seed layer 3 and the surface of the resist layer 4 for pretreatment.
  • the pretreatment of the surface of the resist layer 4 may also contribute to suppressing depressions in the via portion 6A.
  • the contact angle of the electrolytic plating solution with respect to the surface 3S after pretreatment may be 0° or more, 1° or more, 10° or more, 20° or more, 30° or more, or 40° or more.
  • the electrolytic plating solution can be a typical plating solution used to form a metal layer by electrolytic plating.
  • the electrolytic plating solution can also be an aqueous solution containing a copper-containing compound (e.g., copper sulfate).
  • the resist layer 4 is removed as shown in FIG. 2(b). Removal of the resist layer 4 exposes a portion of the seed layer 3 in the opening of the electrolytic plating layer 6. Next, as shown in FIG. 2(c), the portion of the seed layer 3 that is not covered by the electrolytic plating layer 6 is removed by etching.
  • the present invention is not limited to the following examples.
  • Materials Copper-clad laminate (substrate) A copper-clad laminate for printed wiring boards (manufactured by Resonac Co., Ltd.) measuring 50 mm x 50 mm and having a thickness of 0.45 mm (2)
  • Interlayer insulating material An interlayer insulating material having a support film, a curable resin film provided on the support film, and a protective film (Ajinomoto Buildup Film GX-92, manufactured by Ajinomoto Fine-Techno Co., Ltd.)
  • Resist film Photosensitive film for forming a package substrate circuit having a photosensitive layer and a support film (dry film resist manufactured by Resonac Corporation)
  • the protective film was peeled off from the interlayer insulating material, and the exposed curable resin film was placed on the copper-clad laminate.
  • the placed curable resin film was pressed using a press-type vacuum laminator (MVLP-500, manufactured by Meiki Seisakusho) to be pressure-bonded to the copper-clad laminate.
  • the pressing conditions were a hot plate temperature of 80°C, a vacuum time of 20 seconds, a pressing time of 60 seconds, an atmospheric pressure of 4 kPa or less, and a pressure of 0.4 MPa.
  • the curable resin film was then cured by heating in an oven at 180°C for 30 minutes and then at 190°C for 60 minutes to form an insulating resin layer on the copper foil of the copper-clad laminate.
  • a CO2 laser was irradiated from the support film side to the insulating resin layer to form a via hole having a diameter of 30 to 60 ⁇ m, penetrating the insulating resin layer, and exposing the copper foil of the copper-clad laminate.
  • the laminate consisting of the insulating resin layer and the copper-clad laminate was immersed in a mixed aqueous solution of 500 mL/L of wetting solution (Swelling Securigant, manufactured by Atotech) and 3 g/L of NaOH at 80°C for 15 minutes, in pure water at room temperature for 2 minutes, in a mixed aqueous solution of 640 mL/L of desmear solution (Compact CP, manufactured by Atotech) and 40 g/L of NaOH at 80°C for 20 minutes, in pure water at 50°C for 2 minutes, in a mixed aqueous solution of 100 mL/L of acid solution (Reduction Securigand, manufactured by Atotech) and 50 mL/L of 98% sulfuric acid at 40°C for 5 minutes, and in pure water at room temperature for 1 minute, in that order.
  • the surface of the insulating resin layer was roughened by immersion in the desmear solution.
  • the laminate consisting of the roughened insulating resin layer and the copper-clad laminate was immersed in a 50 mL/L aqueous solution of an acid pretreatment reagent for electroless plating (manufactured by Uemura, product name: MCD-PL) at 40 ° C. for 5 minutes, in pure water at 40 ° C.
  • an acid pretreatment reagent for electroless plating manufactured by Uemura, product name: MCD-PL
  • a copper plating layer continuously covering the surface of the insulating resin layer and the copper foil exposed in the via hole was formed as a seed layer.
  • the formed seed layer was annealed by heating for 30 minutes in an oven at 150 ° C.
  • the photosensitive layer and support film of the resist film were laminated on the seed layer with the photosensitive layer facing the seed layer using a laminator (GK-13DX, manufactured by Lamy Corporation) at a temperature of 110°C, a speed of 1.4 m/min, and a pressure of 0.5 MPa.
  • the laminated resist film was left for 30 minutes.
  • the resist film was then exposed using a stepper (S6Ck, manufactured by Therma Precision Co., Ltd.) and a photomask.
  • the exposure dose was 130 mJ/ cm2 .
  • the exposed resist film was left for 30 minutes.
  • the support film was peeled off, and a resist layer having a pattern including an opening in which a via hole was exposed was formed by developing using a 1.0% aqueous sodium carbonate solution. Development was performed using an ultra-high pressure spin developing device (manufactured by Blue Ocean Technology Co., Ltd.) by spraying the developer for 100 seconds, and then spraying pure water as a rinse for 110 seconds.
  • the developing temperature was 30° C.
  • the rotation speed was 500 rpm
  • the spray pressure was 0.18 MPa
  • the moving distance of the spray nozzle head was 7.2 cm
  • the moving speed of the spray nozzle head was 10 cm/s.
  • Pretreatment The surface of the resist layer and the portion of the surface of the seed layer that was not covered with the resist layer were treated with plasma using a plasma asher (March Corporation, AP-1000) under the following conditions: RD output 500 W, base pressure 150 mTorr, process pressure 200 mTorr, pressure range 200 mTorr, oxygen flow rate 100 sccm, and exposure time 1 minute.
  • a plasma asher March Corporation, AP-1000
  • the electrolytic plating solution was a mixed solution containing a mixed aqueous solution of 60 g/L copper sulfate pentahydrate, 60 g/L 96% sulfuric acid, and 50 mg/L hydrochloric acid, and an additive for electrolytic plating.
  • Electrolytic plating The pretreated laminate was immersed in the same electrolytic plating solution as that used for the contact angle measurement, and an electrolytic copper plating layer was formed on the seed layer for 40 minutes at 25°C and a current density of 4.5 A/ dm2 .
  • electrolytic plating a wiring board of the example having a copper-clad laminate, a seed layer, an electrolytic plating layer including a via portion filling the via hole, and a resist layer was obtained. After electrolytic plating, the wiring board was immersed in pure water at room temperature for 1 minute.
  • a laminate was prepared using the same procedure as above, except that the surfaces of the seed layer and resist layer were not pretreated with plasma.
  • An electrolytic copper plating layer was formed on the seed layer of the laminate by electrolytic plating in the same manner as above, to obtain a wiring board for the comparative example.
  • the evaluation results are shown in Table 1.
  • the contact angle of the electrolytic plating solution with respect to the surface of the seed layer changed from 65° to 2°.
  • the contact angle of the electrolytic plating solution with respect to the surface of the resist layer changed from 63° to 45°.
  • the filling rate was 90% or more, and it was confirmed that the depressions in the via parts of the electrolytic plating layer were small.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

主面を有する基材、絶縁樹脂層、及びシード層を有し、絶縁樹脂層が、基材の主面が露出するビア孔を形成している、中間構造体を準備することと、シード層の表面を、該表面に対する電解めっき液の接触角が４０°以下となるように前処理することと、シード層上に、電解めっき液中での電解めっきによって、ビア孔を埋めるビア部を含む電解めっき層を形成することとを含む、配線基板を製造する方法。

Description

配線基板を製造する方法
　本開示は配線基板を製造する方法に関する。
　ビルドアップされた多層の配線層を有する配線基板は、セミアディティブ（ＳＡＰ）法、又はモディファイドセミアディティブ（ＭＳＡＰ）法のような方法によって形成されることがある。配線基板の製造において、上下の配線層の間の導通のために設けられるビア部（フィルドビア）は、一般に、絶縁樹脂層（層間絶縁層）のビア孔内に電解めっきによって形成される（例えば、特許文献１）。
特開２０１５－２８９７３号公報
　ビア部（フィルドビア）が絶縁樹脂層のビア孔内に電解めっきによって形成される場合、ビア部の表面に、凹みが生じることがある。ビア部の大きな凹みは、配線層の間の導通を妨げる可能性がある。
　本開示は、ビア孔を埋めるビア部を含む電解めっき層を形成することを含む、配線基板を製造する場合において、ビア部の凹みを抑制することに関する。
　本開示は以下を含む。
［１］
　主面を有する基材、絶縁樹脂層、及びシード層を有する中間構造体であって、前記絶縁樹脂層が前記基材上に前記主面と接するように設けられ、前記絶縁樹脂層が、前記主面が露出するビア孔を形成しており、前記シード層が、前記基材の前記主面のうち前記ビア孔内に露出する部分、及び前記絶縁樹脂層の表面のうち前記ビア孔を形成している部分を覆うように連続的に形成された部分を有する、中間構造体を準備することと、
　前記シード層の表面を、該表面に対する電解めっき液の接触角が４０°以下となるように前処理することと、
　前記シード層上に、前記電解めっき液中での電解めっきによって、前記ビア孔を埋めるビア部を含む電解めっき層を形成することと、
を含む、
配線基板を製造する方法。
［２］
　前記シード層の表面が、該表面に対する電解めっき液の接触角が４０°以下となるようにプラズマによって前処理される、［１］に記載の方法。
［３］
　前記中間構造体が、前記絶縁樹脂層の前記基材とは反対側の表面上に設けられたレジスト層を更に有し、
　前記レジスト層が、前記ビア孔が露出する開口を含むパターンを有する、
［１］又は［２］に記載の方法。
［４］
　前記シード層の表面が前処理されるとともに、前記レジスト層の表面が、該表面に対する前記電解めっき液の接触角が５０°以下となるように前処理される、［３］に記載の方法。
［５］
　前記ビア孔の最大幅が、３０～６０μｍである、［１］～［４］のいずれかに記載の方法。
［６］
　前記電解めっき層の前記基材からの高さの最大値がｈ１で、前記ビア部の前記基材からの高さの最小値がｈ２であるとき、下記式：
フィリング率［％］＝（ｈ２／ｈ１）×１００
で算出されるフィリング率が９０％以上である、［１］～［５］のいずれかに記載の方法。
［７］
　前記基材が、コア基板と、該コア基板上に設けられた絶縁樹脂層及び配線層と、を含む配線構造体である、［１］～［６］のいずれかに記載の方法。
　ビア孔を埋めるビア部を含む電解めっき層を形成することを含む、配線基板を製造する場合において、ビア部の凹みが抑制される。
配線基板を製造する方法の一例を示す工程図である。 配線基板を製造する方法の一例を示す工程図である。 ビア部近傍の部分の一例を示す断面図である。
　本開示は以下の例に限定されない。
　図１及び図２は、本開示に係る配線基板を製造する方法の一例を示す工程図である。この方法において、図１の（ａ）に示されるように、主面１Ｓを有する基材１、絶縁樹脂層２、及びシード層３を有する中間構造体１０が準備される。
　絶縁樹脂層２は基材１上に主面１Ｓと接するように設けられる。絶縁樹脂層２は、主面１Ｓが露出するビア孔５を形成している。シード層３は、基材１の主面１Ｓのうちビア孔５内に露出する部分、絶縁樹脂層２の表面のうちビア孔５を形成している部分（ビア孔５の壁面）、及び絶縁樹脂層２の表面のうち基材１とは反対側の表面を覆うように連続的に形成された部分を有する。言い換えると、シード層３は、基材１及び絶縁樹脂層２を含む積層構造体の絶縁樹脂層２側の表面全体を覆うように連続的に設けられる。
　基材１は、例えば、配線基板を構成するコア基板を含む構造体であってもよく、コア基板と、絶縁樹脂層２よりも下層（コア基板側）に設けられた絶縁樹脂層及び配線層とを含む配線構造体であってもよい。コア基板は、プリント配線板用の複数のプリプレグから形成された積層板であってもよい。絶縁樹脂層２よりもコア基板側に、下層の絶縁樹脂層が複数設けられてもよい。隣り合う絶縁樹脂層の間に配線層が設けられてもよい。
　絶縁樹脂層２は、例えば、配線基板を製造するために用いられる通常のビルドアップフィルムによって形成することができる。ビア孔５は、例えば、レーザ加工、又はフォトリソグラフィーのような通常の方法によって形成することができる。絶縁樹脂層２の厚さは、例えば１０μｍ以上３０μｍ以下であってもよい。
　シード層３は、例えば、無電解めっきによって形成された金属めっき層、銅箔のような金属箔、スパッタ等の蒸着によって形成された層、又は、金属焼結層であってもよい。金属焼結層は、金属粒子を含有する塗膜を加熱し、金属粒子を焼結させることによって形成される層である。シード層３は、例えば、銅、金、銀、タングステン、モリブデン、スズ、コバルト、クロム、鉄、及び亜鉛からなる群より選ばれる少なくとも１種の金属を含んでもよい。シード層３は単層であってもよく、２層以上から構成されていてもよい。シード層３の厚さは、例えば０．１～２．０μｍであってもよい。
　図１の（ｂ）に示されるように、ビア孔５の外部において、シード層３の基材１とは反対側の表面上にレジスト層４が設けられてもよい。レジスト層４は、ビア孔５が露出する開口４ａを含むパターンを有する。レジスト層４のパターンは、配線層を形成するための開口４ｂを更に含んでもよい。開口４ｂは、シード層３のうち絶縁樹脂層２の基材１とは反対側の表面を覆う部分が露出する位置に配置される。レジスト層４の厚さは、例えば１０～５０μｍであってもよい。
　レジスト層４は、配線を形成するために通常用いられている感光性のレジスト材料によって形成することができる。レジスト層４を形成するためのレジスト材料が、レジスト層４に対する後述の電解めっき液との接触角が所定の範囲内となるように選択されてもよい。
　開口４ａを含むパターンを有するレジスト層４は、シード層３上に感光層を設けることと、感光層の一部を露光することと、露光後の感光層を現像することとを含む方法によって形成することができる。露光及び現像は、当業者に知られる通常の方法によって行うことができる。例えば、フォトマスクを介した露光により、金属層が露出する開口を含む微細なパターンが形成される。現像のための現像液は、炭酸ナトリウム水溶液のようなアルカリ水溶液であってもよい。感光層を形成するために、感光性のレジストフィルムをシード層３上に積層してもよいし、溶剤を含むレジスト材料をシード層３に塗布し、塗膜から溶剤を除去してもよい。
　レジスト層４を形成するための感光層は、通常のレジスト材料によって形成される。レジスト材料が、例えば、バインダーポリマー、エチレン性不飽和結合を有する光重合性化合物、及び光重合開始剤を含む感光性樹脂組成物であってもよい。
　バインダーポリマーは、例えば、ベンジル（メタ）アクリレート又はその誘導体、スチレン又はスチレン誘導体、（メタ）アクリル酸アルキルエステル、及び（メタ）アクリル酸をモノマー単位として含む共重合体であってもよい。
　バインダーポリマーを構成するベンジル（メタ）アクリレート誘導体の例としては、４－メチルベンジル（メタ）アクリレート、４－エチルベンジル（メタ）アクリレート、４－ｔｅｒｔブチルベンジル（メタ）アクリレート、４－メトキシベンジル（メタ）アクリレート、４－エトキシベンジル（メタ）アクリレート、４－ヒドロキシルベンジル（メタ）アクリレート、及び４－クロロベンジル（メタ）アクリレートが挙げられる。
　バインダーポリマーを構成するスチレン誘導体の例としては、ビニルトルエン、ｐ－メチルスチレン、及びｐ－クロロスチレンが挙げられる。
　バインダーポリマーを構成する（メタ）アクリル酸アルキルエステルは、（メタ）アクリル酸と、直鎖状又は分岐状の炭素数１～１２の脂肪族アルコールとで形成されたエステル化合物であってもよい。脂肪族アルコールの炭素数は１～８又は１～４であってもよい。（メタ）アクリル酸アルキルエステルの例としては、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ブチル、（メタ）アクリル酸ｔｅｒｔ－ブチル、（メタ）アクリル酸ペンチル、（メタ）アクリル酸ヘキシル、（メタ）アクリル酸ヘプチル、（メタ）アクリル酸オクチル、及び（メタ）アクリル酸２－エチルヘキシルが挙げられる。
　バインダーポリマーの重量平均分子量（Ｍｗ）は２００００～１５００００、３００００～１０００００、４００００～８００００、又は４００００～６００００であってもよい。ここでの重量平均分子量は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）によって求められる標準ポリスチレン換算値を意味する。
　エチレン性不飽和結合を有する光重合性化合物は、例えば、ビスフェノールＡ系（メタ）アクリレート化合物、水添ビスフェノールＡ系（メタ）アクリレート化合物、ポリアルキレングリコール（メタ）アクリレート、ウレタンモノマー、ペンタエリスリトール（メタ）アクリレート、及びトリメチロールプロパン（メタ）アクリレートから選ばれる１種以上であってもよい。
　光重合開始剤の例としては、ベンゾフェノン、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラメチル－４，４’－ジアミノベンゾフェノン（ミヒラーケトン）、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラエチル－４，４’－ジアミノベンゾフェノン、４－メトキシ－４’－ジメチルアミノベンゾフェノン、２－ベンジル－２－ジメチルアミノ－１－（４－モルホリノフェニル）－ブタノン－１、及び２－メチル－１－［４－（メチルチオ）フェニル］－２－モルフォリノ－プロパノン－１等の芳香族ケトン；２－エチルアントラキノン、フェナントレンキノン、２－ｔｅｒｔ－ブチルアントラキノン、オクタメチルアントラキノン、１，２－ベンズアントラキノン、２，３－ベンズアントラキノン、２－フェニルアントラキノン、２，３－ジフェニルアントラキノン、１－クロロアントラキノン、２－メチルアントラキノン、１，４－ナフトキノン、９，１０－フェナントラキノン、２－メチル１，４－ナフトキノン、及び２，３－ジメチルアントラキノン等のキノン類；ベンゾインメチルエーテル、ベンゾインエチルエーテル、及びベンゾインフェニルエーテル等のベンゾインエーテル化合物；ベンゾイン、メチルベンゾイン、及びエチルベンゾイン等のベンゾイン化合物；ベンジルジメチルケタール等のベンジル誘導体、２－（ｏ－クロロフェニル）－４，５－ジフェニルイミダゾール二量体、２－（ｏ－クロロフェニル）－４，５－ジ（メトキシフェニル）イミダゾール二量体、２－（ｏ－フルオロフェニル）－４，５－ジフェニルイミダゾール二量体、２－（ｏ－メトキシフェニル）－４，５－ジフェニルイミダゾール二量体、及び２－（ｐ－メトキシフェニル）－４，５－ジフェニルイミダゾール二量体等の２，４，５－トリアリールイミダゾール二量体；９－フェニルアクリジン、及び１，７－ビス（９，９’－アクリジニル）ヘプタン等のアクリジン誘導体；Ｎ－フェニルグリシン；Ｎ－フェニルグリシン誘導体；並びにクマリン系化合物が挙げられる。これらは、単独で又は２種類以上を組み合わせて使用される。
　感光性樹脂組成物におけるバインダーポリマーの含有量は、バインダーポリマー及び光重合性化合物の合計量１００質量部に対して、４０～８０質量部、４５～７５質量部、又は５０～７０質量部であってもよい。感光性樹脂組成物における光重合開始剤の含有量は、バインダーポリマー及び光重合性化合物の合計量１００質量部に対して、０．０１～５質量部、０．１～４．５質量部、又は１～４質量部であってもよい。
　感光性樹脂組成物は、必要に応じてその他の成分を含んでもよい。その他の成分の例としては、カチオン重合可能な環状エーテル基を有する光重合性化合物、カチオン重合開始剤、増感剤、マラカイトグリーン等の染料、トリブロモメチルフェニルスルホン、ロイコクリスタルバイオレット等の光発色剤、熱発色防止剤、ｐ－トルエンスルホンアミド等の可塑剤、顔料、充填剤、消泡剤、難燃剤、安定剤、密着性付与剤、レベリング剤、剥離促進剤、酸化防止剤、香料、イメージング剤、及び熱架橋剤が挙げられる。その他の成分の含有量は、バインダーポリマー及び光重合性化合物の合計量１００質量部に対して、それぞれ０．０１～２０質量部程度であってもよい。
　中間構造体１０が準備された後、シード層３の基材１とは反対側の表面３Ｓが、表面３Ｓに対する電解めっき液の接触角が４０°以下となるように前処理される。ここでの電解めっき液は、シード層３上に電解めっき層を形成するために用いられるものである。表面３Ｓの前処理に続いて、図２の（ａ）に示されるように、シード層３上に、電解めっき液中での電解めっきによって、ビア孔５を埋めるビア部６Ａ（フィルドビア）を含む電解めっき層６が形成される。ビア部６Ａは、レジスト層４の開口４ａ内に形成される。電解めっき層６は、開口４ｂ内に形成された部分である配線層６Ｂを更に有してもよい。電解めっき層６は、電解銅めっき層であってもよい。
　前処理後の電解めっき液のシード層３の表面３Ｓに対する接触角が４０°以下であることは、電解めっき液がシード層３の表面に対して高い濡れ性を有することを意味する。本発明者の知見によれば、シード層３の表面に対する電解めっき液の濡れ性が高いことが、形成されるビア部６Ａにおける凹みの発生の抑制に寄与する。シード層３の表面に対する電解めっき液の濡れ性が低いと、電解めっきにおいてビア孔５内のボイドが抜けきるまでに比較的長い時間を要し、それがビア孔５内でのめっき成長の開始を遅らせる可能性がある。ビア孔５内のめっき成長が遅れると、ビア部６Ａの大きな凹みが発生し得る。シード層３の表面に対する電解めっき液の濡れ性が高いと、ビア孔５内でのめっき成長が遅れにくく、それが凹みの抑制に寄与すると考えられる。同様の観点から、電解めっき液の前処理後の表面３Ｓに対する接触角は、３５°以下、３０°以下、２５°以下、２０°以下、１５°以下、１０°以下、６°以下、５°以下、４°以下、３°以下、又は２°以下であってもよい。この接触角が０°以上、又は１°以上であってもよい。
　本開示において、電解めっき液のシード層の表面に対する接触角は液滴法にて２５℃の環境下で測定される、シード層の表面に対して電解めっき液の１μＬの液滴が着液してから１秒後の、シード層表面となす角度が接触角を意味する。電解めっき液のレジスト層の表面に対する接触角も同様に定義される。
　シード層３の表面３Ｓを前処理する方法は、図１の（ｃ）に模式的に示されるようなプラズマ１５の照射による処理を含んでもよい。プラズマ１５は、例えば酸素プラズマであってもよい。プラズマ１５を表面３Ｓに照射するための時間等の照射条件は、電解めっき液の表面３Ｓに対する接触角が４０°以下又はその他の所望の範囲となるように調整される。例えば、プラズマ１５の照射時間が３０秒～３分であってもよい。
　図３は、ビア部近傍の部分の一例を示す断面図である。ビア孔５が、電解めっき層６の一部であるビア部６Ａ、及びシード層３の一部によって埋められる。ビア部６Ａのシード層３とは反対側の表面が、ビア孔５上の部分において凹み８を形成することがある。電解めっき層６の基材１からの高さの最大値がｈ１で、ビア部６Ａの基材１からの高さの最小値がｈ２であるとき、下記式：
フィリング率［％］＝（ｈ２／ｈ１）×１００
で算出されるフィリング率が大きいことは、電解めっき層６の凹みが小さいことを意味する。このフィリング率が、９０％以上であってもよく、１００％以下であってもよい。図３の例の場合、ビア孔５の幅は、基材１から離れるにしたがって拡がっており、基材１から最も離れた位置で最大幅ｗとなる。ビア孔５の最大幅ｗは、３０～６０μｍであってもよい。ビア孔５の幅が大きいと、大きな凹み８が形成され易いが、本開示に係る方法のように電解めっきの前にシード層３の表面を前処理することにより、ビア部６Ａの凹み８が効果的に抑制され得る。
　シード層３の表面３Ｓが前処理されるとともに、レジスト層４の表面も、その表面に対する電解めっき液の接触角が５０°以下となるように前処理されてもよい。例えば、前処理のために、シード層３の表面３Ｓ及びレジスト層４の表面に対してプラズマが照射されてもよい。レジスト層４の表面の前処理も、ビア部６Ａの凹みの抑制に寄与し得る。電解めっき液の前処理後の表面３Ｓに対する接触角は、０°以上、１°以上、１０°以上、２０°以上、３０°以上、又は４０°以上であってもよい。
　電解めっき液は、電解めっきによって金属層を形成するために用いられる通常のめっき液であることができる。電解めっき液が、銅を含む化合物（例えば硫酸銅）を含む水溶液であってもよい。
　電解めっき層６が形成された後、図２の（ｂ）に示されるようにレジスト層４が除去される。レジスト層４の除去により、電解めっき層６の開口内にシード層３の一部が露出する。次いで、図２の（ｃ）に示されるように、シード層３のうち電解めっき層６によって覆われていない部分がエッチングにより除去される。
　以上の工程によって製造される配線基板２０は、基材１、絶縁樹脂層２、及び電解めっき層６（ビア部６Ａ及び配線層６Ｂを含む）を有する。電解めっき層６上に絶縁樹脂層、ビア部及び配線層等を更に形成することにより、多層の配線基板を製造することもできる。多層の配線基板において、ビア部によって配線層の間の導通が確保される。
　本発明は以下の実施例に限定されない。
１．材料
（１）銅張積層板（基材）
　５０ｍｍ×５０ｍｍのサイズを有し、厚み０．４５ｍｍのプリント配線板用銅張積層板（株式会社レゾナック製）
（２）層間絶縁材料
　支持フィルム、支持フィルム上に設けられた硬化性樹脂フィルム、及び保護フィルムを有する層間絶縁材料（味の素ビルドアップフィルムＧＸ－９２、味の素ファインテクノ株式会社製）
（３）レジストフィルム
　感光層及び支持フィルムを有するパッケージ基板回路形成用感光性フィルム（株式会社レゾナック製のドライフィルムレジスト）
２．配線基板
絶縁樹脂層の形成
　層間絶縁材料から保護フィルムを剥がし、露出した硬化性樹脂フィルムを銅張積層板上に載置した。載置された硬化性樹脂フィルムを、プレス式真空ラミネータ（ＭＶＬＰ－５００、名機製作所製）を用いてプレスすることにより、銅張積層板に圧着した。プレス条件は、プレスの熱板温度８０℃、真空引き時間２０秒、プレス時間６０秒、気圧４ｋＰａ以下、圧力０．４ＭＰａであった。その後、オーブン中、１８０℃で３０分、及びそれに続く１９０℃で６０分の加熱により、硬化性樹脂フィルムを硬化して、銅張積層板の銅箔上に絶縁樹脂層を形成した。絶縁樹脂層に対してＣＯ２レーザーを支持フィルム側から照射することにより、３０～６０μｍの直径を有し、絶縁樹脂層を貫通し、銅張積層板の銅箔が露出するビア孔を形成した。
　次いで、支持フィルムを除去してから、絶縁樹脂層及び銅張積層板からなる積層体を、湿潤溶液（Ａｔｏｔｅｃｈ社製、スウェリングセキュリガント）５００ｍＬ／ＬとＮａＯＨ３ｇ／Ｌとの混合水溶液に８０℃で１５分間、室温の純水に２分間、デスミア液（Ａｔｏｔｅｃｈ社製、コンパクトＣＰ）６４０ｍＬ／ＬとＮａＯＨ４０ｇ／Ｌとの混合水溶液に８０℃で２０分間、５０℃の純水に２分間、酸性溶液（Ａｔｏｔｅｃｈ社製、リダクションセキュリガンド）１００ｍＬ／Ｌと９８％硫酸５０ｍＬ／Ｌとの混合水溶液に４０℃で５分間、室温の純水に１分間の順で浸漬した。デスミア液への浸漬により、絶縁樹脂層の表面が粗化された。
シード層の形成
　粗化された絶縁樹脂層及び銅張積層板からなる積層体を、無電解めっき用の酸性前処理用試薬（上村製、商品名：ＭＣＤ－ＰＬ）の５０ｍＬ／Ｌ水溶液に４０℃で５分間、４０℃の純水に１分間、室温の純水に１分間、１０％硫酸水溶液に室温で１分間、室温の純水に１分間、プレディップ用試薬（上村製、商品名：ＭＤＰ－２）と硫酸との混合水溶液（ＭＤＰ－２濃度：１０ｍＬ／Ｌ、９５％硫酸：１ｍＬ／Ｌ）に室温で２分間、アクチベータ用試薬（上村製、商品名：ＭＡＴ－ＳＰ）とＮａＯＨとの混合液（ＭＡＴ－ＳＰ濃度：５０ｍＬ／Ｌ、ＮａＯＨ：１．６ｇ／Ｌ）に４０℃で５分間、室温の純水に１分間、レデューサー用試薬（上村製、商品名：ＭＲＤ－２－Ｃ、ＭＡＢ－４－Ｃ、ＭＡＢ－４－Ａ）の混合液（ＭＲＤ－２－Ｃ濃度：１０ｍＬ／Ｌ、ＭＡＢ－４－Ｃ濃度：５０ｍＬ／Ｌ、ＭＡＢ－４－Ａ濃度：１０ｍＬ／Ｌ）に３５℃で３分間、純水に１分間、アクセラレータ用試薬（上村製、商品名：ＭＥＬ－３Ａ）の５０ｍＬ／Ｌ水溶液に室温で１分間、無電解めっき用試薬（上村製、商品名：ＰＥＡ－６Ａ、ＰＥＡ－６－Ｂ－２Ｘ、ＰＥＡ－６－Ｃ、ＰＥＡ－６－Ｄ、ＰＴＡ－６－Ｅ）とホルムアルデヒドとの混合液（ＰＥＡ－６Ａ濃度：１００ｍＬ／Ｌ、ＰＥＡ－６－Ｂ－２Ｘ濃度：５０ｍＬ／Ｌ、ＰＥＡ－６－Ｃ濃度１４ｍＬ／Ｌ、ＰＥＡ－６－Ｄ濃度：１５ｍＬ／Ｌ、ＰＥＡ－６－Ｅ濃度５０ｍＬ／Ｌ、ホルムアルデヒド濃度：５ｍＬ／Ｌ）に３６℃で１５分間、純水に１分間の順に浸漬した。これらの浸漬処理を含む無電解めっきによって、絶縁樹脂層の表面とビア孔に露出する銅箔とを連続的に覆う銅めっき層がシード層として形成された。形成されたシード層を、１５０℃のオーブン中、３０分間の加熱によりアニーリングした。
レジスト層の形成
　シード層上に、レジストフィルムの感光層及び支持フィルムを、感光層がシード層側に位置する向きで、ラミネーター（ラミーコーポレーション社製、ＧＫ－１３ＤＸ）を用いて温度１１０℃、速度１．４ｍ／分、及び圧力０．５ＭＰａの条件でラミネートした。ラミネートされたレジストフィルムを３０分放置した。その後、レジストフィルムをステッパー（サーマプレシジョン社製、S6Ck）、及びフォトマスクを用いて露光した。露光量は１３０ｍＪ／ｃｍ２であった。露光後のレジストフィルムを３０分放置した。支持フィルムをはく離し、１．０％炭酸ナトリウム水溶液を用いた現像により、ビア孔が露出する開口を含むパターンを有するレジスト層を形成した。現像は、超高圧スピン現像装置（ブルーオーシャンテクノロジー社製）を用いて、現像液を１００秒間スプレーし、次いでリンス液として純水を１１０秒間スプレーすることによって行った。現像温度は３０℃、回転数は５００ｒｐｍ、スプレー圧は０．１８ＭＰａ、スプレーノズルヘッドの移動距離は７．２ｃｍ、スプレーノズルヘッドの移動速度は１０ｃｍ／ｓであった。
前処理
　レジスト層の表面、及びシード層の表面のうちレジスト層で覆われていない部分を、プラズマアッシャ（Ｍａｒｃｈ社製、ＡＰ－１０００）を用いて、ＲＤ出力５００Ｗ、ベース圧力１５０ｍＴｏｒｒ、プロセス圧力２００ｍＴｏｒｒ、圧力範囲２００ｍＴｏｒｒ、酸素流量１００ｓｃｃｍ、照射時間１分の条件のプラズマで処理した。
電解めっき液の接触角
　プラズマによる前処理後のシード層、及びレジスト層に対して、１ｍＬの電解めっき液を滴下した直後の接触角を、接触角計（協和界面科学株式会社製、ＤＭｏ－５０１）を用いて測定した。
　電解めっき液は、６０ｇ／Ｌの硫酸銅５水和物、６０ｇ／Ｌの９６％硫酸、及び５０ｍｇ／Ｌの塩酸を含む混合水溶液と電解めっき用添加剤とを含む混合溶液であった。
電解めっき
　前処理後の積層体を、接触角の測定に用いた電解めっき液と同じ電解めっき液に浸漬し、２５℃、電流密度４．５Ａ／ｄｍ2の条件で４０分間かけて、電解銅めっき層をシード層上に形成した。電解めっきにより、銅張積層板、シード層、ビア孔を埋めるビア部を含む電解めっき層、及びレジスト層を有する実施例の配線基板を得た。電解めっきの後、配線基板を室温の純水に１分間浸漬した。
　比較のため、シード層及びレジスト層の表面をプラズマによって前処理しなかったこと以外は上記と同様の手順で積層体を準備した。その積層体のシード層上に上記と同様に電解めっきによって電解銅めっき層を形成して、比較例の配線基板を得た。
３．評価
　配線基板において、電解銅めっき層の銅張積層板（基材）からの高さを、膜厚測定装置（Bruker社製、DektakXT-S）を用いて測定した。ビア部のフィリング率を下記式により算出した。ｈ１は電解銅めっき層の銅張積層板からの高さの最大値であり、ｈ２はビア部の銅張積層板からの高さの最小値である。
フィリング率［％］＝（ｈ２／ｈ１）×１００
　評価結果が表１に示される。電解めっき液のシード層の表面に対する接触角は、６５°から２°に変化した。電解めっき液のレジスト層の表面に対する接触角は、６３°から４５°に変化した。実施例の場合、フィリング率は９０％以上となり、電解めっき層のビア部における凹みが小さいことが確認された。
　１…基材、１Ｓ…基材の主面、２…絶縁樹脂層、３…シード層、３Ｓ…シード層の表面、４…レジスト層、４ａ，４ｂ…開口、５…ビア孔、６…電解めっき層、６Ａ…ビア部（フィルドビア）、６Ｂ…配線層、１０…中間構造体、１５…プラズマ、２０…配線基板、ｗ…ビア孔の最大幅。

Claims (7)

  1. 　主面を有する基材、絶縁樹脂層、及びシード層を有する中間構造体であって、前記絶縁樹脂層が前記基材上に前記主面と接するように設けられ、前記絶縁樹脂層が、前記主面が露出するビア孔を形成しており、前記シード層が、前記基材の前記主面のうち前記ビア孔内に露出する部分、及び前記絶縁樹脂層の表面のうち前記ビア孔を形成している部分を覆うように連続的に形成された部分を有する、中間構造体を準備することと、
    　前記シード層の表面を、該表面に対する電解めっき液の接触角が４０°以下となるように前処理することと、
    　前記シード層上に、前記電解めっき液中での電解めっきによって、前記ビア孔を埋めるビア部を含む電解めっき層を形成することと、
    を含む、
    配線基板を製造する方法。
  2. 　前記シード層の表面が、該表面に対する前記電解めっき液の接触角が４０°以下となるようにプラズマによって前処理される、請求項１に記載の方法。
  3. 　前記中間構造体が、前記絶縁樹脂層の前記基材とは反対側の表面上に設けられたレジスト層を更に有し、
    　前記レジスト層が、前記ビア孔が露出する開口を含むパターンを有する、
    請求項１に記載の方法。
  4. 　前記シード層の表面が前処理されるとともに、前記レジスト層の表面が、該表面に対する前記電解めっき液の接触角が５０°以下となるように前処理される、請求項３に記載の方法。
  5. 　前記ビア孔の最大幅が、３０～６０μｍである、請求項１に記載の方法。
  6. 　前記電解めっき層の前記基材からの高さの最大値がｈ１で、前記ビア部の前記基材からの高さの最小値がｈ２であるとき、下記式：
    フィリング率［％］＝（ｈ２／ｈ１）×１００
    で算出されるフィリング率が９０％以上である、請求項１に記載の方法。
  7. 　前記基材が、コア基板と、該コア基板上に設けられた絶縁樹脂層及び配線層と、を含む配線構造体である、請求項１に記載の方法。
PCT/JP2024/001446 2024-01-19 2024-01-19 配線基板を製造する方法 Pending WO2025154262A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/001446 WO2025154262A1 (ja) 2024-01-19 2024-01-19 配線基板を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/001446 WO2025154262A1 (ja) 2024-01-19 2024-01-19 配線基板を製造する方法

Publications (1)

Publication Number Publication Date
WO2025154262A1 true WO2025154262A1 (ja) 2025-07-24

Family

ID=96470889

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/001446 Pending WO2025154262A1 (ja) 2024-01-19 2024-01-19 配線基板を製造する方法

Country Status (1)

Country Link
WO (1) WO2025154262A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000064083A (ja) * 1998-08-24 2000-02-29 Sony Corp 電解処理方法、電解液および半導体装置の製造方法
JP2002038295A (ja) * 2000-07-21 2002-02-06 Sumitomo Bakelite Co Ltd 回路基板の電気メッキ方法
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
JP2005029820A (ja) * 2003-07-09 2005-02-03 Toshiba Corp めっき方法、半導体装置の製造方法、及びめっき装置
JP2009177152A (ja) * 2007-12-25 2009-08-06 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2011061113A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000064083A (ja) * 1998-08-24 2000-02-29 Sony Corp 電解処理方法、電解液および半導体装置の製造方法
JP2002038295A (ja) * 2000-07-21 2002-02-06 Sumitomo Bakelite Co Ltd 回路基板の電気メッキ方法
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
JP2005029820A (ja) * 2003-07-09 2005-02-03 Toshiba Corp めっき方法、半導体装置の製造方法、及びめっき装置
JP2009177152A (ja) * 2007-12-25 2009-08-06 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2011061113A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4983985B2 (ja) 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JP5408655B2 (ja) プリント配線板及びその製造方法
US5387493A (en) Photosensitive resin composition for forming conductor patterns and multilayer circuit boards using same
CN116209791A (zh) 制造配线基板的方法及配线基板
KR101935609B1 (ko) 감광성 수지 조성물, 감광성 엘리먼트, 레지스트 패턴의 형성 방법, 프린트 배선판의 제조 방법
JPH04136857A (ja) 光硬化性レジスト組成物およびこれを用いたプリント回路板の製造方法およびプリント回路板
WO2023013556A1 (ja) 配線基板を製造する方法、及び配線基板
US6156870A (en) Resin composition which can be cured by application of heat or irradiation of light, film, laminate and production of multilayer wiring board
JPH05198909A (ja) 高密度プリント基板及びその製造方法
CN1255489C (zh) 积层电路板用液态感光绝缘油墨
KR102955017B1 (ko) 절연층 제조방법, 절연층, 다층인쇄회로기판 제조 방법 및 다층인쇄회로기판
WO2024034068A1 (ja) 配線基板を製造する方法、レジスト層又は配線基板を評価する方法、及び配線基板
JP4735815B2 (ja) 穴埋め多層プリント配線板及びその製造方法
JPH07170073A (ja) 多層プリント配線板の製造方法
JPH01234477A (ja) はんだマスク形成用被覆組成物
JPH09321441A (ja) 多層プリント配線板の製造方法
WO2023157136A1 (ja) 配線基板の製造方法、配線基板、レチクル、及び、露光描画データ構造
JPH08181438A (ja) 感光性アディティブ接着剤を用いた多層プリント配線板の製造方法
JPH08181436A (ja) 感光性アディティブ接着剤を用いた多層プリント配線板の製造方法
JP2004347950A (ja) 化学増幅型ホトレジスト層積層体、ホトレジスト層積層体製造方法、ホトレジストパターンの製造方法及び接続端子の製造方法
JPH1140945A (ja) 多層プリント配線板の製造方法
JPH11186736A (ja) ビルドアップ基板の製造方法
JPH04195051A (ja) 光硬化性レジスト組成物およびこれを用いたプリント板
JPH1030081A (ja) 感光性アディティブ接着剤組成物
JPH08162760A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24918729

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025570482

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025570482

Country of ref document: JP