WO2024147188A1 - 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム - Google Patents
半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム Download PDFInfo
- Publication number
- WO2024147188A1 WO2024147188A1 PCT/JP2023/000129 JP2023000129W WO2024147188A1 WO 2024147188 A1 WO2024147188 A1 WO 2024147188A1 JP 2023000129 W JP2023000129 W JP 2023000129W WO 2024147188 A1 WO2024147188 A1 WO 2024147188A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor chip
- semiconductor chips
- semiconductor
- bonding
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
- H10W72/07233—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
Definitions
- the present invention relates to an alignment method for stacked semiconductor chips, a bonding method, an electronic component manufacturing device, and the configuration of an electronic component manufacturing system.
- a method is used in which a semiconductor chip with solder bumps formed on the electrodes is stacked on top of the semiconductor chip and temporarily bonded by pressing, then heated in a reflow furnace, causing self-alignment due to the surface tension and interfacial tension as the solder liquefies, and then the temperature is lowered to solidify the solder and bond the semiconductor chips in a stacked manner (see, for example, Patent Document 1).
- resin is filled into the gaps in the semiconductor chips to seal them and form a stacked electronic component.
- the bonding method of the present invention includes a third hydrophilization step of hydrophilizing each of the upper surfaces of the multiple first semiconductor chips mounted on the wafer or substrate, and a fourth hydrophilization step of hydrophilizing each of the lower surfaces of the multiple second semiconductor chips, and the bonding step may include a hydrophilization bonding step of contacting and bonding each of the hydrophilized lower surfaces of each of the second semiconductor chips with each of the hydrophilized upper surfaces of each of the first semiconductor chips, and a thermal diffusion bonding step of heating each of the hydrophilically bonded first semiconductor chips and each of the second semiconductor chips together with the wafer or substrate to thermally diffuse bond each of the electrodes of each of the first semiconductor chips to each of the electrodes of each of the second semiconductor chips.
- the camera 14 is attached to the bonding head 13 and captures an image of the first semiconductor chip 22 adsorbed to the adsorption surface 11a of the stage 11, or the second semiconductor chip 23 placed on the mounting table 17.
- step S201 of FIG. 15 the CPU 41 of the control unit 40 of the bonding device 10 starts ultrasonic vibration of the stage 11 using the ultrasonic vibrator 16. This causes the three first semiconductor chips 221, 222, and 223 mounted on the wafer 21 to start ultrasonic vibration.
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
接合工程は、活性化した第1半導体チップの上面に活性化した第2半導体チップの下面を表面活性化接合で接合してもよい。
Claims (14)
- 積層される第1半導体チップと第2半導体チップとのアライメント方法であって、
前記第1半導体チップを超音波加振し、
超音波振動している前記第1半導体チップに重なるように前記第2半導体チップの下面を前記第1半導体チップの上面に近接させて前記第2半導体チップを開放し、前記第2半導体チップを前記第1半導体チップの上にセルフアライメントさせること、
を特徴とするアライメント方法。 - 請求項1に記載のアライメント方法であって、
前記第1半導体チップと前記第2半導体チップとは外形形状が同一であること、
を特徴とするアライメント方法。 - 請求項2に記載のアライメント方法であって、
前記超音波加振は、ウェーハ又は基板を超音波加振することにより前記ウェーハ又は前記基板の上に搭載された複数の前記第1半導体チップを超音波加振し、
前記セルフアライメントさせることは、超音波振動している一の前記第1半導体チップに重なるように一の前記第2半導体チップの前記下面を一の前記第1半導体チップの前記上面に近接させて一の前記第2半導体チップを開放する動作を複数の前記第1半導体チップ毎に繰り返して実行し、複数の前記第2半導体チップを複数の前記第1半導体チップの上にセルフアライメントさせること、
を特徴とするアライメント方法。 - 第1半導体チップの上に第2半導体チップを積層接合する接合方法であって、
前記第1半導体チップを超音波加振する超音波加振工程と、
超音波振動している前記第1半導体チップに重なるように前記第2半導体チップの下面を前記第1半導体チップの上面に近接させて前記第2半導体チップを開放し、前記第2半導体チップを前記第1半導体チップの上にセルフアライメントさせるセルフアライメント工程と、
前記第2半導体チップの前記下面が前記第1半導体チップの前記上面に接触するまで前記第1半導体チップの超音波加振を低減し、前記第1半導体チップに前記第2半導体チップを積層接合する接合工程と、を備えること、
を特徴とする接合方法。 - 請求項4に記載の接合方法であって、
前記第1半導体チップと前記第2半導体チップとは外形形状が同一であること、
を特徴とする接合方法。 - 請求項5に記載の接合方法であって、
前記超音波加振工程は、ウェーハ又は基板を超音波加振することにより前記ウェーハ又は前記基板の上に搭載された複数の前記第1半導体チップを超音波加振し、
前記セルフアライメント工程は、超音波振動している一の前記第1半導体チップに重なるように一の前記第2半導体チップの前記下面を一の前記第1半導体チップの前記上面に近接させて一の前記第2半導体チップを開放する動作を複数の第1半導体チップ毎に繰り返して実行し、複数の前記第2半導体チップを複数の前記第1半導体チップの上にセルフアライメントさせ、
前記接合工程は、各前記第2半導体チップの各前記下面が各前記第1半導体チップの各前記上面に接触するまで前記ウェーハ又は前記基板の超音波加振を低減し、各前記第1半導体チップに各前記第2半導体チップを積層接合すること、
を特徴とする接合方法。 - 請求項5に記載の接合方法であって、
前記第1半導体チップの前記上面を親水化する第1親水化工程と、
前記第2半導体チップの前記下面を親水化する第2親水化工程と、を含み、
前記接合工程は、親水化した前記第1半導体チップの前記上面に親水化した前記第2半導体チップの前記下面を接触させて接合する親水化接合工程と、親水化接合した前記第1半導体チップと前記第2半導体チップとを加熱して前記第1半導体チップの電極と前記第2半導体チップの電極とを熱拡散接合する熱拡散接合工程とを含むこと、
を特徴とする接合方法。 - 請求項6に記載の接合方法であって、
前記ウェーハ又は前記基板の上に搭載された複数の前記第1半導体チップの前記上面をそれぞれ親水化する第3親水化工程と、
複数の前記第2半導体チップの前記下面をそれぞれ親水化する第4親水化工程と、を含み、
前記接合工程は、親水化した各前記第1半導体チップの各前記上面に親水化した各前記第2半導体チップの各下面をそれぞれ接触させて接合する親水化接合工程と、親水化接合した各前記第1半導体チップと各前記第2半導体チップとを前記ウェーハ又は前記基板と共に加熱して各前記第1半導体チップの各電極と各前記第2半導体チップの各電極とをそれぞれ熱拡散接合する熱拡散接合工程とを含むこと、
を特徴とする接合方法。 - 請求項5に記載の接合方法であって、
前記第1半導体チップの前記上面を活性化する第1活性化工程と、
前記第2半導体チップの前記下面を活性化する第2活性化工程と、を含み、
前記接合工程は、活性化した前記第1半導体チップの前記上面に活性化した前記第2半導体チップの前記下面を表面活性化接合で接合すること、
を特徴とする接合方法。 - 第1半導体チップに第2半導体チップを積層接合する電子部品製造装置であって、
上側の吸着面に前記第1半導体チップを吸着固定するステージと、
前記第2半導体チップを把持、開放するコレットと、
前記コレットを前記ステージの前記吸着面に沿った方向と前記吸着面に接離する方向に移動させるボンディングヘッドと、
前記ステージを超音波加振する超音波加振器と、
前記コレットと前記ボンディングヘッドと前記超音波加振器との動作を調整する制御部と、を備え、
前記制御部は、情報処理を行うプロセッサを備え、
前記プロセッサは、
前記超音波加振器によって前記ステージを超音波加振して前記第1半導体チップを超音波加振し、
前記ボンディングヘッドにより前記第2半導体チップを把持した前記コレットを前記第1半導体チップに重なる位置に移動させ、前記第2半導体チップの下面が前記第1半導体チップの上面に近接するまで前記コレットを下降させ、
前記コレットに前記第2半導体チップを開放させて前記第2半導体チップを前記第1半導体チップの上にセルフアライメントさせ、
前記超音波加振器の出力を低減して前記第2半導体チップの前記下面を前記第1半導体チップの前記上面に接触させて、前記第1半導体チップに前記第2半導体チップを積層接合すること、
を特徴とする電子部品製造装置。 - 請求項10に記載の電子部品製造装置であって、
前記第1半導体チップと前記第2半導体チップとは外形形状が同一であること、
を特徴とする電子部品製造装置。 - 請求項11に記載の電子部品製造装置であって、
前記ステージは、複数の前記第1半導体チップが搭載されたウェーハ又は基板を吸引固定し、
前記制御部の前記プロセッサは、
前記超音波加振器によって前記ステージを超音波加振して前記ウェーハ又は前記基板の上に搭載された複数の前記第1半導体チップを超音波加振し、
前記ボンディングヘッドにより一の前記第2半導体チップを把持した前記コレットを一の前記第1半導体チップに重なる位置に移動させ、一の前記第1半導体チップの前記上面に近接するまで前記コレットを下降させ、前記コレットに一の前記第2半導体チップを開放させる動作を繰り返して実行し、複数の前記第2半導体チップを複数の前記第1半導体チップの上にセルフアライメントさせ、
前記超音波加振器の出力を低減して各前記第2半導体チップの各前記下面を各前記第1半導体チップの各前記上面に接触させて、各前記第1半導体チップに各前記第2半導体チップを積層接合すること、
を特徴とする電子部品製造装置。 - 請求項11に記載の電子部品製造装置を含む電子部品製造システムであって、
親水化装置と、加熱装置とを更に含み、
前記親水化装置は、前記第1半導体チップの前記上面と、前記第2半導体チップの前記下面とを親水化して前記電子部品製造装置に供給し、
前記電子部品製造装置の前記プロセッサは、前記超音波加振器の出力を低減して前記第2半導体チップの親水化処理された前記下面を前記第1半導体チップの親水化処理された前記上面に接触させて、前記第1半導体チップと前記第2半導体チップとを親水化接合させ、
前記加熱装置は、前記第1半導体チップに前記第2半導体チップを親水化接合した接合体を加熱して前記第1半導体チップの電極と前記第2半導体チップの電極とを熱拡散接合させること、
を特徴とする電子部品製造システム。 - 請求項12に記載の電子部品製造装置を含む電子部品製造システムであって、
親水化装置と、加熱装置とを更に含み、
前記親水化装置は、各前記第1半導体チップの各前記上面と、各前記第2半導体チップの各前記下面とを親水化して前記電子部品製造装置に供給し、
前記電子部品製造装置の前記プロセッサは、前記超音波加振器の出力を低減して各前記第2半導体チップの親水化処理された各前記下面を各前記第1半導体チップの親水化処理された各前記上面に接触させて、各前記第1半導体チップと各前記第2半導体チップとを親水化接合させ、
前記加熱装置は、各前記第1半導体チップに各前記第2半導体チップを親水化接合した接合体を加熱して各前記第1半導体チップの各電極と各前記第2半導体チップの各電極とを熱拡散接合させること、
を特徴とする電子部品製造システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020257021762A KR20250116707A (ko) | 2023-01-06 | 2023-01-06 | 반도체칩의 얼라인먼트 방법, 접합 방법, 전자부품 제조 장치, 및 전자부품 제조 시스템 |
| PCT/JP2023/000129 WO2024147188A1 (ja) | 2023-01-06 | 2023-01-06 | 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム |
| JP2024568676A JPWO2024147188A1 (ja) | 2023-01-06 | 2023-01-06 | |
| CN202380089288.1A CN120418941A (zh) | 2023-01-06 | 2023-01-06 | 半导体芯片的对准方法、接合方法、电子零件制造装置、电子零件制造系统 |
| TW112150193A TWI906721B (zh) | 2023-01-06 | 2023-12-22 | 半導體晶片的對準方法、接合方法、電子零件製造裝置、電子零件製造系統 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2023/000129 WO2024147188A1 (ja) | 2023-01-06 | 2023-01-06 | 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024147188A1 true WO2024147188A1 (ja) | 2024-07-11 |
Family
ID=91803782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2023/000129 Ceased WO2024147188A1 (ja) | 2023-01-06 | 2023-01-06 | 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPWO2024147188A1 (ja) |
| KR (1) | KR20250116707A (ja) |
| CN (1) | CN120418941A (ja) |
| TW (1) | TWI906721B (ja) |
| WO (1) | WO2024147188A1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073654A (ja) * | 2004-08-31 | 2006-03-16 | Science Univ Of Tokyo | 非接触チャック |
| KR20200060557A (ko) * | 2018-11-20 | 2020-06-01 | 세메스 주식회사 | 본딩 장치 및 본딩 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110995A (ja) | 2007-10-26 | 2009-05-21 | Toray Eng Co Ltd | 3次元実装方法及び装置 |
| US9136240B2 (en) * | 2013-10-08 | 2015-09-15 | Kulicke And Soffa Industries, Inc. | Systems and methods for bonding semiconductor elements |
| CN210429751U (zh) * | 2018-09-11 | 2020-04-28 | Pyxis Cf私人有限公司 | 半导体器件贴片装置及用于对准多个半导体器件的机构 |
-
2023
- 2023-01-06 KR KR1020257021762A patent/KR20250116707A/ko active Pending
- 2023-01-06 JP JP2024568676A patent/JPWO2024147188A1/ja active Pending
- 2023-01-06 WO PCT/JP2023/000129 patent/WO2024147188A1/ja not_active Ceased
- 2023-01-06 CN CN202380089288.1A patent/CN120418941A/zh active Pending
- 2023-12-22 TW TW112150193A patent/TWI906721B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073654A (ja) * | 2004-08-31 | 2006-03-16 | Science Univ Of Tokyo | 非接触チャック |
| KR20200060557A (ko) * | 2018-11-20 | 2020-06-01 | 세메스 주식회사 | 본딩 장치 및 본딩 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202433649A (zh) | 2024-08-16 |
| KR20250116707A (ko) | 2025-08-01 |
| CN120418941A (zh) | 2025-08-01 |
| JPWO2024147188A1 (ja) | 2024-07-11 |
| TWI906721B (zh) | 2025-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101431036A (zh) | 半导体集成电路器件的制造方法 | |
| TWI719896B (zh) | 黏晶裝置,剝離單元,夾頭及半導體裝置的製造方法 | |
| KR20200034600A (ko) | 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법 | |
| KR102490394B1 (ko) | 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치 | |
| JP7612428B2 (ja) | ダイボンディング装置、剥離治具および半導体装置の製造方法 | |
| KR20220048018A (ko) | 접합 장치, 접합 시스템 및 접합 방법 | |
| CN113436988B (zh) | 芯片贴装装置、剥离夹具以及半导体器件的制造方法 | |
| WO2024147188A1 (ja) | 半導体チップのアライメント方法、接合方法、電子部品製造装置、並びに電子部品製造システム | |
| JP4780858B2 (ja) | 半導体装置の製造方法 | |
| JP4036116B2 (ja) | 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法 | |
| JPH0793305B2 (ja) | バンプ形成方法およびバンプ形成装置 | |
| JP7610488B2 (ja) | 基板搬送装置、基板搬送方法、及びボンディング装置 | |
| JP2002050861A (ja) | 常温接合装置及び方法 | |
| WO2024089907A1 (ja) | 基板処理装置、及び基板処理方法 | |
| JP2000349099A (ja) | はんだ接合方法および、半導体装置の製造方法 | |
| JP6799125B1 (ja) | ボンディング装置およびボンディング方法 | |
| JP2001351938A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US20230290666A1 (en) | Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device | |
| JPH08203962A (ja) | チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法 | |
| JP2024097401A (ja) | 半導体チップのアライメント方法、接合方法、半導体装置、並びに電子部品製造システム | |
| WO2020100771A1 (ja) | ボンディング装置、ダイボンダ、及びボンディング方法 | |
| JP2024079922A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPWO2024147188A5 (ja) | ||
| JP4098178B2 (ja) | ボンディング装置および半導体装置の実装方法 | |
| JP2024045793A (ja) | 半導体製造装置、剥離ユニットおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23913864 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 202380089288.1 Country of ref document: CN |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2024568676 Country of ref document: JP |
|
| WWP | Wipo information: published in national office |
Ref document number: 1020257021762 Country of ref document: KR Ref document number: 202380089288.1 Country of ref document: CN |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 23913864 Country of ref document: EP Kind code of ref document: A1 |