WO2024138992A1 - 一种基于环状电容的三维1s1c存储器及制备方法 - Google Patents

一种基于环状电容的三维1s1c存储器及制备方法 Download PDF

Info

Publication number
WO2024138992A1
WO2024138992A1 PCT/CN2023/092494 CN2023092494W WO2024138992A1 WO 2024138992 A1 WO2024138992 A1 WO 2024138992A1 CN 2023092494 W CN2023092494 W CN 2023092494W WO 2024138992 A1 WO2024138992 A1 WO 2024138992A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
capacitor
memory
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2023/092494
Other languages
English (en)
French (fr)
Inventor
童浩
汪宾浩
龙少杰
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to US18/285,857 priority Critical patent/US12317522B2/en
Publication of WO2024138992A1 publication Critical patent/WO2024138992A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the purpose of the present invention is to propose a three-dimensional 1S1C memory based on a ring capacitor and a preparation method, aiming to solve the problem of complex preparation process of 3D-1S1C memory capacitor with a 3D-NAND-like structure.
  • the present invention provides a three-dimensional 1S1C memory based on a ring capacitor, comprising: a horizontal peripheral electrode layer, a vertical functional layer and a capacitor dielectric layer: the peripheral electrode layer comprises a first dielectric layer and a first metal electrode layer alternately stacked and grown on a substrate, and the topmost layer is the first dielectric layer;
  • the peripheral electrode layer is provided with a plurality of grooves penetrating in the vertical direction, each groove is parallel to each other, and the bottom of the groove is located in the substrate, the first metal electrode layer in each layer is divided into a plurality of independent strip electrodes by the grooves, and the strip electrodes are word lines of the memory;
  • the peripheral electrode layer is provided with a plurality of holes penetrating in the vertical direction, the holes are arranged in an array according to a certain rule, and the bottom of the holes at least extends to the first dielectric layer of the bottom layer; the inner wall of the hole is evenly covered with a layer of gate tube function layer, and the surface of the gate
  • first dielectric layers and the first metal electrode layers alternately stacked with each other are periodically repeated in the vertical direction as needed, and the number of repetitions is the same as the number of memory cell layers required by the three-dimensional 1S1C memory.
  • all memory cells in the same vertical direction share the same bit line electrode, and all memory cells in the same strip electrode share the same word line electrode.
  • the capacitor dielectric layer surrounds the vertical functional layer and cuts off the peripheral electrode layer, and the metal electrode between the vertical functional layer and the capacitor dielectric layer is the top electrode of the storage unit capacitor;
  • the spin-coated photoresist is stripped off; then, ultraviolet lithography is performed to etch out the bit line electrode structure of the same column, only the photoresist is developed, and the bit line electrode metal layer is deposited by magnetron sputtering, and then the spin-coated photoresist is stripped off; and the column bit line electrodes shown in FIG1 are prepared.
  • the three-dimensional 1S1C memory structure obtained by the above-mentioned preparation method only needs to deposit the storage capacitor unit and the gate tube material once, which reduces the process complexity of the three-dimensional 1S1C memory.
  • the number of storage unit layers of the three-dimensional 1S1C memory can be increased by simply increasing the number of word line electrode layers and isolation layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于环状电容的三维1S1C存储器及制备方法，存储器包括：水平的外围电极层、垂直的功能层及电容介质层：外围电极层包括在衬底上交替堆叠生长的第一电介质层与第一金属电极层，外围电极层中设置有若干在垂直方向贯穿的沟槽，设置有若干在垂直方向贯穿的孔洞，每个孔洞外均设置有一环形凹槽，环形凹槽环绕孔洞并垂直切断外围电极层，环形凹槽内均匀填充有电容介质层，第二金属电极层顶部延伸至最顶层的第一电介质层表面形成位线电极并与位线连接，第二金属电极层与第一金属电极层正对的区域构成存储单元。本发明中减少了制备电容时的刻蚀次数，只需要一次刻蚀并沉积一次电容介质层便可完成全部电容单元的制备，提高了电容制备的良率。

Description

一种基于环状电容的三维1S1C存储器及制备方法 【技术领域】
本发明属于存储器技术领域，更具体地，涉及一种基于环状电容的三维1S1C存储器及制备方法。
【背景技术】
DRAM难以实现三维堆叠提升存储密度是现代计算机性能的瓶颈之一，目前有相关技术利用两端选通器件取代MOS控制对电容进行充放电，从而在不显著降低存储器工作速度的情况下来实现数据的存储功能(1S1C存储器)，具有三维堆叠的潜力。
目前相关技术所提出的1S1C存储器三维堆叠方案主要有两种：(1)构成crossbar结构，在字线与位线的交叉点处设置存储单元，此种三维集成的方式在制备每一层存储单元时，均需要制作选通管单元与电容单元，工艺步骤十分繁琐，且对光刻的套刻精度要求较高，当制备多层存储单元时，工艺流程过长。(2)采用类似浮栅3D-NAND的结构，此种结构较易实现多层存储器堆叠，且只需要沉积一次选通管薄膜，但是其电容的制备工艺较为复杂，要在深孔里制备出多个互相独立的水平方向电容，需要经历多次刻蚀工艺，导致良率降低，成为制约这条技术路线的瓶颈之一。
【发明内容】
针对现有技术的缺陷，本发明的目的在于提出一种基于环状电容的三维1S1C存储器及制备方法，旨在解决类3D-NAND结构的3D-1S1C存储器电容制备工艺复杂问题。
本发明提供了一种基于环状电容的三维1S1C存储器，包括：水平的外围电极层、垂直的功能层及电容介质层：所述外围电极层包括在衬底上交替堆叠生长的第一电介质层与第一金属电极层，最顶层为第一电介质层； 所述外围电极层中设置有若干在垂直方向贯穿的沟槽，各个沟槽之间互相平行，且沟槽底部位于所述衬底中，每层中的第一金属电极层均被沟槽分隔为若干独立条状电极，条状电极为存储器的字线；所述外围电极层中设置有若干在垂直方向贯穿的孔洞，所述孔洞按一定规律呈阵列排布，孔洞底部至少延伸至最底层的第一电介质层；所述孔洞内壁均匀覆盖一层选通管功能层，选通管功能层表面形成第二金属电极层，第二金属电极层与选通管功能层的底部在垂直方向上的厚度低于最底层的第一金属电极层，每个孔洞外均设置有一环形凹槽，孔洞位于所述环形凹槽的中心位置，环形凹槽环绕孔洞并垂直切断外围电极层，环形凹槽的底部至少延伸至最底层的第一电介质层，环形凹槽内均匀填充有所述电容介质层，第二金属电极层顶部延伸至最顶层的第一电介质层表面形成位线电极并与位线连接，第二金属电极层与第一金属电极层正对的区域构成存储单元。
更进一步地，相互交替堆叠的第一电介质层与第一金属电极层根据需要在垂直方向上周期性重复，且重复次数与三维1S1C存储器需要的存储单元层数相同。
更进一步地，处于同一垂直方向上的所有存储单元共用同一位线电极，处于同一条状电极的所有存储单元共用同一字线电极。
更进一步地，第一金属电极层的厚度和所述孔洞的尺寸满足如下关系：h*w＜1um2，其中h为第一金属电极层的厚度，w为孔洞的周长。
更进一步地，孔洞按照矩形排布或平行四边形排布。
更进一步地，选通管功能层与第一金属电极层相接触的区域构成选通管单元，其中第二金属电极层为选通管单元的上电极，第一金属电极层与选通管功能层相接触的区域构成选通管单元的下电极，第一金属电极层被环形凹槽垂直切割，留下在水平方向相对的两个电极，与填充的电容介质层构成电容，孔洞与环形凹槽中间夹着的电极为选通管单元的下电极与电容的上电极，用于将选通管单元和电容连接起来构成存储单元。
更进一步地，环状凹槽的宽度与电容介质层的介电常数共同决定电容的容值，根据存储单元需要的电容容值大小来设计凹槽的宽度。
本发明还提供了一种基于上述的三维1S1C存储器的制备方法，包括以下步骤：
S1在存储单元区的衬底上形成外围电极层，包括交替生长第一电介质层与第一金属电极层，第一金属电极层生长的层数与三维1S1C存储器所需要存储单元的层数相同；
S2刻蚀形成若干在垂直方向贯穿的环形凹槽，环形凹槽的底部至少延伸至最底层的第一电介质层，并在环形凹槽内填满电容介质层，环形凹槽按一定规律呈阵列排布；
S3在每个环形凹槽所围住的区域内刻蚀形成在垂直方向贯穿的孔洞，孔洞位于环形凹槽的中心，孔洞底部至少延伸至最底层的第一电介质层；
S4在孔洞的侧壁和底部上依次形成选通管层、第二金属电极层，第二金属电极层延伸至最顶层的第一电介质层表面形成位线电极并与位线连接；
S5刻蚀形成若干在垂直方向贯穿的沟槽，各沟槽之间互相平行，且沟槽底部位于衬底中，沟槽将外围电极层分割为若干相互独立条状部分。
更进一步地，电容介质层的材料包括SiO2或高k材料。
更进一步地，高k材料包括氮化物、金属氧化物、氮氧化物或钙钛矿相氧化物；所述氮化物为SiN、AlN、TiN；所述金属氧化物为副族和镧系金属元素氧化物，例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3；所述氮氧化物为SiON或HfSiON；所述钙钛矿相氧化物为PbZrxTi1-xO3(PZT)或BaxSr1-xTiO3(BST)。
通过本发明所构思的以上技术方案，与现有技术相比，本发明的有益效果在于：
(1)本发明中通过将选通层与电容分离进行制备，引入环状电容，环 套在选通层的孔状凹槽外部，构成1S1C存储器，其中电容制备过程只需要纵向刻蚀一次环状凹槽即可，采用常规物理刻蚀手段即可完成，减少了刻蚀次数，且刻蚀工艺也较为简单。由于减少了制备电容时的刻蚀次数，只需要一次刻蚀并沉积一次电容介质层便可完成全部电容单元的制备，因此提高了电容制备的良率。
(2)本发明中所有电容单元的上下极板面积均为环状凹槽与字线电极层接触的表面积，电容电介质层厚度均为环形凹槽的宽度，所以制备出来的电容的一致性较好。由于电容的容值大小主要取决于正对极板面积、极板间距和电介质层；本发明所提出的这种结构使得所有电容单元的正对极板面积和极板间距相等，因此最终制备出来的存储器具有较好的一致性。
(3)当三维1S1C存储器需要制备不同容值的电容单元时(当需要改变电容单元的容值时)，通过调节环形凹槽的宽度即可改变极板间距，从而达到调控电容容值的目的；因此可以简单通过更改环形凹槽的宽度来实现制备不同容值的电容。
【附图说明】
图1是本发明实施例提供的基于环状电容的三维1S1C存储器的结构示意图；
图2是本发明实施例提供的基于环状电容的三维1S1C存储器制备方法的工艺流程图；
图3是本发明实施例提供的基于环状电容的三维1S1C存储器制备方法的实现流程图。
其中，1为第一金属电极层，2为第一电介质层，3为填满电容介质层的环形凹槽，4为选通管功能层，5为第二金属电极层。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体 实施例仅仅用以解释本发明，并不用于限定本发明。
在类3D-NAND结构的3D-1S1C存储器结构中，存储单元均设置在水平方向上，即组成单个存储单元的各层薄膜为垂直形状，在水平方向上相互接触在一起，为了将各个存储单元之间的电容独立开，需要将水平电极层向内进行横向刻蚀，并在横向刻蚀形成的环状凹槽内形成电容，制备工艺极其复杂，并且良率降低。本发明创新性的将电容与选通层独立制备，电容采用一次成型的方式，制备工艺简单，工艺容忍度较高，良率得到大幅提升。
本发明提供了一种基于垂直电极的三维1S1C存储器，三维1S1C存储器包括：水平的外围电极层、垂直的功能层及电容介质层：
外围电极层包括最底层的二氧化硅衬底，自下向上依此为金属电极层与二氧化硅绝缘层相互交替堆叠，最顶层为二氧化硅顶层；
功能层由内向外依次为位线电极层及选通管材料功能层；
电容介质层环绕垂直功能层并切断外围电极层，在垂直功能层与电容介质层之间的金属电极为存储单元电容的顶电极；
功能层中的垂直功能层和电容介质层与外围电极层相互垂直，并且延伸到三维1S1C存储器结构的表面。
其中，相互交替堆叠的自下向上的金属电极与二氧化硅绝缘层根据需要在垂直方向上周期性重复，且重复次数与三维1S1C存储器需要的存储单元层数相同。周期性重复是结构和功能决定的，这种结构实现多层存储就需要多次重复金属电极与二氧化硅绝缘层；需要制备多少层存储器，就需要将该层重复多少次。
其中，处于同一垂直方向上的所有存储单元共用同一位线电极，同一层中处于同一水平方向上的所有存储单元共用同一字线电极。三维1S1C存储器中不同行之间隔开，同一列的位线电极延伸至表面由列位线连接在一起。每个存储单元的字线电极均设置在水平方向，且每个存储单元中的电 容层为一个环形区域，每个存储单元中的选通管层为与电容层对应的功能层部分。
本发明还提供了一种基于上述的三维1S1C存储器的制备方法，包括以下步骤：
(1)利用磁控溅射在硅衬底上交替生长金属电极材料与SiO2绝缘层，直至生长到目标需要的层数；
(2)刻蚀形成多个环形通孔，直到将底层金属电极完全刻蚀，并在通孔中生长出电容介质层；
本发明实施例中，通过刻蚀环状凹槽并在凹槽内填充电介质层来制备电容，改进了电容制备工艺，使得电容制备工艺更加简单，并且由于刻蚀制备出来的每个电容单元的极板间距较为一致，因此使得每个电容单元的容值均一性得到了较好的保证。
(3)在环形区域的中心处套刻垂直功能层的通孔，直到将底层金属电极完全刻蚀，并在通孔中依次生长出选通管材料功能层、位线电极层；
本发明实施例中，通过在环形区域的中心处套刻垂直功能层通孔，使得选通管单元被环状电容单元完全包裹在内，构成1S1C存储单元。
(4)生长出列位线电极；
(5)刻蚀出台阶使得所有的字线电极暴露出来。
其中，柱状孔结构为方形孔结构或圆形孔结构。圆形孔或者方形孔结构所形成的侧壁较为光滑，易于薄膜在侧壁上的沉积。
进一步优选地，电容介质层为圆环或者方环。
其中，利用磁控溅射沉积选通管层和位线电极层时，为了防止能量过高破坏光刻胶，需要做一段时间并停一段时间。溅射时间过长会导致光刻胶变性，不能再剥离掉，导致样品制备失败。
为了更进一步地说明本发明实施例提供的基于环状电容的三维1S1C存储器及制备方法，现参照附图并结合具体实例详述如下：
图1为本发明实施例提供的一种基于环状电容的三维1S1C存储器结构图，最底层为一层二氧化硅层，在该二氧化硅底层上为交替生长的金属字线电极层与二氧化硅绝缘层，三维1S1C存储器需要多少层存储单元，就需要重复生长多少次。每层字线电极层存在多个存储单元，这些存储单元由存储电容与选通管功能层组成，其中存储电容由字线金属电极作为电容底电极、环形凹槽中填充的介质层作为电容的介质层、环形凹槽内部的字线金属电极作为金属顶电极；其中选通管功能层由垂直通孔中的选通管功能层材料和位线电极层材料组成。不同层的存储单元由水平的二氧化硅绝缘层隔开。位线电极延申至器件表面，并且同一列的存储单元位线由列位线连接在一起。
如图2和图3所示，本发明实施例提供的一种基于环状电容的三维1S1C存储器制备方法，具体包括以下步骤：
如图2(a)所示，首先在衬底上生长金属电极材料，再制备的金属电极上生长绝缘层，随后重复金属电极材料和绝缘层的交替生长，直至生长到目标需要的层数，沉积工艺例如包括LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等。为了与现有的IC制造工艺兼容，衬底优选地为含硅材质的衬底，例如Si、SiO2等。绝缘层堆叠结构的材料至少包括以下一种绝缘介质，如氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)、氧化锗、氧化铝等及其组合，为了与现有的IC制造工艺兼容，优先选择SiO2作为绝缘层的介质。
随后，在制备好的片子上紫外光刻出环状孔结构，刻蚀出通孔。刻蚀需要选择各向异性刻蚀工艺，例如选用碳氟基(CxHyFz构成氟代烃)作为刻蚀气体的等离子体干法刻蚀或RIE，垂直向下刻蚀相互交替的绝缘层以及金属层，直到刻到最底层的绝缘介质层。如图2(b)所示，下一步在制备好的片子上生长出介质层材料作为电容的介质层，由于通孔深度较深，因此可以采用LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD等工艺进 行沉积。可以采用金属元素氧化物、氮氧化物、钙钛矿相氧化物等作为介质层高材料，而为了与现有的IC制造工艺兼容，可以选择SiO2作为绝缘层的介质。完成沉积后剥离光刻胶。
如图2(c)所示，接下来在制备好的片子的环状结构中心处紫外套刻出柱状孔结构，刻蚀出通孔，刻蚀时同样选择各向异性刻蚀工艺并刻到最底层的绝缘介质层，将后剥离掉光刻胶。再在该柱状孔结构上紫外套刻，只对光刻胶进行显影，暂不剥离光刻胶。如图2(d)所示，再在通孔中依次沉积选通管材料层与位线电极层。该功能层通过磁控溅射生长，功能层需要采用具有选通管性能的材料，如OTS、CBTS、MIT选通管材料等。如图2(e)所示，位线电极同样利用磁控溅射在通孔中沉积，制备出的该电极需要延申至器件表面。
在制备完功能层后，剥离旋涂的光刻胶；随后进行紫外光刻，刻出同一列的位线电极结构，只对光刻胶进行显影，并利用磁控溅射沉积位线电极金属层，然后剥离旋涂的光刻胶；制备成如图1中的列位线电极。
最后进行紫外光刻并刻蚀出凹槽，使最上层字线电极金属暴露出来；然后重复该步骤，且重复次数与字线电极层与SiO2重复次数相同，每次刻蚀深度均比前一次更深，且凹槽位置比前一次更靠近上电极边缘，依次将所有层底电极金属均暴露出来；制备成如图1中的阶梯字线电极。
在三维1S1C存储器制备工艺的现有技术中，每制备一层存储单元，均需套刻并刻蚀出来孔状结构并在孔状结构中填充功能层(存储电容单元与选通管单元)，而在本发明所提供的1S1C存储器制备方法中，只需将所有字线电极层和隔离层沉积好之后，光刻并刻蚀一次环状结构并在环状结构中填充电容介质层，随后在环状结构中心套刻并刻蚀出垂直功能层通孔，在通孔中填充选通管功能层材料以及位线电极层材料，大大的简化了制备工艺的复杂度，提高了三维1S1C存储器制备的良率。
经过上述步骤，即可完成三层基于垂直电极的三维1S1C存储器制备， 具有实现更高存储密度的潜力，又尽量避免了多次套刻带来的精度不准和成本过高等问题。
采用上述制备方法获得的三维1S1C存储器结构，只需要沉积一次存储电容单元与选通管材料，减小了三维1S1C存储器的工艺复杂度。同时，只需要通过增加字线电极层与隔离层的层数，即可增加三维1S1C存储器的存储单元层数。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

  1. 一种基于环状电容的三维1S1C存储器，其特征在于，包括：水平的外围电极层、垂直的功能层及电容介质层：
    所述外围电极层包括在衬底上交替堆叠生长的第一电介质层与第一金属电极层，最顶层为第一电介质层；
    所述外围电极层中设置有若干在垂直方向贯穿的沟槽，各个沟槽之间互相平行，且沟槽底部位于所述衬底中，每层中的第一金属电极层均被沟槽分隔为若干独立条状电极，所述条状电极为存储器的字线；
    所述外围电极层中设置有若干在垂直方向贯穿的孔洞，所述孔洞按一定规律呈阵列排布，孔洞底部至少延伸至最底层的第一电介质层；
    所述孔洞内壁均匀覆盖一层选通管功能层，选通管功能层表面形成第二金属电极层，第二金属电极层与选通管功能层的底部在垂直方向上的厚度低于最底层的第一金属电极层，每个孔洞外均设置有一环形凹槽，孔洞位于所述环形凹槽的中心位置，环形凹槽环绕孔洞并垂直切断外围电极层，环形凹槽的底部至少延伸至最底层的第一电介质层，环形凹槽内均匀填充有所述电容介质层，第二金属电极层顶部延伸至最顶层的第一电介质层表面形成位线电极并与位线连接，第二金属电极层与第一金属电极层正对的区域构成存储单元。
  2. 如权利要求1所述的三维1S1C存储器，其特征在于，相互交替堆叠的第一电介质层与第一金属电极层根据需要在垂直方向上周期性重复，且重复次数与三维1S1C存储器需要的存储单元层数相同。
  3. 如权利要求1所述的三维1S1C存储器，其特征在于，处于同一垂直方向上的所有存储单元共用同一位线电极，处于同一条状电极的所有存储单元共用同一字线电极。
  4. 如权利要求1所述的三维1S1C存储器，其特征在于，所述第一金 属电极层的厚度和所述孔洞的尺寸满足如下关系：h*w＜1um2，其中h为第一金属电极层的厚度，w为孔洞的周长。
  5. 如权利要求1所述的三维1S1C存储器，其特征在于，所述孔洞按照矩形排布或平行四边形排布。
  6. 如权利要求1所述的三维1S1C存储器，其特征在于，选通管功能层与第一金属电极层相接触的区域构成选通管单元，其中第二金属电极层为选通管单元的上电极，第一金属电极层与选通管功能层相接触的区域构成选通管单元的下电极，第一金属电极层被环形凹槽垂直切割，留下在水平方向相对的两个电极，与填充的电容介质层构成电容，孔洞与环形凹槽中间夹着的电极为选通管单元的下电极与电容的上电极，用于将选通管单元和电容连接起来构成存储单元。
  7. 如权利要求1所述的三维1S1C存储器，其特征在于，所述环状凹槽的宽度与电容介质层的介电常数共同决定电容的容值，根据存储单元需要的电容容值大小来设计凹槽的宽度。
  8. 一种基于权利要求1-7任一项所述的三维1S1C存储器的制备方法，其特征在于，包括以下步骤：
    S1在存储单元区的衬底上形成外围电极层，包括交替生长第一电介质层与第一金属电极层，第一金属电极层生长的层数与三维1S1C存储器所需要存储单元的层数相同；
    S2刻蚀形成若干在垂直方向贯穿的环形凹槽，环形凹槽的底部至少延伸至最底层的第一电介质层，并在环形凹槽内填满电容介质层，环形凹槽按一定规律呈阵列排布；
    S3在每个环形凹槽所围住的区域内刻蚀形成在垂直方向贯穿的孔洞，孔洞位于环形凹槽的中心，孔洞底部至少延伸至最底层的第一电介质层；
    S4在孔洞的侧壁和底部上依次形成选通管层、第二金属电极层，第二金属电极层延伸至最顶层的第一电介质层表面形成位线电极并与位线连 接；
    S5刻蚀形成若干在垂直方向贯穿的沟槽，各沟槽之间互相平行，且沟槽底部位于衬底中，沟槽将外围电极层分割为若干相互独立条状部分。
  9. 如权利要求8所述的制备方法，其特征在于，所述电容介质层的材料包括SiO2或高k材料。
  10. 如权利要求9所述的制备方法，其特征在于，所述高k材料包括氮化物、金属氧化物、氮氧化物或钙钛矿相氧化物；
    所述氮化物为SiN、AlN、TiN；
    所述金属氧化物为副族和镧系金属元素氧化物，例如MgO、Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3；
    所述氮氧化物为SiON或HfSiON；
    所述钙钛矿相氧化物为PbZrxTi1-xO3(PZT)或BaxSr1-xTiO3(BST)。
PCT/CN2023/092494 2022-12-27 2023-05-06 一种基于环状电容的三维1s1c存储器及制备方法 Ceased WO2024138992A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/285,857 US12317522B2 (en) 2022-12-27 2023-05-06 Three-dimensional 1S1C memory based on ring capacitor and preparation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211686527.5A CN116322032B (zh) 2022-12-27 2022-12-27 一种基于环状电容的三维1s1c存储器及制备方法
CN202211686527.5 2022-12-27

Publications (1)

Publication Number Publication Date
WO2024138992A1 true WO2024138992A1 (zh) 2024-07-04

Family

ID=86787632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/092494 Ceased WO2024138992A1 (zh) 2022-12-27 2023-05-06 一种基于环状电容的三维1s1c存储器及制备方法

Country Status (3)

Country Link
US (1) US12317522B2 (zh)
CN (1) CN116322032B (zh)
WO (1) WO2024138992A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120166687A (zh) * 2023-12-14 2025-06-17 北京超弦存储器研究院 存储器及其制造方法、电子设备
CN119012693B (zh) * 2024-08-05 2025-09-30 中国科学院微电子研究所 一种三维动态随机存取存储器阵列的制备方法
CN119383965B (zh) * 2024-11-08 2026-03-31 华中科技大学 一种三维存储器及其制备方法
CN119383964B (zh) * 2024-11-08 2026-03-20 华中科技大学 一种三维动态存储器及其制备方法
CN119486132B (zh) * 2024-11-08 2026-03-13 华中科技大学 一种三维动态存储器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095138A (ko) * 2018-02-06 2019-08-14 삼성전자주식회사 삼차원 수직 셀 구조를 갖는 디램
CN112216696A (zh) * 2019-07-12 2021-01-12 爱思开海力士有限公司 竖直存储器件
CN113366637A (zh) * 2018-12-31 2021-09-07 美光科技公司 三维动态随机存取存储器阵列
CN114937738A (zh) * 2022-05-22 2022-08-23 华中科技大学 一种基于垂直电极的三维相变存储器及制备方法
CN115116963A (zh) * 2022-06-22 2022-09-27 长江存储科技有限责任公司 存储器及其制作方法、存储器系统
CN115377105A (zh) * 2021-05-20 2022-11-22 爱思开海力士有限公司 半导体存储器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117749B1 (en) * 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11849572B2 (en) * 2019-01-14 2023-12-19 Intel Corporation 3D 1T1C stacked DRAM structure and method to fabricate
US11527277B1 (en) * 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
CN115240732A (zh) * 2022-07-29 2022-10-25 华中科技大学 一种1s1c存储器数据读取方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095138A (ko) * 2018-02-06 2019-08-14 삼성전자주식회사 삼차원 수직 셀 구조를 갖는 디램
CN113366637A (zh) * 2018-12-31 2021-09-07 美光科技公司 三维动态随机存取存储器阵列
CN112216696A (zh) * 2019-07-12 2021-01-12 爱思开海力士有限公司 竖直存储器件
CN115377105A (zh) * 2021-05-20 2022-11-22 爱思开海力士有限公司 半导体存储器件及其制造方法
CN114937738A (zh) * 2022-05-22 2022-08-23 华中科技大学 一种基于垂直电极的三维相变存储器及制备方法
CN115116963A (zh) * 2022-06-22 2022-09-27 长江存储科技有限责任公司 存储器及其制作方法、存储器系统

Also Published As

Publication number Publication date
US20250113505A1 (en) 2025-04-03
US12317522B2 (en) 2025-05-27
CN116322032B (zh) 2024-11-26
CN116322032A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
WO2024138992A1 (zh) 一种基于环状电容的三维1s1c存储器及制备方法
CN113284898B (zh) 半导体器件及其形成方法
WO2024082403A1 (zh) 3d存储阵列及其制备方法、电子设备
JPH04234164A (ja) 絨毛形のキャパシタ構造を有する半導体メモリ装置の製造方法
KR100517577B1 (ko) 자기-정렬된 다중 크라운 저장 캐패시터 형성방법
WO2022193462A1 (zh) 电容阵列及其制造方法和存储器
WO2022205711A1 (zh) 半导体结构的制备方法及半导体结构
WO2022217785A1 (zh) 存储器的制作方法及存储器
WO2022052596A1 (zh) 半导体结构及其制作方法
WO2022188322A1 (zh) 半导体结构及其制造方法
US11984357B2 (en) Semiconductor structure and its manufacturing method
CN113130495B (zh) 半导体器件及其形成方法
CN111326522A (zh) 三维存储器制造方法及三维存储器
WO2022198950A1 (zh) 半导体结构的制备方法和半导体结构
WO2021254064A1 (zh) 一种叠层电容器及其制作方法
WO2022033001A1 (zh) 电容器结构及其制作方法、存储器
CN115915758A (zh) 一种基于垂直电极的三维1s1c存储器及制备方法
WO2023272983A1 (zh) 半导体结构的制造方法
JPH0697371A (ja) キャパシタおよびその製造方法
US20230309286A1 (en) Memory device and manufacturing method therefor
US12127397B2 (en) Memory device and method for forming the same
WO2023029392A1 (zh) 半导体结构及其形成方法
WO2021190308A1 (zh) 半导体器件及半导体器件的形成方法
CN120980884A (zh) 一种三维1s1c存储器及制备方法
CN119383964B (zh) 一种三维动态存储器及其制备方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 18285857

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23908941

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18285857

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 18285857

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23908941

Country of ref document: EP

Kind code of ref document: A1