WO2024029062A1 - 半導体光デバイス - Google Patents

半導体光デバイス Download PDF

Info

Publication number
WO2024029062A1
WO2024029062A1 PCT/JP2022/030069 JP2022030069W WO2024029062A1 WO 2024029062 A1 WO2024029062 A1 WO 2024029062A1 JP 2022030069 W JP2022030069 W JP 2022030069W WO 2024029062 A1 WO2024029062 A1 WO 2024029062A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
active layer
semiconductor layer
mode
Prior art date
Application number
PCT/JP2022/030069
Other languages
English (en)
French (fr)
Inventor
拓磨 鶴谷
慎治 松尾
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2022/030069 priority Critical patent/WO2024029062A1/ja
Publication of WO2024029062A1 publication Critical patent/WO2024029062A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Definitions

  • the present invention relates to semiconductor optical devices.
  • an optical device having a thin film structure in which a III-V group semiconductor thin film with a thickness of about 200 to 400 nm is surrounded by an insulating material with a low refractive index such as SiO 2 or air.
  • a narrow width typically 400 nm or less
  • a vertical thin film structure in which a mesa for current injection is arranged has been proposed (Patent Document 1).
  • Non-Patent Documents 1 to 3 In a normal thin film structure, semiconductors (for example, InP) on the left and right sides of a buried active layer formed by a multi-quantum well layer made of, for example, InGaAsP or InGaAlAs are doped with n-type and p-type, respectively, and carriers are injected from both of them. has been widely adopted (see Non-Patent Documents 1 to 3).
  • first mesa the current injection mesa at the top of the active layer narrow, for example, about 400 nm or less. It is possible to prevent the optical mode in the cross section of the active layer from being absorbed by the first mesa, and to achieve high optical confinement comparable to that of a horizontal type, while making it possible to inject current from the vertical direction.
  • the thickness In a thin film structure, the thickness must be kept at a thin value below a thickness called the critical film thickness, and if it is desired to expand the cross-sectional area of the active layer, the length in the width direction must be increased. Expansion of the active layer cross-sectional area has led to higher power in active optical devices, such as higher output in laser diodes (LDs), higher output in semiconductor optical amplifiers (SOAs), and increased maximum light-receivable power in photodiodes (PD). It is important to achieve this goal.
  • LDs laser diodes
  • SOAs semiconductor optical amplifiers
  • PD maximum light-receivable power in photodiodes
  • the width of the first p-type mesa which governs the device resistance
  • a narrow width of, for example, 400 nm or less as described above, and as the width of the active layer increases. It is not possible to expand the width of the first mesa. If the width of the first mesa is increased to 400 nm or more, the light mode will be largely absorbed by the first mesa, and the strong light confinement in the active layer, which is a characteristic of the thin film structure, will be impaired.
  • the element resistance per volume of the active layer inevitably increases as the active layer width increases.
  • the amount of current that can be injected is limited due to Joule heat generation, which prevents high output.
  • the width of the active layer is increased, the distance between the left end and right end of the active layer and the first mesa becomes farther, so that the problem of non-uniform carrier distribution becomes apparent.
  • holes cannot be sufficiently supplied to the edges of the active layer, resulting in non-uniform gain, and in PDs, photocarriers generated at the edges of the active layer cannot be drawn out quickly.
  • the present invention has been made to solve the above-mentioned problems, and provides strong optical confinement, low device resistance per active layer volume, good uniformity of current injection distribution throughout the active layer, and light
  • the purpose is to satisfy the uniformity of mode distribution and expand the width of the active layer.
  • a semiconductor optical device includes a first cladding layer formed on a substrate, a first semiconductor layer of a first conductivity type formed on the first cladding layer, and a first semiconductor layer formed on the first semiconductor layer.
  • the second cladding layer and the plurality of third semiconductor layers are arranged in a direction perpendicular to the waveguide direction and parallel to the plane of the substrate.
  • the present invention since a plurality of third semiconductor layers for current injection are provided on the second semiconductor layer above the active layer, strong optical confinement and low active layer volume per The width of the active layer can be expanded while satisfying the requirements of device resistance, good uniformity of current injection distribution throughout the active layer, and uniformity of optical mode distribution.
  • FIG. 1 is a configuration diagram showing the configuration of a semiconductor optical device according to an embodiment of the present invention.
  • FIG. 2 is a configuration diagram showing the configuration of another semiconductor optical device according to an embodiment of the present invention.
  • FIG. 3 is a block diagram showing a structure used to perform mode calculations on the characteristics of a semiconductor optical device.
  • FIG. 4 is a distribution diagram showing the intensity distribution of the fundamental mode calculated under various third semiconductor layer spacings G.
  • FIG. 5 is a characteristic diagram showing the relationship between the optical confinement coefficient of the active layer 104 and the distance G between adjacent third semiconductor layers.
  • FIG. 6 is a block diagram showing a structure used to perform mode calculations on the characteristics of a semiconductor optical device.
  • FIG. 1 is a configuration diagram showing the configuration of a semiconductor optical device according to an embodiment of the present invention.
  • FIG. 2 is a configuration diagram showing the configuration of another semiconductor optical device according to an embodiment of the present invention.
  • FIG. 3 is a block diagram showing a structure used to perform mode calculations on the characteristics of a
  • FIG. 7 is a distribution diagram showing the intensity distribution of the TE00 mode (a) and the intensity distribution of the TE10 mode (b) obtained by calculation.
  • FIG. 8A is a characteristic diagram showing the relationship between the optical confinement coefficient in the active layer 104 in TE00 mode and the distance G between adjacent third semiconductor layers.
  • FIG. 8B is a characteristic diagram showing the relationship between the optical confinement coefficient in the active layer 104 in the TE10 mode and the distance G between adjacent third semiconductor layers.
  • This semiconductor optical device first includes a first cladding layer 102 formed on a substrate 101, a first semiconductor layer 103 of a first conductivity type formed on the first cladding layer 102, and a first semiconductor layer 103 formed on the first cladding layer 102.
  • the active layer 104 is formed on the active layer 103, and the i-type or second conductivity type second semiconductor layer 105 is formed on and in contact with the active layer 104. Light is generated in the active layer 104.
  • the active layer 104 extends, for example, from the front to the back of the page of FIG. 1 (in the waveguide direction).
  • Figure 1 shows a cross section of a plane perpendicular to the waveguiding direction.
  • the plane perpendicular to the waveguiding direction is referred to as the xy plane
  • the horizontal direction of the paper in Figure 1 is the x direction
  • the vertical direction of the paper in Figure 1 is defined as the y direction
  • the waveguide direction optical axis direction
  • the active layer 104 and the second semiconductor layer 105 are formed to have the same area in a plan view, and the second semiconductor layer 105 overlaps the active layer 104 in a plan view.
  • this semiconductor optical device includes a plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N of the second conductivity type formed on the second semiconductor layer 105.
  • the third semiconductor layers 106-1, 106-2, 106-3, and 106-N have a structure for vertical current injection.
  • Each of the plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N has a mesa shape extending in the waveguide direction (z direction).
  • the plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N are arranged in a direction (x direction) perpendicular to the waveguide direction and parallel to the plane of the substrate 101.
  • the plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N can be arranged above the formation region of the active layer 104, for example. Further, the plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N can also be developed outward from above the region where the active layer 104 is formed.
  • a first electrode 108 electrically connected to the first semiconductor layer 103 and a second electrode 109 electrically connected to the plurality of third semiconductor layers 106-1, 106-2, 106-3, 106-N. Equipped with.
  • a plurality of contact layers 107-1, 107-2, 107-3, 107- are formed on each of the plurality of third semiconductor layers 106-1, 106-2, 106-3, 106-N. Equipped with N.
  • the second electrode 109 connects the plurality of third semiconductor layers 106-1, 106-2, 106-3, 106-N via the plurality of contact layers 107-1, 107-2, 107-3, 107-N. formed on top.
  • a second cladding layer 110 formed between the first semiconductor layer 103 and the first electrode 108 is provided.
  • the substrate 101 can be made of silicon, for example.
  • the first cladding layer 102 can be made of an insulating material such as silicon oxide, for example.
  • the first semiconductor layer 103 can be made of, for example, n-type InP. In this case, the first conductivity type is n-type and the second conductivity type is p-type.
  • the active layer 104 can have, for example, a multiple quantum well structure including well layers and barrier layers each made of InGaAlAs, InGaAs, InGaAsP, etc., each having a different composition. Further, the active layer 104 can also be made of a bulk compound semiconductor such as InGaAlAs, InGaAs, and InGaAsP.
  • the second semiconductor layer 105 can be made of p-type InP, for example. Further, the second semiconductor layer 105 can also be made of a semiconductor having a refractive index between that of the third semiconductor layers 106-1, 106-2, 106-3, and 106-N and the active layer 104. By configuring the refractive index difference in this way, a Separate Confined Heterostructure (SCH) structure can be obtained.
  • SCH Separate Confined Heterostructure
  • the plurality of third semiconductor layers 106-1, 106-2, 106-3, and 106-N can be made of p-type InP, for example.
  • the plurality of contact layers 107-1, 107-2, 107-3, and 107-N can be made of, for example, p-type InGaAs.
  • the second cladding layer 110 can be made of silicon oxide, for example. Further, the second cladding layer 110 can also be made of resin such as benzocyclobutene (BCB).
  • a configuration may be adopted in which a fourth semiconductor layer 111 and a fifth semiconductor layer 112 are formed on the first semiconductor layer 103 in contact with both side surfaces of the ridge pattern formed by the active layer 104.
  • the fourth semiconductor layer 111 and the fifth semiconductor layer 112 are non-conductive or have low conductivity, and can be made of, for example, i-type InP (i-InP). Further, the fourth semiconductor layer 111 and the fifth semiconductor layer 112 can also be made of semi-insulating InP (SI-InP) which has a high resistance by doping with Fe or the like.
  • SI-InP semi-insulating InP
  • the thin film structure in which the active layer 104 is formed has a third semiconductor layer for hole current injection, but in the embodiment, a plurality of third semiconductor layers 106-1, 106-2, 106 -3,106-N are provided at appropriate intervals.
  • the width of the i-th third semiconductor layer is W 1,i
  • the distance between the i-th third semiconductor layer and the (i+1)-th third semiconductor layer is G i-(i+1)
  • the width of the third semiconductor layer is W 1 ,i .
  • the total number be N.
  • the width of the active layer 104 is assumed to be W 2 . Based on this definition, in the configuration shown in FIG . ... (1)'' shall hold true.
  • W2 the width W 1,i of the third semiconductor layer is set to a value such that the fundamental mode of light formed in this structure is not largely absorbed by the plurality of third semiconductor layers, typically approximately 400 nm.
  • the widths of the plurality of third semiconductor layers may be equal or different.
  • it is desirable that the condition "W 1,i W 1,(N-i+1) " be satisfied.
  • the total number N of the third semiconductor layers may be set arbitrarily within the range that satisfies the above conditions, but it is desirable to increase it as much as possible in order to reduce the element resistance per active layer volume as much as possible.
  • the regions between the third semiconductor layers 106-1, 106-2, 106-3, and 106-N are filled with a second cladding layer 110 made of a suitable low refractive index cladding material.
  • a suitable low refractive index cladding material shall be taken as a thing.
  • a typical example is a polymer material with a refractive index of about 1.4 to 1.5, which is often used in optical applications in communication wavelength bands (1310 nm band, 1550 nm band).
  • a material such as SiN is formed thinly on the surfaces of the third semiconductor layer, the first semiconductor layer 103, the fourth semiconductor layer 111, and the fifth semiconductor layer 112 as a cladding material that also serves as passivation of the semiconductor surface, and then It can also be covered with a polymeric material.
  • the contact layer on each third semiconductor layer is exposed on the second cladding layer 110, and it becomes possible to make contact with all the third semiconductor layers using the single second electrode 109.
  • the second semiconductor layer 105 can be an i-type or p-type etch stop layer, an InP layer, or a combination thereof (the upper part is an etch stop layer and the lower part is an InP layer).
  • a mixed crystal material having wet etching selectivity with InP such as InGaAsP
  • Various materials can be used for the active layer 104 depending on the purpose. For example, in the case of an LD or SOA, it is conceivable to use a multiple quantum well (MQW) which has excellent gain characteristics. In this case, typically InGaAlAs or InGaAsP is used.
  • MQW multiple quantum well
  • InGaAlAs or InGaAsP is used.
  • a uniform bulk material can be used.
  • FIG. 1 a structure for which mode calculations were performed is shown in FIG.
  • Other structural parameters and materials used are as described in the figure.
  • FIG. 4 shows the intensity distribution of the fundamental mode calculated under various third semiconductor layer spacings G.
  • G 0 nm
  • the mode is largely absorbed toward the third semiconductor layer side due to the increase in the width of the third semiconductor layer.
  • G is widened, even though the total width N x W 1 of each third semiconductor layer is the same, the mode absorption by the third semiconductor layer is significantly reduced, and the mode is absorbed into the semiconductor thin film. Good optical confinement in which most of the light is localized can be obtained.
  • FIG. 5 is a plot of the optical confinement coefficient of the active layer 104 as a function of the distance G between adjacent third semiconductor layers.
  • G is significantly reduced.
  • optical confinement is significantly recovered for any number N of third semiconductor layers.
  • the resistance component r p-InP (per unit length in the optical axis direction) of the third semiconductor layer composed of p-InP, which dominates the element resistance in this structure, is is determined by the dimensions of , and is given by the following formula:
  • ⁇ p-InP is the resistivity of the region of the third semiconductor layer made of p-InP
  • the present invention also provides the effect of realizing highly uniform current injection to the entire active layer 104. That is, in the conventional structure, since the third semiconductor layer, which serves as a hole injection source, exists only in the central portion of the active layer 104, holes are intensively supplied to the vicinity of the center of the active layer 104, and the holes are supplied to the vicinity of the left end and right end. In this case, it is difficult to obtain a large gain, and in some cases, the light may experience a local loss.
  • the plurality of third semiconductor layers play the role of supplying holes to the active layer 104 in the vicinity of each, so Holes are supplied to the entire layer 104 with good uniformity.
  • this feature has a desirable effect not only when injecting current in applications such as LD and SOA, but also when applying reverse bias in applications such as PD.
  • a PD it is important to quickly extract photocarriers generated by absorption of light from the active layer 104, but in this structure, the photocarriers (holes) generated in each part of the active layer 104 are pulled out from the vicinity of each part.
  • the third semiconductor layer allows rapid extraction.
  • the outermost i
  • the active layer 104 as shown in FIG.
  • the width W2 of the active layer 104 is made sufficiently narrow, and the fourth semiconductor layer 111 and the fifth semiconductor on the left and right sides of the active layer 104 are The width W side of the layer 112 may be made sufficiently wide.
  • W 2 is 800 nm or less and W side is 1000 nm or more.
  • W 2 is 800 nm or less and W side is 1000 nm or more.
  • FIG. 3 a structure in which the mode was calculated is shown in FIG.
  • the material system used and the thickness of each layer are the same as those in FIG. 3.
  • the intensity distributions of the TE00 mode (base mode) and TE10 mode obtained by calculation are shown in FIGS. 7(a) and 7(b).
  • FIGS. 8A and 8B show the optical confinement coefficients in the active layer 104 in the TE00 mode and TE10 mode in each case plotted as a function of the distance G between adjacent third semiconductor layers.
  • the efficiency of current injection into the active layer 104 decreases. Specifically, there is a concern that holes may be injected into the fourth semiconductor layer 111 and the fifth semiconductor layer 112 on the left and right sides of the active layer 104, and these regions may become parallel current leak paths.
  • this problem can be solved by forming the fourth semiconductor layer 111 and the fifth semiconductor layer 112 from a semi-insulating semiconductor such as InP doped with Fe, and by confining the current to the active layer 104. In this case, holes injected from the outer third semiconductor layer are guided by the current confinement structure formed by the fourth semiconductor layer 111 and the fifth semiconductor layer 112 via the second semiconductor layer 105 above the active layer 104. It flows into the active layer 104 located in the center of the device.
  • the present invention can also be applied to a case where the width of the active layer 104 is comparable to the typical size of a conventional lateral injection thin film structure (specifically, about 800 nm or less), and in this case, the width of the active layer 104 is comparable to that of the conventional structure. It is possible to achieve strong optical confinement of the fundamental mode and low device resistance per active layer volume while maintaining good transverse single mode properties without any turbulence. In this way, a configuration in which the width of the active layer 104 is relatively narrow is not necessarily suitable for increasing the power of the device, but it increases the maximum amount of current that can be injected into a unit active layer volume by reducing the element resistance. For example, benefits such as increased modulation speed in a direct modulation LD can be obtained.
  • a plurality of third semiconductor layers for current injection are provided on the second semiconductor layer above the active layer, so that strong optical confinement and low active layer volume are achieved.
  • the width of the active layer can be expanded by satisfying the following requirements: element resistance, good uniformity of current injection distribution throughout the active layer, and uniformity of optical mode distribution.
  • the present invention by arranging a plurality of subdivided third semiconductor layers, it is possible to achieve both strong light confinement in the fundamental mode and low device resistance per volume of the active layer.
  • the enlargement of the fundamental mode shape by the plurality of third semiconductor layers can be effectively utilized.
  • the fundamental mode shape expands laterally as if it were attracted to it, and by utilizing this property, the active layer volume can be reduced.
  • good transverse single mode properties can be ensured by effectively utilizing the deformation of the higher-order mode shape by arranging the third semiconductor layer outside the active layer region.
  • the third semiconductor layer outside the active layer region we focused on the new discovery that the intensity distribution of the TE10 mode is biased toward the outside of the active layer in a way that is attracted to it, and we take advantage of this characteristic. This makes it possible to significantly reduce optical confinement in higher-order modes while maintaining high optical confinement in the fundamental mode.

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

この半導体光デバイスは、まず、基板（１０１）の上に形成された第１クラッド層（１０２）と、第１クラッド層（１０２）の上に形成された第１導電型の第１半導体層（１０３）と、第１半導体層（１０３）の上に形成された活性層（１０４）と、活性層（１０４）の上に接して形成されたｉ型または第２導電型の第２半導体層（１０５）とを備える。また、この半導体光デバイスは、第２半導体層（１０５）の上に形成された第２導電型の複数の第３半導体層（１０６－１，１０６－２，１０６－３，１０６－Ｎ）を備える。

Description

半導体光デバイス
　本発明は、半導体光デバイスに関する。
　例えば、厚さ２００～４００ｎｍ程度のＩＩＩ－Ｖ族半導体薄膜を、ＳｉＯ2や空気などの低屈折率な絶縁材料によって取り囲まれた薄膜構造の光デバイスがある。この薄膜構造の光デバイス特有の強い光閉じ込めと、縦方向からの効率的な電流注入の両立を可能とする構造として、薄膜構造の活性層の上部に細い幅（典型的には４００ｎｍ以下）の電流注入用メサを配置する縦型薄膜構造が提案されている（特許文献１）。
　通常の薄膜構造では、例えばＩｎＧａＡｓＰ，ＩｎＧａＡｌＡｓなどからなる多重量子井戸層による埋め込み活性層の左右の半導体（例えばＩｎＰ）が、各々ｎ型とｐ型にドーピングされ、これら双方からキャリアが注入される横型が広く採用されている（非特許文献１～３参照）。一方、特許文献１の縦注入型薄膜構造によれば、活性層の上部の電流注入用メサ（以下、これを「第一メサ」と称する）を例えば４００ｎｍ程度以下の細い幅にすることで、活性層の断面での光のモードが第一メサに吸われることを防ぎ、縦方向からの電流注入を可能としつつも、横型と遜色のない高い光閉じ込めを得ることができる。
国際公開第２０２１／１９９１３７号
S. Matsuo et al., "Directly modulated buried heterostructure DFB laser on SiO2/Si substrate fabricated by regrowth of InP using bonded active layer", Optics Express, vol. 22, no. 10, pp. 12139-12147, 2014. S. Yamaoka et al., "Directly modulated membrane lasers with 108 GHz bandwidth on a high-thermal-conductivity silicon carbide substrate", Nature Photonics, vol. 15, pp. 28-35, 2021. E. KANNO et al., "Twin-mirror membrane distributed-reflector lasers using 20-μm-long active region on Si substrates", Optics Express, vol. 26, no. 2, pp. 1268-1277, 2018.
　薄膜構造においては、厚さを臨界膜厚と呼ばれる厚さ以下の薄い値に保つ必要があり、活性層の断面積を拡大したい場合には、幅方向の長さを大きくすることになる。活性層断面積の拡大は、レーザダイオード（ＬＤ）における高出力化、半導体光増幅器（ＳＯＡ）における高出力化、フォトダイオード（ＰＤ）における最大受光可能パワーの増大など、アクティブ光デバイスのハイパワー化を図る上で重要である。
　しかしながら、従来の縦型薄膜構造においては、素子抵抗を支配するｐ型の第一メサの幅を前述のように例えば４００ｎｍ以下などの狭い幅に保つ必要があり、活性層幅の拡大に合わせて第一メサ幅を拡大していくことができない。仮に第一メサ幅を４００ｎｍ以上に拡大していった場合、光のモードが第一メサに大きく吸われていき、薄膜構造の特徴である活性層への強い光閉じ込めが損なわれる。
　これはすなわち、強い光閉じ込めを保ち続ける上では、活性層幅の拡大に伴って活性層の体積あたりの素子抵抗が必然的に増大していくことを意味する。例えば、ＬＤやＳＯＡの場合にはそのジュール発熱によって注入可能な電流量が制限され、高出力化が阻まれてしまう。また、活性層幅を拡大していくと、活性層の左端、右端と第一メサとの距離が遠ざかっていくため、キャリア分布の不均一性の問題も顕在化していく。例えば、ＬＤやＳＯＡでは活性層の端にまで十分にホールを供給できずにゲインが不均一となり、ＰＤでは活性層の端で発生したフォトキャリアを速やかに引き抜けなくなる。
　なお、これら素子抵抗、キャリア不均一の課題は、横型の薄膜構造にも共通している。すなわち、横型においても、ｐ型領域の厚さは臨界膜厚によって制限されており、活性層幅の拡大に合わせて素子抵抗を低減していくことは困難である。またｎ型領域、ｐ型領域が活性層を隔てた対極の位置に形成されているため、活性層幅を拡大していくことで電子分布とホール分布の不均一性が顕著になっていく。
　したがって、従来の薄膜構造においては、縦型、横型ともに、低い活性層体積あたりの素子抵抗および良好なキャリア分布の均一性を保ちながら活性層幅を拡大していくことが困難であるという課題が存在する。
　本発明は、以上のような問題点を解消するためになされたものであり、強い光閉じ込め、低い活性層体積あたりの素子抵抗、活性層全体における良好な電流注入分布の均一性、および光のモード分布の均一性を満たして活性層の幅を拡大することを目的とする。
　本発明に係る半導体光デバイスは、基板の上に形成された第１クラッド層と、第１クラッド層の上に形成された第１導電型の第１半導体層と、第１半導体層の上に形成された活性層と、活性層の上に接して形成されたｉ型または第２導電型の第２半導体層と、第２半導体層の上に形成された第２導電型の複数の第３半導体層と、第１半導体層に電気的に接続する第１電極と、複数の第３半導体層に電気的に接続する第２電極と、第１半導体層と第２電極との間に形成された第２クラッド層と、複数の第３半導体層は、導波方向に垂直で基板の平面に平行な方向に配列されている。
　以上説明したように、本発明によれば、活性層の上の第２半導体層の上に、電流注入用の複数の第３半導体層を設けたので、強い光閉じ込め、低い活性層体積あたりの素子抵抗、活性層全体における良好な電流注入分布の均一性、および光のモード分布の均一性を満たして活性層の幅を拡大することができる。
図１は、本発明の実施の形態に係る半導体光デバイスの構成を示す構成図である。 図２は、本発明の実施の形態に係る他の半導体光デバイスの構成を示す構成図である。 図３は、半導体光デバイスの特性についてモード計算を実施するために用いた構造を示す構成図である。 図４は、様々な第３半導体層間隔Ｇのもとで計算した基底モードの強度分布を示す分布図である。 図５は、活性層１０４の光閉じ込め係数と、隣り合う第３半導体層の間隔Ｇとの関係を示す特性図である。 図６は、半導体光デバイスの特性についてモード計算を実施するために用いた構造を示す構成図である。 図７は、計算によって得られたＴＥ００モードの強度分布（ａ）およびＴＥ１０モード（ｂ）の強度分布をしめす分布図である。 図８Ａは、ＴＥ００モードの活性層１０４への光閉じ込め係数と隣り合う第３半導体層の間隔Ｇとの関係を示す特性図である。 図８Ｂは、ＴＥ１０モードの活性層１０４への光閉じ込め係数と隣り合う第３半導体層の間隔Ｇとの関係を示す特性図である。
　以下、本発明の実施の形態に係る半導体光デバイスについて図１を参照して説明する。この半導体光デバイスは、まず、基板１０１の上に形成された第１クラッド層１０２と、第１クラッド層１０２の上に形成された第１導電型の第１半導体層１０３と、第１半導体層１０３の上に形成された活性層１０４と、活性層１０４の上に接して形成されたｉ型または第２導電型の第２半導体層１０５とを備える。活性層１０４において、光が生成される。
　活性層１０４は、例えば、図１の紙面の手前から奥にかけて（導波方向に）延在している。図１は、導波方向に垂直な面の断面を示しており、以下、導波方向に垂直な面をｘｙ平面とし、図１の紙面横方向をｘ方向、図１の紙面縦方向（各層の積層方向）をｙ方向とし、導波方向（光軸方向）をｚ方向とする。なお、この例では、活性層１０４と第２半導体層１０５とは平面視で同じ面積に形成され、平面視で活性層１０４の上に第２半導体層１０５が重なっている。
　また、この半導体光デバイスは、第２半導体層１０５の上に形成された第２導電型の複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎを備える。第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎは、縦型電流注入用の構造である。複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎの各々は、導波方向（ｚ方向）に延在するメサ形状とされている。また、複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎは、導波方向に垂直で基板１０１の平面に平行な方向（ｘ方向）に配列されている。複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎは、例えば、活性層１０４の形成領域の上方に配置することができる。また、複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎは、活性層１０４の形成領域の上方より外側に展開させることもできる。
　また、第１半導体層１０３に電気的に接続する第１電極１０８と、複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎに電気的に接続する第２電極１０９とを備える。
　この例では、複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎの各々上に形成された複数のコンタクト層１０７－１，１０７－２，１０７－３，１０７－Ｎを備える。第２電極１０９は、複数のコンタクト層１０７－１，１０７－２，１０７－３，１０７－Ｎを介して複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎの上に形成されている。また、第１半導体層１０３と第１電極１０８との間に形成された第２クラッド層１１０を備える。
　基板１０１は、例えば、シリコンから構成することができる。第１クラッド層１０２は、例えば、酸化シリコンなどの絶縁材料から構成することができる。第１半導体層１０３は、例えば、ｎ型のＩｎＰから構成することができる。この場合、第１導電型は、ｎ型であり、第２導電型は、ｐ型である。
　活性層１０４は、例えば、各が組成の異なるＩｎＧａＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰなどからなる井戸層と障壁層とによる多重量子井戸構造とすることができる。また、活性層１０４は、バルクのＩｎＧａＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰなどの化合物半導体から構成することもできる。
　第２半導体層１０５は、例えば、ｐ型のＩｎＰから構成することができる。また、第２半導体層１０５は、第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎと活性層１０４との間の屈折率となる半導体から構成することもできる。このように屈折率差を構成することで、分離閉じ込めヘテロ（Separate Confined Heterostructure；ＳＣＨ）構造とすることができる。
　複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎは、例えば、ｐ型のＩｎＰから構成することができる。複数のコンタクト層１０７－１，１０７－２，１０７－３，１０７－Ｎは、例えば、ｐ型のＩｎＧａＡｓから構成することができる。第２クラッド層１１０は、例えば、酸化シリコンから構成することができる。また、第２クラッド層１１０は、ベンゾシクロブテン（ＢＣＢ）などの樹脂から構成することもできる。
　また、図２に示すように、活性層１０４によるリッジパターンの両側面に接して第１半導体層１０３の上に形成された第４半導体層１１１および第５半導体層１１２を備える構成とすることができる。第４半導体層１１１および第５半導体層１１２は、非導電性または低導電性であり、例えば、ｉ型のＩｎＰ（ｉ－ＩｎＰ）から構成することができる。また、第４半導体層１１１および第５半導体層１１２は、Ｆｅをドープすることなどにより高抵抗とされた半絶縁性のＩｎＰ（ＳＩ－ＩｎＰ）から構成することもできる。
　特許文献１と同様に活性層１０４が形成されている薄膜構造にホール電流注入用の第３半導体層を有するが、実施の形態では、複数の第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎを、適当な間隔を空けて設けている特徴とする構造である。ｉ番目の第３半導体層の幅をＷ1,i、ｉ番目の第３半導体層と（ｉ＋１）番目の第３半導体層との間隔をＧi-(i+1)、第３半導体層の合計数をＮとする。また、活性層１０４の幅をＷ2とする。この定義の基に、図１に示す構成では、「Ｗ２≧（Ｗ1,1＋・・・＋Ｗ1,N）＋（Ｇ1-2＋・・・＋Ｇ(N-1)-N）・・・（１）」が成り立つものとする。
　すなわち、活性層１０４の上部に全ての第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎが配置される。活性層１０４に対して効率的にホール電流を注入する上では式（１）を満たすことが望ましい。
　各構造パラメータの具体的な範囲であるが、まずＷ2については特段の制限はなく、所望の光パワースケール（すなわち、例えばＬＤ、ＳＯＡの出力パワーやＰＤの受光パワー）に応じて適宜に設定することができる。次に、第３半導体層の幅Ｗ1,iについては、本構造において形成される光の基底モードが複数の第３半導体層に大きく吸われてしまわないような値、典型的には概ね４００ｎｍ以下とする。この条件を満たす範囲内では、複数の第３半導体層の各々の幅は等しくてもよいし異なっていてもよい。ただし、ｘ方向についての電流注入分布の対称性を考慮する場合、「Ｗ1,i＝Ｗ1,(N-i+1)」の条件が満たされていることが望ましい。
　また、隣り合う第３半導体層の間隔Ｇi,(i+1)についても、光の基底モードが複数の第３半導体層に大きく吸われてしまわないという条件を満たすように値を設定する。これは、第３半導体層の幅にも依存するが、典型的には概ね２００ｎｍ以上である。この条件を満たす範囲内では、各々の間隔は等しくてもよいし異なっていてもよい。ただし、ｘ方向についての電流注入分布の対称性を考慮する場合、「Ｇi-(i+1)＝Ｇ(N-i)-(N-i+1)」の条件が満たされていることが望ましい。
　第３半導体層の合計本数Ｎは以上の条件を満たす範囲内において任意に設定してよいが、活性層体積あたりの素子抵抗を極力低減する上では、可能な限り多くすることが望ましい。
　図１，図２に示すように、第３半導体層１０６－１，１０６－２，１０６－３，１０６－Ｎの間の領域は、適当な低屈折率クラッド材料による第２クラッド層１１０で埋めるものとする。典型例としては、通信波長帯（１３１０ｎｍ帯、１５５０ｎｍ帯）の光学用途でよく用いられる、屈折率１．４－１．５程度のポリマー材料が挙げられる。もしくは、半導体表面のパッシベーションを兼ねたクラッド材料として例えばＳｉＮなどの材料を第３半導体層および第１半導体層１０３、第４半導体層１１１、および第５半導体層１１２の表面に薄く形成し、この上からポリマー材料を被せることもできる。これによって各第３半導体層の上のコンタクト層を第２クラッド層１１０の上に露出させ、単一の第２電極１０９によって全ての第３半導体層とのコンタクトを取ることが可能となる。
　また、第２半導体層１０５は、ｉ型もしくはｐ型のエッチストップ層、ＩｎＰ層、もしくはそれらの組み合わせ（上部がエッチストップ層、下部がＩｎＰ層）とすることができる。エッチストップ層としては例えばＩｎＧａＡｓＰなどの、ＩｎＰとのウェットエッチング選択性を有する混晶材料を用いることができる。活性層１０４には用途に応じて様々な材料系を用いることができる。例えば、ＬＤやＳＯＡの場合には利得特性が優れる多重量子井戸（ＭＱＷ）を用いることが考えられる。この場合、典型的にはＩｎＧａＡｌＡｓ系やＩｎＧａＡｓＰ系を用いる。一方、ＳＯＡにおいてより広帯域な利得スペクトルを得たい場合や、ＰＤにおいて大きな吸収係数を得たい場合には、均一なバルク材料とすることができる。
　上述した特徴以外の諸項目（例えば、各半導体層の厚さ、第３半導体層の高さ、作製方法、など）は特許文献１のそれに倣うものとする。
　以下、実施の形態に係る半導体光デバイスの特性について説明する。
　はじめに、活性層１０４の幅が比較的広いハイパワー向けの構成について説明する。具体例としてモード計算を行った構造を図３に示す。これは図１で示したような活性層１０４が剥き出しの場合の一例である。活性層１０４幅をＷ2＝２．０μｍ、複数の第３半導体層の各々の幅を全て共通的にＷ1,i＝Ｗ1＝２００ｎｍとした。また簡単のため、複数の第３半導体層の配列間隔Ｇi,(i+1)＝Ｇとして全て共通の値Ｇとした。その他の構造パラメータや使用材料系は図中に記載の通りである。
　図３では一例として３本の第３半導体層を用いる例を示しているが、計算はＮ＝１，２，３，４の４通りについて行った。Ｎ＝１は特許文献１の構造に相当し、この場合、隣り合う第３半導体層の間隔というパラメータは意味を成さない。また、Ｎ＝２，３，４においてＧ＝０ｎｍとした場合、Ｎ本の第３半導体層が隙間なく直接的に繋がり、これは幅がＮ×Ｗ１の第３半導体層が１本だけ形成された構造であり、言い換えると、特許文献１の構造において第３半導体層の幅を著しく太くした構成に相当する。
　様々な第３半導体層間隔Ｇのもとで計算した基底モードの強度分布を図４に示す。Ｇ＝０ｎｍの場合、第３半導体層の幅が太くなることによって、モードが第３半導体層側に大きく吸われていってしまっている。一方、Ｇを広げていくと、各第３半導体層の合計の幅Ｎ×Ｗ1は共通であるにも関わらず、第３半導体層によるモードの吸い込みが有意に低減され、半導体薄膜中にモードの大部分が局在化した良好な光閉じ込めが得られるようになる。
　図５は、活性層１０４の光閉じ込め係数を、隣り合う第３半導体層の間隔Ｇの関数としてプロットしたものである。Ｇが小さい場合、特にＮ＝３，４などの合計幅が太い水準では、光閉じ込めが著しく低下する。一方、Ｇを広げていくことで、いずれの第３半導体層本数Ｎにおいても、光閉じ込めが顕著に回復していく。具体例として、Ｎ＝１の光閉じ込め係数を１００％とすると、Ｎ＝２，Ｇ＝８００ｎｍで９９．４％、Ｎ＝３，Ｇ＝４００ｎｍで９８．１％、Ｎ＝４，Ｇ＝３００ｎｍで９６．９％であり、いずれのＮにおいてもＮ＝１のそれと遜色のない非常に良好な光閉じ込め係数が得られている。
　一方、本構造における素子抵抗を支配するｐ－ＩｎＰから構成する第３半導体層の抵抗成分ｒp-InP（光軸方向について単位長さあたり）は、よく知られているように第３半導体層の寸法によって決まり、以下の式で与えられる。
　この式において、ρp-InPはｐ－ＩｎＰからなる第３半導体層の領域の抵抗率、Ｈ1は第３半導体層の高さである。すなわち、本発明が提案する構造によって、光閉じ込めは従来構造（Ｎ＝１のケース）と同程度の高い値に保ちながら、複数の第３半導体層の抵抗値を１／Ｎ倍に低減することが可能となる。従来構造では高い光閉じ込めと低い素子抵抗の両立が困難であるが、本発明はそのトレードオフを打破するものであると言える。
　また、これに加えて、本発明では活性層１０４全体への均一性の良い電流注入を実現する効果も併せて得られる。すなわち、従来構造においてはホールの注入源となる第３半導体層が活性層１０４の中心部分のみに存在するため、活性層１０４の中心付近に対して集中的にホールが供給され、左端、右端付近では大きな利得が得られにくく、場合によっては光が局所的に損失を感じてしまう。
　一方、本発明に係る構造においては、複数の第３半導体層の配置から明らかなように、複数の第３半導体層が、各々の近傍の活性層１０４へのホール供給の役割を担うため、活性層１０４全体に対して均一性良くホールが供給される。なお、この特徴はＬＤやＳＯＡなどの用途で電流を注入する場合のみならず、ＰＤなどの用途で逆バイアスを印加する場合にも望ましい効果を及ぼす。すなわち、ＰＤでは光の吸収によって発生したフォトキャリアを活性層１０４から速やかに引き抜くことが特性上重要となるが、本構造では活性層１０４の各部位で発生したフォトキャリア（ホール）を各々の近傍の第３半導体層によって速やかに引き抜くことができる。
　さらに、本発明は光のモードを活性層１０４全体に対して均一性良く分布させる効果を与える。すなわち、図４の例にも見られるように、Ｎ＝１の従来構造では活性層１０４の中心に形成された単一の第３半導体層によって、光のモードが活性層１０４の中心付近に束縛され、活性層１０４の両端付近では光の強度が著しく弱くなっている。これはすなわち、光が両端付近の活性層１０４の存在を感じず、その領域が発光、吸収を担う活性層１０４として実効的に機能しないことを意味する。このことは、活性層１０４幅を広げることによってハイパワー化を図るという目的を阻害してしまう。
　一方、本発明に係る構造においては、例えばＮ＝２，Ｇ＝８００ｎｍ、Ｎ＝３，Ｇ＝４００ｎｍ、Ｎ＝４，Ｇ＝３００ｎｍなどのモード分布で顕著に見られるように、最も外側（ｉ＝１，Ｎ）の第３半導体層を活性層１０４の両端近傍に配置することにより、それらに引きずられるような形で光のモードがｘ方向に対して広がっていき、活性層１０４全体のうちのより広い範囲と重なりを持つようになる。これによって、活性層１０４の全体のうちの大部分が、実効的に発光、吸光に寄与できるようになり、活性層１０４の幅の拡大によるハイパワー化を良好に達成できる。
　次に、活性層１０４の幅が比較的狭い横シングルモード向けの構成について説明する。上述した説明においては、活性層１０４幅が比較的広く、また活性層１０４が配置されているメサ構造の左右が低屈折率材料によってクラッディングされているため、横マルチモードとなり、ＴＥ１０モードやＴＥ２０モードといった高次モードが活性層１０４への強い光閉じ込めを有することになる。
　これは特に本構造をＬＤに適用する場合においてマルチモード発振の問題を引き起こし得る。一般に、薄膜構造（従来の横注入構造や単一第３半導体層の縦注入構造を含む）において、この横マルチモードの問題を回避するには、図２のような活性層１０４が、第２半導体層１０５、第４半導体層１１１、および第５半導体層１１２に埋め込まれた構造を用い、活性層１０４の幅Ｗ2を十分に狭く、活性層１０４左右の第４半導体層１１１、第５半導体層１１２の幅Ｗsideを十分に広くすればよい。
　典型的には、Ｗ2は８００ｎｍ以下、Ｗsideは１０００ｎｍ以上などとする。このような構造とすることによって、高次モードの活性層１０４への光閉じ込めが低減され、良好な横シングルモード性が得られる。本発明によれば、上述した構造における良好な横シングルモード性を損なうことなく、基底モードの強い光閉じ込めおよび低い活性層体積あたりの素子抵抗を得ることができる。
　具体的な例としてモードの計算を行った構造を図６に示す。使用している材料系や各層の厚さは図３のそれと共通である。活性層１０４の幅およびその左右の第４半導体層１１１、第５半導体層１１２の幅は各々Ｗ2＝８００ｎｍ、Ｗside＝１０００ｎｍとした。複数の第３半導体層の各々の幅は、全て共通的にＷ1,i＝Ｗ1＝２００ｎｍとし、また簡単のため隣り合う第３半導体層の間隔は、Ｇi,(i+1)＝Ｇとして全て共通の値Ｇとした。
　図６では一例としてＮ＝３の構造を示しているが、計算はＮ＝０，１，２，３の４通りについて行った。Ｎ＝０は横注入構造、Ｎ＝１は特許文献１の縦注入構造に相当する。計算によって得られたＴＥ００モード（基底モード）およびＴＥ１０モードの強度分布を図７の（ａ）、および図７の（ｂ）に示す。また、各々のケースにおけるＴＥ００モードおよびＴＥ１０モードの活性層１０４への光閉じ込め係数を、隣り合う第３半導体層の間隔Ｇの関数としてプロットしたものを図８Ａおよび図８Ｂに示す。
　まず基底モードについては、本発明の構造（Ｎ＝２，３）において従来構造（Ｎ＝０，１）と遜色のない良好な光閉じ込めが得られていることがわかる。次に、ＴＥ１０モードについては、Ｎ＝０，１ではモードが第４半導体層１１１、第５半導体層１１２へと広がり、活性層１０４との重なりが小さくなっていることがわかる。Ｎ＝０（Ｎ＝１）における光閉じ込め係数は、ＴＥ００モードで０．４７７（０．４７６）、ＴＥ１０モードで０．２０５（０．２２１）であり、従来構造では高次モードの光閉じ込めが基底モードのそれよりも有意に小さくなることがわかる。
　一方、Ｎ＝２，３においては、ＴＥ１０モードに特徴的な２つの強度ピークが第３半導体層に吸い寄せられているように分布していることがわかる。この結果として、図８（ｂ）のプロットにも表れているように、隣り合う第３半導体層の間隔が狭く、式（１）を満たすような構造では、ＴＥ１０モードが比較的強く活性層１０４に局在化する一方、隣り合う第３半導体層の間隔が広く、式（１）の条件を満たさないような構造では、ＴＥ１０モードの活性層１０４への局在化が低減される。
　これはすなわち、外側の第３半導体層（例えばｉ＝１，Ｎ）を敢えて活性層１０４よりも外側の位置に配置する、すなわち、式（１）の条件を満たさない状態とすることによって、基底モードの高い光閉じ込めは保ったままに、高次モードの強度分布を活性層１０４よりも外側の部分に引き寄せてその光閉じ込めを低減させられることを意味する。実際、図７にも例示したＮ＝２，Ｇ＝８００ｎｍおよびＮ＝３，Ｇ＝３００ｎｍの条件では、ＴＥ１０モードの光閉じ込め係数は０．２０１および０．２０７となっており、Ｎ＝０，１のそれと同程度もしくはそれ以下にまで低減されている。
　なお、このように第３半導体層が活性層１０４よりも外側に位置する構成では、活性層１０４への電流注入効率が低下してしまう。具体的には、活性層１０４の左右の第４半導体層１１１、第５半導体層１１２にホールが注入され、その領域が並列な電流リークパスとなる可能性が懸念される。しかしながら、第４半導体層１１１、第５半導体層１１２を、ＦｅをドープしたＩｎＰから構成するなど、半絶縁性の半導体から構成し、活性層１０４への電流狭窄を行うことで解決可能である。この場合、外側の第３半導体層から注入されたホールは、活性層１０４上部の第２半導体層１０５を介して、第４半導体層１１１、第５半導体層１１２による電流狭窄構造にガイドされながら、デバイスの中央に位置する活性層１０４へと流れていく。
　したがって、本発明は活性層１０４の幅が従来の横注入薄膜構造における典型的なサイズ（具体的には８００ｎｍ程度以下）と同程度のケースにも適用可能であり、この場合、従来構造と遜色のない良好な横シングルモード性を保ちながら、基底モードの強い光閉じ込めと低い活性層体積あたりの素子抵抗を達成できる。このように、活性層１０４の幅が比較的狭い構成は、必ずしもデバイスのハイパワー化には適さないが、素子抵抗の低減によって単位活性層体積に注入可能な電流量の最大値が増大するため、例えば、直接変調ＬＤにおける変調速度の高速化などの恩恵が得られる。
　以上に説明したように、本発明によれば、活性層の上の第２半導体層の上に、電流注入用の複数の第３半導体層を設けたので、強い光閉じ込め、低い活性層体積あたりの素子抵抗、活性層全体における良好な電流注入分布の均一性、および光のモード分布の均一性を満たして活性層の幅を拡大することができるようになる。
　本発明によれば、細分化した第３半導体層を複数本並べることによって、基底モードの強い光閉じ込めと低い活性層の体積あたりの素子抵抗の両立を可能にしている。各々の幅が狭い複数の第３半導体層を適当な間隔を空けて配置すると、基底モードが第３半導体層に大きく吸われなくなる、という新たな発見に着目し、これを具体的なデバイス構造とすることで、従来構造における光閉じ込めと素子抵抗のトレードオフが打破できる。
　本発明によれば、複数本の第３半導体層による基底モード形状の拡大が有効活用できる。最も外側の第３半導体層を活性層の両端近傍に配置すると、それに引き寄せられるように基底モード形状が横方向に拡大する、という新たな発見に着目し、その特性を活用することで活性層体積全体に余すことなく基底モードを分布させ、ハイパワー化に適したモードの形成を可能にしている。
　本発明によれば、活性層の領域より外側へ第３半導体層を配置することによる高次モード形状の変形を有効活用することで、良好な横シングルモード性が担保できる。第３半導体層を敢えて活性層の領域よりも外側に配置することで、ＴＥ１０モードの強度分布がそれに引き寄せられる形で活性層よりも外側に偏る、という新たな発見に着目し、この特性を活用することで基底モードの光閉じ込めを高く保ちながら高次モードのそれを有意に低減することを可能としている。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
　１０１…基板、１０２…第１クラッド層、１０３…第１半導体層、１０４…活性層、１０５…第２半導体層、１０６－１，１０６－２，１０６－３，１０６－Ｎ…第３半導体層、１０７－１，１０７－２，１０７－３，１０７－Ｎ…コンタクト層、１０８…第１電極、１０９…第２電極、１１０…第２クラッド層、１１１…第４半導体層、１１２…第５半導体層。

Claims (3)

  1. 　基板の上に形成された第１クラッド層と、
    　前記第１クラッド層の上に形成された第１導電型の第１半導体層と、
    　前記第１半導体層の上に形成された活性層と、
    　前記活性層の上に接して形成されたｉ型または第２導電型の第２半導体層と、
    　前記第２半導体層の上に形成された第２導電型の複数の第３半導体層と、
    　前記第１半導体層に電気的に接続する第１電極と、
    　前記複数の第３半導体層に電気的に接続する第２電極と、
    　前記第１半導体層と前記第２電極との間に形成された第２クラッド層と、
    　前記複数の第３半導体層は、導波方向に垂直で前記基板の平面に平行な方向に配列されていることを特徴とする半導体光デバイス。
  2. 　請求項１記載の半導体光デバイスにおいて、
    　前記活性層によるリッジパターンの両側面に接して前記第１半導体層の上に形成された非導電性または低導電性の第４半導体層および第５半導体層をさらに備えることを特徴とする半導体光デバイス。
  3. 　請求項１または２記載の半導体光デバイスにおいて、
    　前記複数の第３半導体層の各々上に形成された複数のコンタクト層を備え、
    　前記第２電極は、前記複数のコンタクト層を介して前記複数の第３半導体層の上に形成されていることを特徴とする半導体光デバイス。
PCT/JP2022/030069 2022-08-05 2022-08-05 半導体光デバイス WO2024029062A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/030069 WO2024029062A1 (ja) 2022-08-05 2022-08-05 半導体光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/030069 WO2024029062A1 (ja) 2022-08-05 2022-08-05 半導体光デバイス

Publications (1)

Publication Number Publication Date
WO2024029062A1 true WO2024029062A1 (ja) 2024-02-08

Family

ID=89848745

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030069 WO2024029062A1 (ja) 2022-08-05 2022-08-05 半導体光デバイス

Country Status (1)

Country Link
WO (1) WO2024029062A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法
JP2009087994A (ja) * 2007-09-27 2009-04-23 Sumitomo Electric Ind Ltd 半導体レーザ素子の作製方法および半導体レーザ素子
JP2017130605A (ja) * 2016-01-22 2017-07-27 日本電信電話株式会社 半導体光デバイス
US20200321749A1 (en) * 2016-07-15 2020-10-08 Osram Opto Semiconductors Gmbh Semiconductor laser diode
WO2021199137A1 (ja) * 2020-03-30 2021-10-07 日本電信電話株式会社 半導体光デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法
JP2009087994A (ja) * 2007-09-27 2009-04-23 Sumitomo Electric Ind Ltd 半導体レーザ素子の作製方法および半導体レーザ素子
JP2017130605A (ja) * 2016-01-22 2017-07-27 日本電信電話株式会社 半導体光デバイス
US20200321749A1 (en) * 2016-07-15 2020-10-08 Osram Opto Semiconductors Gmbh Semiconductor laser diode
WO2021199137A1 (ja) * 2020-03-30 2021-10-07 日本電信電話株式会社 半導体光デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FUJII TAKURO; SATO TOMONARI; DIAMANTOPOULOS NIKOLAOS-PANTELEIMON; TAKEDA KOJI; NISHI HIDETAKA; TSURUGAYA TAKUMA; TSUCHIZAWA TAI; M: "8-ch, 160-nm-Wavelength-Range Membrane Laser Array Using Selective Epitaxy on InP-on-Insulator Substrate", 2021 OPTICAL FIBER COMMUNICATIONS CONFERENCE AND EXHIBITION (OFC), OSA, 6 June 2021 (2021-06-06), pages 1 - 3, XP033947732 *

Similar Documents

Publication Publication Date Title
CN106848835B (zh) 一种基于表面光栅的dfb激光器
US6928223B2 (en) Stab-coupled optical waveguide laser and amplifier
JP6315600B2 (ja) 半導体光素子
JP2004179274A (ja) 光半導体装置
US9595811B2 (en) Quantum cascade semiconductor laser
JP2002134842A (ja) 半導体レーザ装置
JP2019054107A (ja) 半導体光素子
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
US5319661A (en) Semiconductor double heterostructure laser device with InP current blocking layer
JPH065975A (ja) 半導体レーザ
JP2019008179A (ja) 半導体光素子
US5912475A (en) Optical semiconductor device with InP
JP6588837B2 (ja) 半導体光デバイス
WO2024029062A1 (ja) 半導体光デバイス
KR100404307B1 (ko) 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드
Hasebe et al. High-speed modulation of lateral pin diode structure electro-absorption modulator integrated with DFB laser
JP6737158B2 (ja) 量子カスケード半導体レーザ
JP7410276B2 (ja) 半導体光デバイス
JP4155997B2 (ja) 半導体レーザ装置
JP2018006590A (ja) 光半導体素子
CN115280609A (zh) 光学器件
JP3255111B2 (ja) 半導体レーザ及びその製造方法
JP6622152B2 (ja) 光素子
JP2008205499A (ja) 半導体光デバイス
JP2019102585A (ja) 光デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22954050

Country of ref document: EP

Kind code of ref document: A1