JP6622152B2 - 光素子 - Google Patents

光素子 Download PDF

Info

Publication number
JP6622152B2
JP6622152B2 JP2016131454A JP2016131454A JP6622152B2 JP 6622152 B2 JP6622152 B2 JP 6622152B2 JP 2016131454 A JP2016131454 A JP 2016131454A JP 2016131454 A JP2016131454 A JP 2016131454A JP 6622152 B2 JP6622152 B2 JP 6622152B2
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
impurity introduction
introduction region
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016131454A
Other languages
English (en)
Other versions
JP2018006571A (ja
Inventor
浩司 武田
浩司 武田
松尾 慎治
慎治 松尾
拓郎 藤井
拓郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016131454A priority Critical patent/JP6622152B2/ja
Publication of JP2018006571A publication Critical patent/JP2018006571A/ja
Application granted granted Critical
Publication of JP6622152B2 publication Critical patent/JP6622152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光送信器用光源などに利用される半導体から構成された光素子に関する。
近年の半導体光デバイスやウエハ接合技術の向上により、誘電体(絶縁体)からなる基部の上に半導体薄膜によるスラブ型の光素子を形成することが可能になってきている。例えば、シリコン基板上のSiO2層の上に形成したIII−V族化合物半導体による、低消費エネルギーで動作する半導体レーザなどが開発されている。SiO2層は、光閉じ込めのためのクラッドとして機能し、厚さが500nm〜2μmとされ、また、これ以上の厚さとされている場合もある。
これらの絶縁他による基部の上に形成されている素子では、光利得を得る領域である活性部に電流を注入するために、基部の平面方向(水平方向)に活性部を挾むようにp型半導体およびn型半導体を形成し、いわゆる横方向のp−i−n接合とし、電流は活性部に対して水平方向に流れる。
K. Doi et al., "Room-temperature Continuous-wave Operation of Lateral Current Injection Membrane Laser", Proceedings of International conference on Indium Phosphide and Related Materials (IPRM), 2013. S. Matsuo et al., "Directly Modulated DFB Laser on SiO2/Si Substrate for Datacenter Networks", Journal of Lightwave Technology, vol.33, no.6, pp.1217-1222, 2015. K. Takeda et al., "Few-fJ/bit data transmissions using directly modulated lambda-scale embedded active region photonic-crystal lasers", Nature Photonics, vol.7, no.7, pp.569-575, 2013.
上述した薄膜光素子のなかでも、特に半導体レーザでは、低エネルギー駆動が可能であり、変調効率が良いことから、量子井戸構造が活性部に用いられている。例えば、図7に示すように、フォトニック結晶から構成した半導体レーザがある(非特許文献3参照)。
この半導体レーザは、基部301および基部301に形成された柱状の複数の格子要素302を備える板状のフォトニック結晶本体303を備える。格子要素302は、対象とする光の波長以下の間隔で周期的に基部301に設けられている。また、格子要素302は、屈折率が基部301とは異なる。複数の格子要素302は、例えば平面視で三角格子状に配列している。
また、フォトニック結晶本体303の中央部を通過して所定の方向に直線状に延在して格子要素302が形成されていないコア304を備える。コア304は、線欠陥から構成している。コア304には、基部301とは屈折率の異なる材料から構成された量子井戸構造の活性部305が埋め込まれている。
また、活性部305を挟む状態に、フォトニック結晶本体303にp型半導体領域306およびn型半導体領域307が形成され、活性部305に対して横方向に電流が注入可能とされている。加えて、フォトニック結晶本体303には、互いに離間して形成された2つの共振器(不図示)が設けられ、2つの共振器と光結合可能な間隔とされてコア304(光導波路)が配置され、レーザが発振可能とされている。なお、ここでは、非特許文献3に示された構成を例示しているが、他の従来例でも共振器構造が異なるのみで、p型、n型および量子井戸に関わる断面構造は同様である。
しかしながら、上述した横方向のp−i−n接合では、活性部を構成する量子井戸構造に対して水平方向に電流が流れる。このため、印加電圧が量子井戸構造の障壁層および量子井戸構造を上下に挟むi型の半導体層のバンドギャップよりも大きくなると、井戸層以外に障壁層およびi型の半導体層へ電流が流れる可能性がある。
量子井戸の井戸層以外に電流が流れると、そのキャリアは目的とする波長で発光をもたらすことができず、過剰な電流分となり消費エネルギーが増大してしまうという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、絶縁体からなる基部の上に形成した半導体薄膜による光素子における消費エネルギーの増大が抑制できるようにすることを目的とする。
本発明に係る光素子は、絶縁体からなる基部層の上に形成されたIII−V族化合物半導体からなる第1半導体層と、第1半導体層の上に形成されたIII−V族化合物半導体からなる第2半導体層と、第2半導体層の上に形成されたIII−V族化合物半導体からなる第3半導体層と、第2半導体層に埋め込まれた多重量子井戸構造の活性部と、第1半導体層の活性部の下部より第1方向に延在する第1電流注入領域に形成された第1導電型の第1不純物導入領域と、第3半導体層の活性部の上部より第2方向に延在する第2電流注入領域に形成された第2導電型の第2不純物導入領域とを備え、第1半導体層の第1不純物導入領域以外の領域はi型とされ、第3半導体層の第2不純物導入領域以外の領域はi型とされ、第2半導体層は、活性部の周囲を囲って形成され、第2半導体層の活性層に接する部分はi型とされ、第1電流注入領域と第2電流注入領域とは、活性部以外の領域の基部層の上で重なることなく配置されている。
上記光素子において、活性部以外の領域の第1電流注入領域と上下方向に重なる第2半導体層および第3半導体層に、第1不純物導入領域に連続して形成された第1導電型の第3不純物導入領域と、活性部以外の領域の第2電流注入領域と上下方向に重なる第1半導体層および第2半導体層に、第2不純物導入領域に連続して形成された第2導電型の第4不純物導入領域とを備えるようにしてもよい。
上記光素子において、平面視で、第1電流注入領域と第2電流注入領域との間において、厚さ方向に、第1半導体層,第2半導体層,および第3半導体層に連続し、平面視で、隣り合う領域は異なる導電型とした状態で形成された第1導電型の第5不純物導入領域および第2導電型の第6不純物導入領域を備えるようにしてもよい。
上記光素子において、第2半導体層において活性部を挟んで延在する光導波路を備えることができる。
上記光素子において、第1電流注入領域および第2電流注入領域は、活性部の領域を挾んで各々異なる方向に延在しているようにしてもよい。
上記光素子において、p型とされた第1不純物導入領域または第2不純物導入領域は、n型とされた第2不純物導入領域または第1不純物導入領域より平面視で広い面積とされていてもよい。
上記光素子において、p型とされた第1不純物導入領域または第2不純物導入領域は、n型とされた第2不純物導入領域または第1不純物導入領域より厚く形成されていてもよい。
上記光素子において、p型とされた第1不純物導入領域または第2不純物導入領域は、InGaAsPから構成し、n型とされた第2不純物導入領域または第1不純物導入領域は、InPから構成してもよい。
以上説明したことにより、本発明によれば、絶縁体からなる基部の上に形成した半導体薄膜による光素子における消費エネルギーの増大が抑制できるという優れた効果が得られる。
図1は、本発明の実施の形態1における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。 図2Aは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図2Bは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図2Cは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図2Dは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図2Eは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図2Fは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。 図3は、本発明の実施の形態2における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。 図4は、本発明の実施の形態3における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。 図5は、本発明の実施の形態4における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。 図6は、本発明の実施の形態4における他の光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。 図7は、従来の光素子の構成を示す平面図(a)および断面図(b)である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について図1を用いて説明する。図1は、本発明の実施の形態1における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。
この光素子は、まず、絶縁体からなる基部層101の上に形成されたi型のIII−V族化合物半導体からなる第1半導体層102と、第1半導体層102の上に形成されたi型のIII−V族化合物半導体からなる第2半導体層103と、第2半導体層103の上に形成されたi型のIII−V族化合物半導体からなる第3半導体層104とを備える。これらは、例えば、InPから構成することができる。
なお、図1において、(a)は、基部層101の平面に平行な第1半導体層102の断面を示し、(b)は、基部層101の平面に平行な第2半導体層103の断面を示し、(c)は、基部層101の平面に平行な第3半導体層104の断面を示している。また、各断面は、各層の層厚方向中央部の状態を示している。
第2半導体層103には、多重量子井戸構造の活性部105が埋め込まれている。また、第1半導体層102の活性部105の下部より第1方向に延在する第1電流注入領域に形成された第1導電型の第1不純物導入領域106と、第3半導体層104の活性部105の上部より第2方向に延在する第2電流注入領域に形成された第2導電型の第2不純物導入領域107とを備える。ここで、第1電流注入領域(第1不純物導入領域106)と第2電流注入領域(第2不純物導入領域107)とは、活性部105以外の領域の基部層101の平面上で重なることなく配置されている。
第1不純物導入領域106および第2不純物導入領域107には、各々図示しない領域においてコンタクトが接続し、電源が接続可能とされ、電流が注入可能とされている。活性部105に電流を注入することで、活性部105を発光部として発光させることができる。
例えば、実施の形態1において、第1不純物導入領域106の延在している方向へ、第2半導体層103に活性部105を挟んで光導波路(不図示)を形成すれば、上述した発光を取り出すことができる。また、上記光導波路に共振器構造を構成すれば、レーザとすることができる。例えば、活性部105の上面に回折格子を形成することで、分布帰還型(Distributed Feedback:DFB)レーザとすることができる。また、フォトニック結晶構造を取り入れることで、従来技術で説明したレーザが構成できる。
実施の形態1における光素子は、絶縁体からなる基部層101から見て、活性部105の上下を挟む状態に第1不純物導入領域106および第2不純物導入領域107が配置されている。この結果、実施の形態1によれば、活性部105に対して外部からの電流を上下方向に流せることが可能となる。この結果、横方向に電流を流した場合に発生する活性部105を構成する障壁層などへの電流リークが抑制できるようになる。また、本発明は、各層をnmサイズの厚さとすることが容易である。
例えば、第1半導体層102、第2半導体層103、および第3半導体層104の合計の厚さを250nmとし、活性部105は、厚さ5nmとされた6つの量子井戸層による多重量子井戸構造とした場合を考える。この厚さでは、前述したように光導波路を設けた場合、単一モードが実現できる。この構成では、第1半導体層102、第2半導体層103、および第3半導体層104の全厚に占める全井戸層の合計厚さは、約12%となる。
この構成において、従来のように、活性部105に対して横方向から電流を注入すると、12%程度のキャリアしか活性部105の井戸層に注入できていない可能性がある。これに対し、本発明によれば、活性部105に対して上下方向に電流が注入されるので、原理的には、100%のキャリアを活性部105の井戸層に通すことができ、8倍以上の電流注入効率向上が期待できる。
次に、実施の形態1における光素子の製造方法について、図2A〜図2Fを用いて説明する。図2A〜図2Fは、本発明の実施の形態1における光素子の製造途中の状態を示す断面図(a)および平面図(b)である。(b)は、基部層101の平面に平行な断面を示している。
まず、図2Aに示すように、絶縁体からなる基部層101の上に、i型(アンドープ)のIII−V族化合物半導体からなる第1半導体層102を形成する。例えば、基部層101は、石英基板である。また、基部層101は、シリコン基板の上に熱酸化により形成した酸化シリコン層である。また、基部層101は、所定の基板の上に誘電体を堆積するとで形成した誘電体層である。このような基部層101に対し、よく知られたウエハ接合法によりInPなどのIII−V族化合物半導体の層を接合することで、第1半導体層102を形成する。
次に、第1電流注入領域にイオン注入法で第1導電型(例えばn型)の不純物を導入することで、図2Bに示すように、第1不純物導入領域106を形成する。第1不純物導入領域106は、基部層101に到達する深さに形成してもよく、基部層101には到達しない深さに形成してもよい。
次に、よく知られたエピタキシャル成長方法により、図2Cに示すように、第1半導体層102の上に量子井戸構造の半導体積層構造201を形成し、また、i型(アンドープ)のIII−V族化合物半導体(例えばInP)からなる半導体層202を形成する。例えば、半導体積層構造201は、よく知られたInGaAsPからなる障壁層および量子井戸層から構成されている。また、半導体積層構造201は、よく知られたInGaAlAsからなる障壁層および量子井戸層から構成してもよい。半導体積層構造201は、活性部105となり、半導体層202は、活性部105の上の第3半導体層104となる。例えば、有機金属気相成長(MOVPE)や、分子線エピタキシー法(MBE)などによりエピタキシャル成長を実施すればよい。
次に、半導体積層構造201および半導体層202を、公知のリソグラフィー技術で形成したマスクパターン(不図示)を用い、よく知られたドライエッチング技術によりエッチングしてパターニングすることで、図2Dに示すように、所定の形状とした多重量子井戸構造の活性部105、および半導体層203を形成する。
次に、形成した活性部105の周囲の第1半導体層102の上に、エピタキシャル成長方法により、例えばアンドープのInPを再成長させ、活性部105を埋めることで、図2Eに示すように、第2半導体層103および第3半導体層104を形成する。
次に、第2電流注入領域にイオン注入法で第2導電型(例えばp型)の不純物を導入することで、図2Fに示すように、第2不純物導入領域107を形成する。なお、上述では、第1導電型をn型とし、第2導電型をp型としたが、第1導電型をp型とし、第2導電型をn型としてもよいことは、言うまでもない。
[実施の形態2]
次に、本発明の実施の形態2について、図3を用いて説明する。図3は、本発明の実施の形態2における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。
この光素子は、前述した実施の形態1と同様に、基部層101、第1半導体層102、第2半導体層103、第3半導体層104、活性部105、第1不純物導入領域106、第2不純物導入領域107を備える。
上述した構成に加え、実施の形態2では、まず、活性部105以外の領域の第1電流注入領域における第2半導体層103および第3半導体層104に、第1不純物導入領域106に連続して形成された第1導電型の第3不純物導入領域116を備える。
また、実施の形態2では、活性部105以外の領域の第2電流注入領域における第1半導体層102および第2半導体層103に、第2不純物導入領域に連続して形成された第2導電型の第4不純物導入領域117を備える。
実施の形態2によれば、活性部105に電流を注入するための不純物導入領域が、活性部105以外の領域で第1半導体層102、第2半導体層103、および第3半導体層104の厚さ方向全域に形成される。この結果、これらの領域における抵抗を小さくすることができる。
例えば、第1半導体層102、第2半導体層103、および第3半導体層104の合計の厚さを250nmとし、活性部105は、厚さ150nmとされている構成では、第1半導体層102および第3半導体層104は、厚さ50nm程度となる。この厚さの第1半導体層102および第3半導体層104のみに不純物導入領域を形成した場合に比較し、実施の形態2では、各導電型の不純物導入領域の活性部105以外の部分の厚さが250nmとなり、約5倍となる。この結果、第1半導体層102および第3半導体層104のみに不純物導入領域を形成した場合に比較し、実施の形態2によれば、素子抵抗を1/5に削減する効果が期待される。
[実施の形態3]
次に、本発明の実施の形態3について、図4を用いて説明する。図4は、本発明の実施の形態3における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。
この光素子は、前述した実施の形態2と同様に、基部層101、第1半導体層102、第2半導体層103、第3半導体層104、活性部105、第1不純物導入領域106、第2不純物導入領域107、第3不純物導入領域116、および第4不純物導入領域117を備える。
上述した構成に加え、実施の形態3では、第1電流注入領域と第2電流注入領域との間の第1半導体層102、第2半導体層103および第3半導体層104に連続し、隣り合う領域は異なる導電型とした状態で形成された第1導電型の第5不純物導入領域108および第2導電型の第6不純物導入領域109を備える。
前述した実施の形態2の構成では、基部層101の平面方向(水平方向)には、第1電流注入領域と第2電流注入領域との間のi領域が長いp−i−n接合が形成される。i領域が十分長ければ、水平方向に流れる電流(活性部105に注入されない漏れ電流)は小さい。しかし素子サイズが小さく、i領域の長さを十分にとれない時には、i領域に水平方向へ漏れ電流が流れる可能性がある。
これに対し、実施の形態3によれば、第5不純物導入領域108および第6不純物導入領域109を設け、i領域において水平方向にサイリスタ構造(p−n−p−nあるいはn−p−n−p)を構成した。これにより、i領域において水平方向へ流れる漏れ電流をさらに小さくし、活性部105への電流注入効率を向上させることができる。
[実施の形態4]
次に、本発明の実施の形態4について、図5を用いて説明する。図5は、本発明の実施の形態4における光素子の構成を示す断面図(a)、平面図(b),(c),(d)である。
この光素子は、前述した実施の形態1と同様に、基部層101、第1半導体層102、第2半導体層103、第3半導体層104、活性部105、第1不純物導入領域106、第2不純物導入領域107を備える。
ここで、実施の形態4では、第1電流注入領域(第1不純物導入領域106)および第2電流注入領域(第2不純物導入領域107)が、活性部105の領域を挾んで各々異なる方向に延在している。図5に示す例では、(b)に示すように、第1不純物導入領域106は、活性部105の領域から紙面左側に延在し、(d)に示すように、第2不純物導入領域107は、活性部105の領域から紙面右側に延在している。
なお、実施の形態4では、活性部105以外の領域の第1電流注入領域における第2半導体層103に、第1不純物導入領域106に連続して形成された第1導電型の第7不純物導入領域116aを備え、活性部105以外の領域の第2電流注入領域における第2半導体層103に、第2不純物導入領域に連続して形成された第2導電型の第8不純物導入領域117aを備える。
実施の形態4によれば、図5の(b),(c),(d)の紙面上下方向の領域には、不純物導入領域が形成されていない。このため、第1電流注入領域および第2電流注入領域以外の領域の第1半導体層102、第2半導体層103、第3半導体層104を、光導波路などに加工して利用することが容易である。このように、実施の形態4によれば、上述した領域の方向には、活性部105に接続する光導波路が形成しやすい構成となっている。
ところで、実施の形態4の光素子においても、基部層101の平面方向(水平方向)には、第1電流注入領域と第2電流注入領域との間のi領域が長いp−i−n接合が形成され、素子サイズが小さく、i領域の長さを十分にとれない時には、i領域に水平方向へ漏れ電流が流れる可能性がある。
これに対し、図6に示すように、第9不純物導入領域108aおよび第10不純物導入領域109aを設け、i領域において水平方向にサイリスタ構造(p−n−p−nあるいはn−p−n−p)を構成してもよい。これにより、i領域において水平方向へ流れる漏れ電流をさらに小さくし、活性部105への電流注入効率を向上させることができる。
ところで、上述した各実施の形態において、p型とされた第1不純物導入領域または第2不純物導入領域は、n型とされた第2不純物導入領域または第1不純物導入領域より平面視で広い面積とすることで、p型とされた領域における抵抗をより小さくすることができる。
また、p型とされた第1不純物導入領域または第2不純物導入領域は、n型とされた第2不純物導入領域または第1不純物導入領域より厚く形成することで、やはり、p型とされた領域における抵抗をより小さくすることができる。
また、p型とされた第1不純物導入領域または第2不純物導入領域は、InGaAsPから構成し、型とされた第2不純物導入領域または第1不純物導入領域は、InPから構成してもよい。InGaAsPは、p型不純物をより高濃度に導入することが可能であり、p型とされた領域における抵抗をより小さくすることができる。
以上に説明したように、本発明では、絶縁体からなる基部層の上に、i型のIII−V族化合物半導体からなる第1半導体層、第2半導体層、第3半導体層を積層し、第2半導体層に多重量子井戸構造の活性部を埋め込み、第1半導体層の活性部の下部より第1方向に延在する第1電流注入領域に第1導電型の第1不純物導入領域を形成し、第3半導体層の活性部の上部より第2方向に延在する第2電流注入領域に第2導電型の第2不純物導入領域を形成し、第1電流注入領域と第2電流注入領域とは、活性部以外の領域の基部層の上で重なることなく配置されているようにした。この結果、本発明によれば、絶縁体からなる基部の上に形成した半導体薄膜による光素子における消費エネルギーの増大が抑制できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…基部層、102…第1半導体層、103…第2半導体層、104…第3半導体層、105…活性部、106…第1不純物導入領域、107…第2不純物導入領域。

Claims (8)

  1. 絶縁体からなる基部層の上に形成されたIII−V族化合物半導体からなる第1半導体層と、
    前記第1半導体層の上に形成されたIII−V族化合物半導体からなる第2半導体層と、
    前記第2半導体層の上に形成されたIII−V族化合物半導体からなる第3半導体層と、
    前記第2半導体層に埋め込まれた多重量子井戸構造の活性部と、
    前記第1半導体層の前記活性部の下部より第1方向に延在する第1電流注入領域に形成された第1導電型の第1不純物導入領域と、
    前記第3半導体層の前記活性部の上部より第2方向に延在する第2電流注入領域に形成された第2導電型の第2不純物導入領域と
    を備え、
    前記第1半導体層の前記第1不純物導入領域以外の領域はi型とされ、
    前記第3半導体層の前記第2不純物導入領域以外の領域はi型とされ、
    前記第2半導体層は、前記活性部の周囲を囲って形成され、前記第2半導体層の前記活性層に接する部分はi型とされ、
    前記第1電流注入領域と前記第2電流注入領域とは、前記活性部以外の領域の前記基部層の上で重なることなく配置されていることを特徴とする光素子。
  2. 請求項1記載の光素子において、
    前記活性部以外の領域の前記第1電流注入領域と上下方向に重なる前記第2半導体層および前記第3半導体層に、前記第1不純物導入領域に連続して形成された第1導電型の第3不純物導入領域と、
    前記活性部以外の領域の前記第2電流注入領域と上下方向に重なる前記第1半導体層および前記第2半導体層に、前記第2不純物導入領域に連続して形成された第2導電型の第4不純物導入領域と
    を備えることを特徴とする光素子。
  3. 請求項2記載の光素子において、
    平面視で、前記第1電流注入領域と前記第2電流注入領域との間において、厚さ方向に、前記第1半導体層,前記第2半導体層,および前記第3半導体層に連続し、平面視で、隣り合う領域は異なる導電型とした状態で形成された第1導電型の第5不純物導入領域および第2導電型の第6不純物導入領域を備えることを特徴とする光素子。
  4. 請求項1〜3のいずれか1項に記載の光素子において、
    前記第2半導体層において前記活性部を挟んで延在する光導波路を備えることを特徴とする光素子。
  5. 請求項4記載の光素子において、
    前記第1電流注入領域および前記第2電流注入領域は、前記活性部の領域を挾んで各々異なる方向に延在している
    ことを特徴とする光素子。
  6. 請求項1〜5のいずれか1項に記載の光素子において、
    p型とされた前記第1不純物導入領域または前記第2不純物導入領域は、n型とされた前記第2不純物導入領域または前記第1不純物導入領域より平面視で広い面積とされていることを特徴とする光素子。
  7. 請求項1〜6のいずれか1項に記載の光素子において、
    p型とされた前記第1不純物導入領域または前記第2不純物導入領域は、n型とされた前記第2不純物導入領域または前記第1不純物導入領域より厚く形成されていることを特徴とする光素子。
  8. 請求項1〜7のいずれか1項に記載の光素子において、
    p型とされた前記第1不純物導入領域または前記第2不純物導入領域は、InGaAsPから構成され、
    n型とされた前記第2不純物導入領域または前記第1不純物導入領域は、InPから構成されている
    ことを特徴とする光素子。
JP2016131454A 2016-07-01 2016-07-01 光素子 Active JP6622152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016131454A JP6622152B2 (ja) 2016-07-01 2016-07-01 光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016131454A JP6622152B2 (ja) 2016-07-01 2016-07-01 光素子

Publications (2)

Publication Number Publication Date
JP2018006571A JP2018006571A (ja) 2018-01-11
JP6622152B2 true JP6622152B2 (ja) 2019-12-18

Family

ID=60948081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131454A Active JP6622152B2 (ja) 2016-07-01 2016-07-01 光素子

Country Status (1)

Country Link
JP (1) JP6622152B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320831A1 (en) * 2019-06-03 2022-10-06 Nippon Telegraph And Telephone Corporation Optical Device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230785B2 (ja) * 1993-11-11 2001-11-19 日本電信電話株式会社 半導体レーザおよびその製造方法
JP5569045B2 (ja) * 2010-03-05 2014-08-13 富士通株式会社 光半導体装置の製造方法
JP6267584B2 (ja) * 2014-05-16 2018-01-24 日本電信電話株式会社 半導体光素子

Also Published As

Publication number Publication date
JP2018006571A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP5026905B2 (ja) 半導体発光素子及びその製造方法
KR102182921B1 (ko) 에칭된 평탄화 vcsel
JP4861112B2 (ja) 光半導体装置及びその製造方法
JP2009231773A (ja) フォトニック結晶面発光レーザ素子およびその製造方法
JP2013149665A (ja) 量子カスケード半導体レーザ
US8233515B2 (en) Optical waveguide integrated semiconductor optical device
JP2015015396A (ja) 光半導体素子
US9595811B2 (en) Quantum cascade semiconductor laser
US8379683B2 (en) Quantum cascade laser
JP6839035B2 (ja) 半導体装置の製造方法
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP2013033824A (ja) 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法
US10545285B2 (en) Hybrid optical assembly and method for fabricating same
JP2018152430A (ja) 半導体レーザ
JP6622152B2 (ja) 光素子
JP6588837B2 (ja) 半導体光デバイス
US10312667B2 (en) Quantum cascade laser
US20230139692A1 (en) Semiconductor Optical Device
JP2013236067A (ja) 光半導体装置及びその製造方法
JP2018006590A (ja) 光半導体素子
JP2019102585A (ja) 光デバイス
US20220247155A1 (en) Semiconductor optical device and method for manufacturing the same
JP3255111B2 (ja) 半導体レーザ及びその製造方法
JP2014135351A (ja) 半導体光素子、集積型半導体光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191121

R150 Certificate of patent or registration of utility model

Ref document number: 6622152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150