WO2024005540A1 - 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템 - Google Patents

인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템 Download PDF

Info

Publication number
WO2024005540A1
WO2024005540A1 PCT/KR2023/009026 KR2023009026W WO2024005540A1 WO 2024005540 A1 WO2024005540 A1 WO 2024005540A1 KR 2023009026 W KR2023009026 W KR 2023009026W WO 2024005540 A1 WO2024005540 A1 WO 2024005540A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
driving circuit
display
column
pixel driving
Prior art date
Application number
PCT/KR2023/009026
Other languages
English (en)
French (fr)
Inventor
이명희
송근호
정준영
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220136814A external-priority patent/KR20240002662A/ko
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to CN202380013175.3A priority Critical patent/CN117836839A/zh
Publication of WO2024005540A1 publication Critical patent/WO2024005540A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Definitions

  • the technical field relates to digital display systems, display pixels and their driving circuits.
  • Displays using light-emitting diodes can be applied to a wide range of fields, from small mobile devices to large outdoor displays.
  • displays are being used in a wider variety of fields, including various vehicle devices, AR (Augmented Reality) and VR (Virtual Reality) devices.
  • the driving circuit for driving the display still requires improvement in various characteristics.
  • the technical object of the present invention is to provide a digital display system with improved various characteristics through embodiments.
  • the pixel driving circuit of the digital display device is a circuit formed on an interposer electrically connected to the display substrate through a plurality of bumps, and among the plurality of bumps, the low line of the row driving circuit and the A row terminal connected to the row bump connected to each other, a column terminal connected to the column bump connected to the column line of the column driving circuit among the plurality of bumps, and L formed on the interposer (L is a positive integer of 2 or more)
  • a common element sharing at least one of the row terminal and the column terminal for the display pixels and L pixels connected to the common element and for driving a plurality of light emitters included in each of the L display pixels Contains individual elements.
  • the interposer may be any one of a film interposer, a glass interposer, and a silicon interposer.
  • the pixel driving circuit may further include at least one sensor disposed in a sensor area formed on the interposer.
  • the common elements include a power generator that generates the power required for the pixel driving circuit, a column signal distribution unit that distributes the signal input through the column terminal to the 2L individual pixel elements, and a column signal distribution unit that distributes the signal input through the row terminal to the 2L pixels. It may include at least one of the raw signal distribution units that distribute the raw signal to individual elements.
  • Each of the 2L individual pixel elements may include a pixel built-in memory unit that stores video data input through the column signal distribution unit.
  • Sub-pixel areas where a plurality of light-emitting elements of each of the L display pixels are disposed may be formed at a corner or outside of the display pixel so as to be adjacent to each other.
  • a digital display device has display pixels arranged in M (M is a positive integer) rows and N (N is a positive integer) columns and drives the display pixels. and a plurality of pixel driving circuits, wherein the M
  • M is a positive integer
  • N is a positive integer
  • the M Each of the plurality of macro pixels is grouped with each of the corresponding pixel driving circuits to form a plurality of groups, and the plurality of groups are a plurality of interconnectors electrically connected to the substrate through a plurality of bumps. It is formed on the poser, and each of the plurality of pixel driving circuits is connected to the corresponding at least one row line and at least one column line, and the signal input through at least one of the row line and the column line is divided into the same group. It can be distributed to m x n display pixels within the grouped macro pixels.
  • Each of the plurality of pixel driving circuits is connected to a common element sharing at least one line of a row line and a column line with m It may include m x n individual pixel elements for driving a plurality of light emitting elements included in each of the m x n display pixels.
  • the number of row lines and column lines shared with m may be determined based on design conditions.
  • the application type of the pixel driving circuit is divided into large-area displays, monitor displays, and mobile displays, and the fill factor may be determined to have small values in the order of large-area displays, monitor displays, and mobile displays.
  • the interposer may be any one of a film interposer, a glass interposer, and a silicon interposer.
  • Each of the plurality of pixel driving circuits may further include at least one sensor disposed in a sensor area formed on the corresponding interposer.
  • Each of the display pixels is disposed in a pixel area formed on a corresponding interposer, and the pixel area includes subpixel areas in which a plurality of light emitting elements are disposed and a non-active area excluding the subpixel areas; , each of the plurality of macro pixels includes a pixel driving circuit area where a pixel driving circuit is disposed, and at least a portion of the pixel driving circuit area may overlap with the plurality of non-active areas.
  • Sub-pixel areas may be formed at a corner or outside of a display pixel so as to be adjacent to each other.
  • Each of the m x n individual pixel elements includes a pixel built-in memory unit that stores video data input through the column signal distribution unit, and a pixel that controls the driving of a plurality of light-emitting elements based on video data and a driving signal input through the row signal distribution unit. It may include a driving part.
  • the present invention can improve the ease of testing and repair of display pixels and pixel driving circuits by mounting a plurality of display pixels and a pixel driving circuit on one interposer and connecting them to a display substrate.
  • the present invention can improve various characteristics of a digital display system through the following embodiments.
  • FIG. 1 is a diagram for explaining a display pixel arrangement structure according to an embodiment.
  • FIG. 2 is a diagram for explaining the structure of the display pixel in FIG. 1.
  • Figure 3 is a diagram for explaining an example of the arrangement structure of a display pixel and a pixel driving circuit according to the prior art.
  • Figure 4 is a diagram for explaining another example of the arrangement structure of a display pixel and a pixel driving circuit according to the prior art.
  • Figure 5 is a diagram for explaining the structure of a display driving circuit according to the prior art.
  • Figure 6 is a diagram for explaining a digital display device according to an embodiment of the present invention.
  • FIGS. 7A to 7F are diagrams for explaining a pixel driving circuit according to an embodiment of the present invention.
  • Figure 9 is a diagram for explaining macro pixel driving according to an embodiment of the present invention.
  • Figure 10 is a diagram for explaining macro pixel driving according to another embodiment of the present invention.
  • Figure 11 is a diagram for explaining macro pixel driving according to another embodiment of the present invention.
  • Figure 12 is a diagram for explaining a display driving circuit according to an embodiment of the present invention.
  • Figure 13 is a diagram for explaining an example of a display array configuration according to the prior art.
  • 14A and 14B are diagrams for explaining an example of a display array configuration according to an embodiment of the present invention.
  • FIG. 15 is a diagram for explaining macro pixel driving applicable to the display array configuration of FIG. 14B.
  • FIG. 17 is a diagram to explain the concept of display pixel current driving according to an embodiment of the present invention.
  • 18 to 20 are diagrams for explaining examples of the arrangement structure of display pixels and pixel driving circuits according to embodiments of the present invention.
  • Figure 21 is a diagram for explaining a digital display device according to another embodiment.
  • 22A to 22I are diagrams for explaining a first manufacturing method of a digital display device according to another embodiment.
  • FIGS. 23A and 23B are diagrams for explaining a second manufacturing method of a digital display device according to another embodiment.
  • Figure 24 is a diagram for further explaining a digital display device according to another embodiment.
  • FIG. 25 is a diagram for explaining a macro pixel and a pixel driving circuit according to an embodiment.
  • FIG. 26 is a diagram illustrating a schematic structure of a pixel built-in memory for driving a macropixel according to an embodiment.
  • FIG. 27 is a diagram for explaining a method of operating the pixel built-in memory shown in FIG. 26.
  • FIG. 28 is a diagram for explaining a write operation and a read operation of a pixel built-in memory for driving a macropixel according to an embodiment.
  • FIG. 29 shows another example for explaining a write operation and a read operation of a pixel built-in memory for driving a macro pixel according to an embodiment.
  • FIG. 30 is a diagram for explaining a write operation and a read operation of a pixel built-in memory for two macro pixels according to an embodiment.
  • the term 'or' means 'inclusive or' rather than 'exclusive or'. That is, unless otherwise stated or clear from the context, the expression 'x uses a or b' means any of the natural inclusive permutations.
  • the display panel 100 includes a plurality of display pixels (Px) disposed or arranged in a matrix M x N (M and N are each integers).
  • the display pixels (Pxs) arranged in M rows and N columns may be referred to as an 'array of pixels.'
  • the array of pixels includes pixels arranged in M rows and N columns.
  • M rows may be referred to as 'row lines', and N columns may be referred to as 'column lines'.
  • the row line may be called a horizontal line, scan line, or gate line
  • the column line may be called a vertical line or data line.
  • row line, column line, horizontal line, and vertical line are used to refer to the line formed by pixels on a pixel array, and the terms scan line, gate line, and data line are used to refer to the display panel (100) through which data or signals are transmitted. ) can also be used as a term to refer to the actual wiring on the wire.
  • the display panel 100 may include a pixel driving circuit provided for each display pixel (Px).
  • FIG. 2 is a diagram for explaining the structure of the display pixel in FIG. 1.
  • the display pixel 200 includes a sub-pixel area 205 where a plurality of light-emitting devices are disposed.
  • the subpixel area 205 may also be referred to as an 'active' area.
  • the portion 201 of the display pixel 200 excluding the subpixel area 205 may be referred to as a ‘non-active area’ or a ‘black area.’
  • the plurality of light emitting devices may include three types of subpixels: a red (R) subpixel, a green (G) subpixel, and a blue (B) subpixel.
  • each of the plurality of light emitting devices may be referred to as a subpixel.
  • Various combinations of types and number of subpixels arranged in one display pixel are possible.
  • a fill factor for the array of display pixels may be determined according to the area of the sub-pixel area 205 in the display pixel 200.
  • the fill factor may be determined based on design conditions for the size of the pixel area of the display substrate and the sub-pixel area where the plurality of light-emitting devices are disposed.
  • the display panel 100 may be expressed as a '0.1mm-pitch display panel'.
  • the total surface area of the display pixel 200 is 0.01 [mm 2 ].
  • Red, Green, and Blue can each be implemented by a light-emitting device, and the size of each light-emitting device can be 0.0016 [mm 2 ].
  • the minimum fill factor F 0.16 (1.6/10).
  • the fill factor may be determined by considering the total area of the subpixel area 205. If the total area of the subpixel area 205 is 0.0048[[mm 2 ], the fill factor F is 0.48.
  • Figure 3 is a diagram for explaining an example of the arrangement structure of a display pixel and a pixel driving circuit according to the prior art.
  • a display pixel driving circuit area 310 may be formed in the display pixel 200.
  • the display pixel driving circuit area 310 may be a semiconductor wafer, for example, a silicon semiconductor wafer, for forming the display pixel driving circuit.
  • the display pixel driving circuit may be connected to the light emitting element disposed in the sub-pixel area 205 through an electrical wiring 301.
  • Figure 4 is a diagram for explaining another example of the arrangement structure of a display pixel and a pixel driving circuit according to the prior art.
  • the display pixel 401 of (A) shown in FIG. 4 represents an example in which the area where the light emitting elements 410 are arranged and the area 420 where the pixel driving circuit is formed are formed on the same layer. .
  • the display pixel 401 (B) shown in FIG. 4 represents an example in which the area where the light emitting elements 410 are arranged and the area 420 where the pixel driving circuit is formed are formed on different layers.
  • the area 420 where the pixel driving circuit is formed may be a TFT (Thin Film Transistor) layer below the light emitting device.
  • the pixel driving circuit may exist for each light-emitting device corresponding to the TFT layer.
  • FIG. 4 for convenience of explanation, the illustration of electrical wiring connecting the pixel driving circuit and the light emitting device is omitted.
  • Figure 5 is a diagram for explaining the structure of a display driving circuit according to the prior art.
  • the display driving circuit includes a row driving circuit (ROW Driver) 510, a column driving circuit (COLUMN Driver) 520, and pixel driving circuits (Pixel Drivers) provided for each display pixel.
  • ROW Driver row driving circuit
  • COLUMN Driver column driving circuit
  • pixel driving circuits Pixel Drivers
  • Each pixel driving circuit may provide driving current to the light emitting element of the display pixel based on the video data voltage applied from the column driving circuit 520.
  • the video data voltage may include a constant current generator (Constant Current Generator) data voltage and a PWM (Pulse Width Modulation) data voltage.
  • Each pixel driving circuit expresses the gradation of the image (gradation expression or tone-expression) by providing a driving current of a magnitude corresponding to the constant current source data voltage to the light emitting element for a time corresponding to the PWM data voltage. )can do
  • the example shown in FIG. 5 can be applied to an array of display pixels arranged in a 4 x 5 shape. Accordingly, from the first to the fifth column lines are needed to supply column signals to 20 display pixels. Additionally, 4 row lines are required to supply row signals to 20 display pixels.
  • Column lines and row lines corresponding to display pixels may increase electrical wiring and increase costs in the manufacturing process.
  • Figure 6 is a diagram for explaining a digital display device according to an embodiment of the present invention.
  • the digital display device includes display pixels (1) arranged in M (M is a positive integer) rows and N (N is a positive integer) columns. -1, 1-2, ..., 4-5) and a plurality of pixel driving circuits (A-) for driving the display pixels (1-1, 1-2, ..., 4-5) 1, A-2, ..., B-3).
  • the digital display device is a common interface-based display device and includes a plurality of pixel driving circuits for driving display pixels, where the plurality of pixel driving circuits are 'common interface-based pixels. It means ‘driving circuit’.
  • reference numeral 'A-1' denotes a common interface-based pixel driving circuit for driving the first macro pixel 620.
  • the 'common interface-based pixel driving circuit' may simply be referred to as a pixel driving circuit.
  • each display pixel is expressed in the format of 'row number - column number', and according to FIG. 6, M is 4 and N is 5, but they are not limited thereto.
  • the concepts of 'macropixel' and 'common interface' are introduced to increase electrical wiring and improve device complexity.
  • the term 'common interface' refers to an element that shares a column line or column terminal with a macro pixel.
  • the values of m and n are each 2. Additionally, the m x n adjacent display pixels may also be referred to as 'adjacent 2L (L is an integer) display pixels.' At this time, in the example shown in FIG. 6, the value of L is 2.
  • the M x N display pixels shown in FIG. 6 can be divided into a plurality of macro pixels composed of m x n display pixels.
  • the first macro pixel 620 may be said to be a pixel group consisting of display pixels 1-1, 1-2, 2-1, and 2-2.
  • a common interface-based display device includes a plurality of pixel driving circuits for driving display pixels, and in this case, the plurality of pixel driving circuits refers to a 'common interface-based pixel driving circuit.
  • reference numeral 'A-1' denotes a common interface-based pixel driving circuit for driving the first macro pixel 620.
  • the 'common interface-based pixel driving circuit' may simply be referred to as a pixel driving circuit.
  • the pixel driving circuit A-1 converts the signal input through the first column line 601 to 2 x 2 display pixels 1-1, 1-2, 2-1, and 2-2 in the first macro pixel 620. It can be distributed.
  • the pixel driving circuit A-1 converts the signal input through the first low line 611 to 2 x 2 display pixels 1-1, 1-2, 2-1, and 2-2 in the first macro pixel 620. It can be distributed.
  • Pixel driving circuit A-2 can perform the same operation as pixel driving circuit A-1. Accordingly, the pixel driving circuit A-2 can distribute the signal input through the second column line 603 to display pixels 1-3, 1-4, 2-3, and 2-4 within the macro pixel.
  • the pixel driving circuit A-2 can distribute the signal input through the first row line 611 to display pixels 1-3, 1-4, 2-3, and 2-4 within the macro pixel.
  • the pixel driving circuit B-1 can distribute the signal input through the first column line 601 to display pixels 3-1, 3-2, 4-1, and 4-2 within the macro pixel.
  • the pixel driving circuit B-1 can distribute the signal input through the second row line 613 to display pixels 3-1, 3-2, 4-1, and 4-2 in the macro pixel.
  • the pixel driving circuit B-2 can distribute the signal input through the second column line 603 to display pixels 3-3, 3-4, 4-3, and 4-4 within the macro pixel.
  • the pixel driving circuit B-2 can distribute the signal input through the second row line 613 to display pixels 3-3, 3-4, 4-3, and 4-4 within the macro pixel.
  • the pixel driving circuit A-3 can distribute the signal input through the third column line 605 to display pixels 1-5, 1-6, 2-5, and 2-6 in the macro pixel.
  • the pixel driving circuit A-3 can distribute the signal input through the first row line 611 to display pixels 1-5, 1-6, 2-5, and 2-6 within the macro pixel.
  • Pixel driver circuit B-3 may operate similarly to pixel driver circuit A-3.
  • the number of column lines can be reduced through the application of macro pixels and common interfaces. Additionally, the number of low lines can be reduced through the application of macro pixels and common interfaces.
  • each of a plurality of macro pixels is grouped with each of the corresponding pixel driving circuits to form a plurality of groups, and the plurality of groups are electrically connected to the substrate through a plurality of bumps. It can be formed on an interposer.
  • the interposer may be one of a film interposer, a glass interposer, and a silicon interposer. If the digital display device is a high-resolution display device, a silicon interposer is applied. And, if the digital display device is a low-resolution display device, a low-cost film interposer can be applied.
  • pixels 1-1, 1-2, 2-1, and 2-2 and pixel driving circuit A-1 are grouped together and mounted on the same interposer, and pixels 1-3, 1-4, and 2-3 and 2-4 and the pixel driving circuit A-2 are grouped together and mounted on the same interposer, and pixels 3-1, 3-2, 4-1, and 4-2 and the pixel driving circuit B-1 are grouped together.
  • pixels 3-3, 3-4, 4-3, and 4-4 and the pixel driving circuit B-2 may be grouped together and mounted on the same interposer.
  • pixels 1-5 and 2-5 and the pixel driver circuit A-3 are grouped together and mounted on the same interposer, and pixels 3-5 and 4-5 and the pixel driver circuit B-3 are grouped together and mounted on the same interposer. It can be mounted on a poser.
  • Each of the plurality of pixel driving circuits is connected to the corresponding at least one row line (611, 613) and at least one column line (601, 603, 605), and inputs through at least one of the row line and the column line.
  • the signal can be distributed to m x n display pixels within the macro pixel grouped into the same group.
  • each of a plurality of macro pixels is grouped with each of the corresponding pixel driving circuits to form a plurality of groups, and the pixel driving circuit corresponding to each of the plurality of groups is embedded in the substrate and each of the plurality of groups Macro pixels corresponding to may be formed on a substrate with a built-in pixel driving circuit.
  • An example of embedding a pixel driving circuit in a substrate will be described in more detail later with reference to FIGS. 21 and 22I.
  • FIG. 6 a configuration in which one pixel driving circuit is connected to one row line and one column line is illustrated, but the configuration is not limited thereto. That is, when one pixel driving circuit is connected to 2 x 2 display pixels as shown in FIG. 6, two row lines and two column lines may be connected to the pixel driving circuit.
  • the pixel driving circuit A-1 transmits a signal input through the first row line 611 to 2 x 2 display pixels 1-1, 1-2, 2-1, and 2 in the first macro pixel 620. It can be distributed as -2, and the signal input through the first column line 601 can also be distributed to display pixels 1-1, 1-2, 2-1, and 2-2 in the first macro pixel 620. there is.
  • Pixel driving circuit A-2 can perform the same operation as pixel driving circuit A-1. Accordingly, the pixel driving circuit A-2 can distribute the signal input through the second column line 603 to the display pixels 1-3, 1-4, 2-3, and 2-4 in the macro pixel, and the first The signal input through the low line 611 may be distributed to display pixels 1-3, 1-4, 2-3, and 2-4 within the macro pixel.
  • the pixel driving circuit B-1 can distribute the signal input through the first column line 601 to the display pixels 3-1, 3-2, 4-1, and 4-2 in the macro pixel 620.
  • the signal input through the 2 low line 613 may be distributed to display pixels 3-1, 3-2, 4-1, and 4-2 within the macro pixel.
  • the pixel driving circuit B-2 can distribute the signal input through the second column line 603 to the display pixels 3-3, 3-4, 4-3, and 4-4 in the macro pixel 620, and the pixel The driving circuit B-2 may distribute the signal input through the second row line 613 to display pixels 3-3, 3-4, 4-3, and 4-4 within the macro pixel.
  • the pixel driving circuit B-3 can distribute the signal input through the third column line 605 to the display pixels 3-5 and 4-5 in the macro pixel, and the signal input through the second row line 613 may be distributed to display pixels 3-5 and 4-5 within the macro pixel.
  • Each of the plurality of pixel driving circuits controls m It may include a shared common element and m x n individual pixel elements for driving a plurality of light emitting elements included in each of the m x n display pixels within the macro pixel connected to the common element and grouped into the same group.
  • m It may include a pixel driver that controls.
  • the number of row lines and column lines shared with the m x n display pixels is determined based on at least one of a fill factor and an application type of the pixel driving circuit, where the fill factor is the pixel area of the display substrate and the plurality of The size of the subpixel area where the light emitting device is disposed may be determined based on design conditions.
  • the application type of the pixel driving circuit is divided into large-area displays, monitor displays, and mobile displays, and the fill factor may be determined to have small values in the order of large-area displays, monitor displays, and mobile displays.
  • Each of the plurality of pixel driving circuits A-1, A-2, ..., B-3 may further include at least one sensor disposed in a sensor area formed on the corresponding interposer.
  • each of the display pixels is disposed in a pixel area formed on the corresponding interposer, where the pixel area is non-active excluding subpixel areas and subpixel areas in which a plurality of light emitting elements are disposed. ) area may be included.
  • each of the plurality of macro pixels includes a pixel driving circuit area where a pixel driving circuit is disposed, and at least a portion of the pixel driving circuit area may overlap with the plurality of non-active areas.
  • the sub-pixel areas may be formed at a corner or outside of a display pixel so as to be adjacent to each other.
  • the pixel driving circuit according to one embodiment will be described in more detail later with reference to FIGS. 7A to 7F.
  • the digital display device according to one embodiment will be described in more detail later with reference to FIGS. 8 to 20.
  • FIGS. 7A to 7F are diagrams for explaining a pixel driving circuit according to an embodiment of the present invention.
  • a pixel driving circuit may be formed on an interposer electrically connected to the display substrate through a plurality of bumps.
  • the interposer may be one of a film interposer, a glass interposer, and a silicon interposer. Additionally, the interposer may be formed based on a reel-to-reel process.
  • the plurality of bumps may include column bumps, row bumps, and voltage bumps.
  • the interposer has eight bumps on the lower surface, namely, a first column bump (Col 1), a second column bump (Col 2), a first row bump (Row 1), and a second row bump (Row 2).
  • V CC voltage bump (VCC), V DD voltage bump (VDD), reference voltage bump (VREF), and ground bump (GND) may be formed, but are not limited to this, and the configuration of the bump can be easily configured according to the design. can be changed.
  • the interposer may have only one column bump and one row bump.
  • the plurality of bumps may include at least one metal material selected from gold (Au) and copper (Cu), but the present invention is not limited thereto, and known metal materials constituting the bumps may be used.
  • the plurality of bumps may be at least one of a Cu pillar bump with a size (pitch) of 40 ⁇ m to 120 ⁇ m, a gold stud bump (Au stud bump) with a size of 20 ⁇ m to 60 ⁇ m, and a micro bump with a size of 5 ⁇ m to 40 ⁇ m. You can.
  • the plurality of bumps may further include magnetic nano powder, and through this, the plurality of bumps may be controlled to be self-aligned and placed in the correct position during the interposer forming process.
  • the pixel driving circuit includes a row terminal connected to a row bump connected to the row line of the row driving circuit among the plurality of bumps, and a column connected to a column bump connected to the column line of the column driving circuit among the plurality of bumps. It may include terminals.
  • the pixel driving circuit is connected to a common element and a common element sharing at least one of the row terminal and the column terminal for L (L is a positive integer of 2 or more) display pixels formed on the interposer. It may include L individual pixel elements for driving a plurality of light emitting elements (R, G, B) included in each of the L display pixels.
  • the pixel driving circuit includes a first column terminal, a second column terminal, a first row terminal, a second row terminal, and V, which are each connected to eight bumps through vias formed inside the interposer. It may include, but is not limited to, a CC voltage terminal, a V DD voltage terminal, a reference voltage terminal, and a ground terminal.
  • the pixel driving circuit may further include a plurality of terminals respectively connected to a plurality of light emitting elements (R, G, B) included in each of the display pixels.
  • the pixel driving circuit may further include at least one sensor disposed in the sensor area 710 formed on the interposer.
  • at least one sensor may be a touch sensor, but is not limited thereto.
  • the common elements include a power generator that generates the power required for the pixel driving circuit, a column signal distribution unit that distributes the signal input through the column terminal to the L individual pixel elements, and a column signal distribution portion that distributes the signal input through the row terminal to the L pixels. It may include at least one of the raw signal distribution units that distribute the raw signal to individual elements.
  • each of the L individual pixel elements may include a pixel built-in memory unit that stores video data input through the column signal distribution unit.
  • sub-pixel areas where a plurality of light-emitting elements of each of the L display pixels are disposed may be formed at a corner or outside of the display pixel so as to be adjacent to each other.
  • the pixel driving circuit may be disposed on the same surface (top surface) of the L individual pixel elements and the interposer, but is not limited to this and may be disposed on different surfaces.
  • the pixel driving circuit is disposed on the lower surface (i.e., rear surface) of the interposer, and the L individual pixel elements may be disposed on the upper surface of the interposer, thereby preventing damage to devices or chips due to electrostatic discharge (ESD). Chip damage can be minimized (FIG. 7d).
  • the pixel driving circuit MPD
  • L the number of individual pixel elements
  • space Individual pixel elements can be placed on the top surface of the interposer without restrictions, thereby securing a space margin and arranging L individual pixel elements uniformly within the pixel cluster (FIGS. 7e and 7f).
  • Figure 8 is a diagram for explaining an implementation example of a pixel driving circuit according to an embodiment of the present invention.
  • the pixel driving circuit 800 includes a common element 810, a plurality of terminals 861, 863, and 865, and individual pixel elements 820, 830, 840, and 850.
  • the common element 810 may share at least one of the column line of the column driver circuit and the row line of the row driver circuit with the display pixels within the macro pixel.
  • display pixels within a macro pixel may share at least one of a column line and a row line.
  • the common element 810 may be a component of the pixel driving circuit A-1 shown in FIG. 6. At this time, the common element 810 corresponds to the first column line 601 and the first row line for the display pixels 1-1, 1-2, 2-1, and 2-2 in the first macro pixel 620. You can share (611).
  • the common element 810 may be connected to the row line of the row driving circuit through the row terminal 861 and may be connected to the column line of the column driving circuit through the column terminal 863. Additionally, power can be supplied through the VCC terminal 865 and the GND terminal 867.
  • the expression 'sharing a column line for display pixels' may also be expressed as 'sharing a column terminal for display pixels.
  • the common element 810 may share at least one of the row terminal 861 and the column terminal 863 with the display pixels within the macro pixel.
  • the common element 810 may include a power generator 811 that generates power required for the pixel driving circuit, a row signal distribution unit 861, and a column signal distribution unit 863. Additionally, the common element 810 may further include a reset unit (not shown).
  • the reset unit may generate a reset signal that initializes the pixel built-in memory unit included in each pixel individual element (820, 830, 840, and 850). At this time, the reset unit may initialize the pixel built-in memory unit based on the row signal and the column signal in a preset video data reset section.
  • the power generator 811 may generate a reference voltage (VDD) using a row signal input from the row terminal 861 and a column signal input from the column terminal 863.
  • the reference voltage may be output to each pixel individual element (820, 830, 840, and 850).
  • two thick lines between the common element 810 and the individual pixel elements 820, 830, 840, and 850 represent electrical wiring that transmits a reference voltage and a reset signal.
  • the area where the pixel driving circuit 800 is placed may be determined to be a specific location within the macro pixel.
  • the area where the pixel driving circuit 800 is disposed, that is, the 'pixel driving circuit area' may be formed to overlap a plurality of non-active areas within the macro pixel.
  • the column signal distribution unit 815 distributes the signal input through the column terminal 863 to the individual pixel elements 820, 830, 840, and 850.
  • the signal input through the column terminal 863 may be video data stored in the pixel internal memory unit of each pixel individual element 820, 830, 840, and 850.
  • the video data may be four pieces of digital data for display pixels corresponding to each pixel individual element (820, 830, 840, and 850).
  • the column signal distribution unit 815 distributes the four digital data to each pixel individual element based on the addressing data or code command included in the input signal. It can be distributed to fields (820, 830, 840, 850).
  • the row signal distribution unit 813 distributes the signal input through the row terminal 861 to the individual pixel elements 820, 830, 840, and 850.
  • the signal input through the low terminal 861 may be a PWM driving signal for PWM driving the individual pixel elements 820, 830, 840, and 850.
  • the low signal distribution unit 813 distributes the PWM driving signal to each pixel individual element ( 820, 830, 840, 850).
  • the raw signal distribution unit 813 may distribute a timing signal for controlling the driving time of each display pixel in the macro pixel to each pixel individual device 820, 830, 840, and 850.
  • two thin lines between the raw signal distribution unit 813 and the individual pixel elements 820, 830, 840, and 850 represent electrical wiring for distribution of the raw signal. Additionally, two thin lines between the column signal distribution unit 815 and the individual pixel elements 820, 830, 840, and 850 represent electrical wiring for distribution of the column signal.
  • Each of the individual pixel elements 820, 830, 840, and 850 is connected to the common element 810, and drives a plurality of light emitters included in each display pixel within the macro pixel.
  • Each of the individual pixel elements 820, 830, 840, and 850 may include a built-in pixel memory that stores video data input through the column signal distribution unit 815.
  • Each of the individual pixel devices 820, 830, 840, and 850 may include a pixel driver that controls driving of the plurality of light-emitting devices based on video data and a PWM driving signal.
  • Each of the individual pixel devices 820, 830, 840, and 850 may include a plurality of terminals or electrodes connected to the light emitting devices.
  • each of the individual pixel elements 820, 830, 840, and 850 may include R, G, and B electrodes connected to the light emitting elements.
  • reference numerals 865 and 867 indicate voltage input terminals and ground terminals that may be additionally provided in the pixel driving circuit.
  • FIG. 8 shows an example of distributing signals input through the row terminal 861 and the column terminal 863 to the individual pixel elements 820, 830, 840, and 850.
  • Signals input through the row terminal 861 and the column terminal 863 may be processed differently from the example shown in FIG. 8. Examples of this will be explained with reference to FIG. 25.
  • a common interface for driving display pixels within a macro pixel can be designed in consideration of fill factor. Additionally, the common interface can be designed considering the application type of the pixel driving circuit.
  • the number of column terminals and row terminals shared for the macro pixel may be determined based on at least one of a fill factor and an application type of the pixel driving circuit.
  • pixel driving circuits can be divided into large-area displays, monitor displays, and mobile displays.
  • the fill factor may be determined to have a smaller value in the following order: large-area display, monitor display, and mobile display.
  • a display for a television or a large display for outdoor installation may be a large-area display.
  • the large-area display can be designed with a fill factor of 10 to 30% (0.1 to 0.3).
  • a computer monitor, a vehicle display, or a display for a pad device may be a monitor display.
  • the monitor display can be designed with a fill factor of 30 to 50% (0.3 to 0.5).
  • a display for a mobile smartphone or wearable device may be a mobile display.
  • the mobile display can be designed with a fill factor of 50 to 90% (0.5 to 0.9).
  • FIGS. 9 to 11 various examples of common interface design for macro pixel driving will be described through FIGS. 9 to 11.
  • Figure 9 is a diagram for explaining macro pixel driving according to an embodiment of the present invention.
  • the embodiment shown in FIG. 9 can be applied to a large-area display.
  • the macro pixel consists of four display pixels Px1, Px2, Px3, and Px4.
  • the pixel driving circuits 920a and 920b may include a first common element disposed in the pixel driving circuit 920a and a second common element disposed in the pixel driving circuit 920b.
  • the pixel driving circuits 920a and 920b may each include two pixel individual elements.
  • Pixels Px1 and Px3 may share the column line 901 through the electrical wiring 901-1.
  • Pixels Px2 and Px4 may share the column line 903 through the electrical wiring 903-1.
  • the pixel driving circuits 920a and 920b may each include a distribution unit for distributing the column line signal.
  • FIG. 9 shows a structure in which macro pixels do not share row lines. In the case of large-area displays, it may be desirable not to share low lines in consideration of efficient PWM driving and power distribution.
  • each of the pixel driving circuits 920a and 920b may not include a distribution unit for distributing the low line signal.
  • the pixel driving circuit 920a may receive a low signal input from the low line 911 through the electrical wiring 911-1. At this time, the low signal input through the electrical wiring 911-1 is a signal for driving Px1.
  • the pixel driving circuit 920b may receive a low signal input from the low line 911 through the electrical wiring 911-2. At this time, the low signal input through the electrical wiring 911-2 is a signal for driving Px2.
  • the pixel driving circuit 920a may receive a low signal input from the low line 913 through the electrical wiring 913-1. At this time, the low signal input through the electrical wiring 913-1 is a signal for driving Px3.
  • the pixel driving circuit 920b may receive a low signal input from the low line 913 through the electrical wiring 913-2. At this time, the low signal input through the electrical wiring 913-2 is a signal for driving Px4.
  • Figure 10 is a diagram for explaining macro pixel driving according to another embodiment of the present invention.
  • the example shown in FIG. 10 can be applied to a large-area display or a monitor display.
  • the macro pixel consists of four display pixels Px1, Px2, Px3, and Px4.
  • the pixel driving circuit 1020 may include one common element or two common elements.
  • the pixel driving circuit 1020 may include four individual pixel elements.
  • Pixels Px1 and Px3 may share the column line 1001 through the electrical wiring 1001-1.
  • Pixels Px2 and Px4 may share the column line 1003 through the electrical wiring 1003-1.
  • the pixel driving circuit 1020 may include a distribution unit for distributing column line signals.
  • FIG. 10 unlike the embodiment in FIG. 9, may share a row line.
  • the pixel driving circuit 1020 may receive a low signal input from the low line 1011 through the electrical wiring 1011-1. At this time, the low signal input through the electrical wiring 1011-1 is a signal for driving Px1 and Px2. Alternatively, the low signal input through the electrical wiring 1011-1 may be a signal for driving Px1 and Px3.
  • the pixel driving circuit 1020 may receive a low signal input from the low line 1013 through the electrical wiring 1013-1. At this time, the low signal input through the electrical wiring 1013-1 is a signal for driving Px3 and Px4. Alternatively, the low signal input through the electrical wiring 1013-1 may be a signal for driving Px2 and Px4.
  • Figure 11 is a diagram for explaining macro pixel driving according to another embodiment of the present invention.
  • the example shown in FIG. 11 can be applied to a large-area display or mobile display.
  • the macro pixel consists of four display pixels Px1, Px2, Px3, and Px4.
  • the pixel driving circuit 1120 may include one common element and four pixel individual elements.
  • Pixels Px1, Px2, Px3, and Px4 may share the column line 1101 through the electrical wiring 1101-1.
  • the pixel driving circuit 1120 may include a distribution unit for distributing column line signals.
  • Pixels Px1, Px2, Px3, and Px4 may share the low line 1111 through the electrical wiring 1111-1.
  • the pixel driving circuit 1120 may include a distribution unit for distributing the low line signal.
  • the column line 1103 may supply a column signal to the next macro pixel. Additionally, the low line 1113 can supply a low signal to other macro pixels.
  • Figure 12 is a diagram for explaining a display driving circuit according to an embodiment of the present invention.
  • the macropixel and common interface applied to FIG. 12 may include examples described with reference to FIGS. 6 to 10 .
  • the display driving circuit according to an embodiment of the present invention can reduce column lines and row lines on the display panel.
  • the number of column lines 1221, 1223, and 1225 and row lines 1211 and 1213 on the display panel may be determined based on Equation 1 below.
  • Row N is The number of row lines
  • Col N is the number of column lines
  • MOD(X, Y) is the remaining value of X/Y.
  • M is 4 and m is 2. Therefore, MOD(M, m) is 0 and the total number of row lines is 3.
  • N is 5 and n is 2. Therefore, MOD(M, n) is 1, and the total number of column lines is 3.
  • addressing data or code commands for distributing column signals to individual pixel elements may be generated in the COLUMN Driver 1220. Additionally, addressing data or code instructions may be generated in a separate column addressing unit 1230.
  • the column addressing unit 1230 inputs the column signals input from Col1 and Col2 to the pixel driving circuits A-1 and B-1 through serial-to-parallel conversion or combination. can do.
  • the signal output from Col1 may be a video data string input to pixels 1-1, 2-1, 3-1, and 4-1.
  • the signal output from Col2 may be a video data string input to pixels 1-2, 2-2, 3-2, and 4-2.
  • the column addressing unit 1230 combines the column signals input from Col1 and Col2 to pixels 1-1, 2-1, 1-2, 2-2, 3-1, 4-1, 3-2, and 4-2. It can be converted into a sequence corresponding to .
  • the sequence corresponding to pixels 1-1, 2-1, 1-2, and 2-2 is input to the pixel driving circuit A-1.
  • Sequences corresponding to pixels 3-1, 4-1, 3-2, and 4-2 can be input to the pixel driver circuit B-1.
  • addressing data or code commands for distributing row signals to individual pixel elements may be generated in the ROW Driver 1210. Additionally, addressing data or code instructions may be generated in a separate row addressing unit 1240.
  • the signal output from ROW1 may be a PWM driving signal input to pixels 1-1, 1-2, 1-3, 1-4, and 1-5.
  • the signal output from ROW2 may be a driving signal input to pixels 2-1, 2-2, 2-3, 2-4, and 2-5.
  • the row addressing unit 1240 combines the column signals input from ROW1 and ROW2 into pixels 1-1, 1-2, 2-1, 2-2, 1-3, 1-4, 2-3, and 2-4. , can be converted to sequences corresponding to 1-5, 2-5.
  • the sequence corresponding to pixels 1-1, 1-2, 2-1, and 2-2 is input to the pixel driving circuit A-1.
  • Sequences corresponding to pixels 1-3, 1-4, 2-3, and 2-4 can be input to the pixel driving circuit B-1.
  • Sequences corresponding to pixels 1-5 and 2-5 can be input to the pixel driving circuit A-3.
  • the thickness of the electrical wiring can be made thicker. For example, if the thickness of the wire formed on the display panel is increased, IR-Drop (voltage drop) can be reduced.
  • Reducing the number of lines formed on the display panel can bring the benefits of simplifying electrical wiring, improving assembly, reducing manufacturing costs, and reducing complexity.
  • Figure 13 is a diagram for explaining an example of a display array configuration according to the prior art.
  • macro pixels and common interfaces can be said to improve the characteristics of the display system from the perspective of the display driving circuit.
  • Macro pixels and common interfaces can also be applied to display array configurations according to the prior art.
  • 9 to 11 can be said to be an example of applying macro pixels and a common interface to a display array configuration according to the prior art.
  • chip size is less than 10 ⁇ m, difficulties exist in the transfer process.
  • 14A and 14B are diagrams for explaining an example of a display array configuration according to an embodiment of the present invention.
  • the m x n display pixels (Px1, Px2, Px3, and Px4) in the macro pixel 1410 include subpixel regions 1411, 1413, 1415, and 1417 where a plurality of light emitting elements are disposed.
  • Sub-pixel areas 1411, 1413, 1415, and 1417 of each of the m x n display pixels may be formed at a corner or outside of the display pixel so as to be adjacent to each other.
  • the subpixel areas 1411, 1413, 1415, and 1417 may be arranged at a corner or outside of a display pixel, and adjacent pixels 1411, 1413, 1415, and 1417 may be transferred at once.
  • At least one macro pixel 1410 includes a first display pixel (Px1), a second display pixel (Px2) located to the right of the first display pixel (Px1), and the first display pixel (Px1). It may be composed of a third display pixel (Px3) located below the display pixel (Px1) and a fourth display pixel (Px4) located to the right of the third display pixel (Px3).
  • At least a portion of the subpixel area 1415 of the second display pixel Px2 may be formed (transferred) to the lower left corner of the second display pixel Px2.
  • At least a portion of the subpixel area 1413 of the third display pixel (Px3) may be formed in the upper right corner of the third display pixel (Px3).
  • At least a portion of the subpixel area 1417 of the fourth display pixel (Px4) may be formed in the upper left corner of the fourth display pixel (Px4).
  • the macro pixel 1420 may be composed of two display pixels.
  • the subpixel areas 1421 and 1423 may be formed at the corner or outside of the display pixel so as to be adjacent to each other.
  • the display pixel array structure shown in FIG. 14A may have the same physical dimensions and fill factor as the structure according to the prior art.
  • the transfer method according to the embodiment of the present invention has the advantage of increasing transfer efficiency while maintaining physical size and fill factor.
  • FIG. 14B shows an example of arranging a subpixel area on the outside when it is necessary to reduce light interference between display pixels. At this time, a barrier may be formed in the cover layer to reduce light interference between display pixels.
  • m x n display pixels (Px1b, Px2b, Px3b, and Px4b) in the macro pixel 1430 each include subpixel areas 1431, 1433, 1435, and 1437.
  • the light emitting elements disposed in the subpixel areas 1431, 1433, 1435, and 1437 include one each of a red (R, red) subpixel, a green (G, green) subpixel, and a blue (B, blue) subpixel. Shows an example. As described above, various combinations of types and number of subpixels arranged in one display pixel are possible.
  • the subpixel areas 1431, 1433, 1435, and 1437 are disposed further out from the center 1430-1 of the macro pixel 1430 than a general subpixel area, for example, 1431-1.
  • arrows expressed around the center 1430-1 indicate that the subpixel areas 1431, 1433, 1435, and 1437 may be arranged to be further apart than general subpixel areas.
  • FIG. 15 is a diagram for explaining macro pixel driving applicable to the display array configuration of FIG. 14B.
  • the pixel driving circuit 1540 may have the same configuration as the pixel driving circuit 1020 of FIG. 10 or the pixel driving circuit 1120 of FIG. 11.
  • the pixel driving circuit 1540 may include one common element or two common elements.
  • the pixel driving circuit 1540 may include four individual pixel elements.
  • pixels Px1b and Px2b may share the row line 1515 through the electrical wiring 1515-1.
  • Pixels Px3b and Px4b may share the low line 1517 through the electrical wiring 1517-1.
  • Pixels Px1b and Px3b may share the column line 1505 through the electrical wiring 1505-1. Pixels Px2b and Px4b may share the column line 1507 through the electrical wiring 1507-1.
  • the structure of FIG. 15 has a subpixel area located further outside than the structure of FIG. 10 or FIG. 11. Therefore, the arrangement process of the pixel driver circuit 1540 may be advantageous compared to the structure of FIG. 10 or FIG. 11.
  • Figure 16 is a diagram for explaining another example of a display array configuration according to an embodiment of the present invention.
  • the display array may include a macro pixel 1610 composed of six display pixels (Px1, Px2, Px3, Px4, Px5, and Px6).
  • six or more adjacent pixels can be configured into one macro pixel.
  • the subpixel area can be increased to increase fill factor.
  • subpixel areas may be placed on the outside or corners of a display pixel.
  • a macro pixel can be configured in units of 8 or more display pixels.
  • FIG. 17 is a diagram to explain the concept of display pixel current driving according to an embodiment of the present invention.
  • the display pixel 1710 may include a light emitting device ED and pixel circuits 40 and 50.
  • Display pixels 1710, 1720, 1730, and 1740 may be display pixels within a macro pixel.
  • Reference numeral 1700 indicates a current source.
  • the current source 1700 can supply a stable driving current by forming a current mirror with the transistor 1701 in the pixel circuit.
  • the pixel circuits 40 and 50 may adjust the emission or non-emission of the light emitting device in response to a control signal, for example, a PWM signal.
  • Pixel circuits 40 and 50 may include a level shifter 1705.
  • the transistor 1701 can output driving current.
  • the gate of the transistor 1701 is connected to the transistor of the current source 1700, and may form a current mirror circuit with the current source 1700.
  • a transistor additionally provided in the pixel circuits 40 and 50 may be turned on or off depending on the voltage output from the level shifter 1705.
  • the level shifter 1705 is connected to the output terminal of the PWM (Pulse Width Modulation) controller 1701 and can generate a second PWM signal by converting the voltage level of the first PWM signal output by the PWM controller 1741.
  • the level shifter 1705 can generate a second PWM signal by converting the first PWM signal into a gate-on voltage level signal that can turn on the transistor and a gate-off level signal that can turn off the transistor.
  • the pulse voltage level of the second PWM signal output by the level shifter 1705 may be higher than the pulse voltage level of the first PWM signal.
  • the level shifter 1705 may include a boosting circuit that boosts the input voltage.
  • the level shifter 1705 may be implemented with a plurality of transistors.
  • the turn-on time and turn-off time of the transistor for one frame may be determined according to the pulse width of the first PWM signal.
  • the pixel circuit 40 may store the bit value of data applied from the column driving circuit during the data writing period for each frame and generate a first PWM signal based on the bit value and the clock signal during the light emission period.
  • Pixel circuit 50 may include a PWM controller 1741 and memory 1743.
  • the PWM controller 1741 may generate a first PWM signal based on the clock signal CK input during the light emission period and the bit value of data read from the memory 1743.
  • the PWM controller 1741 may read the corresponding data bit value from the memory 1743 and generate a first PWM signal.
  • the PWM controller 1741 may control the pulse width of the first PWM signal based on the bit value of the data in subframe units and the signal width of the clock signal.
  • the pulse output of the PWM signal can be turned on as much as the signal width of the clock signal, and if the bit value of the video data is 0, the pulse output of the PWM signal can be turned off by the signal width of the clock signal. there is.
  • the PWM controller 1741 may include one or more logic circuits (eg, OR gate circuits, etc.) implemented with one or more transistors.
  • logic circuits eg, OR gate circuits, etc.
  • 18 to 20 are diagrams for explaining examples of the arrangement structure of display pixels and pixel driving circuits according to embodiments of the present invention.
  • the macro pixel 1800 represents an example in which the area where the light emitting elements 1811, 1813, 1815, and 1817 of each display pixel are arranged and the pixel driving circuit area 1820 are formed on the same layer.
  • the macro pixel 1900 includes an area 1920 where a common element is disposed and an area 1931, 1933, 1935, and 1937 where four individual elements are disposed.
  • the area 1920 where the common element is placed and the areas 1931, 1933, 1935, and 1937 where the four individual elements are placed may be formed on the same layer. Additionally, the area where the light emitting elements 1911, 1913, 1915, and 1917 of the display pixel are arranged may be formed on an upper layer of the area where the individual elements are arranged (1931, 1933, 1935, and 1937).
  • FIG. 19 The structure shown in FIG. 19 can mainly be applied to the examples shown in FIGS. 9 and 10.
  • the macro pixel 2000 can be applied to a structure with a high fill factor.
  • the area where common elements are placed and the area where individual elements are placed may be formed in one area 2020 without distinction.
  • the area where the light emitting elements 2011, 2013, 2015, and 2017 of the display pixel are disposed may be formed on a different layer from the area 2020 where the pixel driving circuit is disposed.
  • At least a portion of the area where the pixel driving circuit is disposed may be formed to overlap the non-active area of each of the display pixels.
  • Figure 21 is a diagram for explaining a digital display device according to another embodiment.
  • each of a plurality of macro pixels is grouped with each of the corresponding pixel driving circuits to form a plurality of groups, and a pixel driving circuit (MPD) corresponding to each of the plurality of groups is connected to the substrate.
  • the macro pixels (R, G, B) embedded in and corresponding to each of the plurality of groups may be formed on a substrate on which the pixel driving circuit (MPD) is embedded.
  • the digital display device 2100 embeds the pixel driving circuit (MPD) in a substrate, and has a wiring structure between the pixel driving circuit (MPD) and the macro pixels (R, G, and B) within the substrate.
  • MPD pixel driving circuit
  • R, G, and B macro pixels
  • the manufacturing method of the digital display device 2100 according to another embodiment will be described in more detail later with reference to FIGS. 22A to 22I.
  • 22A to 22I are diagrams for explaining a first manufacturing method of a digital display device according to another embodiment.
  • the manufacturing method may form a ReDistribution Layer (RDL) on the carrier substrate.
  • RDL may correspond to the lower wiring of the display substrate.
  • the manufacturing method may attach a pre-fabricated RDL film on a carrier substrate.
  • the manufacturing method may include first coating a liquid coating material capable of RDL wiring on a carrier substrate, then exposing the wiring, and depositing and plating a conductive material such as copper (Cu) to form the RDL.
  • the manufacturing method may attach a pixel driving circuit (MPD) at a preset position on the carrier substrate on which the RDL is formed.
  • MPD pixel driving circuit
  • the manufacturing method may form an insulating layer (molding) to embed the pixel driving circuit (MPD).
  • the manufacturing method may form a plurality of vias by etching a preset via formation area of the insulating layer.
  • step 2250 the manufacturing method forms an upper wiring on top of the insulating layer through the RDL process, and fills a plurality of vias with a conductive material (e.g., copper, etc.) to interconnect the upper wiring and lower wiring.
  • a conductive material e.g., copper, etc.
  • the manufacturing method can form a display substrate with a built-in pixel driving circuit (MPD).
  • MPD built-in pixel driving circuit
  • the manufacturing method can form light emitting elements (R, G, B) on the upper part of the display substrate.
  • the manufacturing method may attach LEDs corresponding to each of the macro pixels to an area corresponding to the upper wiring.
  • the manufacturing method may form molding on the upper surface of the display substrate on which the light emitting elements (R, G, B) are formed.
  • step 2280 the manufacturing method separates the carrier substrate from the display substrate, and forms a plurality of solder balls or bumps in the area corresponding to the lower wiring on the lower surface of the display substrate from which the carrier substrate is separated. there is.
  • the manufacturing method uses a POD (Pixels On Driver) structure in which the pixel driving circuit (MPD) is built into the display substrate and the light emitting elements (R, G, B) are disposed on the upper part of the substrate. It can be implemented.
  • POD Pixel On Driver
  • FIGS. 23A and 23B are diagrams for explaining a second manufacturing method of a digital display device according to another embodiment.
  • the second manufacturing method of a digital display device may be performed after FIG. 22E (ie, step 2250).
  • the manufacturing method may form a solder ball or bump in an area corresponding to the upper wiring on the upper surface of the display substrate on which the pixel driving circuit (MPD) is embedded.
  • MPD pixel driving circuit
  • the manufacturing method may form an input pad solder ball or bump corresponding to an input signal on the display substrate.
  • step 2320 the manufacturing method separates the carrier substrate from the display substrate, and forms light emitting elements (R, G, B) in the area corresponding to the lower wiring on the lower surface of the display substrate from which the carrier substrate is separated. there is.
  • the manufacturing method may form a molding based on a coating and curing process to protect the light emitting elements (R, G, B) formed on the display substrate.
  • the second manufacturing method of the digital display device is different from the first manufacturing method in which the pixel driving circuit (MPD) is attached to the first surface of the display substrate (the surface on which the solder ball or bump is formed), and the pixel The driving circuit (MPD) may be attached to the second side of the display substrate (the side on which the light-emitting elements (R, G, B) are formed), and through this, the pixel driving circuit (MPD) can connect the light-emitting elements (MPD) without passing through the via. R, G, B) can be connected.
  • the pixel driving circuit MPD
  • Figure 24 is a diagram for further explaining a digital display device according to another embodiment.
  • a digital display device 2400 has a driver IC, that is, a pixel driving circuit (MPD) built into a substrate, and macro pixels (R, G, and B) are arranged on the substrate. It is implemented as a POD structure, and the wiring structure between the pixel driving circuit (MPD) and macro pixels (R, G, B) within the board is optimized to secure space margin and minimize the increase in electrical wiring and device complexity. can do.
  • a driver IC that is, a pixel driving circuit (MPD) built into a substrate, and macro pixels (R, G, and B) are arranged on the substrate. It is implemented as a POD structure, and the wiring structure between the pixel driving circuit (MPD) and macro pixels (R, G, B) within the board is optimized to secure space margin and minimize the increase in electrical wiring and device complexity. can do.
  • a digital display device has a 2x2 structure and consists of four pixels (R, G, B) as one macro pixel and is driven by one pixel driving circuit (MPD), that is, a driver IC, to drive the pixel.
  • MPD pixel driving circuit
  • the digital display device 2300 may be implemented with a 3-metal fan-out structure capable of mounting light-emitting elements on the pixel driving circuit (MPD), through which the pixel driving circuit (MPD) Even if the number of pixels to be controlled increases, light emitting devices can be arrayed at a smaller pitch, and vias and bumps for connecting the pixel driving circuit (MPD) and light emitting devices/display substrates can be formed in a 3D structure, allowing for fine pitch.
  • the pixel array can be arranged as follows.
  • the digital display device 2300 can be applied to small and medium-sized display devices such as smartphones, laptops, and smart watches, but is not limited thereto, and can also be easily applied to large or small display devices.
  • FIG. 25 is a diagram for explaining a macro pixel and a pixel driving circuit according to an embodiment.
  • the macro pixel 2520 may be the first macro pixel 620 of FIG. 6. Additionally, the macro pixel 2520 may be any one of the macro pixels shown in FIGS. 9 to 11. Accordingly, reference numeral 'A-1' in FIG. 25 may be a common interface-based pixel driving circuit for driving the macro pixel 2520.
  • the common interface-based pixel driving circuit includes a row terminal, a column terminal, and a display pixel driving element.
  • the pixel driving element may drive a plurality of light emitters included in each of a plurality of adjacent display pixels based on signals input through the column terminal and the row terminal.
  • the pixel driving element may include the common element 810 of FIG. 8. Additionally, the pixel driving element may include individual pixel elements for driving each of the plurality of display pixels.
  • the display pixel driving element includes a first pixel individual element for driving a first display pixel among a plurality of display pixels and a second pixel individual element for driving a second display pixel among the plurality of display pixels. It can be included.
  • the display pixel driving element may include a first shift register storing data for a first display pixel among a plurality of display pixels and a second shift register storing data for a second display pixel among the plurality of display pixels. there is.
  • the pixel driving circuit A-1 can drive the macro pixel 2520 using a signal input through the column line 2511 and a signal input through the row line 2501.
  • the pixel driving circuit A-1 may include 2L individual pixel elements for driving a plurality of light emitters included in each of the adjacent 2L (L is an integer) display pixels.
  • each of the 2L individual pixel elements may include a pixel built-in memory that stores video data.
  • the pixel internal memory may be a shift register.
  • the first type of pixel driving circuit 2530 has L equal to 1
  • the second type of pixel driving circuit 2540 has L equal to 2.
  • the first type of pixel driving circuit 2530 may be applied to the example shown in FIG. 8 or FIG. 9 .
  • the second type of pixel driving circuit 2540 can be applied to the example shown in FIG. 11.
  • the first type pixel driving circuit 2530 and the second type pixel driving circuit 2540 may further include the common element 810 shown in FIG. 8 .
  • the following description will focus on the components required for the operation of writing data to individual pixel elements and the operation of emitting light.
  • the first type of pixel driving circuit 2530 may include a row terminal 2531 connected to the row line 2501 of the row driving circuit.
  • the first type of pixel driving circuit 2530 may include a column terminal 2532 connected to the column line 2511 of the column driving circuit.
  • the first type of pixel driving circuit 2530 may include pixel individual elements A-1-1-1 and A-1-2-1 for driving display pixels 1-1 and 2-1.
  • the pixel individual device A-1-1-1 is connected to the column terminal 2532 and the serial line 2533, and N bits of video data are transmitted to the pixel individual device A-1-2-1 through the serial line 2537. It can be delivered to .
  • the individual pixel elements A-1-1-1 and A-1-2-1 may share signals input through the low terminal 2531.
  • the second type of pixel driving circuit 2540 may include 2L individual pixel elements for driving a plurality of light emitters included in each of 2L (L is 2) adjacent display pixels.
  • the first pixel individual element A-1-1-1 may drive the light emitting element included in the display pixel 1-1.
  • the second pixel individual element A-1-1-2 may drive the light emitting element included in the display pixel 1-2.
  • the third individual pixel element A-1-2-1 may drive the light emitting element included in the display pixel 2-1.
  • the fourth pixel individual element A-1-2-2 can drive the light emitting element included in the display pixel 2-2.
  • the second type of pixel driving circuit 2540 may include a row terminal 2541 connected to the row line 2501 of the row driving circuit.
  • the second type of pixel driving circuit 2540 may include a column terminal 2542 connected to the column line 2511 of the column driving circuit.
  • the first pixel individual element A-1-1-1 is connected to the column terminal 2042 and the serial line 2543.
  • the first pixel individual element A-1-1-1 may include a first shift register capable of storing N bits of video data.
  • the first pixel individual element A-1-1-1 stores N bits of video data by sequentially shifting data input by 1 bit through the serial line 2543.
  • the second pixel individual device A-1-1-2 is connected to the first pixel individual device A-1-1-1 through a serial line 2544.
  • the second pixel individual element A-1-1-2 may include a second shift register capable of storing N bits of video data. At this time, the last bit of the first shift register may be connected in series with the first bit of the second shift register.
  • the third individual pixel device A-1-2-1 is connected to the second individual pixel device A-1-1-2 through a serial line 2545.
  • the third pixel individual element A-1-2-1 may include a third shift register capable of storing N bits of video data. At this time, the last bit of the second shift register may be connected in series with the first bit of the third shift register.
  • the fourth individual pixel device A-1-2-2 is connected to the third individual pixel device A-1-2-1 through a serial line 2547.
  • the fourth pixel individual element A-1-2-2 may include a fourth shift register capable of storing N bits of video data. At this time, the last bit of the third shift register may be connected in series with the first bit of the fourth shift register.
  • the second type pixel driving circuit 2540 may further include a row terminal 2549 for sharing a row signal for each of the two individual pixel elements.
  • A-1-1-1 and A-1-1-2 can share a signal input through the low terminal 2541.
  • A-1-2-1 and A-1-2-2 can share a signal input through the low terminal 2549.
  • FIGS. 26 and 27 are diagrams for explaining the schematic structure and operation method of a pixel built-in memory for driving a macropixel according to an embodiment.
  • the first shift register 2610 may be built into the first pixel individual device A-1-1-1 of FIG. 25.
  • the second shift register 2620 may be built into the second pixel individual device A-1-1-2 of FIG. 25.
  • the third shift register 2630 may be built into the third pixel individual device A-1-2-1 of FIG. 25.
  • the fourth shift register 2640 may be built into the fourth pixel individual device A-1-2-2 of FIG. 25.
  • video data is input starting from the first bit 2611 of the first shift register 2610. While a write operation is performed on the first bit 2611 of the first shift register 2610, the data is sequentially shifted, and is finally stored in the last bit 2641 of the fourth shift register 2140.
  • the fourth shift register 2140 may further include an End bit 2643.
  • End bit 2643
  • the write operation for the macro cell is terminated, and the shift operation of each shift register is stopped.
  • FIG. 28 is a diagram for explaining a write operation and a read operation of a pixel built-in memory for driving a macropixel according to an embodiment.
  • reference numeral 2810 represents a timing diagram of a write operation and a read operation of display pixels 1-1 and 1-2 shown in FIG. 25 in one frame.
  • Reference candidate 2820 represents a timing diagram of a write operation and a read operation of display pixels 2-1 and 2-2 shown in FIG. 25 in one frame.
  • Reference numeral 2830 represents a timing diagram of a write operation and a read operation for a single pixel 1-1 according to the prior art.
  • Reference numeral 2840 represents a timing diagram of a write operation and a read operation for a single pixel 2-1 according to the prior art. At this time, a read operation for a single pixel 2-1 can be performed during the time (2855, 2857) during which the PWM signal is applied.
  • N bits of data input through the column terminal may be shifted from the pixel built-in memory of the first individual pixel device to the pixel built-in memory of the second individual pixel device at a first line time 2851.
  • N 8 bits of data are sequentially input during the first line time (2851), 8 bits are input to the first pixel individual device A-1-1-1, and 8 bits are input to the second pixel individual device A-. 8 bits of data can be stored in 1-1-2.
  • '1 Line time' may be a fixed time determined depending on Display Frequency and Resolution.
  • '1 Line time' can be determined by Frame Frequency/Line number.
  • the 'number of lines' may be N in the case of display pixels arranged in M rows and N columns.
  • Data stored in the first pixel individual device A-1-1-1 and the second pixel device A-1-1-2 are stored in the third pixel individual device A-1-2-1 and the second pixel device A-1-1-2 during the second line time (2853). 4 pixels can be shifted to individual elements A-1-2-2.
  • the third pixel individual element connected in series with the second pixel individual element receives N bits of data at the second line time 2853 and shifts the N bits of data to the pixel internal memory of the fourth pixel individual element. You can.
  • the first individual pixel device and the second individual pixel device may enable a pulse width modulation (PWM) signal input through the low terminal after a delay of a preset time.
  • PWM pulse width modulation
  • the preset delay is necessary for effective operation of the macro pixel.
  • a data shift operation of the third individual pixel device and the fourth individual pixel device may be performed, and the raw signal may be shared.
  • the third individual pixel device and the fourth individual pixel device may enable the PWM signal input through the row terminal after the second line time when the data shift operation of the pixel internal memory of the fourth individual pixel device is completed. .
  • the light emitting elements within the macro pixel can emit light during the time (2855) during which the PWM signal is applied.
  • a write operation is performed on two display pixels 1-1 and 1-2 during the same time that a write operation on a single pixel 1-1 according to the prior art is performed on the 1-1 pixel memory. there is.
  • FIG. 29 shows another example for explaining a write operation and a read operation of a pixel built-in memory for driving a macro pixel according to an embodiment.
  • FIG. 29 an example of a low signal being input through two low terminals 2541 and 2549 in FIG. 25 is shown.
  • the first individual pixel device may receive N bits of data at the first line time 2951 and shift the N bits of data to the pixel built-in memory of the second individual pixel device.
  • the third pixel individual device connected in series with the second pixel device may receive N bits of data at the second line time 2953 and shift the N bits of data to the pixel internal memory of the fourth pixel device. there is.
  • the two pixel displays within the macro pixel can emit light during the time 2953 and time 2955 when the PWM signal is applied.
  • FIG. 30 is a diagram for explaining a write operation and a read operation of a pixel built-in memory for two macro pixels according to an embodiment.
  • FIG. 30 shows an example of driving two macro pixels by applying the second type pixel driving circuit 2540 shown in FIG. 25.
  • one macro pixel is the macro pixel 2520 shown in FIG. 25, and the remaining macro pixel is a macro pixel driven by the pixel driving circuit B-1 shown in FIG. 6.
  • data is stored in pixel individual elements A-1-1-1 and A-1-1-2 during the first line time 3051, and in the second line during the second line time 3051.
  • Data may be stored in the individual pixel elements A-1-2-1 and A-1-2-2 of (3020).
  • Data may be stored in the individual pixel elements for driving the display pixel 3-1 and the individual pixel elements for driving the display pixel 3-2 during the third line time 3055 in the third line 3030.
  • Data may be stored in the individual pixel elements for driving the display pixel 4-1 and the individual pixel elements for driving the display pixel 4-2 during the fourth line time 3057 in the fourth line 3040.
  • display pixel 4-1 and display pixel 4-2 may emit light during the time (3059) during which the PWM signal is enabled.
  • a digital display device may include a pixel cluster including a first pixel and a second pixel.
  • the pixel driving circuit for driving the pixel cluster includes a first contact (e.g., 2541) for receiving a PWM driving signal and a second contact (e.g., 2541) for receiving grayscale data of the first pixel and the second pixel.
  • a first contact e.g., 2541
  • a second contact e.g., 2541
  • it may include 2542).
  • the pixel driving circuit may be a circuit for driving light emitters of the first and second pixels included in the pixel cluster.
  • the pixel driving circuit may include an individual pixel element including a shift register.
  • grayscale data can be stored in the shift register, and the pixel driving circuit can PWM drive the first pixel and the second pixel simultaneously.
  • the pixel driving circuit may include a first shift register storing grayscale data for the first pixel and a second shift register storing grayscale data for the second pixel.
  • the second shift register is connected in series with the first shift register, and the first shift register can shift grayscale data for the second display pixel from the first line time to the second shift register.
  • the pixel driving circuit receives grayscale data of the first pixel and the second pixel through the second contact point, stores the grayscale data of the first pixel in the first shift register, and stores the grayscale data of the second pixel in the first shift register. It can be stored in the second shift register.
  • the pixel driving circuit receives PWM driving signals of the first pixel and the second pixel through the first contact point, and operates the first pixel according to grayscale data stored in the first shift register and the second shift register. and the second pixel can be PWM driven simultaneously.
  • devices and components described in embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It may be implemented using one or more general-purpose or special-purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions.
  • a processing device may execute an operating system (OS) and one or more software applications that run on the operating system. Additionally, a processing device may access, store, manipulate, process, and generate data in response to the execution of software.
  • OS operating system
  • a processing device may access, store, manipulate, process, and generate data in response to the execution of software.
  • a single processing device may be described as being used; however, those skilled in the art will understand that a processing device includes multiple processing elements and/or multiple types of processing elements. It can be seen that it may include.
  • a processing device may include a plurality of processors or one processor and one controller. Additionally, other processing configurations, such as parallel processors, are possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디지털 디스플레이 시스템을 개시한다. 일실시예에 따른 디지털 디스플레이 장치의 픽셀 구동 회로는 복수의 범프(bump)를 통해 디스플레이 기판과 전기적으로 연결된 인터포저 상에 형성되는 회로이며, 복수의 범프 중 로우 구동회로의 로우 라인과 연결되는 로우 범프와 서로 연결되는 로우 단자와, 복수의 범프 중 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 범프와 서로 연결되는 컬럼 단자와, 인터포저 상에 형성된 L(L은 2 이상의 양의 정수) 개의 디스플레이 픽셀들에 대해 로우 단자 및 컬럼 단자 중 적어도 하나를 공유하는 공통 소자 및 공통 소자에 연결되고, L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 L개의 픽셀 개별 소자들을 포함한다.

Description

인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
기술분야는 디지털 디스플레이 시스템에 관한 것으로서, 디스플레이 픽셀 및 이의 구동회로에 관한 것이다.
발광다이오드(LED)를 이용한 디스플레이(display)는 소형의 모바일 디바이스부터 대형 옥외 표시장치까지 광범위한 분야에 적용될 수 있다. 특히, 디스플레이는 차량의 각종 디바이스, AR(Augmented Reality) 및 VR(Virtual Reality) 디바이스 등 더욱 다양한 분야에 활용되고 있다.
따라서, 다양한 면적, 다양한 형태, 고해상도, 공정시간, 제조비용, 고신뢰성 및 빠른 응답 속도 등 다양한 특성에서의 개선이 여전히 요구되고 있다.
또한, 디스플레이를 구동하기 위한 구동회로 역시 다양한 특성에서의 개선이 여전히 요구되고 있다.
본 발명의 기술적 과제는 실시예들을 통해 다양한 특성이 개선된 디지털 디스플레이 시스템을 제공하는 것이다.
본 발명의 일 실시예에 따른 디지털 디스플레이 장치의 픽셀 구동 회로는 복수의 범프(bump)를 통해 디스플레이 기판과 전기적으로 연결된 인터포저 상에 형성되는 회로이며, 복수의 범프 중 로우 구동회로의 로우 라인과 연결되는 로우 범프와 서로 연결되는 로우 단자와, 복수의 범프 중 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 범프와 서로 연결되는 컬럼 단자와, 인터포저 상에 형성된 L(L은 2 이상의 양의 정수) 개의 디스플레이 픽셀들에 대해 로우 단자 및 컬럼 단자 중 적어도 하나를 공유하는 공통 소자 및 공통 소자에 연결되고, L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 L개의 픽셀 개별 소자들을 포함한다.
인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나일 수 있다.
픽셀 구동 회로는 인터포저 상에 형성된 센서 영역에 배치되는 적어도 하나의 센서를 더 포함할 수 있다.
공통 소자는 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부와, 컬럼 단자를 통해 입력되는 신호를 2L개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 로우 단자를 통해 입력되는 신호를 2L개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부 중 적어도 하나를 포함할 수 있다.
2L개의 픽셀 개별 소자들 각각은 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부를 포함할 수 있다.
L개의 디스플레이 픽셀들 각각의 복수의 발광 소자가 배치되는 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
본 발명의 일실시예에 따른 디지털 디스플레이 장치는 M(M은 양의 정수)개의 로우(row)와 N(N은 양의 정수)개의 컬럼(column)으로 배치되는 디스플레이 픽셀들 및 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로들을 포함하고, 여기서 M x N개의 디스플레이 픽셀들은 m x n(m은 M 보다 작은 양의 정수, n은 N 보다 작은 양의 정수)개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분되고, 복수의 매크로 픽셀들 각각이 대응되는 픽셀 구동 회로들 각각과 서로 그룹핑되어 복수의 그룹들을 형성하고, 복수의 그룹들은 복수의 범프(bump)를 통해 기판과 전기적으로 연결되는 복수의 인터포저 상에 형성되며, 복수의 픽셀 구동 회로들 각각은 대응되는 적어도 하나의 로우 라인 및 적어도 하나의 컬럼 라인과 연결되고, 로우 라인 및 컬럼 라인 중 적어도 하나의 라인을 통해 입력되는 신호를 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들로 분배할 수 있다.
복수의 픽셀 구동 회로들 각각은 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들과 로우 라인 및 컬럼 라인 중 적어도 하나의 라인을 공유하는 공통 소자 및 공통 소자에 연결되고 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자를 구동하기 위한 m x n개의 픽셀 개별 소자들을 포함할 수 있다.
m x n개의 디스플레이 픽셀들과 공유되는 로우 라인 및 컬럼 라인의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 하나에 기초하여 결정되고, 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정될 수 있다.
픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분되고, 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정될 수 있다.
인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나일 수 있다.
복수의 픽셀 구동 회로들 각각은 대응되는 인터포저 상에 형성된 센서 영역에 배치되는 적어도 하나의 센서를 더 포함할 수 있다.
디스플레이 픽셀들 각각은 대응되는 인터포저 상에 형성된 픽셀 영역에 배치되고, 픽셀 영역은 복수의 발광 소자가 배치되는 서브 픽셀 영역들 및 서브 픽셀 영역들을 제외한 논-엑티브(non-active) 영역을 포함하며, 복수의 매크로 픽셀들 각각은 픽셀 구동 회로가 배치되는 픽셀 구동 회로 영역을 포함하되, 픽셀 구동 회로 영역의 적어도 일 부분은 복수의 논-엑티브 영역에 오버랩될 수 있다.
서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
m x n개의 픽셀 개별 소자들 각각은 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부 및 비디오 데이터 및 로우 신호 분배부를 통해 입력되는 구동 신호에 기초하여 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함할 수 있다.
본 발명은 복수의 디스플레이 픽셀들과 픽셀 구동 회로를 하나의 인터포저 상에 실장하여 디스플레이 기판과 연결함으로써, 디스플레이 픽셀 및 픽셀 구동 회로에 대한 테스트 및 리페어의 용이성을 향상시킬 수 있다.
본 발명은 이하의 실시예들을 통해 디지털 디스플레이 시스템의 다양한 특성이 개선될 수 있다.
도 1은 일 실시예에 따른 디스플레이 픽셀 배치 구조를 설명하기 위한 도면이다.
도 2는 도 1에서 디스플레이 픽셀의 구조를 설명하기 위한 도면이다.
도 3은 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면이다.
도 4는 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 다른 예를 설명하기 위한 도면이다.
도 5는 종래 기술에 따른 디스플레이 구동회로의 구조를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 디지털 디스플레이 장치를 설명하기 위한 도면이다.
도 7a 내지 도 7f는 본 발명의 일실시예에 따른 픽셀 구동 회로를 설명하기 위한 도면이다.
도 8은 본 발명의 일실시예에 따른 픽셀 구동 회로의 구현예를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 설명하기 위한 도면이다.
도 13은 종래 기술에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 14a 및 도 14b는 본 발명의 실시예에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 15는 도 14b의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 어레이 구성의 다른 예를 설명하기 위한 도면이다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 픽셀 전류 구동의 개념을 설명하기 위한 도면이다.
도 18 내지 도 20은 본 발명의 실시예들에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면들이다.
도 21은 다른 실시예에 따른 디지털 디스플레이 장치를 설명하기 위한 도면이다.
도 22a 내지 22i는 다른 실시예에 따른 디지털 디스플레이 장치의 제1 제조방법을 설명하기 위한 도면이다.
도 23a 및 도 23b는 다른 실시예에 따른 디지털 디스플레이 장치의 제2 제조방법을 설명하기 위한 도면이다.
도 24는 다른 실시예에 따른 디지털 디스플레이 장치를 부연 설명하기 위한 도면이다.
도 25는 일 실시예에 따른 매크로 픽셀 및 픽셀 구동 회로를 설명하기 위한 도면이다.
도 26은 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 개략적인 구조를 설명하기 위한 도면이다.
도 27은 도 26에 도시된 픽셀 내장 메모리의 동작 방법을 설명하기 위한 도면이다.
도 28은 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 도면이다.
도 29는 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 다른 예를 나타낸다.
도 30은 일 실시예에 따른 2개의 매크로 픽셀에 대한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 도면이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 “실시예”, “예”, “측면”, “예시” 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서 및 청구항들에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1을 참조하면, 디스플레이 패널(100)은 매트릭스인 M x N (M, N은 각각 정수) 형태로 배치(disposed) 또는 배열(arranged)된 복수의 디스플레이 픽셀(Px)를 포함한다. 여기서, M개의 로우(row)와 N개의 컬럼(column)으로 배치되는 디스플레이 픽셀들(Pxs)는 '픽셀들의 어레이'라 칭할 수도 있다.
따라서, 픽셀들의 어레이는 M개의 로우와 N개의 컬럼으로 배치된 픽셀들을 포함한다.
M개의 로우(row)는 '로우 라인'이라 칭해지고, N개의 컬럼은 '컬럼 라인'이라 칭해질 수 있다.
이때, 로우 라인은 수평(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수 있고, 컬럼 라인은 수직(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다.
로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상에서 픽셀들이 이루는 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다.
각각의 디스플레이 픽셀(Px)은 복수의 발광 소자를 포함할 수 있다. 이때, 복수의 발광 소자는 무기 발광 소자 일 수 있다.
도 1에 도시되지 않았지만, 디스플레이 패널(100)은 각 디스플레이 픽셀(Px) 별로 구비된 픽셀 구동 회로를 포함할 수 있다.
도 2는 도 1에서 디스플레이 픽셀의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 디스플레이 픽셀(200)은 복수의 발광소자가 배치되는 서브 픽셀 영역(205)를 포함한다. 이때, 서브 픽셀 영역(205)은 '액티브(active)' 영역으로도 칭해질 수 있다.
디스플레이 픽셀(200)에서 서브 픽셀 영역(205)을 제외한 부분(201)은 '논-엑티브(non-active) 영역' 또는 '블랙 영역(black area)'이라 칭해질 수 있다.
복수의 발광소자는 적색(R, red) 서브 픽셀, 녹색(G, green) 서브 픽셀 및 청색(B, blue) 서브 픽셀과 같은 3종류의 서브 픽셀을 포함할 수 있다. 다시 말해, 복수의 발광소자 각각은 서브 픽셀로 칭해질 수 있다. 이때, 적색(R) 서브 픽셀은 1개 또는 2개일 수 있다. 하나의 디스플레이 픽셀에 배치되는 서브 픽셀의 종류 및 서브 픽셀 개수는 다양한 조합이 가능하다.
디스플레이 픽셀(200)에서 서브 픽셀 영역(205)의 면적에 따라 디스플레이 픽셀들의 어레이에 대한 필 팩터(fill factor)가 결정될 수 있다.
여기서, 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정될 수 있다.
예를 들어, 디스플레이 픽셀(200)의 피치(pitch)가 0.1[mm]일 때, 디스플레이 패널(100)은 '0.1mm-pitch display panel'라 표현될 수 있다. 이때, 디스플레이 픽셀(200)의 총 표면적(total surface area)은 0.01[mm2] 이다. Red, Green 및 Blue는 각각 발광소자에 의해 구현될 수 있고, 각각의 발광소자의 크기는 0.0016[mm2]일 수 있다. 이 경우, 일반적인 디스플레이 동작에서 하나의 발광소자 칩만 빛을 발하는 경우가 있기 때문에, 최소 필 팩터 F = 0.16(1.6/10)이다. 한편, 필 팩터는 서브 픽셀 영역(205)의 전체 면적을 고려하여 정해질 수도 있고, 서브 픽셀 영역(205)의 전체 면적이 0.0048[[mm2] 인 경우, 필 팩터 F는 0.48이다.
도 3은 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면이다.
도 3을 참조하면, 디스플레이 픽셀(200)은 디스플레이 픽셀 구동회로 영역(310)이 형성될 수 있다.
디스플레이 픽셀 구동회로 영역(310)은 디스플레이 픽셀 구동회로를 형성하기 위한 반도체 웨이퍼, 예를 들어 실리콘 반도체 웨이퍼 일 수 있다.
디스플레이 픽셀 구동회로는 전기적인 배선(301)을 통해 서브 픽셀 영역(205)에 배치된 발광소자와 연결될 수 있다.
도 4는 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 다른 예를 설명하기 위한 도면이다.
도 4를 참조하면, 도 4에 도시된 (A)의 디스플레이 픽셀(401)은 발광소자들(410)이 배치된 영역과 픽셀 구동회로가 형성되는 영역(420)이 동일 층에 형성된 예를 나타낸다.
도 4에 도시된 (B)의 디스플레이 픽셀(401)은 발광소자들(410)이 배치된 영역과 픽셀 구동회로가 형성되는 영역(420)이 서로 다른 층에 형성된 예를 나타낸다.
예를 들어, 픽셀 구동회로가 형성되는 영역(420)은 발광소자 아래의 TFT(Thin Film Transistor) 층일 수 있다. 이때, 픽셀 구동회로는 TFT 층에 대응하는 발광소자 별로 존재할 수도 있다.
도 4에서 설명의 편의를 위해 픽셀 구동회로와 발광소자를 연결하는 전기적인 배선의 도시는 생략되었다.
도 5는 종래 기술에 따른 디스플레이 구동회로의 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 디스플레이 구동회로는 로우 구동회로(ROW Driver)(510), 컬럼 구동회로(COLUMN Driver)(520) 및 각 디스플레이 픽셀 마다 구비된 픽셀 구동회로들(Pixel Drivers)를 포함한다.
각 픽셀 구동회로는 컬럼 구동회로(520)에서 인가되는 비디오 데이터 전압에 기초하여 디스플레이 픽셀의 발광소자로 구동 전류를 제공할 수 있다. 이때, 비디오 데이터 전압은 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 포함할 수 있다.
각 픽셀 구동회로는 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 발광 소자로 제공함으로써, 영상의 계조(Gradation)를 표현(Gradation expression 또는 Tone-expression)할 수 있다
도 5에 도시된 예는 4 x 5 형태로 배치된 디스플레이 픽셀들의 어레이에 적용될 수 있다. 따라서, 20개의 디스플레이 픽셀에 컬럼 신호를 공급하기 위한 제1 컬럼라인부터 제5 컬럼 라인이 필요하다. 또한, 20개의 디스플레이 픽셀에 로우 신호를 공급하기 위한 4개의 로우 라인이 필요하다.
디스플레이 픽셀에 대응하는 컬럼 라인들 및 로우 라인들은 전기적인 배선의 증가 요인이고, 제조 공정 상의 비용을 증가시키는 요인이 될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디지털 디스플레이 장치를 설명하기 위한 도면이다.
도 6을 참조하면, 일실시예에 따른 디지털 디스플레이 장치는 M(M은 양의 정수)개의 로우(row)와 N(N은 양의 정수)개의 컬럼(column)으로 배치되는 디스플레이 픽셀들(1-1, 1-2, ... , 4-5)과, 디스플레이 픽셀들(1-1, 1-2, ... , 4-5)을 구동하기 위한 복수의 픽셀 구동 회로들(A-1, A-2, ... , B-3)을 포함할 수 있다.
도 6의 예에서, 일 실시예에 따른 디지털 디스플레이 장치는 공통 인터페이스 기반 디스플레이 장치로, 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로를 포함하고, 이때 복수의 픽셀 구동 회로는 '공통 인터페이스 기반의 픽셀 구동회로'를 의미한다. 예를 들어, 도 6에서 참조부호 'A-1'은 제1 매크로 픽셀(620)을 구동하기 위한 공통 인터페이스 기반의 픽셀 구동회로이다.
이하, '공통 인터페이스 기반의 픽셀 구동회로'는 간단히 픽셀 구동회로라 칭할 수도 있다.
또한, 각 디스플레이 픽셀들은 '로우 번호 - 컬럼 번호'의 형식으로 표기하였고, 도 6에 따르면 M은 4이고, N은 5이지만 이에 한정되는 것은 아니다.
즉, 설명의 편의 및 종래기술과의 비교를 위해 도 5에서 예시한 4 x 5 형태를 예시했다. 그러나, 디스플레이 픽셀의 개수는 얼마든지 확장될 수 있음은 물론이다.
본 발명의 실시예에서 전기적인 배선의 증가 및 장치의 복잡도 등을 개선하기 위해 '매크로 픽셀' 및 '공통 인터페이스'의 개념이 도입된다.
구체적으로, M x N개의 디스플레이 픽셀들은 m x n(m은 M 보다 작은 양의 정수, n은 N 보다 작은 양의 정수)개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들(620, 630)로 구분될 수 있다.
본 명세서에서 '공통 인터페이스'라는 용어는 매크로 픽셀에 대해 컬럼 라인 또는 컬럼 단자를 공유하는 소자를 의미한다.
'매크로 픽셀' 및 '공통 인터페이스'의 개념은 이후의 설명을 통해 보다 명확해질 것이다.
도 6에 도시된 예에서, m 및 n의 값은 각각 2이다. 또한, 인접한 m x n개의 디스플레이 픽셀은 '인접한 2L(L은 정수)개의 디스플레이 픽셀'로도 칭할 수 있다. 이때, 도 6에 도시된 예에서 L의 값은 2이다.
따라서, 도 6에 도시된 M x N개의 디스플레이 픽셀들은 m x n개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분될 수 있다.
예를 들어, 제1 매크로 픽셀(620)은 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 이루어진 픽셀 그룹이라 할 수 있다.
일 실시예에 따른 공통 인터페이스 기반 디스플레이 장치는 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로를 포함하고, 이때 복수의 픽셀 구동 회로는 '공통 인터페이스 기반의 픽셀 구동회로'를 의미한다. 예를 들어, 도 6에서 참조부호 'A-1'은 제1 매크로 픽셀(620)을 구동하기 위한 공통 인터페이스 기반의 픽셀 구동회로이다.
이하, '공통 인터페이스 기반의 픽셀 구동회로'는 간단히 픽셀 구동회로라 칭할 수도 있다.
픽셀 구동회로 A-1은 제1 컬럼 라인(601)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 2 x 2개의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수 있다.
픽셀 구동회로 A-1은 제1 로우 라인(611)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 2 x 2개의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수 있다.
픽셀 구동회로 A-2은 픽셀 구동회로 A-1과 동일한 동작을 수행할 수 있다. 따라서, 픽셀 구동회로 A-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수 있다.
또한, 픽셀 구동회로 A-2은 제1 로우 라인(611)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수 있다.
픽셀 구동회로 B-1은 제1 컬럼 라인(601)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수 있다.
픽셀 구동회로 B-1은 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수 있다.
픽셀 구동회로 B-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수 있다.
픽셀 구동회로 B-2은 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수 있다.
픽셀 구동회로 A-3은 제3 컬럼 라인(605)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-5, 1-6, 2-5 및 2-6에 분배할 수 있다.
픽셀 구동회로 A-3은 제1 로우 라인(611)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-5, 1-6, 2-5 및 2-6에 분배할 수 있다.
픽셀 구동회로 B-3은 픽셀 구동회로 A-3과 유사하게 동작할 수 있다.
공통 인터페이스 기반의 픽셀 구동회로 A-1 내지 B-3은 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들에 대해 컬럼 구동회로의 컬럼 라인 및 로우 구동회로의 로우 라인 중 적어도 어느 하나를 공유하는 공통 소자를 포함할 수 있다.
'공통 소자'에 대한 구체적인 예시는 도 7을 통해 설명하기로 한다.
매크로 픽셀 및 공통 인터페이스의 적용을 통해 컬럼 라인의 수를 줄일 수 있다. 또한, 매크로 픽셀 및 공통 인터페이스의 적용을 통해 로우 라인의 수도 줄일 수 있다.
한편, 디지털 디스플레이 장치는 복수의 매크로 픽셀들 각각이 대응되는 픽셀 구동 회로들 각각과 서로 그룹핑되어 복수의 그룹들을 형성하고, 복수의 그룹들은 복수의 범프(bump)를 통해 기판과 전기적으로 연결되는 복수의 인터포저 상에 형성될 수 있다.
예를 들어, 인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나일 수 있으며, 디지털 디스플레이 장치가 고해상도용 디스플레이 장치인 경우에는 실리콘 인터포저가 적용되고, 디지털 디스플레이 장치가 저해상도용 디스플레이 장치인 경우에는 저가인 필름 인터포저가 적용될 수 있다.
구체적으로, 픽셀 1-1, 1-2, 2-1 및 2-2와 픽셀 구동 회로 A-1은 서로 그룹핑되어 동일한 인터포저 상에 실장되고, 픽셀 1-3, 1-4, 2-3 및 2-4와 픽셀 구동 회로 A-2는 서로 그룹핑되어 동일한 인터포저 상에 실장되며, 픽셀 3-1, 3-2, 4-1 및 4-2와 픽셀 구동 회로 B-1은 서로 그룹핑되어 동일한 인터포저 상에 실장되고, 픽셀 3-3, 3-4, 4-3 및 4-4와 픽셀 구동 회로 B-2은 서로 그룹핑되어 동일한 인터포저 상에 실장될 수 있다.
또한, 픽셀 1-5 및 2-5와 픽셀 구동 회로 A-3은 서로 그룹핑되어 동일한 인터포저 상에 실장되고, 픽셀 3-5 및 4-5와 픽셀 구동 회로 B-3는 서로 그룹핑되어 동일한 인터포저 상에 실장될 수 있다.
복수의 픽셀 구동 회로들 각각은 대응되는 적어도 하나의 로우 라인(611, 613) 및 적어도 하나의 컬럼 라인(601, 603, 605)과 연결되고, 로우 라인 및 컬럼 라인 중 적어도 하나의 라인을 통해 입력되는 신호를 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들로 분배할 수 있다.
한편, 디지털 디스플레이 장치는 복수의 매크로 픽셀들 각각이 대응되는 픽셀 구동 회로들 각각과 서로 그룹핑되어 복수의 그룹들을 형성하고, 복수의 그룹 각각에 대응되는 픽셀 구동 회로는 기판에 내장되고 복수의 그룹 각각에 대응되는 매크로 픽셀들은 픽셀 구동 회로가 내장된 기판 상에 형성될 수도 있다. 픽셀 구동 회로를 기판에 내장하는 예시는 이후 실시예 도 21 및 22i를 통해 보다 구체적으로 설명하기로 한다.
도 6의 예시에서는 하나의 픽셀 구동 회로가 각각 하나의 로우 라인 및 컬럼 라인과 연결되는 구성을 예시하나, 이에 한정되는 것은 아니다. 즉, 도 6과 같이 하나의 픽셀 구동 회로가 2 x 2의 디스플레이 픽셀들과 연결되는 경우에는 픽셀 구동 회로에 2개의 로우 라인과 2개의 컬럼 라인이 연결될 수도 있다.
구체적으로, 픽셀 구동회로 A-1은 제1 로우 라인(611)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 2 x 2개의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수 있으며, 제1 컬럼 라인(601)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수도 있다.
픽셀 구동회로 A-2은 픽셀 구동회로 A-1과 동일한 동작을 수행할 수 있다. 따라서, 픽셀 구동회로 A-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수 있으며, 제1 로우 라인(611)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수도 있다.
픽셀 구동회로 B-1은 제1 컬럼 라인(601)을 통해 입력되는 신호를 매크로 픽셀(620) 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수 있으며, 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수도 있다.
픽셀 구동회로 B-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀(620) 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수 있으며, 픽셀 구동회로 B-2은 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수도 있다.
픽셀 구동회로 A-3은 제3 컬럼 라인(605)을 통해 입력되는 신호를 제2 매크로 픽셀(630) 내의 디스플레이 픽셀 1-5 및 2-5에 분배할 수 있으며, 제1 로우 라인(611)을 통해 입력되는 신호를 제2 매크로 픽셀(630) 내의 디스플레이 픽셀 1-5 및 2-5에 분배할 수 있다.
픽셀 구동회로 B-3은 제3 컬럼 라인(605)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-5 및 4-5에 분배할 수 있으며, 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-5 및 4-5에 분배할 수도 있다.
복수의 픽셀 구동 회로들(A-1, A-2, ... , B-3) 각각은 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들과 로우 라인 및 컬럼 라인 중 적어도 하나의 라인을 공유하는 공통 소자와, 공통 소자에 연결되고 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자를 구동하기 위한 m x n개의 픽셀 개별 소자들을 포함할 수 있다.
예를 들어, m x n개의 픽셀 개별 소자들 각각은 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부 및 비디오 데이터 및 로우 신호 분배부를 통해 입력되는 구동 신호에 기초하여 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함할 수 있다.
m x n개의 디스플레이 픽셀들과 공유되는 로우 라인 및 컬럼 라인의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 하나에 기초하여 결정되고, 여기서 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정될 수 있다.
예를 들어, 픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분되고, 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정될 수 있다.
복수의 픽셀 구동 회로들(A-1, A-2, ... , B-3) 각각은 대응되는 인터포저 상에 형성된 센서 영역에 배치되는 적어도 하나의 센서를 더 포함할 수 있다.
한편, 디스플레이 픽셀들 각각은 대응되는 인터포저 상에 형성되는 픽셀 영역에 배치되고, 여기서, 픽셀 영역은 복수의 발광 소자가 배치되는 서브 픽셀 영역들 및 서브 픽셀 영역들을 제외한 논-엑티브(non-active) 영역을 포함할 수 있다.
또한, 복수의 매크로 픽셀들 각각은 픽셀 구동 회로가 배치되는 픽셀 구동 회로 영역을 포함하되, 픽셀 구동 회로 영역의 적어도 일 부분은 복수의 논-엑티브 영역에 오버랩될 수 있다.
상기 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
일실시예에 따른 픽셀 구동 회로는 이후 실시예 도 7a 내지 7f를 통해 보다 구체적으로 설명하기로 한다.
일실시예에 따른 디지털 디스플레이 장치는 이후 도 8 내지 도 20을 통해 보다 구체적으로 설명하기로 한다.
도 7a 내지 도 7f는 본 발명의 일실시예에 따른 픽셀 구동 회로를 설명하기 위한 도면이다.
도 7a 내지 도 7f를 참조하면, 픽셀 구동 회로(MPD, micro pixel driving IC)는 복수의 범프(bump)를 통해 디스플레이 기판과 전기적으로 연결된 인터포저 상에 형성될 수 있다.
예를 들어, 인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나일 수 있다. 또한, 인터포저는 릴투릴(reel to reel) 공정에 기반하여 형성될 수 있다.
복수의 범프는 컬럼 범프, 로우 범프 및 전압 범프를 포함할 수 있다.
보다 구체적으로, 인터포저는 하부면에 8개의 범프, 즉 제1 컬럼 범프(Col 1), 제2 컬럼 범프(Col 2), 제1 로우 범프(Row 1), 제2 로우 범프(Row 2), VCC 전압 범프(VCC), VDD 전압 범프(VDD), 기준 전압 범프(VREF) 및 접지 범프(GND)가 형성될 수 있으나, 이에 한정되는 것은 아니며, 범프의 구성을 설계에 따라 용이하게 변경될 수 있다. 일례로, 인터포저는 하나의 컬럼 범프와 하나의 로우 범프만을 구비할 수도 있다.
예를 들어, 복수의 범프는 금(Au) 및 구리(Cu) 중 적어도 하나의 금속 물질을 포함할 수 있으나, 이에 한정되는 것은 아니며 범프를 구성하는 기 공지된 금속 물질들이 적용될 수 있다.
보다 구체적으로, 복수의 범프는 40μm 내지 120μm 크기(pitch)의 구리 필라 범프(Cu pillar bump), 20μm 내지 60μm 크기의 금 스터드 범프(Au stud bump) 및 5μm 내지 40μm 크기의 마이크로 범프 중 적어도 하나일 수 있다.
예를 들어, 복수의 범프는 자기 나노 파우더를 더 포함할 수 있으며, 이를 통해 인터포저 형성 공정 시, 복수의 범프가 셀프 얼라인(self-align)되어 정위치에 배치되도록 제어할 수도 있다.
픽셀 구동 회로(MPD)는 복수의 범프 중 로우 구동회로의 로우 라인과 연결되는 로우 범프와 서로 연결되는 로우 단자와, 복수의 범프 중 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 범프와 서로 연결되는 컬럼 단자를 포함할 수 있다.
또한, 픽셀 구동 회로(MPD)는 인터포저 상에 형성된 L(L은 2 이상의 양의 정수) 개의 디스플레이 픽셀들에 대해 상기 로우 단자 및 컬럼 단자 중 적어도 하나를 공유하는 공통 소자 및 공통 소자에 연결되고 L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(R, G, B)를 구동하기 위한 L개의 픽셀 개별 소자들을 포함할 수 있다.
예를 들어, 픽셀 구동 회로(MPD)는 인터포저 내부에 형성된 비아(via)를 통해 8개의 범프와 각각 연결되는 제1 컬럼 단자, 제2 컬럼 단자, 제1 로우 단자, 제2 로우 단자, VCC 전압 단자, VDD 전압 단자, 기준 전압 단자 및 접지 단자를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또한, 픽셀 구동 회로(MPD)는 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(R, G, B)들과 각각 연결되는 복수의 단자를 더 포함할 수 있다.
픽셀 구동 회로(MPD)는 인터포저 상에 형성된 센서 영역(710)에 배치되는 적어도 하나의 센서를 더 포함할 수 있다. 예를 들면, 적어도 하나의 센서는 터치 센서일 수 있으나, 이에 한정되는 것은 아니다.
공통 소자는 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부, 상기 컬럼 단자를 통해 입력되는 신호를 L개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 로우 단자를 통해 입력되는 신호를 L개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부 중 적어도 하나를 포함할 수 있다.
또한, L개의 픽셀 개별 소자들 각각은 상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부를 포함할 수 있다.
한편, L개의 디스플레이 픽셀들 각각의 복수의 발광 소자가 배치되는 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수도 있다.
픽셀 구동 회로(MPD)는 L개의 픽셀 개별 소자들과 인터포저의 동일 면(상면)에 배치될 수 있으나, 이에 한정되지 않고 서로 다른 면에 배치될 수도 있다.
구체적으로, 픽셀 구동 회로(MPD)는 인터포저의 하면(즉, 배면)에 배치되고 L개의 픽셀 개별 소자들은 인터포저의 상면에 배치될 수 있으며, 이를 통해 정전기(ESD)로 인한 소자 또는 칩의 손상(chip damage)을 최소화할 수 있다(도 7d).
보다 구체적으로, 픽셀 구동 회로(MPD)가 인터포저의 하면에 배치되면, 픽셀 개별 소자들의 개수(L개)가 4개 보다 많은 경우(일례로, 6개, 8개, 16개 등)에도 공간에 제약없이 픽셀 개별 소자들을 인터포저의 상면에 배치할 수 있으며, 이를 통해 공간 마진을 확보하고, 픽셀 클러스터 내에서 L개의 픽셀 개별 소자들을 균일하게 배열할 수 있다(도 7e 및 도 7f).
도 8은 본 발명의 일실시예에 따른 픽셀 구동 회로의 구현예를 설명하기 위한 도면이다.
도 8을 참조하면, 픽셀 구동 회로(800)는 공통소자(810), 복수의 단자들(861, 863, 865) 및 픽셀 개별소자들(820, 830, 840, 850)을 포함한다.
공통소자(810)는 매크로 픽셀 내의 디스플레이 픽셀들에 대해 컬럼 구동회로의 컬럼 라인 및 로우 구동회로의 로우 라인 중 적어도 어느 하나를 공유할 수 있다.
공통소자(810)를 통해 매크로 픽셀내의 디스플레이 픽셀들은 컬럼 라인 및 로우 라인 중 적어도 하나를 공유할 수 있다.
예를 들어, 공통소자(810)는 도 6에 도시된 픽셀 구동회로 A-1의 구성요소일 수 있다. 이때, 공통소자(810)는 제1 매크로 픽셀(620) 내의 디스플레이 픽셀들(1-1, 1-2, 2-1, 2-2)에 대해 제1 컬럼 라인(601) 및 제1 로우 라인(611)을 공유할 수 있다.
공통소자(810)는 로우 단자(861)를 통해 로우 구동회로의 로우 라인과 연결되고, 컬럼 단자(863)을 통해 컬럼 구동회로의 컬럼 라인과 연결될 수 있다. 또한, VCC 단자(865) 및 GND 단자(867)를 통해서 전원을 공급받을 수 있다.
여기서, '디스플레이 픽셀들에 대해 컬럼 라인을 공유한다'는 표현은 '디스플레이 픽셀들에 대해 컬럼 단자를 공유한다'로 표현될 수도 있다. 따라서, 공통소자(810)는 매크로 픽셀 내의 디스플레이 픽셀들에 대해 로우 단자(861) 및 컬럼 단자(863) 중 적어도 어느 하나를 공유할 수 있다.
공통소자(810)는 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부(811), 로우 신호 분배부(861) 및 컬럼 신호 분배부(863)를 포함할 수 있다. 또한, 공통소자(810)는 리셋부(도시되지 않음)를 더 포함할 수 있다.
리셋부는 각 픽셀 개별소자들(820, 830, 840, 850)에 포함된 픽셀 내장 메모리부를 초기화 시키는 리셋 신호를 생성할 수 있다. 이때, 리셋부는 기 설정된 비디오 데이터 리셋 구간에서 로우 신호 및 컬럼 신호에 기초하여 픽셀 내장 메모리부를 초기화 시킬 수 있다.
전력 생성부(811)는 로우 단자(861)에서 입력되는 로우 신호와 컬럼 단자(863)에서 입력되는 컬럼 신호를 이용하여 기준전압(VDD)을 생성할 수 있다. 기준 전압은 각 픽셀 개별소자들(820, 830, 840, 850)로 출력될 수 있다.
도 8에서 공통소자(810)와 픽셀 개별소자들(820, 830, 840, 850) 사이에 굵은 선으로 표현된 2개의 선은 기준 전압 및 리셋 신호를 전달하는 전기적인 배선을 나타낸다.
공통소자(810)와 픽셀 개별소자들(820, 830, 840, 850) 사이의 전기적인 배선의 제조 공정, 발광소자의 전사(transfer 또는 Pick and Place)공정, 디스플레이 패널에 포함될 수 있는 글래스 기판의 크랙, TFT 층의 접합 등을 고려하여 픽셀 구동 회로(800)가 배치되는 영역은 매크로 픽셀 내의 특정 위치로 결정될 수 있다. 예를 들어, 픽셀 구동 회로(800)가 배치되는 영역, 즉 '픽셀 구동회로 영역'은 매크로 픽셀 내의 복수의 논-액티브 영역에 오버랩 되도록 형성될 수 있다.
컬럼 신호 분배부(815)는 컬럼 단자(863)을 통해 입력되는 신호를 픽셀 개별소자들(820, 830, 840, 850)로 분배한다.
컬럼 단자(863)을 통해 입력되는 신호는 각 픽셀 개별소자들(820, 830, 840, 850)의 픽셀 내장 메모리부에 저장되는 비디오 데이터일 수 있다.
여기서, 비디오 데이터는 각 픽셀 개별소자들(820, 830, 840, 850)에 대응하는 디스플레이 픽셀에 대한 4개의 디지털 데이터일 수 있다.
따라서, 컬럼 단자(863)을 통해 4개의 디지털 데이터가 한 번에 입력되고, 컬럼 신호 분배부(815)는 입력 신호에 포함된 어드레싱 데이터 또는 코드 명령에 기초하여 4개의 디지털 데이터를 각 픽셀 개별소자들(820, 830, 840, 850)에 분배할 수 있다.
로우 신호 분배부(813)는 로우 단자(861)를 통해 입력되는 신호를 픽셀 개별소자들(820, 830, 840, 850)로 분배한다.
로우 단자(861)을 통해 입력되는 신호는 각 픽셀 개별소자들(820, 830, 840, 850)에 PWM 구동을 위한 PWM 구동신호일 수 있다.
로우 단자(861)을 통해 입력되는 PWM 구동신호가 한 번에 입력되면, 로우 신호 분배부(813)는 입력 신호에 포함된 어드레싱 데이터 또는 코드 명령에 기초하여 PWM 구동신호를 각 픽셀 개별소자들(820, 830, 840, 850)에 분배할 수 있다.
이때, 로우 신호 분배부(813)는 매크로 픽셀 내 디스플레이 픽셀들 각각의 구동 시간을 제어하기 위한 타이밍 신호를 각 픽셀 개별소자들(820, 830, 840, 850)에 분배할 수 있다.
도 8에서 로우 신호 분배부(813)와 픽셀 개별소자들(820, 830, 840, 850) 사이에 가는 선으로 표현된 2개의 선은 로우 신호의 분배를 위한 전기적인 배선을 나타낸다. 또한, 컬럼 신호 분배부(815)와 픽셀 개별소자들(820, 830, 840, 850) 사이에 가는 선으로 표현된 2개의 선은 컬럼 신호의 분배를 위한 전기적인 배선을 나타낸다.
픽셀 개별소자들(820, 830, 840, 850) 각각은 공통소자(810)와 연결되고, 매크로 픽셀 내 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동한다.
픽셀 개별소자들(820, 830, 840, 850) 각각은 컬럼 신호 분배부(815)를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리를 포함할 수 있다.
픽셀 개별소자들(820, 830, 840, 850) 각각은 비디오 데이터 및 PWM 구동 신호에 기초하여 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함할 수 있다.
픽셀 개별소자들(820, 830, 840, 850) 각각은 발광소자들과 연결되는 복수의 단자 또는 전극을 포함할 수 있다. 예를 들어, 픽셀 개별소자들(820, 830, 840, 850) 각각은 발광소자들과 연결되는 R, G, B 전극을 포함할 수 있다.
도 8에서 참조부호 865 및 867은 픽셀 구동 회로에 추가적으로 구비될 수 있는 전압입력 단자 및 그라운드 단자를 나타낸다.
도 8에 도시된 실시예는 로우 단자(861) 및 컬럼 단자(863) 통해 입력되는 신호를 픽셀 개별소자들(820, 830, 840, 850)로 분배하는 예를 나타낸다. 로우 단자(861) 및 컬럼 단자(863) 통해 입력되는 신호는 도 8에 도시된 예와 달리 처리될 수 있다. 이에 대한 예들은 도 25를 통해 설명하기로 한다.
한편, 매크로 픽셀내의 디스플레이 픽셀들을 구동하기 위한 공통 인터페이스는 필 팩터를 고려하여 설계될 수 있다. 또한, 공통 인터페이스는 픽셀 구동 회로의 적용 타입을 고려하여 설계될 수 있다.
따라서, 매크로 픽셀에 대해 공유되는 컬럼 단자 및 로우 단자의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 어느 하나에 기초하여 결정될 수 있다.
픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분될 수 있다.
이때, 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정될 수 있다.
예를 들어, 텔레비전용 디스플레이, 옥외 설치용 대형 디스플레이는 대면적 디스플레이일 수 있다. 이때, 대면적 디스플레이는 10~30%의 필 팩터(0.1 ~ 0.3)로 설계될 수 있다.
예를 들어, 컴퓨터용 모니터, 차량용 디스플레이, 패드(pad) 디바이스를 위한 디스플레이는 모니터용 디스플레이일 수 있다. 이때, 모니터용 디스플레이는 30~50%의 필 팩터(0.3 ~ 0.5)로 설계될 수 있다.
예를 들어, 모바일 스마트폰, 웨어러블 디바이스를 위한 디스플레이는 모바일 디스플레이일 수 있다. 이때, 모바일 디스플레이는 50~90%의 필 팩터(0.5~0.9)로 설계될 수 있다.
이하, 도 9 내지 도 11을 통해 매크로 픽셀 구동을 위한 공통 인터페이스 설계의 다양한 예를 설명한다.
도 9는 본 발명의 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 9에 도시된 실시예는 대면적 디스플레이에 적용될 수 있다.
도 9을 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
이때, 픽셀 구동회로(920a, 920b)는 픽셀 구동회로 920a에 배치되는 제1 공통소자 및 픽셀 구동회로 920b에 배치되는 제2 공통소자를 포함할 수 있다. 픽셀 구동회로(920a, 920b)는 각각 2개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1 및 Px3은 전기적인 배선(901-1)을 통해 컬럼 라인(901)을 공유할 수 있다. 픽셀 Px2 및 Px4는 전기적인 배선(903-1)을 통해 컬럼 라인(903)을 공유할 수 있다.
따라서, 픽셀 구동회로(920a, 920b)는 각각 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 9에 도시된 예는 매크로 픽셀에서 로우 라인을 공유하지 않는 구조를 나타낸다. 대면적 디스플레이의 경우, 효율적인 PWM 구동 및 전력 분배 등을 고려하여 로우 라인은 공유하지 않는 것이 바람직할 수 있다.
따라서, 픽셀 구동회로(920a, 920b)는 각각 로우 라인 신호를 분배하기 위한 분배부를 구비하지 않을 수 있다.
픽셀 구동회로(920a)는 전기적인 배선(911-1)을 통해 로우 라인(911)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(911-1)을 통해 입력되는 로우 신호는 Px1을 구동하기 위한 신호이다.
픽셀 구동회로(920b)는 전기적인 배선(911-2)을 통해 로우 라인(911)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(911-2)을 통해 입력되는 로우 신호는 Px2를 구동하기 위한 신호이다.
픽셀 구동회로(920a)는 전기적인 배선(913-1)을 통해 로우 라인(913)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(913-1)을 통해 입력되는 로우 신호는 Px3을 구동하기 위한 신호이다.
픽셀 구동회로(920b)는 전기적인 배선(913-2)을 통해 로우 라인(913)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(913-2)을 통해 입력되는 로우 신호는 Px4를 구동하기 위한 신호이다.
도 10은 본 발명의 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 10에 도시된 예는 대면적 디스플레이 또는 모니터용 디스플레이에 적용될 수 있다.
도 10을 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
픽셀 구동회로(1020)는 하나의 공통 소자 또는 두개의 공통 소자를 포함할 수 있다. 픽셀 구동회로(1020)는 4개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1 및 Px3은 전기적인 배선(1001-1)을 통해 컬럼 라인(1001)을 공유할 수 있다. 픽셀 Px2 및 Px4는 전기적인 배선(1003-1)을 통해 컬럼 라인(1003)을 공유할 수 있다.
픽셀 구동회로(1020)는 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 10에 도시된 예는 도 9의 실시예와는 달리, 로우 라인을 공유할 수 있다.
픽셀 구동회로(1020)는 전기적인 배선(1011-1)을 통해 로우 라인(1011)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(1011-1)을 통해 입력되는 로우 신호는 Px1 및 Px2를 구동하기 위한 신호이다. 또는, 전기적인 배선(1011-1)을 통해 입력되는 로우 신호는 Px1 및 Px3을 구동하기 위한 신호일 수 있다.
픽셀 구동회로(1020)는 전기적인 배선(1013-1)을 통해 로우 라인(1013)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(1013-1)을 통해 입력되는 로우 신호는 Px3 및 Px4를 구동하기 위한 신호이다. 또는, 전기적인 배선(1013-1)을 통해 입력되는 로우 신호는 Px2 및 Px4를 구동하기 위한 신호일 수 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 11에 도시된 예는 대면적 디스플레이 또는 모바일 디스플레이에 적용될 수 있다.
도 11을 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
픽셀 구동회로(1120)는 하나의 공통 소자 및 4개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1, Px2, Px3, Px4는 전기적인 배선(1101-1)을 통해 컬럼 라인(1101)을 공유할 수 있다.
픽셀 구동회로(1120)는 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
픽셀 Px1, Px2, Px3, Px4는 전기적인 배선(1111-1)을 통해 로우 라인(1111)을 공유할 수 있다.
픽셀 구동회로(1120)는 로우 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 11에서 컬럼 라인(1103)은 다음 매크로 픽셀에 컬럼 신호를 공급할 수 있다. 또한, 로우 라인(1113)은 다른 매크로 픽셀에 로우 신호를 공급할 수 있다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 설명하기 위한 도면이다.
도 12에 적용된 매크로 픽셀 및 공통 인터페이스는 도 6 내지 도 10을 통해 설명된 예시들을 포함할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 도 5에 도시된 종래기술에 따른 디스플레이 구동회로와 달리, 디스플레이 패널 상의 컬럼 라인들 및 로우 라인들이 감소될 수 있다.
여기서, 디스플레이 패널 상의 컬럼 라인(1221, 1223, 1225) 및 로우 라인(1211, 1213)의 수는 하기 수학식 1에 기초하여 결정될 수 있다.
[수학식 1]
Figure PCTKR2023009026-appb-img-000001
여기서, RowN은 로우 라인의 개수, ColN 은 컬럼 라인의 개수, MOD(X, Y)는 X/Y의 나머지 값을 의미한다.
도 12를 참조하면, M은 4이고 m은 2이다. 따라서, MOD(M, m)은 0이고, 전체 로우 라인의 수는 3이다.
도 12를 참조하면, N은 5이고 n은 2이다. 따라서, MOD(M, n)은 1이고, 전체 컬럼 라인의 수는 3이다.
도 12에서 컬럼 신호를 픽셀 개별소자들로 분배하기 위한 어드레싱 데이터 또는 코드 명령은 COLUMN Driver(1220)에서 생성될 수 있다. 또한, 어드레싱 데이터 또는 코드 명령은 별도의 컬럼 어드레싱부(1230)에서 생성될 수 있다.
종래 기술에 따른 비디오 데이터 입력과 동일한 동작을 수행하기 위해, 컬럼 어드레싱부(1230)는 Col1 및 Col2에서 입력되는 컬럼 신호의 직병렬 변환 또는 조합을 통해 픽셀 구동회로 A-1 및 B-1에 입력할 수 있다.
예를 들어, Col1에서 출력되는 신호는 픽셀 1-1, 2-1, 3-1 및 4-1에 입력되는 비디오 데이터 열일 수 있다. Col2에서 출력되는 신호는 픽셀 1-2, 2-2, 3-2 및 4-2에 입력되는 비디오 데이터 열일 수 있다.
컬럼 어드레싱부(1230)는 Col1 및 Col2에서 입력되는 컬럼 신호를 조합하여 픽셀 1-1, 2-1, 1-2, 2-2, 3-1, 4-1, 3-2, 4-2에 대응하는 시퀀스로 변환할 수 있다.
이때, 픽셀 1-1, 2-1, 1-2, 2-2에 대응하는 시퀀스는 픽셀 구동회로 A-1로 입력된다. 픽셀 3-1, 4-1, 3-2, 4-2에 대응하는 시퀀스는 픽셀 구동회로 B-1로 입력될 수 있다.
도 12에서 로우 신호를 픽셀 개별소자들로 분배하기 위한 어드레싱 데이터 또는 코드 명령은 ROW Driver(1210)에서 생성될 수 있다. 또한, 어드레싱 데이터 또는 코드 명령은 별도의 로우 어드레싱부(1240)에서 생성될 수 있다.
예를 들어, ROW1에서 출력되는 신호는 픽셀 1-1, 1-2, 1-3, 1-4 및 1-5에 입력되는 PWM 구동 신호일 수 있다. ROW2에서 출력되는 신호는 픽셀 2-1, 2-2, 2-3, 2-4 및 2-5에 입력되는 구동 신호일 수 있다.
로우 어드레싱부(1240)는 ROW1 및 ROW2에서 입력되는 컬럼 신호를 조합하여 픽셀 1-1, 1-2, 2-1, 2-2, 1-3, 1-4, 2-3, 2-4, 1-5, 2-5에 대응하는 시퀀스로 변환할 수 있다.
이때, 픽셀 1-1, 1-2, 2-1, 2-2에 대응하는 시퀀스는 픽셀 구동회로 A-1로 입력된다. 픽셀, 1-3, 1-4, 2-3, 2-4에 대응하는 시퀀스는 픽셀 구동회로 B-1로 입력될 수 있다. 픽셀 1-5, 2-5에 대응하는 시퀀스는 픽셀 구동회로 A-3으로 입력될 수 있다.
디스플레이 패널에 형성되는 컬럼 라인 및 로우 라인의 감소를 통해 전기적인 배선의 두께를 보다 두껍게 형성할 수 있다. 예를 들어, 디스플레이 패널 상에 형성되는 와이어(wire)의 두께를 두껍게 하는 경우 IR-Drop(전압강하)을 감소시킬 수 있다.
디스플레이 패널에 형성되는 라인의 감소는 전기적인 배선의 간소화, 조립성 향상, 제조원가 절감 및 복잡도 감소의 이점을 가져올 수 있다.
도 13은 종래 기술에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
매크로 픽셀 및 공통 인터페이스의 도입은 디스플레이 구동회로 관점에서 디스플레이 시스템의 특성 개선이라 할 수 있다. 매크로 픽셀 및 공통 인터페이스는 종래기술에 따른 디스플레이 어레이 구성에도 적용될 수 있다. 도 9 내지 도 11은 종래기술에 따른 디스플레이 어레이 구성에 매크로 픽셀 및 공통 인터페이스를 적용한 예라 할 수 있다.
한편, 디스플레이 픽셀(1300)에 복수의 발광소자(1305)를 배치하는 마이크로 LED 적용 디스플레이의 경우 전사(transfer 또는 Pick and Place) 공정을 고려한 특성 개선이 요구될 수 있다.
칩 사이즈가 10μm 이하인 경우 전사 공정의 어려움이 존재한다.
도 14a 및 도 14b는 본 발명의 실시예에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 14a를 참조하면, 매크로 픽셀(1410) 내의 m x n개의 디스플레이 픽셀들(Px1, Px2, Px3, Px4)은 복수의 발광 소자가 배치되는 서브 픽셀 영역(1411, 1413, 1415, 1417)을 포함한다.
m x n개의 디스플레이 픽셀들(Px1, Px2, Px3, Px4) 각각의 서브 픽셀 영역(1411, 1413, 1415, 1417)들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
다시 말해, 서브 픽셀 영역(1411, 1413, 1415, 1417)들은 디스플레이 픽셀의 코너 또는 외곽에 배열될 수 있고, 인접한 픽셀들(1411, 1413, 1415, 1417)이 한번에 전사될 수 있다.
디스플레이 어레이 상의 복수의 매크로 픽셀들 중 적어도 하나의 매크로 픽셀(1410)은 제1 디스플레이 픽셀(Px1), 상기 제1 디스플레이 픽셀(Px1)의 우측에 위치하는 제2 디스플레이 픽셀(Px2), 상기 제1 디스플레이 픽셀(Px1)의 아래에 위치하는 제3 디스플레이 픽셀(Px3) 및 상기 제3 디스플레이 픽셀(Px3)의 우측에 위치하는 제4 디스플레이 픽셀(Px4)로 구성될 수 있다.
이때, 제1 디스플레이 픽셀(Px1)의 서브 픽셀 영역(1411)의 적어도 일 부분은 제1 디스플레이 픽셀(Px1)의 우측 하단 모서리 부분에 형성(전사)될 수 있다.
제2 디스플레이 픽셀(Px2)의 서브 픽셀 영역(1415)의 적어도 일 부분은 제2 디스플레이 픽셀(Px2)의 좌측 하단 모서리 부분에 형성(전사)될 수 있다.
제3 디스플레이 픽셀(Px3)의 서브 픽셀 영역(1413)의 적어도 일 부분은 제3 디스플레이 픽셀(Px3)의 우측 상단의 모서리 부분에 형성될 수 있다.
제4 디스플레이 픽셀(Px4)의 서브 픽셀 영역(1417)의 적어도 일 부분은 제4 디스플레이 픽셀(Px4)의 좌측 상단의 모서리 부분에 형성될 수 있다.
한편, 매크로 픽셀(1420)은 2개의 디스플레이 픽셀로 구성될 수 있다. 이때, 서브 픽셀 영역(1421, 1423)들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
도 14a에 도시된 디스플레이 픽셀 어레이 구조는 종래 기술에 따른 구조와 물리적인 dimension과 필 팩터는 동일할 수 있다.
인접한 픽셀들을 하나의 매크로 픽셀 단위로 구분하고, 매크로 픽셀 단위로 전사를 적용함으로써, 한 번에 매크로 픽셀 전체에 대한 전사가 가능할 수 있다. 따라서, 전사 효율이 향상될 수 있다.
본 발명의 실시예에 다른 전사 방식은 물리적인 크기 및 필 팩터를 유지하면서, 전사 효율을 높일 수 있는 장점이 있다.
한편, 발광 소자의 특성에 따라 디스플레이 픽셀들 간의 빛 간섭을 최소화할 필요가 있을 수 있다. 도 14b는 디스플레이 픽셀들 간의 빛 간섭을 줄일 필요가 있는 경우, 서브 픽셀 영역을 외곽에 배치한 예를 나타낸다. 이때, 디스플레이 픽셀들 간의 빛 간섭을 줄이기 위해서 커버 층에 배리어(barrier)를 형성할 수도 있다.
도 14b를 참조하면, 매크로 픽셀(1430) 내의 m x n개의 디스플레이 픽셀들(Px1b, Px2b, Px3b, Px4b)은 각각 서브 픽셀 영역(1431, 1433, 1435, 1437)을 포함한다.
서브 픽셀 영역(1431, 1433, 1435, 1437)에 배치되는 발광소자는 적색(R, red) 서브 픽셀, 녹색(G, green) 서브 픽셀 및 청색(B, blue) 서브 픽셀을 각각 1개씩 포함하는 예를 나타낸다. 앞서 설명한 바와 같이, 하나의 디스플레이 픽셀에 배치되는 서브 픽셀의 종류 및 서브 픽셀 개수는 다양한 조합이 가능하다.
서브 픽셀 영역(1431, 1433, 1435, 1437)은 매크로 픽셀(1430)의 중심(1430-1)로부터 일반적인 서브 픽셀 영역, 예를 들어 1431-1 보다 더 외곽에 배치된다.
도 14b에서 중심(1430-1) 주변에 표현된 화살표는 일반적인 서브 픽셀 영역 보다 서브 픽셀 영역(1431, 1433, 1435, 1437)들이 더 멀어지도록 배치될 수 있음을 나타낸다.
도 15는 도 14b의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 15를 참조하면, 픽셀 구동회로(1540)는 도 10의 픽셀 구동회로(1020) 또는 도 11의 픽셀 구동회로(1120)와 동일한 구성일 수 있다.
따라서, 픽셀 구동회로(1540)는 하나의 공통 소자 또는 두개의 공통 소자를 포함할 수 있다. 픽셀 구동회로(1540)는 4개의 픽셀 개별소자들을 포함할 수 있다.
또한, 픽셀 Px1b 및 Px2b는 전기적인 배선(1515-1)을 통해 로우 라인(1515)을 공유할 수 있다. 픽셀 Px3b 및 Px4b는 전기적인 배선(1517-1)을 통해 로우 라인(1517)을 공유할 수 있다.
픽셀 Px1b 및 Px3b는 전기적인 배선(1505-1)을 통해 컬럼 라인(1505)을 공유할 수 있다. 픽셀 Px2b 및 Px4b는 전기적인 배선(1507-1)을 통해 컬럼 라인(1507)을 공유할 수 있다.
이때, 도 15의 구조는 도 10 또는 도 11의 구조에 비해 서브 픽셀 영역이 더 외곽에 존재한다. 따라서, 도 10 또는 도 11의 구조에 비해 픽셀 구동회로(1540)의 배치 공정이 유리할 수 있다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 어레이 구성의 다른 예를 설명하기 위한 도면이다.
도 16을 참조하면, 일 실시예에 따른 디스플레이 어레이는 6개의 디스플레이 픽셀(Px1, Px2, Px3, Px4, Px5, Px6)로 구성된 매크로 픽셀(1610)을 포함할 수 있다.
픽셀의 Dimension과 필 팩터를 고려하여 6개 이상의 인접 픽셀을 하나의 매크로 픽셀로 구성할 수 있다.
예를 들어, 모바일 디스플레이의 경우 필 팩터를 높이기 위해 서브 픽셀 영역을 증가시킬 수 있다. 또한, 일 실시예에 따른 전사 공정을 통해 서브 픽셀 영역들을 디스플레이 픽셀의 외곽 또는 모서리 부분에 배치할 수 있다.
필 팩터를 1에 근접하도록, 즉 필 팩터를 100%에 가깝도록 설계하는 경우 8개 이상의 디스플레이 픽셀 단위로 매크로 픽셀을 구성할 수도 있다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 픽셀 전류 구동의 개념을 설명하기 위한 도면이다.
도 17을 참조하면, 디스플레이 픽셀(1710)은 발광소자 ED 및 픽셀 회로(40, 50)를 포함할 수 있다.
디스플레이 픽셀들(1710, 1720, 1730, 1740)은 매크로 픽셀 내의 디스플레이 픽셀들일 수 있다.
참조부호 1700은 전류 공급원을 나타낸다. 전류 공급원(1700)은 픽셀 회로 내의 트랜지스터(1701)와 전류 미러를 형성함으로써, 안정적인 구동 전류를 공급할 수 있다.
픽셀 회로(40, 50)는 제어신호, 예를 들어 PWM 신호에 응답하여 발광 소자의 발광 및 비발광을 조절할 수 있다.
픽셀 회로(40, 50)는 레벨 쉬프터(1705)를 포함할 수 있다.
트랜지스터(1701)는 구동 전류를 출력할 수 있다. 트랜지스터(1701)의 게이트는 전류 공급원(1700)의 트랜지스터와 연결되고, 전류 공급원(1700)과 전류 미러 회로를 구성할 수 있다.
픽셀 회로(40, 50)는 추가로 구비되는 트랜지스터는 레벨 쉬프터(1705)로부터 출력되는 전압에 따라 턴온 또는 턴오프될 수 있다.
레벨 쉬프터(1705)는 PWM(Pulse Width Modulation) 컨트롤러(1701)의 출력단에 연결되고, PWM 컨트롤러(1741)가 출력하는 제1 PWM 신호의 전압 레벨을 변환하여 제2 PWM 신호를 생성할 수 있다. 레벨 쉬프터(1705)는 제1 PWM 신호를 트랜지스터를 턴온시킬 수 있는 게이트 온 전압 레벨 신호와 트랜지 스터를 턴오프시킬 수 있는 게이트 오프 레벨 신호로 변환한 제2 PWM 신호를 생성할 수 있다.
레벨 쉬프터(1705)가 출력하는 제2 PWM 신호의 펄스 전압 레벨은 제1 PWM 신호의 펄스 전압 레벨보다 높을 수 있다. 레벨 쉬프터(1705)는 입력 전압을 승압하는 승압 회로를 포함할 수 있다. 레벨 쉬프터(1705)는 복수의 트랜지스터로 구현될 수 있다.
제1 PWM 신호의 펄스 폭에 따라 한 프레임 동안 트랜지스터의 턴온 시간 및 턴오프 시간이 결정될 수 있다.
픽셀 회로(40)는 프레임마다 데이터 기입 기간에 컬럼 구동회로로부터 인가되는 데이터의 비트 값을 저장하고, 발광 기간에 비트 값 및 클락 신호를 기초로 제1 PWM 신호를 생성할 수 있다.
픽셀 회로(50)는 PWM 컨트롤러(1741) 및 메모리(1743)를 포함할 수 있다.
PWM 컨트롤러(1741)는 발광 기간에 입력되는 클락 신호(CK)와 메모리(1743)로부터 판독된 데이터의 비트 값을 기초로 제1 PWM 신호를 생성할 수 있다.
PWM 컨트롤러(1741)는 서브프레임 단위의 클락 신호가 입력되면, 대응하는 데이터 비트 값을 메모리(1743)로부터 판독하여 제1 PWM 신호를 생성할 수 있다.
PWM 컨트롤러(1741)는 서브프레임 단위의 데이터의 비트 값 및 클락 신호의 신호 폭을 기초로 제1 PWM 신호의 펄스 폭을 제어할 수 있다.
예를 들어, 비디오 데이터의 비트 값이 1이면 클락 신호의 신호 폭만큼 PWM 신호의 펄스 출력이 온 되고, 비디오 데이터의 비트 값이 0이면 클락 신호의 신호 폭만큼 PWM 신호의 펄스 출력이 오프될 수 있다.
PWM 컨트롤러(1741)는 하나 또는 복수의 트랜지스터로 구현되는 하나 또는 복수의 논리회로(예를 들어, OR 게이트 회로 등)를 포함할 수 있다.
도 18 내지 도 20은 본 발명의 실시예들에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면들이다.
도 18을 참조하면, 매크로 픽셀(1800)은 각 디스플레이 픽셀의 발광 소자들(1811, 1813, 1815, 1817)이 배치된 영역과 픽셀 구동회로 영역(1820)이 동일 층에 형성된 예를 나타낸다.
예를 들어, 도 18에 도시된 구조는 도 9, 도 10 및 도 11에 도시된 예에 모두 적용될 수 있다.
도 19를 참조하면, 매크로 픽셀(1900)은 공통소자가 배치되는 영역(1920) 및 4개의 개별 소자들이 배치되는 영역(1931, 1933, 1935, 1937)을 포함한다.
이때, 공통소자가 배치되는 영역(1920) 및 4개의 개별 소자들이 배치되는 영역(1931, 1933, 1935, 1937)은 동일 층에 형성될 수 있다. 그리고, 디스플레이 픽셀의 발광 소자들(1911, 1913, 1915, 1917)이 배치된 영역은 개별 소자들이 배치되는 영역(1931, 1933, 1935, 1937)의 상층에 형성될 수 있다.
도 19에 도시된 구조는 도 9 및 도 10에 도시된 예에 주로 적용될 수 있다.
도 20를 참조하면, 매크로 픽셀(2000)은 필 팩터가 높은 구조에 적용될 수 있다.
공통소자가 배치되는 영역 및 개별 소자들이 배치되는 영역은 구분없이 하나의 영역(2020)에 형성될 수 있다.
디스플레이 픽셀의 발광 소자들(2011, 2013, 2015, 2017)이 배치되는 영역은 픽셀 구동회로가 배치되는 영역(2020)과 서로 다른 층에 형성될 수 있다.
도 18 내지 도 20에서 픽셀 구동회로가 배치되는 영역의 적어도 일 부분은 디스플레이 픽셀들 각각의 논-엑티브 영역에 오버랩되도록 형성될 수 있다. 이를 통해, 공정 효율 및 웨이퍼-to-웨이퍼 본딩의 효율을 높일 수 있다.
도 21은 다른 실시예에 따른 디지털 디스플레이 장치를 설명하기 위한 도면이다.
도 21을 참조하면, 디지털 디스플레이 장치는 복수의 매크로 픽셀들 각각이 대응되는 픽셀 구동 회로들 각각과 서로 그룹핑 되어 복수의 그룹들을 형성하고, 복수의 그룹 각각에 대응되는 픽셀 구동 회로(MPD)는 기판에 내장되고 복수의 그룹 각각에 대응되는 매크로 픽셀들(R, G, B)은 픽셀 구동 회로(MPD)가 내장된 기판 상에 형성될 수 있다.
즉, 다른 실시예에 따른 디지털 디스플레이 장치(2100)는 픽셀 구동 회로(MPD)를 기판에 내장시키고, 기판 내에서 픽셀 구동 회로(MPD)와 매크로 픽셀들(R, G, B) 간의 배선 구조를 최적화 설계함으로써, 공간 마진을 확보하고 전기적인 배선의 증가 및 장치의 복잡도를 최소화할 수 있다.
다른 실시예에 따른 디지털 디스플레이 장치(2100)의 제조방법은 이후 실시예 도 22a 내지 22i를 통해 보다 구체적으로 설명하기로 한다.
도 22a 내지 22i는 다른 실시예에 따른 디지털 디스플레이 장치의 제1 제조방법을 설명하기 위한 도면이다.
도 22a 내지 22i를 참조하면, 2210 단계에서 제조방법은 캐리어 기판 상에 RDL(ReDistribution Layer)을 형성할 수 있다. 여기서, RDL은 디스플레이 기판의 하부 배선에 대응될 수 있다.
예를 들면, 2210 단계에서 제조방법은 캐리어 기판 상에 기 제작된 RDL 필름을 부착할 수 있다.
또한, 2210 단계에서 제조방법은 캐리어 기판 상에 RDL 배선이 가능한 액체 코팅 소재를 먼저 코팅한 후에 배선을 노광하고 구리(Cu) 등의 전도성 물질을 증착 및 도금을 하여 RDL을 형성할 수도 있다.
다음으로, 2220 단계에서 제조방법은 RDL이 형성된 캐리어 기판 상에서 기 설정된 위치에 픽셀 구동 회로(MPD)를 부착할 수 있다.
다음으로, 2230 단계에서 제조방법은 픽셀 구동 회로(MPD)가 내장되도록 절연층(몰딩)을 형성할 수 있다.
다음으로, 2240 단계에서 제조방법은 절연층의 기 설정된 비아 형성 영역을 에칭하여 복수의 비아를 형성할 수 있다.
다음으로, 2250 단계에서 제조방법은 RDL 공정을 통해 절연층의 상부에 상부 배선을 형성하고, 복수의 비아에 전도성 물질(일례로, 구리 등)을 충진하여 상부 배선 및 하부 배선을 상호 연결할 수 있다.
즉, 2250 단계에서 제조방법은 픽셀 구동 회로(MPD)가 내장된 디스플레이 기판을 형성할 수 있다.
다음으로, 2260 단계에서 제조방법은 디스플레이 기판의 상부에 발광소자들(R, G, B)을 형성할 수 있다.
다시 말해, 2260 단계에서 제조방법은 매크로 픽셀들 각각에 대응되는 LED들을 상부 배선에 대응되는 영역에 부착할 수 있다.
다음으로, 2270 단계에서 제조방법은 발광소자들(R, G, B)이 형성된 디스플레이 기판의 상부면에 몰딩을 형성할 수 있다.
다음으로, 2280 단계에서 제조방법은 캐리어 기판을 디스플레이 기판에서 분리하고, 캐리어 기판이 분리된 디스플레이 기판의 하부면에서 하부 배선에 대응되는 영역에 복수의 솔더 볼(Solder Ball) 이나 범프를 형성할 수 있다.
이를 통해, 제조방법은 2290 단계에 도시된 바와 같이, 픽셀 구동 회로(MPD)가 디스플레이 기판에 내장되고 발광소자들(R, G, B)이 기판 상부에 배치된 POD(Pixels On Driver) 구조를 구현할 수 있다.
도 23a 및 도 23b는 다른 실시예에 따른 디지털 디스플레이 장치의 제2 제조방법을 설명하기 위한 도면이다.
도 23a 및 도 23b를 참조하면, 다른 실시예에 따른 디지털 디스플레이 장치의 제2 제조방법은 도 22e(즉, 2250 단계) 이후에 수행될 수 있다.
구체적으로, 2310 단계에서 제조방법은 픽셀 구동 회로(MPD)가 내장된 디스플레이 기판의 상부면에서 상부 배선에 대응되는 영역에 솔더 볼 이나 범프를 형성할 수 있다.
예를 들면, 2310 단계에서 제조방법은 디스플레이 기판 상에 입력(input) 신호에 대응되는 입력 패드 솔더 볼(Input Pad Solder Ball)이나 범프를 형성할 수 있다.
다음으로, 2320 단계에서 제조방법은 캐리어 기판을 디스플레이 기판에서 분리하고, 캐리어 기판이 분리된 디스플레이 기판의 하부면에서 하부 배선에 대응되는 영역에 발광소자들(R, G, B)을 형성할 수 있다.
또한, 2320 단계에서 제조방법은 디스플레이 기판 상에 형성된 발광소자들(R, G, B)을 보호하기 위하여 코팅 및 큐어링 과정에 기초하여 몰딩을 형성할 수도 있다.
즉, 다른 실시예에 따른 디지털 디스플레이 장치의 제2 제조방법은 픽셀 구동 회로(MPD)가 디스플레이 기판의 제1 면(솔더 볼 이나 범프가 형성된 면)에 부착되는 제1 제조방법과는 달리, 픽셀 구동 회로(MPD)가 디스플레이 기판의 제2 면(발광소자들(R, G, B)이 형성된 면)에 부착될 수 있으며, 이를 통해 픽셀 구동 회로(MPD)가 비아를 거치지 않고 발광소자들(R, G, B)과 연결될 수 있다.
도 24는 다른 실시예에 따른 디지털 디스플레이 장치를 부연 설명하기 위한 도면이다.
도 24를 참조하면, 다른 실시예에 따른 디지털 디스플레이 장치(2400)는 드라이버 IC, 즉 픽셀 구동 회로(MPD)를 기판에 내장시키고, 매크로 픽셀들(R, G, B)을 기판 상에 배치하는 POD 구조로 구현되며, 기판 내에서 픽셀 구동 회로(MPD)와 매크로 픽셀들(R, G, B) 간의 배선 구조를 최적화 설계함으로써, 공간 마진을 확보하고 전기적인 배선의 증가 및 장치의 복잡도를 최소화할 수 있다.
구체적으로, 디지털 디스플레이 장치는 2x2 구조로 4개의 픽셀(R, G, B)을 하나의 매크로 픽셀로 구성하여 하나의 픽셀 구동 회로(MPD), 즉 드라이버 IC로 구동할 경우, 픽셀을 구동하기 위한 접점 개수가 줄어듦으로써 전체 배선이 간소해질 수 있는 장점이 있다.
그러나, 마이크로 LED 또는 미니 LED와 같이 픽셀 피치(Pixel Pitch)가 매우 작아지는 경우에는 드라이버 픽셀 구동 회로(MPD)가 제어하는 픽셀의 수가 늘어날수록 픽셀 구동 회로(MPD)와 LED(즉, 발광소자) 간의 연결 및 픽셀 구동 회로(MPD)와 디스플레이 기판(일례로, PCB)간의 연결을 위한 비아 형성이 어렵고, 매우 미세한 피치(Fine pitch)로 인하여 범프 형성시 인접 단자와 절연이 어려워 단락현상 등의 문제가 발생할 수 있다.
이에, 다른 실시예에 따른 디지털 디스플레이 장치(2300)는 픽셀 구동 회로(MPD) 상에 발광소자들을 실장할 수 있는 3 metal 팬아웃 구조로 구현될 수 있으며, 이를 통해, 픽셀 구동 회로(MPD)가 제어하는 픽셀의 수가 늘어나더라도, 더욱 작은 피치로 발광소자를 어레이 배열할 수 있고, 픽셀 구동 회로(MPD)와 발광소자 / 디스플레이 기판의 연결을 위한 비아 및 범프를 3D 구조로 형성할 수 있어서 미세 피치로 픽셀 어레이 배열할 수 있다.
한편, 다른 실시예에 따른 디지털 디스플레이 장치(2300)는 스마트폰, 랩탑, 스마트 워치와 같은 중소형 디스플레이 장치에 적용될 수 있으나, 이에 한정되는 것은 아니며, 대형 또는 소형 디스플레이 장치에도 용이하게 적용될 수 있다.
도 25는 일 실시예에 따른 매크로 픽셀 및 픽셀 구동 회로를 설명하기 위한 도면이다.
도 25를 참조하면, 매크로 픽셀(2520)은 도 6의 제1 매크로 픽셀(620) 일 수 있다. 또한, 매크로 픽셀(2520)은 도 9 내지 도 11에 도시된 매크로 픽셀 중 어느 하나일 수 있다. 따라서, 도 25에서 참조부호 'A-1'은 매크로 픽셀(2520)을 구동하기 위한 공통 인터페이스 기반의 픽셀 구동회로일 수 있다.
본 발명의 실시예에 따른 공통 인터페이스 기반의 픽셀 구동회로는 로우 단자, 컬럼 단자 및 디스플레이 픽셀 구동 소자를 포함한다.
픽셀 구동 소자는 컬럼 단자 및 로우 단자를 통해 입력되는 신호에 기초하여, 인접한 복수의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동할 수 있다.
여기서, 픽셀 구동 소자는 도 8의 공통소자(810)를 포함할 수도 있다. 또한, 픽셀 구동 소자는 복수의 디스플레이 픽셀들 각각을 구동하기 위한 픽셀 개별 소자들을 포함할 수 있다.
예를 들어, 디스플레이 픽셀 구동 소자는 복수의 디스플레이 픽셀들 중 제1 디스플레이 픽셀을 구동하기 위한 제1 픽셀 개별 소자 및 상기 복수의 디스플레이 픽셀들 중 제2 디스플레이 픽셀을 구동하기 위한 제2 픽셀 개별 소자를 포함할 수 있다.
디스플레이 픽셀 구동 소자는 복수의 디스플레이 픽셀들 중 제1 디스플레이 픽셀에 대한 데이터를 저장하는 제1 쉬프트 레지스터 및 복수의 디스플레이 픽셀들 중 제2 디스플레이 픽셀에 대한 데이터를 저장하는 제2 쉬프트 레지스터를 포함할 수 있다.
픽셀 구동 회로 A-1은 컬럼 라인(2511)을 통해 입력되는 신호 및 로우 라인(2501)을 통해 입력되는 신호를 이용하여 매크로 픽셀(2520)을 구동할 수 있다.
픽셀 구동 회로 A-1은 인접한 2L(L은 정수) 개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 2L개의 픽셀 개별 소자들을 포함할 수 있다. 이때, 2L개의 픽셀 개별 소자들 각각은 비디오 데이터를 저장하는 픽셀 내장 메모리를 포함할 수 있다. 픽셀 내장 메모리는 쉬프트 레지스터일 수 있다.
여기서, 제1 타입의 픽셀 구동 회로(2530)는 L이 1이고, 제2 타입의 픽셀 구동 회로(2540)는 L이 2이다. 예를 들어, 제1 타입의 픽셀 구동 회로(2530)는 도 8 또는 도 9에 도시된 예에 적용될 수 있다. 또한, 제2 타입의 픽셀 구동 회로(2540)는 도 11에 도시된 예에 적용될 수 있다.
제1 타입의 픽셀 구동 회로(2530) 및 제2 타입의 픽셀 구동 회로(2540)는 도 8에 도시된 공통소자(810)를 더 포함할 수 있다. 다만, 이하의 설명에서는 픽셀 개별 소자에 데이터를 쓰는 동작과 발광 동작에 필요한 구성 요소를 중심으로 설명하기로 한다.
제1 타입의 픽셀 구동 회로(2530)는 로우 구동회로의 로우 라인(2501)과 연결되는 로우 단자(2531)를 포함할 수 있다.
제1 타입의 픽셀 구동 회로(2530)는 컬럼 구동회로의 컬럼 라인(2511)과 연결되는 컬럼 단자(2532)를 포함할 수 있다.
제1 타입의 픽셀 구동 회로(2530)는 디스플레이 픽셀 1-1 및 2-1을 구동하기 위한 픽셀 개별 소자 A-1-1-1 및 A-1-2-1을 포함할 수 있다.
픽셀 개별 소자 A-1-1-1는 컬럼 단자(2532)와 시리얼 라인(2533)을 통해 연결되고, N 비트의 비디오 데이터를 시리얼 라인(2537)을 통해 픽셀 개별 소자 A-1-2-1에 전달할 수 있다.
픽셀 개별 소자 A-1-1-1 및 A-1-2-1는 로우 단자(2531)를 통해 입력되는 신호를 공유할 수 있다.
N 비트의 비디오 데이터 전달 및 로우 단자를 통해 입력되는 신호의 공유에 대한 원리는 제1 타입과 제2 타입이 동일하기 때문에 이하 제2 타입의 구조를 통해 구체적으로 설명한다.
제2 타입의 픽셀 구동 회로(2540)는 인접한 2L(L은 2)개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 2L개의 픽셀 개별 소자들을 포함할 수 있다.
제1 픽셀 개별 소자 A-1-1-1은 디스플레이 픽셀 1-1에 포함된 발광 소자를 구동할 수 있다.
제2 픽셀 개별 소자 A-1-1-2는 디스플레이 픽셀 1-2에 포함된 발광 소자를 구동할 수 있다.
제3 픽셀 개별 소자 A-1-2-1은 디스플레이 픽셀 2-1에 포함된 발광 소자를 구동할 수 있다.
제4 픽셀 개별 소자 A-1-2-2는 디스플레이 픽셀 2-2에 포함된 발광 소자를 구동할 수 있다.
제2 타입의 픽셀 구동 회로(2540)는 로우 구동회로의 로우 라인(2501)과 연결되는 로우 단자(2541)를 포함할 수 있다.
제2 타입의 픽셀 구동 회로(2540)는 컬럼 구동회로의 컬럼 라인(2511)과 연결되는 컬럼 단자(2542)를 포함할 수 있다.
제1 픽셀 개별 소자 A-1-1-1은 컬럼 단자(2042)와 시리얼 라인(2543)을 통해 연결된다. 제1 픽셀 개별 소자 A-1-1-1은 N비트의 비디오 데이터를 저장할 수 있는 제1 쉬프트 레지스터를 포함할 수 있다. 제1 픽셀 개별 소자 A-1-1-1은 시리얼 라인(2543)을 통해 1비트씩 입력되는 데이터를 순차적으로 쉬프트해서 N비트의 비디오 데이터를 저장한다.
제2 픽셀 개별 소자 A-1-1-2는 시리얼 라인(2544)를 통해 제1 픽셀 개별 소자 A-1-1-1와 연결된다. 제2 픽셀 개별 소자 A-1-1-2는 N비트의 비디오 데이터를 저장할 수 있는 제2 쉬프트 레지스터를 포함할 수 있다. 이때, 제1 쉬프트 레지스터의 마지막 비트는 제2 쉬프트레지스터의 첫번째 비트와 직렬로 연결될 수 있다.
제3 픽셀 개별 소자 A-1-2-1은 시리얼 라인(2545)를 통해 제2 픽셀 개별 소자 A-1-1-2와 연결된다. 제3 픽셀 개별 소자 A-1-2-1은 N비트의 비디오 데이터를 저장할 수 있는 제3 쉬프트 레지스터를 포함할 수 있다. 이때, 제2 쉬프트 레지스터의 마지막 비트는 제3 쉬프트레지스터의 첫번째 비트와 직렬로 연결될 수 있다.
제4 픽셀 개별 소자 A-1-2-2는 시리얼 라인(2547)를 통해 제3 픽셀 개별 소자 A-1-2-1과 연결된다. 제4 픽셀 개별 소자 A-1-2-2는 N비트의 비디오 데이터를 저장할 수 있는 제4 쉬프트 레지스터를 포함할 수 있다. 이때, 제3 쉬프트 레지스터의 마지막 비트는 제4 쉬프트레지스터의 첫번째 비트와 직렬로 연결될 수 있다.
한편, 제2 타입의 픽셀 구동 회로(2540)는 2개의 픽셀 개별 소자별로 로우 신호를 공유하기 위한 로우 단자(2549)를 더 포함할 수 있다. 두개의 로우 단자를 통해 로우 신호를 공유하는 경우 A-1-1-1 및 A-1-1-2는 로우 단자(2541)를 통해 입력되는 신호를 공유할 수 있다. 또한, 두개의 로우 단자를 통해 로우 신호를 공유하는 경우 A-1-2-1 및 A-1-2-2는 로우 단자(2549)를 통해 입력되는 신호를 공유할 수 있다.
도 26 및 도 27는 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 개략적인 구조 및 동작 방법을 설명하기 위한 도면이다.
도 26을 참조하면, 제1 쉬프트 레지스터(2610)는 도 25의 제1 픽셀 개별 소자 A-1-1-1에 내장될 수 있다. 제2 쉬프트 레지스터(2620)는 도 25의 제2 픽셀 개별 소자 A-1-1-2에 내장될 수 있다. 제3 쉬프트 레지스터(2630)는 도 25의 제3 픽셀 개별 소자 A-1-2-1에 내장될 수 있다. 제4 쉬프트 레지스터(2640)는 도 25의 제4 픽셀 개별 소자 A-1-2-2에 내장될 수 있다.
컬럼 구동 회로의 쓰기 동작이 시작되면, 제1 쉬프트 레지스터(2610)의 첫번째 비트(2611)부터 비디오 데이터가 입력된다. 제1 쉬프트 레지스터(2610)의 첫번째 비트(2611)에 입력된 쓰기 동작이 진행되는 동안 순차적으로 쉬프트되고, 최종적으로 제4 쉬프트 레지스터(2140)의 마지막 비트(2641)에 저장된다.
제4 쉬프트 레지스터(2140)는 End 비트(2643)를 더 포함할 수 있다. End 비트(2643)에 데이터가 쉬프트되면 매크로 셀에 대한 쓰기 동작은 종료되고, 각 쉬프트레지스터의 쉬프트 동작은 정지된다.
도 28은 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 도면이다.
도 28을 참조하면, 참조부호 2810은 하나의 프레임에서 도 25에 도시된 디스플레이 픽셀 1-1 및 1-2의 쓰기 동작 및 읽기 동작의 타이밍도를 나타낸다.
참조후보 2820은 하나의 프레임에서 도 25에 도시된 디스플레이 픽셀 2-1 및 2-2의 쓰기 동작 및 읽기 동작의 타이밍도를 나타낸다.
참조부호 2830은 종래기술에 따른 단일 픽셀 1-1에 대한 쓰기 동작 및 읽기 동작의 타이밍도를 나타낸다.
참조부호 2840은 종래기술에 따른 단일 픽셀 2-1에 대한 쓰기 동작 및 읽기 동작의 타이밍도를 나타낸다. 이때, 단일 픽셀 2-1에 대한 읽기 동작은 PWM 신호가 인가되는 시간(2855, 2857) 동안 수행될 수 있다.
쓰기 동작이 시작되면, 컬럼 단자를 통해 입력되는 N 비트의 데이터는 제1 라인 시간(2851)에서 제1 픽셀 개별 소자의 픽셀 내장 메모리로부터 제2 픽셀 개별 소자의 픽셀 내장 메모리로 쉬프트될 수 있다.
예를 들어, N이 8인 경우, 제1 라인 시간(2851)동안 16비트의 데이터가 순차적으로 입력되고 제1 픽셀 개별 소자 A-1-1-1에 8비트, 제2 픽셀 개별 소자 A-1-1-2에 8비트의 데이터가 저장될 수 있다.
이때, '1 Line time'은 Display Frequency, Resolution에 따라 결정되는 고정된 시간일 수 있다. 예를 들어, '1 Line time'은 Frame Frequency/Line 수로 결정될 수 있다. 이때, 'Line 수'는 M개의 로우(row)와 N개의 컬럼(column)으로 배치되는 디스플레이 픽셀들의 경우 N일 수 있다.
제1 픽셀 개별 소자 A-1-1-1 및 제2 픽셀 소자 A-1-1-2에 저장된 데이터는 제2 라인 시간(2853) 동안 제3 픽셀 개별 소자 A-1-2-1 및 제4 픽셀 개별 소자 A-1-2-2로 쉬프트될 수 있다.
다시 말해, 제2 픽셀 개별 소자와 직렬로 연결된 제3 픽셀 개별 소자는 제2 라인 시간(2853)에서 N 비트의 데이터를 입력 받고 제4 픽셀 개별 소자의 픽셀 내장 메모리로 N 비트의 데이터를 쉬프트할 수 있다.
제1 픽셀 개별 소자 및 제2 픽셀 개별 소자는 로우 단자를 통해 입력되는 PWM(Pulse Width Modulation) 신호를 기 설정된 시간의 딜레이(delay) 후에 인에이블할 수 있다.
기 설정된 딜레이는 매크로 픽셀의 효과적인 구동을 위해 필요하다. 예를 들어, '1-Line Delay' 구간에서 제3 픽셀 개별 소자 및 제4 픽셀 개별 소자의 데이터 쉬프트 동작이 진행될 수 있고, 로우 신호의 공유가 가능할 수 있다.
제3 픽셀 개별 소자 및 제4 픽셀 개별 소자는 상기 제4 픽셀 개별 소자의 픽셀 내장 메모리의 데이터 쉬프트 동작이 완료되면, 로우 단자를 통해 입력되는 PWM 신호를 상기 제2 라인 시간 이후 인에이블할 수 있다.
따라서, 매크로 픽셀 내의 발광소자들은 PWM신호가 인가되는 시간(2855) 동안 발광할 수 있다.
일 실시예에 따르면, 종래기술에 따른 단일 픽셀 1-1에 대한 쓰기 동작이 1-1 픽셀 메모리에 수행되는 동일한 시간 동안에 두개의 디스플레이 픽셀 1-1 및 1-2에 쓰기 동작이 수행됨을 알 수 있다.
도 29는 일 실시예에 따른 매크로 픽셀을 구동하기 위한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 다른 예를 나타낸다.
도 29를 참조하면, 도 25에서 두 개의 로우 단자(2541, 2549)를 통해 로우 신호가 입력되는 예를 나타낸다.
이때, 제1 픽셀 개별 소자는 제1 라인 시간(2951)에서 N 비트의 데이터를 입력 받고 제2 픽셀 개별 소자의 픽셀 내장 메모리로 N 비트의 데이터를 쉬프트할 수 있다.
또한, 제2 픽셀 개별 소자와 직렬로 연결된 제3 픽셀 개별 소자는 제2 라인 시간(2953)에서 N 비트의 데이터를 입력 받고 제4 픽셀 개별 소자의 픽셀 내장 메모리로 N 비트의 데이터를 쉬프트할 수 있다.
두 개의 로우 단자(2541, 2549)를 통해 로우 신호가 입력되는 경우, 도 28에 도시된 예와 달리 픽셀 개별 소자들은 1 Line Delay 없이 PWM 신호를 인에이블 할 수 있다.
따라서, 매크로 픽셀 내의 두개의 픽셀 디스플레이는 PWM신호가 인가되는 시간(2953) 및 시간(2955) 동안 발광할 수 있다.
도 30은 일 실시예에 따른 2개의 매크로 픽셀에 대한 픽셀 내장 메모리의 쓰기 동작 및 읽기 동작을 설명하기 위한 도면이다.
도 30은 도 25에 도시된 제2 타입의 픽셀 구동 회로(2540)를 적용하여 두 개의 매크로 픽셀을 구동하는 예를 나타낸다.
이때, 하나의 매크로 픽셀은 도 25에 도시된 매크로 픽셀(2520)이고, 나머지 하나의 매크로 픽셀은 도 6에 도시된 픽셀 구동회로 B-1에 의해 구동되는 매크로 픽셀이다.
첫 번째 라인(3010)에서 제1 라인 시간(3051) 동안 픽셀 개별 소자 A-1-1-1 및 A-1-1-2에 데이터가 저장되고, 제2 라인 시간(3051) 동안 두 번째 라인(3020)의 픽셀 개별 소자 A-1-2-1 및 A-1-2-2에 데이터가 저장될 수 있다.
세 번째 라인(3030)에서 제3 라인 시간(3055) 동안 디스플레이 픽셀 3-1을 구동하기 위한 픽셀 개별 소자 및 디스플레이 픽셀 3-2를 구동하기 위한 픽셀 개별 소자에 데이터가 저장될 수 있다.
네 번째 라인(3040)에서 제4 라인 시간(3057) 동안 디스플레이 픽셀 4-1을 구동하기 위한 픽셀 개별 소자 및 디스플레이 픽셀 4-2를 구동하기 위한 픽셀 개별 소자에 데이터가 저장될 수 있다.
하나의 프레임에서 디스플레이 픽셀 4-1 및 디스플레이 픽셀 4-2는 PWM 신호가 인에이블 되는 시간(3059) 동안 발광할 수 있다.
도 25 내지 도 30을 참조하면, 일 실시예에 따른 디지털 디스플레이 장치는 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 클러스터를 포함할 수 있다.
이때, 픽셀 클러스터를 구동하기 위한 픽셀 구동 회로는 PWM 구동 신호를 수신하기 위한 제1 접점(예를 들어, 2541) 및 제1 픽셀 및 제2 픽셀의 계조 데이터를 수신하기 위한 제2 접점(예를 들어, 2542)을 포함할 수 있다.
이때, 픽셀 구동 회로는 픽셀 클러스터에 포함된 제1 픽셀 및 제2 픽셀의 발광 소자(light emitter)를 구동하기 위한 회로일 수 있다.
이때, 픽셀 구동 회로는 쉬프트 레지스터를 포함하는 픽셀 개별 소자를 포함할 수 있다.
따라서, 계조 데이터는 쉬프트 레지스터에 저장될 수 있고, 픽셀 구동 회로는 제1 픽셀 및 제2 픽셀을 동시에 PWM 구동할 수 있다.
예를 들어, 픽셀 구동 회로는 상기 제1 픽셀에 대한 계조 데이터를 저장하는 제1 쉬프트 레지스터 및 상기 제2 픽셀에 대한 계조 데이터를 저장하는 제2 쉬프트 레지스터를 포함할 수 있다.
이때, 상기 제2 쉬프트 레지스터는 상기 제1 쉬프트 레지스터와 직렬로 연결되고, 상기 제1 쉬프트 레지스터는 상기 제2 디스플레이 픽셀에 대한 계조 데이터를 제1 라인 시간에서 상기 제2 쉬프트 레지스터로 쉬프트할 수 있다.
픽셀 구동 회로는 상기 제2 접점을 통해서 상기 제1 픽셀 및 제2 픽셀의 계조 데이터를 수신하여, 상기 제1 픽셀의 계조 데이터는 상기 제1 쉬프트 레지스터에 저장하고, 상기 제2 픽셀의 계조 데이터는 상기 제2 쉬프트 레지스터에 저장할 수 있다.
또한, 픽셀 구동회로는 상기 제1 접점을 통해서 상기 제1 픽셀 및 제2 픽셀의 PWM 구동 신호를 수신하여, 상기 제1 쉬프트 레지스터 및 상기 제2 쉬프트 레지스터에 저장된 계조 데이터에 따라서, 상기 제1 픽셀 및 제2 픽셀을 동시에 PWM 구동할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 복수의 범프(bump)를 통해 디스플레이 기판과 전기적으로 연결된 인터포저 상에 형성되는 디지털 디스플레이 장치의 픽셀 구동 회로에 있어서,
    상기 복수의 범프 중 로우 구동회로의 로우 라인과 연결되는 로우 범프와 서로 연결되는 로우 단자;
    상기 복수의 범프 중 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 범프와 서로 연결되는 컬럼 단자;
    상기 인터포저 상에 형성된 L(L은 2 이상의 양의 정수) 개의 디스플레이 픽셀들에 대해 상기 로우 단자 및 상기 컬럼 단자 중 적어도 하나를 공유하는 공통 소자; 및
    상기 공통 소자에 연결되고, 상기 L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 L개의 픽셀 개별 소자들을 포함하는
    픽셀 구동 회로.
  2. 제1항에 있어서,
    상기 인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나인
    픽셀 구동 회로.
  3. 제1항에 있어서,
    상기 인터포저 상에 형성된 센서 영역에 배치되는 적어도 하나의 센서를 더 포함하는
    픽셀 구동 회로.
  4. 제1항에 있어서,
    상기 공통 소자는,
    상기 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부; 및
    상기 컬럼 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 상기 로우 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부 중 적어도 하나를 포함하는
    픽셀 구동 회로.
  5. 제4항에 있어서,
    상기 2L개의 픽셀 개별 소자들 각각은 상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부를 포함하는
    픽셀 구동 회로.
  6. 제1항에 있어서,
    상기 L개의 디스플레이 픽셀들 각각의 복수의 발광 소자가 배치되는 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성된
    픽셀 구동 회로.
  7. M(M은 양의 정수)개의 로우(row)와 N(N은 양의 정수)개의 컬럼(column)으로 배치되는 디스플레이 픽셀들; 및
    상기 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로들을 포함하고,
    상기 M x N개의 디스플레이 픽셀들은 m x n(m은 M 보다 작은 양의 정수, n은 N 보다 작은 양의 정수)개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분되고,
    상기 복수의 매크로 픽셀들 각각이 대응되는 상기 픽셀 구동 회로들 각각과 서로 그룹핑되어 복수의 그룹들을 형성하고, 상기 복수의 그룹들은 복수의 범프(bump)를 통해 기판과 전기적으로 연결되는 복수의 인터포저 상에 형성되며,
    상기 복수의 픽셀 구동 회로들 각각은 대응되는 적어도 하나의 로우 라인 및 적어도 하나의 컬럼 라인과 연결되고, 상기 로우 라인 및 상기 컬럼 라인 중 적어도 하나의 라인을 통해 입력되는 신호를 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들로 분배하는
    디지털 디스플레이 장치.
  8. 제7항에 있어서,
    상기 복수의 픽셀 구동 회로들 각각은,
    동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들과 상기 로우 라인 및 상기 컬럼 라인 중 적어도 하나의 라인을 공유하는 공통 소자; 및
    상기 공통 소자에 연결되고, 동일 그룹으로 그룹핑된 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자를 구동하기 위한 m x n개의 픽셀 개별 소자들을 포함하는
    디지털 디스플레이 장치.
  9. 제8항에 있어서,
    상기 m x n개의 디스플레이 픽셀들과 공유되는 상기 로우 라인 및 상기 컬럼 라인의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 하나에 기초하여 결정되고,
    상기 필 팩터는 상기 디스플레이 기판의 픽셀 영역과 상기 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정되는
    디지털 디스플레이 장치.
  10. 제9항에 있어서,
    상기 픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분되고,
    상기 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정되는
    디지털 디스플레이 장치.
  11. 제7항에 있어서,
    상기 인터포저는 필름(film) 인터포저, 글래스(glass) 인터포저 및 실리콘(silicon) 인터포저 중 어느 하나인
    디지털 디스플레이 장치.
  12. 제7항에 있어서,
    상기 복수의 픽셀 구동 회로들 각각은 대응되는 인터포저 상에 형성된 센서 영역에 배치되는 적어도 하나의 센서를 더 포함하는
    디지털 디스플레이 장치.
  13. 제7항에 있어서,
    상기 디스플레이 픽셀들 각각은 대응되는 인터포저 상에 형성된 픽셀 영역에 배치되고,
    상기 픽셀 영역은 복수의 발광 소자가 배치되는 서브 픽셀 영역들 및 서브 픽셀 영역들을 제외한 논-엑티브(non-active) 영역을 포함하며,
    상기 복수의 매크로 픽셀들 각각은 픽셀 구동 회로가 배치되는 픽셀 구동 회로 영역을 포함하되, 상기 픽셀 구동 회로 영역의 적어도 일 부분은 복수의 논-엑티브 영역에 오버랩 되는
    디지털 디스플레이 장치.
  14. 제13항에 있어서,
    상기 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성되는
    디지털 디스플레이 장치.
  15. 제8항에 있어서,
    상기 m x n개의 픽셀 개별 소자들 각각은,
    상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부; 및
    상기 비디오 데이터 및 상기 로우 신호 분배부를 통해 입력되는 구동 신호에 기초하여 상기 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함하는
    디지털 디스플레이 장치.
PCT/KR2023/009026 2022-06-29 2023-06-28 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템 WO2024005540A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202380013175.3A CN117836839A (zh) 2022-06-29 2023-06-28 包括形成在插入器上的像素驱动电路的数字显示系统

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR20220079519 2022-06-29
KR10-2022-0079519 2022-06-29
KR20220100516 2022-08-11
KR10-2022-0100516 2022-08-11
KR1020220136814A KR20240002662A (ko) 2022-06-29 2022-10-21 공통 인터페이스 기반의 디지털 디스플레이 시스템
KR10-2022-0136814 2022-10-21
KR10-2023-0057664 2023-05-03
KR1020230057664A KR20240002679A (ko) 2022-06-29 2023-05-03 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
KR20230075472 2023-06-13
KR10-2023-0075472 2023-06-13

Publications (1)

Publication Number Publication Date
WO2024005540A1 true WO2024005540A1 (ko) 2024-01-04

Family

ID=89381096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/009026 WO2024005540A1 (ko) 2022-06-29 2023-06-28 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템

Country Status (1)

Country Link
WO (1) WO2024005540A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910899B2 (en) 2015-01-20 2024-02-27 Karsten Manufacturing Corporation Rolling collapsible travel luggage
US11930905B2 (en) 2015-01-20 2024-03-19 Karsten Manufacturing Corporation Rolling collapsible travel luggage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140051145A (ko) * 2011-02-10 2014-04-30 글로벌 오엘이디 테크놀러지 엘엘씨 컴퓨팅 집적회로를 갖는 디지털 디스플레이
KR20170101056A (ko) * 2016-02-26 2017-09-05 엘지이노텍 주식회사 픽셀 모듈 및 이를 구비한 표시 장치
KR20190033438A (ko) * 2017-09-21 2019-03-29 이노럭스 코포레이션 디스플레이 디바이스
KR102347927B1 (ko) * 2017-02-14 2022-01-06 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20220072535A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 디스플레이 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140051145A (ko) * 2011-02-10 2014-04-30 글로벌 오엘이디 테크놀러지 엘엘씨 컴퓨팅 집적회로를 갖는 디지털 디스플레이
KR20170101056A (ko) * 2016-02-26 2017-09-05 엘지이노텍 주식회사 픽셀 모듈 및 이를 구비한 표시 장치
KR102347927B1 (ko) * 2017-02-14 2022-01-06 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190033438A (ko) * 2017-09-21 2019-03-29 이노럭스 코포레이션 디스플레이 디바이스
KR20220072535A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 디스플레이 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910899B2 (en) 2015-01-20 2024-02-27 Karsten Manufacturing Corporation Rolling collapsible travel luggage
US11930905B2 (en) 2015-01-20 2024-03-19 Karsten Manufacturing Corporation Rolling collapsible travel luggage

Similar Documents

Publication Publication Date Title
WO2021137664A1 (en) Display module and driving method thereof
WO2024005540A1 (ko) 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
WO2020204487A1 (en) Display panel and driving method of the display panel
WO2020256385A1 (en) Display module and driving method thereof
WO2021137663A1 (en) Display module
WO2019208880A1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
EP3871211A1 (en) Display panel and driving method of the display panel
WO2020080624A1 (ko) 표시 장치
WO2021215833A1 (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2022114734A1 (ko) 디스플레이 모듈
WO2021075755A1 (ko) 표시 장치 및 그의 제조 방법
WO2021025243A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021071148A1 (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2022075572A1 (ko) 디스플레이 장치
WO2023140478A1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2023140563A1 (ko) 표시 장치
WO2022108307A1 (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
WO2023146054A1 (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
WO2020149473A1 (ko) 표시 장치
WO2022103144A1 (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
WO2022173147A1 (ko) 정전용량 저감 및 용량별 이종 전압 인가법
WO2022139393A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
WO2022075573A1 (ko) 디스플레이 장치
WO2021125446A1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
WO2021060751A1 (ko) 픽셀 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202380013175.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23831899

Country of ref document: EP

Kind code of ref document: A1