KR20240002662A - 공통 인터페이스 기반의 디지털 디스플레이 시스템 - Google Patents

공통 인터페이스 기반의 디지털 디스플레이 시스템 Download PDF

Info

Publication number
KR20240002662A
KR20240002662A KR1020220136814A KR20220136814A KR20240002662A KR 20240002662 A KR20240002662 A KR 20240002662A KR 1020220136814 A KR1020220136814 A KR 1020220136814A KR 20220136814 A KR20220136814 A KR 20220136814A KR 20240002662 A KR20240002662 A KR 20240002662A
Authority
KR
South Korea
Prior art keywords
pixel
display
driving circuit
column
pixels
Prior art date
Application number
KR1020220136814A
Other languages
English (en)
Inventor
이명희
정준영
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to PCT/KR2023/009026 priority Critical patent/WO2024005540A1/ko
Priority to US18/447,509 priority patent/US12125432B2/en
Priority to KR1020230108970A priority patent/KR20240056404A/ko
Priority to TW112134893A priority patent/TW202418262A/zh
Publication of KR20240002662A publication Critical patent/KR20240002662A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

공통 인터페이스 기반의 디지털 디스플레이 시스템을 개시한다. 일 실시예에 따른 디지털 디스플레이의 픽셀 구동 회로는 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 단자, 로우 구동회로의 로우 라인과 연결되는 로우 단자, 인접한 2L(L은 정수) 개의 디스플레이 픽셀들에 대해 상기 컬럼 단자 및 상기 로우 단자 중 적어도 어느 하나를 공유하는 공통 소자 및 상기 공통 소자에 연결되고, 상기 2L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자를 구동하기 위한 2L개의 픽셀 개별 소자들을 포함한다.

Description

공통 인터페이스 기반의 디지털 디스플레이 시스템{DIGITAL DISPLAY SYSTEM BASED ON COMMON INTERFACE}
기술분야는 디지털 디스플레이 시스템에 관한 것으로서, 디스플레이 픽셀의 구동회로 및 디스플레이 픽셀을 포함하는 장치에 관한 것이다.
발광다이오드(LED)를 이용한 디스플레이(display)는 소형의 모바일 디바이스부터 대형 옥외 표시장치까지 광범위한 분야에 적용될 수 있다. 특히, 디스플레이는 차량의 각종 디바이스, AR(Augmented Reality) 및 VR(Virtual Reality) 디바이스 등 더욱 다양한 분야에 활용되고 있다.
따라서, 다양한 면적, 다양한 형태, 고해상도, 공정시간, 제조비용, 고신뢰성 및 빠른 응답 속도 등 다양한 특성에서의 개선이 여전히 요구되고 있다.
또한, 디스플레이를 구동하기 위한 구동회로 역시 다양한 특성에서의 개선이 여전히 요구되고 있다.
본 발명의 기술적 과제는 실시예들을 통해 다양한 특성이 개선된 디지털 디스플레이 시스템을 제공하는 것이다.
본 발명의 일 실시예에 따른 디지털 디스플레이의 픽셀 구동 회로는 컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 단자, 로우 구동회로의 로우 라인과 연결되는 로우 단자, 인접한 2L(L은 정수) 개의 디스플레이 픽셀들에 대해 상기 컬럼 단자 및 상기 로우 단자 중 적어도 어느 하나를 공유하는 공통 소자 및 상기 공통 소자에 연결되고, 상기 2L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 2L개의 픽셀 개별 소자들을 포함한다.
상기 공통 소자는 상기 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부; 및 상기 컬럼 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 상기 로우 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부 중 적어도 어느 하나를 포함할 수 있다.
상기 2L개의 픽셀 개별 소자들 각각은 상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부를 포함할 수 있다.
상기 인접한 2L개의 디스플레이 픽셀 들 각각의 복수의 발광 소자가 배치되는 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
상기 인접한 2L개의 디스플레이 픽셀 들은 2L개의 픽셀 영역에 배치된 매크로 픽셀이고, 상기 매크로 픽셀에 대해 공유되는 컬럼 단자 및 로우 단자의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 어느 하나에 기초하여 결정될 수 있다.
상기 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정될 수 있다.
본 발명의 일 실시예에 따른 디지털 디스플레이 장치는 M(M은 정수)개의 로우(row)와 N(N은 정수)개의 컬럼(column)으로 배치되는 디스플레이 픽셀들 및 상기 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로들을 포함한다.
상기 M x N개의 디스플레이 픽셀들은 m x n(m은 M 보다 작은 정수, n은 N 보다 작은 정수)개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분되고, 상기 복수의 픽셀 구동 회로들 각각은 하나의 컬럼 라인을 통해 입력되는 신호를 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들로 분배한다.
본 발명의 실시예들을 통해 디지털 디스플레이 시스템의 다양한 특성이 개선될 수 있다.
도 1은 일 실시예에 따른 디스플레이 픽셀 배치 구조를 설명하기 위한 도면이다.
도 2는 도 1에서 디스플레이 픽셀의 구조를 설명하기 위한 도면이다.
도 3은 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면이다.
도 4는 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 다른 예를 설명하기 위한 도면이다.
도 5는 종래 기술에 따른 디스플레이 구동회로의 구조를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 공통 인터페이스 기반 디스플레이 장치의 개념을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 픽셀 구동 회로의 블록도를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 구동회로를 설명하기 위한 도면이다.
도 12는 종래 기술에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 13A 및 도 13B는 본 발명의 실시예에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 14A는 도 13A의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이고, 도 14B는 도 13B의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시예에 따른 디스플레이 어레이 구성의 다른 예를 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 픽셀 전류 구동의 개념을 설명하기 위한 도면이다.
도 17 내지 도 19는 본 발명의 실시예들에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면들이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서 및 청구항들에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 디스플레이 픽셀 배치 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 디스플레이 패널(100)은 매트릭스인 M x N (M, N은 각각 정수) 형태로 배치(disposed) 또는 배열(arranged)된 복수의 디스플레이 픽셀(Px)를 포함한다. 여기서, M개의 로우(row)와 N개의 컬럼(column)으로 배치되는 디스플레이 픽셀들(Pxs)는 '픽셀들의 어레이'라 칭할 수도 있다.
따라서, 픽셀들의 어레이는 M개의 로우와 N개의 컬럼으로 배치된 픽셀들을 포함한다.
M개의 로우(row)는 '로우 라인'이라 칭해지고, N개의 컬럼은 '컬럼 라인'이라 칭해질 수 있다.
이때, 로우 라인은 수평(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수 있고, 컬럼 라인은 수직(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다.
로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상에서 픽셀들이 이루는 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다.
각각의 디스플레이 픽셀(Px)은 복수의 발광 소자를 포함할 수 있다. 이때, 복수의 발광 소자는 무기 발광 소자 일 수 있다.
도 1에 도시되지 않았지만, 디스플레이 패널(100)은 각 디스플레이 픽셀(Px) 별로 구비된 픽셀 구동 회로를 포함할 수 있다.
도 2는 도 1에서 디스플레이 픽셀의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 디스플레이 픽셀(200)은 복수의 발광소자가 배치되는 서브 픽셀 영역(205)를 포함한다. 이때, 서브 픽셀 영역(205)은 '액티브(active)' 영역으로도 칭해질 수 있다.
디스플레이 픽셀(200)에서 서브 픽셀 영역(205)을 제외한 부분(201)은 '논-엑티브(non-active) 영역' 또는 '블랙 영역(black area)'이라 칭해질 수 있다.
복수의 발광소자는 적색(R, red) 서브 픽셀, 녹색(G, green) 서브 픽셀 및 청색(B, blue) 서브 픽셀과 같은 3종류의 서브 픽셀을 포함할 수 있다. 다시 말해, 복수의 발광소자 각각은 서브 픽셀로 칭해질 수 있다. 이때, 적색(R) 서브 픽셀은 1개 또는 2개일 수 있다. 하나의 디스플레이 픽셀에 배치되는 서브 픽셀의 종류 및 서브 픽셀 개수는 다양한 조합이 가능하다.
디스플레이 픽셀(200)에서 서브 픽셀 영역(205)의 면적에 따라 디스플레이 픽셀들의 어레이에 대한 필 팩터(fill factor)가 결정될 수 있다.
여기서, 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정될 수 있다.
예를 들어, 디스플레이 픽셀(200)의 피치(pitch)가 0.1[mm]일 때, 디스플레이 패널(100)은 '0.1mm-pitch display panel'라 표현될 수 있다. 이때, 디스플레이 픽셀(200)의 총 표면적(total surface area)은 0.01[mm2] 이다. Red, Green 및 Blue는 각각 발광소자에 의해 구현될 수 있고, 각각의 발광소자의 크기는 0.0016[mm2]일 수 있다. 이 경우, 일반적인 디스플레이 동작에서 하나의 발광소자 칩만 빛을 발하는 경우가 있기 때문에, 최소 필 팩터 F = 0.16(1.6/10)이다. 한편, 필 팩터는 서브 픽셀 영역(205)의 전체 면적을 고려하여 정해질 수도 있고, 서브 픽셀 영역(205)의 전체 면적이 0.0048[[mm2] 인 경우, 필 팩터 F는 0.48이다.
도 3은 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면이다.
도 3을 참조하면, 디스플레이 픽셀(200)은 디스플레이 픽셀 구동회로 영역(310)이 형성될 수 있다.
디스플레이 픽셀 구동회로 영역(310)은 디스플레이 픽셀 구동회로를 형성하기 위한 반도체 웨이퍼, 예를 들어 실리콘 반도체 웨이퍼 일 수 있다.
디스플레이 픽셀 구동회로는 전기적인 배선(301)을 통해 서브 픽셀 영역(205)에 배치된 발광소자와 연결될 수 있다.
도 4는 종래 기술에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 다른 예를 설명하기 위한 도면이다.
도 4를 참조하면, 도 4에 도시된 (A)의 디스플레이 픽셀(401)은 발광소자들(410)이 배치된 영역과 픽셀 구동회로가 형성되는 영역(420)이 동일 층에 형성된 예를 나타낸다.
도 4에 도시된 (B)의 디스플레이 픽셀(401)은 발광소자들(410)이 배치된 영역과 픽셀 구동회로가 형성되는 영역(420)이 서로 다른 층에 형성된 예를 나타낸다.
예를 들어, 픽셀 구동회로가 형성되는 영역(420)은 발광소자 아래의 TFT(Thin Film Transistor) 층일 수 있다. 이때, 픽셀 구동회로는 TFT 층에 대응하는 발광소자 별로 존재할 수도 있다.
도 4에서 설명의 편의를 위해 픽셀 구동회로와 발광소자를 연결하는 전기적인 배선의 도시는 생략되었다.
도 5는 종래 기술에 따른 디스플레이 구동회로의 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 디스플레이 구동회로는 로우 구동회로(ROW Driver)(510), 컬럼 구동회로(COLUMN Driver)(520) 및 각 디스플레이 픽셀 마다 구비된 픽셀 구동회로들(Pixel Drivers)를 포함한다.
각 픽셀 구동회로는 컬럼 구동회로(520)에서 인가되는 비디오 데이터 전압에 기초하여 디스플레이 픽셀의 발광소자로 구동 전류를 제공할 수 있다. 이때, 비디오 데이터 전압은 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 포함할 수 있다.
각 픽셀 구동회로는 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 발광 소자로 제공함으로써, 영상의 계조(Gradation)를 표현(Gradation expression 또는 Tone-expression)할 수 있다
도 5에 도시된 예는 4 x 5 형태로 배치된 디스플레이 픽셀들의 어레이에 적용될 수 있다. 따라서, 20개의 디스플레이 픽셀에 컬럼 신호를 공급하기 위한 제1 컬럼라인부터 제5 컬럼 라인이 필요하다. 또한, 20개의 디스플레이 픽셀에 로우 신호를 공급하기 위한 4개의 로우 라인이 필요하다.
디스플레이 픽셀에 대응하는 컬럼 라인들 및 로우 라인들은 전기적인 배선의 증가 요인이고, 제조 공정 상의 비용을 증가시키는 요인이 될 수 있다.
도 6은 본 발명의 일 실시예에 따른 공통 인터페이스 기반 디스플레이 장치의 개념을 설명하기 위한 도면이다.
도 6을 참조하면, 일 실시예에 따른 공통 인터페이스 기반 디스플레이 장치는 M(개의 로우(row)와 N개의 컬럼(column)으로 배치되는 디스플레이 픽셀들을 포함한다. 이때, 각 디스플레이 픽셀들은 '로우 번호 ?? 컬럼 번호'의 형식으로 표기하였고, M은 4이고, N은 5이다.
설명의 편의 및 종래기술과의 비교를 위해 도 5에서 예시한 4 x 5 형태를 예시했다. 그러나, 디스플레이 픽셀의 개수는 얼마든지 확장될 수 있음은 물론이다.
본 발명의 실시예에서 전기적인 배선의 증가 및 장치의 복잡도 등을 개선하기 위해 '매크로 픽셀' 및 '공통 인터페이스'의 개념이 도입된다.
본 명세서에서 매크로 픽셀은 인접한 m x n(m은 M 보다 작은 정수, n은 N 보다 작은 정수)개의 디스플레이 픽셀들로 이루어진 디스플레이 픽셀 그룹을 의미한다. 매크로 픽셀은 용어의 정의 상 '픽셀 클러스터' 또는 '인접 픽셀 그룹'이라 칭해질 수도 있다.
본 명세서에서 '공통 인터페이스'라는 용어는 매크로 픽셀에 대해 컬럼 라인 또는 컬럼 단자를 공유하는 소자를 의미한다.
'매크로 픽셀' 및 '공통 인터페이스'의 개념은 이후의 설명을 통해 보다 명확해질 것이다.
도 6에 도시된 예에서, m 및 n의 값은 각각 2이다. 또한, 인접한 m x n개의 디스플레이 픽셀은 '인접한 2L(L은 정수)개의 디스플레이 픽셀'로도 칭할 수 있다. 이때, 도 6에 도시된 예에서 L의 값은 4이다.
따라서, 도 6에 도시된 M x N개의 디스플레이 픽셀들은 m x n개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분될 수 있다.
예를 들어, 제1 매크로 픽셀(620)은 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 이루어진 픽셀 그룹이라 할 수 있다.
일 실시예에 따른 공통 인터페이스 기반 디스플레이 장치는 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로를 포함하고, 이때 복수의 픽셀 구동 회로는 '공통 인터페이스 기반의 픽셀 구동회로'를 의미한다. 예를 들어, 도 6에서 참조부호 'A-1'은 제1 매크로 픽셀(620)을 구동하기 위한 공통 인터페이스 기반의 픽셀 구동회로이다.
이하, '공통 인터페이스 기반의 픽셀 구동회로'는 간단히 픽셀 구동회로라 칭할 수도 있다.
픽셀 구동회로 A-1은 제1 컬럼 라인(601)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 2 x 2개의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수 있다.
픽셀 구동회로 A-1은 제1 로우 라인(611)을 통해 입력되는 신호를 제1 매크로 픽셀(620) 내의 2 x 2개의 디스플레이 픽셀 1-1, 1-2, 2-1 및 2-2로 분배할 수 있다.
픽셀 구동회로 A-2은 픽셀 구동회로 A-1과 동일한 동작을 수행할 수 있다. 따라서, 픽셀 구동회로 A-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수 있다.
또한, 픽셀 구동회로 A-2은 제1 로우 라인(611)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 1-3, 1-4, 2-3 및 2-4로 분배할 수 있다.
픽셀 구동회로 B-1은 제1 컬럼 라인(601)을 통해 입력되는 신호를 매크로 픽셀(620) 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수 있다.
픽셀 구동회로 B-1은 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-1, 3-2, 4-1 및 4-2로 분배할 수 있다.
픽셀 구동회로 B-2은 제2 컬럼 라인(603)을 통해 입력되는 신호를 매크로 픽셀(620) 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수 있다.
픽셀 구동회로 B-2은 제2 로우 라인(613)을 통해 입력되는 신호를 매크로 픽셀 내의 디스플레이 픽셀 3-3, 3-4, 4-3 및 4-4로 분배할 수 있다.
도 6에서 제2 매크로 픽셀(630)은 인접한 2개의 행에 대해 매크로 픽셀을 구성한 예를 나타낸다.
픽셀 구동회로 A-3은 제3 컬럼 라인(605)을 통해 입력되는 신호를 제2 매크로 픽셀(630) 내의 디스플레이 픽셀 1-5 및 2-5에 분배할 수 있다.
픽셀 구동회로 A-3은 제1 로우 라인(611)을 통해 입력되는 신호를 제2 매크로 픽셀(630) 내의 디스플레이 픽셀 1-5 및 2-5에 분배할 수 있다.
픽셀 구동회로 B-3은 픽셀 구동회로 A-3과 유사하게 동작할 수 있다.
공통 인터페이스 기반의 픽셀 구동회로 A-1 내지 B-3은 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들에 대해 컬럼 구동회로의 컬럼 라인 및 로우 구동회로의 로우 라인 중 적어도 어느 하나를 공유하는 공통 소자를 포함할 수 있다.
'공통 소자'에 대한 구체적인 예시는 도 7을 통해 설명하기로 한다.
매크로 픽셀 및 공통 인터페이스의 적용을 통해 컬럼 라인의 수를 줄일 수 있다. 또한, 매크로 픽셀 및 공통 인터페이스의 적용을 통해 로우 라인의 수도 줄일 수 있다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 픽셀 구동 회로의 블록도를 설명하기 위한 도면이다.
도 7을 참조하면, 픽셀 구동 회로(700)는 공통소자(710), 복수의 단자들(761, 763, 765) 및 픽셀 개별소자들(720, 730, 740, 750)을 포함한다.
공통소자(710)는 매크로 픽셀 내의 디스플레이 픽셀들에 대해 컬럼 구동회로의 컬럼 라인 및 로우 구동회로의 로우 라인 중 적어도 어느 하나를 공유한다.
공통소자(710)를 통해 매크로 픽셀내의 디스플레이 픽셀들은 컬럼 라인 및 로우 라인 중 적어도 하나를 공유할 수 있다.
예를 들어, 공통소자(710)는 도 6에 도시된 픽셀 구동회로 A-1의 구성요소일 수 있다. 이때, 공통소자(710)는 제1 매크로 픽셀(620) 내의 디스플레이 픽셀들(1-1, 1-2, 2-1, 2-2)에 대해 제1 컬럼 라인(601) 및 제1 로우 라인(611)을 공유한다.
공통소자(710)는 로우 단자(761)를 통해 로우 구동회로의 로우 라인과 연결되고, 컬럼 단자(763)을 통해 컬럼 구동회로의 컬럼 라인과 연결될 수 있다.
여기서, '디스플레이 픽셀들에 대해 컬럼 라인을 공유한다'는 표현은 '디스플레이 픽셀들에 대해 컬럼 단자를 공유한다'로 표현될 수도 있다. 따라서, 공통소자(710)는 매크로 픽셀 내의 디스플레이 픽셀들에 대해 로우 단자(761) 및 컬럼 단자(763) 중 적어도 어느 하나를 공유할 수 있다.
공통소자(710)는 픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부(711), 로우 신호 분배부(761) 및 컬럼 신호 분배부(763)를 포함할 수 있다. 또한, 공통소자(710)는 리셋부(도시되지 않음)를 더 포함할 수 있다.
리셋부는 각 픽셀 개별소자들(720, 730, 740, 750)에 포함된 픽셀 내장 메모리부를 초기화 시키는 리셋 신호를 생성할 수 있다. 이때, 리셋부는 기 설정된 비디오 데이터 리셋 구간에서 로우 신호 및 컬럼 신호에 기초하여 픽셀 내장 메모리부를 초기화 시킬 수 있다.
전력 생성부(711)는 로우 단자(761)에서 입력되는 로우 신호와 컬럼 단자(763)에서 입력되는 컬럼 신호를 이용하여 기준전압(VDD)을 생성할 수 있다. 기준 전압은 각 픽셀 개별소자들(720, 730, 740, 750)로 출력될 수 있다.
도 7에서 공통소자(710)와 픽셀 개별소자들(720, 730, 740, 750) 사이에 굵은 선으로 표현된 2개의 선은 기준 전압 및 리셋 신호를 전달하는 전기적인 배선을 나타낸다.
공통소자(710)와 픽셀 개별소자들(720, 730, 740, 750) 사이의 전기적인 배선의 제조 공정, 발광소자의 전사(transfer 또는 Pick and Place)공정, 디스플레이 패널에 포함될 수 있는 글래스 기판의 크랙, TFT 층의 접합 등을 고려하여 픽셀 구동 회로(700)가 배치되는 영역은 매크로 픽셀 내의 특정 위치로 결정될 수 있다. 예를 들어, 픽셀 구동 회로(700)가 배치되는 영역, 즉 '픽셀 구동회로 영역'은 매크로 픽셀 내의 복수의 논-액티브 영역에 오버랩 되도록 형성될 수 있다.
컬럼 신호 분배부(715)는 컬럼 단자(763)을 통해 입력되는 신호를 픽셀 개별소자들(720, 730, 740, 750)로 분배한다.
컬럼 단자(763)을 통해 입력되는 신호는 각 픽셀 개별소자들(720, 730, 740, 750)의 픽셀 내장 메모리부에 저장되는 비디오 데이터일 수 있다.
여기서, 비디오 데이터는 각 픽셀 개별소자들(720, 730, 740, 750)에 대응하는 디스플레이 픽셀에 대한 4개의 디지털 데이터일 수 있다.
따라서, 컬럼 단자(763)을 통해 4개의 디지털 데이터가 한 번에 입력되고, 컬럼 신호 분배부(715)는 입력 신호에 포함된 어드레싱 데이터 또는 코드 명령에 기초하여 4개의 디지털 데이터를 각 픽셀 개별소자들(720, 730, 740, 750)에 분배할 수 있다.
로우 신호 분배부(713)는 로우 단자(761)를 통해 입력되는 신호를 픽셀 개별소자들(720, 730, 740, 750)로 분배한다.
로우 단자(761)을 통해 입력되는 신호는 각 픽셀 개별소자들(720, 730, 740, 750)에 PWM 구동을 위한 PWM 구동신호일 수 있다.
로우 단자(761)을 통해 입력되는 PWM 구동신호가 한 번에 입력되면, 로우 신호 분배부(713)는 입력 신호에 포함된 어드레싱 데이터 또는 코드 명령에 기초하여 PWM 구동신호를 각 픽셀 개별소자들(720, 730, 740, 750)에 분배할 수 있다.
이때, 로우 신호 분배부(713)는 매크로 픽셀 내 디스플레이 픽셀들 각각의 구동 시간을 제어하기 위한 타이밍 신호를 각 픽셀 개별소자들(720, 730, 740, 750)에 분배할 수 있다.
도 7에서 로우 신호 분배부(713)와 픽셀 개별소자들(720, 730, 740, 750) 사이에 가는 선으로 표현된 2개의 선은 로우 신호의 분배를 위한 전기적인 배선을 나타낸다. 또한, 컬럼 신호 분배부(715)와 픽셀 개별소자들(720, 730, 740, 750) 사이에 가는 선으로 표현된 2개의 선은 컬럼 신호의 분배를 위한 전기적인 배선을 나타낸다.
픽셀 개별소자들(720, 730, 740, 750) 각각은 공통소자(710)와 연결되고, 매크로 픽셀 내 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동한다.
픽셀 개별소자들(720, 730, 740, 750) 각각은 컬럼 신호 분배부(715)를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리를 포함할 수 있다.
픽셀 개별소자들(720, 730, 740, 750) 각각은 비디오 데이터 및 PWM 구동 신호에 기초하여 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함할 수 있다.
픽셀 개별소자들(720, 730, 740, 750) 각각은 발광소자들과 연결되는 복수의 단자 또는 전극을 포함할 수 있다. 예를 들어, 픽셀 개별소자들(720, 730, 740, 750) 각각은 발광소자들과 연결되는 R, G, B 전극을 포함할 수 있다.
도 7에서 참조부호 765 및 767은 픽셀 구동 회로에 추가적으로 구비될 수 있는 전압입력 단자 및 그라운드 단자를 나타낸다.
한편, 매크로 픽셀내의 디스플레이 픽셀들을 구동하기 위한 공통 인터페이스는 필 팩터를 고려하여 설계될 수 있다. 또한, 공통 인터페이스는 픽셀 구동 회로의 적용 타입을 고려하여 설계될 수 있다.
따라서, 매크로 픽셀에 대해 공유되는 컬럼 단자 및 로우 단자의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 어느 하나에 기초하여 결정될 수 있다.
픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분될 수 있다.
이때, 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정될 수 있다.
예를 들어, 텔레비전용 디스플레이, 옥외 설치용 대형 디스플레이는 대면적 디스플레이일 수 있다. 이때, 대면적 디스플레이는 10~30%의 필 팩터로 설계될 수 있다.
예를 들어, 컴퓨터용 모니터, 차량용 디스플레이, 패드(pad) 디바이스를 위한 디스플레이는 모니터용 디스플레이일 수 있다. 이때, 모니터용 디스플레이는 30~50%의 필 팩터로 설계될 수 있다.
예를 들어, 모바일 스마트폰, 웨어러블 디바이스를 위한 디스플레이는 모바일 디스플레이일 수 있다. 이때, 모바일 디스플레이는 50~100%의 필 팩터로 설계될 수 있다.
이하, 도 8 내지 도 10을 통해 매크로 픽셀 구동을 위한 공통 인터페이스 설계의 다양한 예를 설명한다.
도 8은 본 발명의 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 8에 도시된 실시예는 대면적 디스플레이에 적용될 수 있다.
도 8을 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
이때, 픽셀 구동회로(820a, 820b)는 픽셀 구동회로 820a에 배치되는 제1 공통소자 및 픽셀 구동회로 820b에 배치되는 제2 공통소자를 포함할 수 있다. 픽셀 구동회로(820a, 820b)는 각각 2개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1 및 Px3은 전기적인 배선(801-1)을 통해 컬럼 라인(801)을 공유할 수 있다. 픽셀 Px2 및 Px4는 전기적인 배선(803-1)을 통해 컬럼 라인(803)을 공유할 수 있다.
따라서, 픽셀 구동회로(820a, 820b)는 각각 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 8에 도시된 예는 매크로 픽셀에서 로우 라인을 공유하지 않는 구조를 나타낸다. 대면적 디스플레이의 경우, 효율적인 PWM 구동 및 전력 분배 등을 고려하여 로우 라인은 공유하지 않는 것이 바람직할 수 있다.
따라서, 픽셀 구동회로(820a, 820b)는 각각 로우 라인 신호를 분배하기 위한 분배부를 구비하지 않을 수 있다.
픽셀 구동회로(820a)는 전기적인 배선(811-1)을 통해 로우 라인(811)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(811-1)을 통해 입력되는 로우 신호는 Px1을 구동하기 위한 신호이다.
픽셀 구동회로(820b)는 전기적인 배선(811-2)을 통해 로우 라인(811)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(811-2)을 통해 입력되는 로우 신호는 Px2를 구동하기 위한 신호이다.
픽셀 구동회로(820a)는 전기적인 배선(813-1)을 통해 로우 라인(813)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(813-1)을 통해 입력되는 로우 신호는 Px3을 구동하기 위한 신호이다.
픽셀 구동회로(820b)는 전기적인 배선(813-2)을 통해 로우 라인(813)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(813-2)을 통해 입력되는 로우 신호는 Px4를 구동하기 위한 신호이다.
도 9는 본 발명의 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 9에 도시된 예는 모니터용 디스플레이에 적용될 수 있다.
도 9를 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
픽셀 구동회로(920)는 하나의 공통 소자 또는 두개의 공통 소자를 포함할 수 있다. 픽셀 구동회로(920)는 4개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1 및 Px3은 전기적인 배선(901-1)을 통해 컬럼 라인(901)을 공유할 수 있다. 픽셀 Px2 및 Px4는 전기적인 배선(903-1)을 통해 컬럼 라인(903)을 공유할 수 있다.
픽셀 구동회로(920) 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 9에 도시된 예는 대면적 디스플레이와는 달리, 로우 라인을 공유할 수 있다.
픽셀 구동회로(920)는 전기적인 배선(911-1)을 통해 로우 라인(911)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(911-1)을 통해 입력되는 로우 신호는 Px1 및 Px2를 구동하기 위한 신호이다. 또는, 전기적인 배선(911-1)을 통해 입력되는 로우 신호는 Px1 및 Px3을 구동하기 위한 신호일 수 있다.
픽셀 구동회로(920)는 전기적인 배선(913-1)을 통해 로우 라인(913)에서 입력되는 로우 신호를 수신할 수 있다. 이때, 전기적인 배선(913-1)을 통해 입력되는 로우 신호는 Px3 및 Px4를 구동하기 위한 신호이다. 또는, 전기적인 배선(913-1)을 통해 입력되는 로우 신호는 Px2 및 Px4를 구동하기 위한 신호일 수 있다.
도 10은 본 발명의 또 다른 일 실시예에 따른 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 10에 도시된 예는 모바일 디스플레이에 적용될 수 있다.
도 10을 참조하면, 매크로 픽셀은 4개의 디스플레이 픽셀 Px1, Px2, Px3, Px4로 구성된다.
픽셀 구동회로(1020)는 하나의 공통 소자 및 4개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1, Px2, Px3, Px4는 전기적인 배선(1001-1)을 통해 컬럼 라인(1001)을 공유할 수 있다.
픽셀 구동회로(1020)는 컬럼 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
픽셀 Px1, Px2, Px3, Px4는 전기적인 배선(1011-1)을 통해 로우 라인(1011)을 공유할 수 있다.
픽셀 구동회로(1020)는 로우 라인 신호를 분배하기 위한 분배부를 구비할 수 있다.
도 10에서 컬럼 라인(1003)은 다음 매크로 픽셀에 컬럼 신호를 공급할 수 있다. 또한, 로우 라인(1013)은 다른 매크로 픽셀에 로우 신호를 공급할 수 있다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 구동회로를 설명하기 위한 도면이다.
도 11에 적용된 매크로 픽셀 및 공통 인터페이스는 도 6, 도 7 및 도 10을 통해 설명된 예시들을 포함할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 도 5에 도시된 종래기술에 따른 디스플레이 구동회로와 달리, 디스플레이 패널 상의 컬럼 라인들 및 로우 라인들이 감소된다.
여기서, 디스플레이 패널 상의 컬럼 라인(1121, 1123, 1125) 및 로우 라인(1111, 1113)의 수는 하기 수학식 1에 기초하여 결정될 수 있다.
[수학식 1]
여기서, RowN은 로우 라인의 개수, ColN 은 컬럼 라인의 개수, MOD(X, Y)는 X/Y의 나머지 값을 의미한다.
도 11을 참조하면, M은 4이고 m은 2이다. 따라서, MOD(M, m)은 0이고, 전체 로우 라인의 수는 3이다.
도 11을 참조하면, N은 5이고 n은 2이다. 따라서, MOD(M, n)은 1이고, 전체 컬럼 라인의 수는 3이다.
도 11에서 컬럼 신호를 픽셀 개별소자들로 분배하기 위한 어드레싱 데이터 또는 코드 명령은 COLUMN Driver(1120)에서 생성될 수 있다. 또한, 어드레싱 데이터 또는 코드 명령은 별도의 컬럼 어드레싱부(1130)에서 생성될 수 있다.
종래 기술에 따른 비디오 데이터 입력과 동일한 동작을 수행하기 위해, 컬럼 어드레싱부(1130)는 Col1 및 Col2에서 입력되는 컬럼 신호의 직병렬 변환 또는 조합을 통해 픽셀 구동회로 A-1 및 B-1에 입력할 수 있다.
예를 들어, Col1에서 출력되는 신호는 픽셀 1-1, 2-1, 3-1 및 4-1에 입력되는 비디오 데이터 열일 수 있다. Col2에서 출력되는 신호는 픽셀 1-2, 2-2, 3-2 및 4-2에 입력되는 비디오 데이터 열일 수 있다.
컬럼 어드레싱부(1130)는 Col1 및 Col2에서 입력되는 컬럼 신호를 조합하여 픽셀 1-1, 2-1, 1-2, 2-2, 3-1, 4-1, 3-2, 4-2에 대응하는 시퀀스로 변환할 수 있다.
이때, 픽셀 1-1, 2-1, 1-2, 2-2에 대응하는 시퀀스는 픽셀 구동회로 A-1로 입력된다. 픽셀 3-1, 4-1, 3-2, 4-2에 대응하는 시퀀스는 픽셀 구동회로 B-1로 입력될 수 있다.
도 11에서 로우 신호를 픽셀 개별소자들로 분배하기 위한 어드레싱 데이터 또는 코드 명령은 ROW Driver(1110)에서 생성될 수 있다. 또한, 어드레싱 데이터 또는 코드 명령은 별도의 로우 어드레싱부(1140)에서 생성될 수 있다.
예를 들어, ROW1에서 출력되는 신호는 픽셀 1-1, 1-2, 1-3, 1-4 및 1-5에 입력되는 PWM 구동 신호일 수 있다. ROW2에서 출력되는 신호는 픽셀 2-1, 2-2, 2-3, 2-4 및 2-5에 입력되는 구동 신호일 수 있다.
로우 어드레싱부(1140)는 ROW1 및 ROW2에서 입력되는 컬럼 신호를 조합하여 픽셀 1-1, 1-2, 2-1, 2-2, 1-3, 1-4, 2-3, 2-4, 1-5, 2-5에 대응하는 시퀀스로 변환할 수 있다.
이때, 픽셀 1-1, 1-2, 2-1, 2-2에 대응하는 시퀀스는 픽셀 구동회로 A-1로 입력된다. 픽셀, 1-3, 1-4, 2-3, 2-4에 대응하는 시퀀스는 픽셀 구동회로 B-1로 입력될 수 있다. 픽셀 1-5, 2-5에 대응하는 시퀀스는 픽셀 구동회로 A-3으로 입력될 수 있다.
디스플레이 패널에 형성되는 컬럼 라인 및 로우 라인의 감소를 통해 전기적인 배선의 두께를 보다 두껍게 형성할 수 있다. 예를 들어, 디스플레이 패널 상에 형성되는 와이어(wire)의 두께를 두껍게 하는 경우 IR-Drop(전압강하)을 감소시킬 수 있다.
디스플레이 패널에 형성되는 라인의 감소는 전기적인 배선의 간소화, 조립성 향상, 제조원가 절감 및 복잡도 감소의 이점을 가져올 수 있다.
도 12는 종래 기술에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
매크로 픽셀 및 공통 인터페이스의 도입은 디스플레이 구동회로 관점에서 디스플레이 시스템의 특성 개선이라 할 수 있다. 매크로 픽셀 및 공통 인터페이스는 종래기술에 따른 디스플레이 어레이 구성에도 적용될 수 있다. 도 8 내지 도 10은 종래기술에 따른 디스플레이 어레이 구성에 매크로 픽셀 및 공통 인터페이스를 적용한 예라 할 수 있다.
한편, 디스플레이 픽셀(1200)에 복수의 발광소자(1205)를 배치하는 마이크로 LED 적용 디스플레이의 경우 전사(transfer 또는 Pick and Place) 공정을 고려한 특성 개선이 요구될 수 있다.
칩 사이즈가 10μm 이하인 경우 전사 공정의 어려움이 존재한다.
도 13A 및 도 13B는 본 발명의 실시예에 따른 디스플레이 어레이 구성 예를 설명하기 위한 도면이다.
도 13A를 참조하면, 매크로 픽셀(1310) 내의 m x n개의 디스플레이 픽셀들(Px1, Px2, Px3, Px4)은 복수의 발광 소자가 배치되는 서브 픽셀 영역(1311, 1313, 1315, 1317)을 포함한다.
m x n개의 디스플레이 픽셀들(Px1, Px2, Px3, Px4) 각각의 서브 픽셀 영역(1311, 1313, 1315, 1317)들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
다시 말해, 서브 픽셀 영역(1311, 1313, 1315, 1317)들은 디스플레이 픽셀의 코너 또는 외곽에 전사될 수 있다.
디스플레이 어레이 상의 복수의 매크로 픽셀들 중 적어도 하나의 매크로 픽셀(1310)은 제1 디스플레이 픽셀(Px1), 상기 제1 디스플레이 픽셀(Px1)의 우측에 위치하는 제2 디스플레이 픽셀(Px2), 상기 제1 디스플레이 픽셀(Px1)의 아래에 위치하는 제3 디스플레이 픽셀(Px3) 및 상기 제3 디스플레이 픽셀(Px3)의 우측에 위치하는 제4 디스플레이 픽셀(Px4)로 구성될 수 있다.
이때, 제1 디스플레이 픽셀(Px1)의 서브 픽셀 영역(1311)의 적어도 일 부분은 제1 디스플레이 픽셀(Px1)의 우측 하단 모서리 부분에 형성(전사)될 수 있다.
제2 디스플레이 픽셀(Px2)의 서브 픽셀 영역(1315)의 적어도 일 부분은 제2 디스플레이 픽셀(Px2)의 좌측 하단 모서리 부분에 형성(전사)될 수 있다.
제3 디스플레이 픽셀(Px3)의 서브 픽셀 영역(1313)의 적어도 일 부분은 제3 디스플레이 픽셀(Px3)의 우측 상단의 모서리 부분에 형성될 수 있다.
제4 디스플레이 픽셀(Px4)의 서브 픽셀 영역(1317)의 적어도 일 부분은 제4 디스플레이 픽셀(Px4)의 좌측 상단의 모서리 부분에 형성될 수 있다.
한편, 매크로 픽셀(1320)은 2개의 디스플레이 픽셀로 구성될 수 있다. 이때, 서브 픽셀 영역(1321, 1323)들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성될 수 있다.
도 13A에 도시된 디스플레이 픽셀 어레이 구조는 종래 기술에 따른 구조와 물리적인 dimension과 fill factor는 동일할 수 있다.
인접한 픽셀들을 하나의 매크로 픽셀 단위로 구분하고, 매크로 픽셀 단위로 전사를 적용함으로써, 한 번에 매크로 픽셀 전체에 대한 전사가 가능할 수 있다. 따라서, 전사 효율이 향상될 수 있다.
본 발명의 실시예에 다른 전사 방식은 물리적인 크기 및 필 팩터를 유지하면서, 전사 효율을 높일 수 있는 장점이 있다.
한편, 발광 소자의 특성에 따라 디스플레이 픽셀들 간의 빛 간섭을 최소화할 필요가 있을 수 있다. 도 13B는 디스플레이 픽셀들 간의 빛 간섭을 줄일 필요가 있는 경우, 서브 픽셀 영역을 외곽에 배치한 예를 나타낸다. 이때, 디스플레이 픽셀들 간의 빛 간섭을 줄이기 위해서 커버 층에 배리어(barrier)를 형성할 수도 있다.
도 13B를 참조하면, 매크로 픽셀(1330) 내의 m x n개의 디스플레이 픽셀들(Px1b, Px2b, Px3b, Px4b)은 각각 서브 픽셀 영역(1331, 1333, 1335, 1337)을 포함한다.
서브 픽셀 영역(1331, 1333, 1335, 1337)에 배치되는 발광소자는 적색(R, red) 서브 픽셀, 녹색(G, green) 서브 픽셀 및 청색(B, blue) 서브 픽셀을 각각 1개씩 포함하는 예를 나타낸다. 앞서 설명한 바와 같이, . 하나의 디스플레이 픽셀에 배치되는 서브 픽셀의 종류 및 서브 픽셀 개수는 다양한 조합이 가능하다.
서브 픽셀 영역(1331, 1333, 1335, 1337)은 매크로 픽셀(1330)의 중심(1330-1)로부터 일반적인 서브 픽셀 영역, 예를 들어 1331-1 보다 더 외곽에 배치된다.
도 13B에서 중심(1330-1) 주변에 표현된 화살표는 일반적인 서브 픽셀 영역 보다 서브 픽셀 영역(1331, 1333, 1335, 1337)들이 더 멀어지도록 배치될 수 있음을 나타낸다.
도 13A의 매크로 픽셀(1320)과 유사하게 도 13B의 매크로 픽셀(1340) 2개의 디스플레이 픽셀로 구성될 수 있다. 이때, 서브 픽셀 영역(1341, 1343)들은 중심(1340-1)을 기준으로 기존에 비해 더 외곽에 형성될 수 있다.
도 14A는 도 13A의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이고, 도 14B는 도 13B의 디스플레이 어레이 구성에 적용 가능한 매크로 픽셀 구동을 설명하기 위한 도면이다.
도 14A를 참조하면, 픽셀 구동회로(1420a, 1420b)는 픽셀 구동회로 1420a에 배치되는 공통소자 및 픽셀 구동회로 1420b에 배치되는 공통소자를 포함할 수 있다. 픽셀 구동회로(1420a, 1420b)는 각각 2개의 픽셀 개별소자들을 포함할 수 있다.
픽셀 Px1 및 Px3은 전기적인 배선(1401-1)을 통해 컬럼 라인(1401)을 공유할 수 있다. 픽셀 Px2 및 Px4는 전기적인 배선(1403-1)을 통해 컬럼 라인(1403)을 공유할 수 있다.
도 14A를 참조하면, 매크로 픽셀은 로우 라인을 공유하거나 공유하지 않을 수 있다.
픽셀 구동회로(1420a)는 전기적인 배선(1411-1)을 통해 로우 라인(1411)에서 입력되는 로우 신호를 수신할 수 있다.
픽셀 구동회로(1420b)는 전기적인 배선(1411-2)을 통해 로우 라인(1411)에서 입력되는 로우 신호를 수신할 수 있다.
픽셀 구동회로(1420a)는 전기적인 배선(1413-1)을 통해 로우 라인(1413)에서 입력되는 로우 신호를 수신할 수 있다.
도 14A에 도시된 구조는 전사 효율을 높일 수 있는 구조이다. 또한, 서브 픽셀 영역의 집중으로, 논-액티브 영역이 넓게 분포하는 영역에 픽셀 구동회로를 배치할 수 있다. 따라서, 픽셀 구동회로의 배치 자유도 역시 증가할 수 있다.
도 14B를 참조하면, 픽셀 구동회로(1440)는 도 9의 픽셀 구동회로(920) 또는 도 10의 픽셀 구동회로(1020)와 동일한 구성일 수 있다.
따라서, 픽셀 구동회로(1440)는 하나의 공통 소자 또는 두개의 공통 소자를 포함할 수 있다. 픽셀 구동회로(1440)는 4개의 픽셀 개별소자들을 포함할 수 있다.
또한, 픽셀 Px1b 및 Px2b는 전기적인 배선(1415-1)을 통해 로우 라인(1415)을 공유할 수 있다. 픽셀 Px3b 및 Px4b는 전기적인 배선(1417-1)을 통해 로우 라인(1417)을 공유할 수 있다.
픽셀 Px1b 및 Px3b는 전기적인 배선(1405-1)을 통해 컬럼 라인(1405)을 공유할 수 있다. 픽셀 Px2b 및 Px4b는 전기적인 배선(1407-1)을 통해 컬럼 라인(1407)을 공유할 수 있다.
이때, 도 14B의 구조는 도 9 또는 도 10의 구조에 비해 서브 픽셀 영역이 더 외곽에 존재한다. 따라서, 도 9 또는 도 10의 구조에 비해 픽셀 구동회로(1440)의 배치 공정이 유리할 수 있다.
도 15는 본 발명의 일 실시예에 따른 디스플레이 어레이 구성의 다른 예를 설명하기 위한 도면이다.
도 15를 참조하면, 일 실시예에 따른 디스플레이 어레이는 6개의 디스플레이 픽셀(Px1, Px2, Px3, Px4, Px5, Px6)로 구성된 매크로 픽셀(1510)을 포함할 수 있다.
픽셀의 Dimension과 필 팩터를 고려하여 6개 이상의 인접 픽셀을 하나의 매크로 픽셀로 구성할 수 있다.
예를 들어, 모바일 디스플레이의 경우 필 팩터를 높이기 위해 서브 픽셀 영역을 증가시킬 수 있다. 또한, 일 실시예에 따른 전사 공정을 통해 서브 픽셀 영역들을 디스플레이 픽셀의 외곽 또는 모서리 부분에 배치할 수 있다.
필 팩터를 1에 근접하도록, 즉 필 팩터를 100%에 가깝도록 설계하는 경우 8개 이상의 디스플레이 픽셀 단위로 매크로 픽셀을 구성할 수도 있다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 픽셀 전류 구동의 개념을 설명하기 위한 도면이다.
도 16을 참조하면, 디스플레이 픽셀(1610)은 발광소자 ED 및 픽셀 회로(40, 50)를 포함할 수 있다.
디스플레이 픽셀들(1610, 1620, 1630, 1640)은 매크로 픽셀 내의 디스플레이 픽셀들일 수 있다.
참조부호 1600은 전류 공급원을 나타낸다. 전류 공급원(1600)은 픽셀 회로 내의 트랜지스터(1601)와 전류 미러를 형성함으로써, 구동 전류를 공급할 수 있다.
픽셀 회로(40, 50)는 제어신호, 예를 들어 PWM 신호에 응답하여 발광 소자의 발광 및 비발광을 조절할 수 있다.
픽셀 회로(40, 50)는 레벨 쉬프터(1605)를 포함할 수 있다.
트랜지스터(1601)는 구동 전류를 출력할 수 있다. 트랜지스터(1601)의 게이트는 전류 공급원(1600)의 트랜지스터와 연결되고, 전류 공급원(1600)과 전류 미러 회로를 구성할 수 있다.
픽셀 회로(40, 50)는 추가로 구비되는 트랜지스터는 레벨 쉬프터(1605)로부터 출력되는 전압에 따라 턴온 또는 턴오프될 수 있다.
레벨 쉬프터(1605)는 PWM(Pulse Width Modulation) 컨트롤러(1601)의 출력단에 연결되고, PWM 컨트롤러(1641)가 출력하는 제1 PWM 신호의 전압 레벨을 변환하여 제2 PWM 신호를 생성할 수 있다. 레벨 쉬프터(1605)는 제1 PWM 신호를 트랜지스터를 턴온시킬 수 있는 게이트 온 전압 레벨 신호와 트랜지 스터를 턴오프시킬 수 있는 게이트 오프 레벨 신호로 변환한 제2 PWM 신호를 생성할 수 있다.
레벨 쉬프터(1605)가 출력하는 제2 PWM 신호의 펄스 전압 레벨은 제1 PWM 신호의 펄스 전압 레벨보다 높을 수 있다. 레벨 쉬프터(1605)는 입력 전압을 승압하는 승압 회로를 포함할 수 있다. 레벨 쉬프터(1605)는 복수의 트랜지스터로 구현될 수 있다.
제1 PWM 신호의 펄스 폭에 따라 한 프레임 동안 트랜지스터의 턴온 시간 및 턴오프 시간이 결정될 수 있다.
픽셀 회로(40)는 프레임마다 데이터 기입 기간에 컬럼 구동회로로부터 인가되는 데이터의 비트 값을 저장하고, 발광 기간에 비트 값 및 클락 신호를 기초로 제1 PWM 신호를 생성할 수 있다.
픽셀 회로(50)는 PWM 컨트롤러(1641) 및 메모리(1643)를 포함할 수 있다.
PWM 컨트롤러(1641)는 발광 기간에 입력되는 클락 신호(CK)와 메모리(1643)로부터 판독된 데이터의 비트 값을 기초로 제1 PWM 신호를 생성할 수 있다.
PWM 컨트롤러(1641)는 서브프레임 단위의 클락 신호가 입력되면, 대응하는 데이터 비트 값을 메모리(1643)로부터 판독하여 제1 PWM 신호를 생성할 수 있다.
PWM 컨트롤러(501)는 서브프레임 단위의 데이터의 비트 값 및 클락 신호의 신호 폭을 기초로 제1 PWM 신호의 펄스 폭을 제어할 수 있다.
예를 들어, 비디오 데이터의 비트 값이 1이면 클락 신호의 신호 폭만큼 PWM 신호의 펄스 출력이 온 되고, 비디오 데이터의 비트 값이 0이면 클락 신호의 신호 폭만큼 PWM 신호의 펄스 출력이 오프될 수 있다.
PWM 컨트롤러(1641)는 하나 또는 복수의 트랜지스터로 구현되는 하나 또는 복수의 논리회 로(예를 들어, OR 게이트 회로 등)를 포함할 수 있다.
도 17 내지 도 19는 본 발명의 실시예들에 따른 디스플레이 픽셀 및 픽셀 구동회로의 배치 구조의 예를 설명하기 위한 도면들이다.
도 17을 참조하면, 매크로 픽셀(1700)은 각 디스플레이 픽셀의 발광 소자들(1711, 1713, 1715, 1717)이 배치된 영역과 픽셀 구동회로 영역(1720)이 동일 층에 형성된 예를 나타낸다.
예를 들어, 도 17에 도시된 구조는 도 8, 도 9 및 도 10에 도시된 예에 모두 적용될 수 있다.
도 18을 참조하면, 매크로 픽셀(1800)은 공통소자가 배치되는 영역(1820) 및 4개의 개별 소자들이 배치되는 영역(1831, 1833, 1835, 1837)을 포함한다.
이때, 공통소자가 배치되는 영역(1820) 및 4개의 개별 소자들이 배치되는 영역(1831, 1833, 1835, 1837)은 동일 층에 형성될 수 있다. 그리고, 디스플레이 픽셀의 발광 소자들(1811, 1813, 1815, 1817)이 배치된 영역은 개별 소자들이 배치되는 영역(1831, 1833, 1835, 1837)의 상층에 형성될 수 있다.
도 18에 도시된 구조는 도 9 및 도 10에 도시된 예에 주로 적용될 수 있다.
도 19를 참조하면, 매크로 픽셀(1900)은 필 팩터가 높은 구조에 적용될 수 있다.
도 19를 참조하면, 공통소자가 배치되는 영역 및 개별 소자들이 배치되는 영역은 구분없이 하나의 영역(1920)에 형성될 수 있다.
디스플레이 픽셀의 발광 소자들(1911, 1913, 1915, 1917)이 배치되는 영역은 픽셀 구동회로가 배치되는 영역(1920)과 서로 다른 층에 형성될 수 있다.
도 17 내지 도 19에서 픽셀 구동회로가 배치되는 영역의 적어도 일 부분은 디스플레이 픽셀들 각각의 논-엑티브 영역에 오버랩되도록 형성될 수 있다. 이를 통해, 공정 효율 및 웨이퍼-to-웨이퍼 본딩의 효율을 높일 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 로우 구동회로의 로우 라인과 연결되는 로우 단자;
    컬럼 구동회로의 컬럼 라인과 연결되는 컬럼 단자;
    인접한 2L(L은 정수) 개의 디스플레이 픽셀들에 대해 상기 컬럼 단자 및 상기 로우 단자 중 적어도 어느 하나를 공유하는 공통 소자; 및
    상기 공통 소자에 연결되고, 상기 2L개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자(light emitter)를 구동하기 위한 2L개의 픽셀 개별 소자들을 포함하는
    디지털 디스플레이의 픽셀 구동 회로.
  2. 제1항에 있어서,
    상기 공통 소자는
    픽셀 구동 회로의 필요 전력을 생성하는 전력 생성부; 및
    상기 컬럼 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 상기 로우 단자를 통해 입력되는 신호를 상기 2L개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부 중 적어도 어느 하나를 포함하는
    디지털 디스플레이의 픽셀 구동 회로.
  3. 제2항에 있어서,
    상기 2L개의 픽셀 개별 소자들 각각은 상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부를 포함하는
    디지털 디스플레이의 픽셀 구동 회로.
  4. 제1항에 있어서,
    상기 인접한 2L개의 디스플레이 픽셀 들 각각의 복수의 발광 소자가 배치되는 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성된
    디지털 디스플레이의 픽셀 구동 회로.
  5. 제1항에 있어서,
    상기 인접한 2L개의 디스플레이 픽셀 들은 2L개의 픽셀 영역에 배치된 매크로 픽셀이고, 상기 매크로 픽셀에 대해 공유되는 컬럼 단자 및 로우 단자의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 어느 하나에 기초하여 결정되고,
    상기 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정되는
    디지털 디스플레이의 픽셀 구동 회로.
  6. M(M은 정수)개의 로우(row)와 N(N은 정수)개의 컬럼(column)으로 배치되는 디스플레이 픽셀들; 및
    상기 디스플레이 픽셀들을 구동하기 위한 복수의 픽셀 구동 회로들을 포함하고,
    상기 M x N개의 디스플레이 픽셀들은 m x n(m은 M 보다 작은 정수, n은 N 보다 작은 정수)개의 디스플레이 픽셀들로 이루어진 복수의 매크로 픽셀들로 구분되고,
    상기 복수의 픽셀 구동 회로들 각각은 하나의 컬럼 라인을 통해 입력되는 신호를 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들로 분배하는
    디지털 디스플레이 장치.
  7. 제6항에 있어서,
    상기 복수의 픽셀 구동 회로들 각각은
    매크로 픽셀 내의 m x n개의 디스플레이 픽셀들에 대해 컬럼 구동회로의 컬럼 라인 및 로우 구동회로의 로우 라인 중 적어도 어느 하나를 공유하는 공통 소자; 및
    상기 공통 소자에 연결되고, 매크로 픽셀 내의 m x n개의 디스플레이 픽셀들 각각에 포함된 복수의 발광 소자를 구동하기 위한 m x n개의 픽셀 개별 소자들을 포함하는
    디지털 디스플레이 장치.
  8. 제7항에 있어서,
    상기 m x n개의 디스플레이 픽셀들에 대해 공유되는 컬럼 라인 및 로우 라인의 수는 필 팩터(fill factor) 및 픽셀 구동 회로의 적용 타입 중 적어도 어느 하나에 기초하여 결정되고,
    상기 필 팩터는 디스플레이 기판의 픽셀 영역과 복수의 발광 소자가 배치되는 서브 픽셀 영역의 사이즈(size) 설계 조건에 기초하여 결정되는
    디지털 디스플레이 장치.
  9. 제8항에 있어서,
    디스플레이 패널 상의 컬럼 라인 및 로우 라인의 수는 하기 수학식 1에 기초하여 결정되고,
    [수학식 1]

    여기서, RowN은 로우 라인의 개수, ColN 은 컬럼 라인의 개수, MOD(X, Y)는 X/Y의 나머지 값인
    디지털 디스플레이 장치.
  10. 제8항에 있어서,
    상기 픽셀 구동 회로의 적용 타입은 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이로 구분되고,
    상기 필 팩터는 대면적 디스플레이, 모니터용 디스플레이 및 모바일 디스플레이 순으로 작은 값을 갖도록 결정되는
    디지털 디스플레이 장치.
  11. 제7항에 있어서,
    상기 공통 소자는
    필요 전력을 생성하는 전력 생성부; 및
    공유된 컬럼라인을 통해 입력되는 신호를 상기 m x n개의 픽셀 개별 소자들로 분배하는 컬럼 신호 분배부 및 공유된 로우 라인을 통해 입력되는 신호를 상기 m x n개의 픽셀 개별 소자들로 분배하는 로우 신호 분배부를 포함하는
    디지털 디스플레이 장치.
  12. 제11항에 있어서,
    상기 m x n개의 픽셀 개별 소자들 각각은
    상기 컬럼 신호 분배부를 통해 입력되는 비디오 데이터를 저장하는 픽셀 내장 메모리부; 및
    상기 비디오 데이터 및 상기 로우 신호 분배부를 통해 입력되는 구동 신호에 기초하여 상기 복수의 발광 소자의 구동을 제어하는 픽셀 구동부를 포함하는
    디지털 디스플레이 장치.
  13. 제6항에 있어서,
    상기 디스플레이 픽셀들 각각은 디스플레이 기판의 픽셀 영역에 배치되고,
    상기 픽셀 영역은 복수의 발광 소자가 배치되는 서브 픽셀 영역 및 서브 픽셀 영역을 제외한 논-엑티브(non-active) 영역을 포함하고,
    상기 복수의 매크로 픽셀들 각각은 픽셀 구동 회로가 배치되는 픽셀 구동 회로 영역을 포함하되, 상기 픽셀 구동 회로 영역의 적어도 일 부분은 복수의 논-엑티브 영역에 오버랩 되는
    디지털 디스플레이 장치.
  14. 제6항에 있어서,
    상기 m x n개의 디스플레이 픽셀들 각각은 복수의 발광 소자가 배치되는 서브 픽셀 영역을 포함하고, 상기 m x n개의 디스플레이 픽셀들 각각의 서브 픽셀 영역들은 서로 인접하도록 디스플레이 픽셀의 코너 또는 외곽에 형성되는
    디지털 디스플레이 장치.
  15. 제14항에 있어서,
    상기 복수의 매크로 픽셀들 중 적어도 하나는 제1 디스플레이 픽셀, 상기 제1 디스플레이 픽셀의 우측에 위치하는 제2 디스플레이 픽셀, 상기 제1 디스플레이 픽셀의 아래에 위치하는 제3 디스플레이 픽셀 및 상기 제3 디스플레이 픽셀의 우측에 위치하는 제4 디스플레이 픽셀로 구성되고,
    상기 제1 디스플레이 픽셀의 서브 픽셀 영역의 적어도 일 부분은 상기 제1 디스플레이 픽셀의 우측 하단의 모서리 부분에 형성되고,
    상기 제2 디스플레이 픽셀의 서브 픽셀 영역의 적어도 일 부분은 상기 제2 디스플레이 픽셀의 좌측 하단의 모서리 부분에 형성되고,
    상기 제3 디스플레이 픽셀의 서브 픽셀 영역의 적어도 일 부분은 상기 제3 디스플레이 픽셀의 우측 상단의 모서리 부분에 형성되고,
    상기 제4 디스플레이 픽셀의 서브 픽셀 영역의 적어도 일 부분은 상기 제4 디스플레이 픽셀의 좌측 상단의 모서리 부분에 형성되는
    디지털 디스플레이의 픽셀 구동 회로.
KR1020220136814A 2022-06-29 2022-10-21 공통 인터페이스 기반의 디지털 디스플레이 시스템 KR20240002662A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/KR2023/009026 WO2024005540A1 (ko) 2022-06-29 2023-06-28 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
US18/447,509 US12125432B2 (en) 2022-08-11 2023-08-10 Cluster pixel circuit and digital display system
KR1020230108970A KR20240056404A (ko) 2022-10-21 2023-08-21 기판 내장형 픽셀 구동 회로를 포함하는 픽셀 구동 장치
TW112134893A TW202418262A (zh) 2022-10-21 2023-09-13 包括基板內置型像素驅動電路的像素驅動裝置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220079519 2022-06-29
KR1020220079519 2022-06-29
KR1020220100516 2022-08-11
KR20220100516 2022-08-11

Publications (1)

Publication Number Publication Date
KR20240002662A true KR20240002662A (ko) 2024-01-05

Family

ID=89541142

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020220136814A KR20240002662A (ko) 2022-06-29 2022-10-21 공통 인터페이스 기반의 디지털 디스플레이 시스템
KR1020230057664A KR20240002679A (ko) 2022-06-29 2023-05-03 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
KR1020230083279A KR20240002714A (ko) 2022-06-29 2023-06-28 공통 인터페이스 기반의 디지털 디스플레이 시스템

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230057664A KR20240002679A (ko) 2022-06-29 2023-05-03 인터포저 상에 형성된 픽셀 구동 회로를 포함하는 디지털 디스플레이 시스템
KR1020230083279A KR20240002714A (ko) 2022-06-29 2023-06-28 공통 인터페이스 기반의 디지털 디스플레이 시스템

Country Status (1)

Country Link
KR (3) KR20240002662A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102484383B1 (ko) 2014-09-30 2023-01-03 엘지디스플레이 주식회사 유기발광다이오드 표시패널 및 이의 표시장치

Also Published As

Publication number Publication date
KR20240002714A (ko) 2024-01-05
KR20240002679A (ko) 2024-01-05

Similar Documents

Publication Publication Date Title
JP7422869B2 (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
US10983381B2 (en) Tiled display device
US7170504B2 (en) Display apparatus where voltage supply region and control circuit therein are stacked
US11380262B2 (en) Display device having a transparent display area for display and light transmitting functions
US11768413B2 (en) Array substrate, display panel, display device, and driving method
CN109872684B (zh) 一种显示面板、显示装置和显示面板的驱动方法
US20200357335A1 (en) Pixel structure, display panel and control method for the display panel
WO2020238490A1 (zh) 像素电路、显示基板、显示装置及驱动方法
CN107170793B (zh) 阵列基板及其驱动方法、显示面板及显示装置
CN110956927B (zh) 显示装置、可拉伸显示面板及其驱动方法
CN111430433B (zh) 显示面板及显示装置
WO2022127269A1 (zh) 显示面板和显示装置
KR102550859B1 (ko) 발광소자, 표시패널 및 표시장치
CN110767698A (zh) 显示装置及其显示面板、oled阵列基板
KR20230147741A (ko) 표시 패널 및 표시 장치
CN111091772A (zh) 显示面板及显示装置
US10991313B2 (en) Display device
JP7493535B2 (ja) アレイ基板、表示パネル及び表示装置
KR20240002662A (ko) 공통 인터페이스 기반의 디지털 디스플레이 시스템
JP5134242B2 (ja) 有機ｅｌ表示装置
KR102244243B1 (ko) 표시장치 및 표시패널
US12125432B2 (en) Cluster pixel circuit and digital display system
US20240054947A1 (en) Cluster pixel circuit and digital display system
KR102444313B1 (ko) 유기 발광 표시 장치
JP2014505275A (ja) ディスプレイ用の改善されたアクティブ・マトリクスおよび組立方法