WO2023243752A1 - 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치 - Google Patents

전계 방출 소자 및 그를 이용한 엑스레이 발생 장치 Download PDF

Info

Publication number
WO2023243752A1
WO2023243752A1 PCT/KR2022/008626 KR2022008626W WO2023243752A1 WO 2023243752 A1 WO2023243752 A1 WO 2023243752A1 KR 2022008626 W KR2022008626 W KR 2022008626W WO 2023243752 A1 WO2023243752 A1 WO 2023243752A1
Authority
WO
WIPO (PCT)
Prior art keywords
field emission
emission device
gate electrode
condition
insulating layer
Prior art date
Application number
PCT/KR2022/008626
Other languages
English (en)
French (fr)
Inventor
김진아
이병기
이기원
남효진
임정순
홍은주
박형조
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/008626 priority Critical patent/WO2023243752A1/ko
Publication of WO2023243752A1 publication Critical patent/WO2023243752A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J35/00—X-ray tubes
    • H01J35/02—Details
    • H01J35/04—Electrodes ; Mutual position thereof; Constructional adaptations therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J35/00—X-ray tubes
    • H01J35/02—Details
    • H01J35/04—Electrodes ; Mutual position thereof; Constructional adaptations therefor
    • H01J35/06—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J35/00—X-ray tubes
    • H01J35/02—Details
    • H01J35/16—Vessels; Containers; Shields associated therewith
    • H01J35/18—Windows

Definitions

  • FIGS. 9A to 9C are graphs showing the doping profile of the cross section A-B of FIG. 8.
  • 10 to 12 are cross-sectional views for explaining a field emission device according to another embodiment of the present disclosure.
  • Figure 14 is a cross-sectional view for explaining the electrical connection of a field emission device according to an embodiment of the present disclosure.
  • 15 to 17 are cross-sectional views illustrating an X-ray generator according to an embodiment of the present disclosure.
  • 18A and 18B are diagrams showing an X-ray tube to which the field emission device of the present disclosure is applied.
  • FIG. 1 is a cross-sectional view illustrating a field emission device according to an embodiment of the present disclosure.
  • the field emission device 110 of the present disclosure shows an example of a field emission device having a MIS (Metal Insulator Semiconductor) structure, and the present disclosure has a MIM (Metal-Insulator-Metal) structure. It is applicable to field emission devices of various structures, including field emission devices having .
  • MIS Metal Insulator Semiconductor
  • MIM Metal-Insulator-Metal
  • the gate electrode 118 satisfies the first condition for the work function, the second condition for the Gibbs free energy of the redox reaction with the insulating layer 116, and the heat of sublimation. ) and the fourth condition for the electron mean free path.
  • the gate electrode 118 has a first condition in which the work function is about 5.5 eV or less, a second condition in which the Gibbs free energy is positive, a third condition in which the heat of sublimation is about 300 kJ/mol or more, and an electron mean free path. It may be composed of a material that satisfies one of the fourth conditions, which is about 0.9 nm or more.
  • the gate electrode 118 satisfies the first condition that the work function is about 5.5 eV or less, the second condition that the Gibbs free energy is positive, the third condition that the heat of sublimation is about 300 kJ/mol or more, and the electron average free energy. It may be composed of a material that satisfies a plurality of conditions among the fourth conditions, such as having a path length of about 0.9 nm or more.
  • the gate electrode 118 has a first condition in which the work function is about 5.5 eV or less, a second condition in which the Gibbs free energy is positive, a third condition in which the heat of sublimation is about 300 kJ/mol or more, and an electron average. It may be composed of any one of graphene, metal, and metal compounds that satisfy all of the fourth conditions of having a free path of about 0.9 nm or more.
  • the gate electrode 118 may be made of any one of graphene, W, Mo, TiN, Au, Ir, and Pt, but this is only an example and is not limited thereto.
  • the gate electrode 118 may be a material that satisfies the highest priority conditions among the first to fourth conditions based on a preset priority.
  • the preset priorities include the first condition for the work function as first priority, the second condition for the Gibbs free energy as the second priority, the third condition for the heat of sublimation as the third priority, and the electron mean free path.
  • the fourth condition for may be set as the fourth priority, but this is only an example and is not limited to this.
  • the gate electrode 118 may be preferentially selected from a material that satisfies the highest priority conditions among the first to fourth conditions and simultaneously satisfies the greatest number of conditions.
  • the present disclosure proposes conditions for the gate electrode 118 to implement a field emission device with excellent field emission performance and reliability.
  • the conditions of the gate electrode 118 include the first condition for the work function, the second condition for the Gibbs free energy of the redox reaction with the insulating layer 116, and the heat of sublimation ( It may include a third condition for sublimation energy, and a fourth condition for electron mean free path.
  • the reason why the work function of the gate electrode 118 is included among the conditions of the gate electrode 118 is as follows.
  • the reason for including the Gibbs free energy of the redox reaction among the conditions of the gate electrode 118 is as follows.
  • the thermal, chemical, and electrical stability of the gate electrode 118 in contact with the insulating layer 116 is a factor related to the reliability of the field emission device 110, and the gate electrode 118 is This is because it is important to select the material of the gate electrode 118 so that it does not diffuse into the insulating layer 116 or react with the material of the insulating layer 116.
  • the reason why the electron mean free path is included among the conditions of the gate electrode 118 is as follows.
  • the insulating layer 116 may include at least one of SiO 2 , SiN x , Al 2 O 3 , and Ti 2 O 3 , but this is only an example and is not limited thereto.
  • the thickness of the insulating layer 116 may be about 5 nm to about 30 nm.
  • the reason why the thickness of the gate electrode 118 and the insulating layer 116 is set to a predetermined range is because if it is outside the preset thickness range, field emission performance and reliability may deteriorate.
  • the top electrode 119 may be disposed on the gate electrode 118 located in the electron beam non-emitting area 112b.
  • the semiconductor substrate 112 is composed of a first conductivity type or second conductivity type semiconductor, and the first conductivity type or second conductivity type semiconductor has a doping concentration of 1 ⁇ 10 14 cm -3 to 1 ⁇ 10 21 It may be in the range of cm -3 .
  • the semiconductor substrate 112 is made of n-type or p-type silicon, and the dopant may include any one of boron, phosphorus, and arsenic, but this is only an example. , but is not limited to this.
  • the semiconductor substrate 112 may include a first semiconductor layer having a first doping concentration, and a second semiconductor layer formed on the first semiconductor layer and having a second doping concentration lower than the first doping concentration.
  • the first doping concentration of the first semiconductor layer may be 1 ⁇ 10 19 cm -3
  • the second doping concentration of the second semiconductor layer may be 1 ⁇ 10 16 cm -3 , but this is only an example. , but is not limited to this.
  • the thickness of the semiconductor substrate 112 and the second semiconductor layer may be about 10 nm to about 10 ⁇ m.
  • the second semiconductor layer may be made of a single layer whose lower surface is in contact with the first semiconductor layer and whose upper surface is in contact with the insulating layer.
  • the second semiconductor layer may be formed in both the electron beam emitting area 112a and the electron beam non-emitting area 112b of the semiconductor substrate 112.
  • the second semiconductor layers are formed in a one-to-one correspondence with the electron beam emission regions 112a of the semiconductor substrate 112, and the area of one second semiconductor layer is the area of the corresponding electron beam emission region 112a. It could be more than that.
  • the second semiconductor layer is composed of a plurality of doped layers having different doping concentrations, and the doping concentration of the first doped layer in contact with the first semiconductor layer among the doped layers is the doping concentration of the first doped layer in contact with the insulating layer. 2 It may be higher than the doping concentration of the doping layer.
  • the second semiconductor layer may be formed in both the electron beam emitting area 112a and the electron beam non-emitting area 112b of the semiconductor substrate 112.
  • the second semiconductor layer may be partially formed only in the electron beam emission area 112a of the semiconductor substrate 112.
  • the second semiconductor layers are formed in a one-to-one correspondence with the electron beam emission regions 112a of the semiconductor substrate 112, and the area of one second semiconductor layer is the area of the corresponding electron beam emission region 112a. It could be more than that.
  • the area of the second semiconductor layer may be determined to not overlap with the top electrode 119 located in the electron beam non-emitting area 112b.
  • the quality of the insulating layer of the field emission device is an important factor that determines the performance and stability of the field emission device.
  • the higher the doping concentration the smaller the resistance, but the thin film quality of the silicon dioxide insulating layer inevitably deteriorates.
  • a doping layer with a low doping concentration in some or all areas of the surface of the semiconductor substrate 112 a high-quality silicon dioxide thin film can be obtained without significantly increasing the resistance of the field emission device, and the electric field The performance and reliability of the emitting device can be secured.
  • top electrode 119 may be electrically connected to the bottom electrode 114 to apply a positive voltage.
  • the insulating layer 116 may include at least one of SiO 2 , SiN x , Al 2 O 3 , and Ti 2 O 3 , but this is only an example and is not limited thereto.
  • the present disclosure can improve field emission performance, reliability, and stability by forming a semiconductor layer, an insulating layer, and a gate electrode layer based on specific conditions.
  • FIG. 2 is a diagram showing an energy band diagram of a field emission device according to an embodiment of the present disclosure.
  • electrons with energy higher than the work function of the gate electrode 118 may pass through the gate electrode 118 and be emitted into a vacuum external space.
  • the gate electrode 118 can be a major factor in determining the probability that semiconductor electrons pass through the insulating layer and the gate electrode and are emitted into a vacuum state.
  • the present disclosure relates the gate electrode 118 to a first condition for the work function, a second condition for the Gibbs free energy of the redox reaction with the insulating layer, a third condition for the heat of sublimation, and an electron mean free path. It can be composed of a material that satisfies one or more of the fourth conditions for.
  • Figures 3 and 4 are graphs showing the performance of the field emission device according to gate electrode conditions.
  • This disclosure proposes the following gate electrode conditions to implement a field emission device with excellent field emission performance and reliability.
  • the gate electrode conditions include the first condition for the work function, the second condition for the Gibbs free energy of the redox reaction with the insulating layer, the third condition for the heat of sublimation, and the fourth condition for the electron mean free path. It can be included.
  • the gate electrode can be made of a material selected from materials with a work function of about 5.5 eV or less.
  • the thermal, chemical, and electrical stability of the gate electrode in contact with the insulating layer may be related to the reliability of the field emission device.
  • the material of the gate electrode so that the gate electrode does not diffuse into the insulating layer or react with the insulating layer material.
  • the gate electrode may be made of a material selected from materials having a positive Gibbs free energy and a heat of sublimation of about 300 kJ/mol or more.
  • the gate electrode can be made of a material selected from materials with an electron mean free path of about 0.9 nm or more.
  • 5A and 5B are graphs showing the performance of the field emission device according to the material of the gate electrode.
  • Figure 5a is a graph showing the performance of a field emission device using a Ni/Au metal compound with a work function of about 5.3 as the material of the gate electrode
  • Figure 5b is a graph showing the performance of a field emission device using a Ni/Au metal compound with a work function of about 4.5 as the material of the gate electrode. This is a graph showing the performance of a field emission device using pins.
  • the performance index of the field emission device is emission efficiency ( emission efficiency).
  • the present disclosure was able to increase emission current density and emission efficiency by applying Ni/Au and graphene materials with low work function as the gate electrode material.
  • the present disclosure can improve emission current density and emission efficiency by applying a material with a work function of about 5.5 eV or less as a gate electrode material among the gate electrode conditions.
  • Figure 6 is a cross-sectional view for explaining a field emission device according to another embodiment of the present disclosure.
  • the field emission device of the present disclosure includes a semiconductor substrate 112, a bottom electrode 114 disposed below the semiconductor substrate 112, and an insulating layer 116 disposed on the top of the semiconductor substrate 112. ), a gate electrode 118 disposed on the insulating layer 116, and a top electrode 119 disposed on the gate electrode 118.
  • the semiconductor substrate 112 includes a first semiconductor layer 112-1 having a first doping concentration, and a second doping concentration that is formed on the first semiconductor layer 112-1 and is lower than the first doping concentration. It may include a second semiconductor layer 112-2.
  • the first doping concentration of the first semiconductor layer 112-1 is 1 ⁇ 10 19 cm -3
  • the second doping concentration of the second semiconductor layer 112-2 is 1 ⁇ 10 16 cm -3. It may be 3 , but this is only an example and is not limited thereto.
  • the thickness of the second semiconductor layer 112-2 may be thinner than the thickness of the first semiconductor layer 112-1.
  • the thickness of the second semiconductor layer 112-2 may be about 10 nm to about 10 ⁇ m.
  • the second semiconductor layer 112-2 may be formed in both the electron beam emitting region 112a and the electron beam non-emitting region 112b of the semiconductor substrate 112.
  • the reason for forming a doping layer with a low doping concentration in some or all areas of the surface of the semiconductor substrate 112 is as follows.
  • the quality of the insulating layer of the field emission device is an important factor that determines the performance and stability of the field emission device.
  • the insulating layer 116 is made of silicon dioxide (SiO 2 ), which is formed by oxidizing silicon, a semiconductor material, at high temperature. During the oxidation process, the dopant of silicon becomes an impurity. It can increase the trap density within the silicon dioxide thin film.
  • the higher the doping concentration the smaller the resistance, but the thin film quality of the silicon dioxide insulating layer inevitably deteriorates.
  • a doping layer with a low doping concentration in some or all areas of the surface of the semiconductor substrate 112 a high-quality silicon dioxide thin film can be obtained without significantly increasing the resistance of the field emission device, and the electric field The performance and reliability of the emitting device can be secured.
  • Figure 7 is a graph showing the electrical characteristics of a field emission device according to another embodiment of the present disclosure.
  • the semiconductor substrate of the present disclosure consists of a first semiconductor layer in contact with the bottom electrode as a layer with a relatively high doping concentration, and a partial or entire region of the second semiconductor layer in contact with the insulating film as a surface undergoing an oxidation process.
  • the region can be composed of a layer with a relatively low doping concentration.
  • the present disclosure reduces the change in diode current and emission current over time while minimizing performance degradation of the field emission device due to the resistance of the semiconductor substrate. Therefore, the current stability and reliability of the field emission device can be secured.
  • FIG. 8 is a cross-sectional view showing the boundary between semiconductor layers with different doping concentrations
  • FIGS. 9A to 9C are graphs showing the doping profile of the cross section A-B of FIG. 8.
  • the doping profile of the interface (A-B cross section) between the highly doped first semiconductor layer 112-1 and the lightly doped second semiconductor layer 112-2 is: It may be in a graded form or an abrupt form.
  • the first doping concentration of the first semiconductor layer 112-1 is about 1 ⁇ 10 19 cm -3 and the second doping concentration of the second semiconductor layer 112-2 is about 1 ⁇ 19 cm -3.
  • the doping profile of the interface between the first semiconductor layer 112-1 and the second semiconductor layer 112-2 may have a slanted Gaussian doping profile.
  • the doping profile of the interface between the first semiconductor layer 112-1 and the second semiconductor layer 112-2 may have a step-shaped doping profile.
  • 10 to 12 are cross-sectional views for explaining a field emission device according to another embodiment of the present disclosure.
  • the second semiconductor layers 112-2 are formed in one-to-one correspondence with the electron beam emission areas 112a of the semiconductor substrate 112, and the area S2 of one second semiconductor layer 112-2 is:
  • the area of the corresponding electron beam emission area 112a may be greater than or equal to S1.
  • the area S2 of the second semiconductor layer 112-2 may be determined to not overlap with the top electrode 119 located in the electron beam non-emitting area 112b.
  • the doping concentration of the first doped layer 112-2a in contact with the first semiconductor layer 112-1 is the doping concentration of the second doped layer 112-2b in contact with the insulating layer 116. It may be higher than the concentration.
  • the second semiconductor layer 112-2 may be formed in both the electron beam emitting region 112a and the electron beam non-emitting region 112b of the semiconductor substrate 112.
  • the second semiconductor layers 112-2 are formed in one-to-one correspondence with the electron beam emission areas 112a of the semiconductor substrate 112, and the area of one second semiconductor layer 112-2 is equal to It may be larger than or equal to the area of the corresponding electron beam emission area 112a.
  • the area of the second semiconductor layer 112-2 may be determined to not overlap with the top electrode 119 located in the electron beam non-emitting area 112b.
  • the second semiconductor layer 112-2 is composed of a plurality of doped layers with different doping concentrations, and the doping concentration of the plurality of doped layers gradually decreases as they become adjacent to the first semiconductor layer. As the thickness increases, the doping concentration of the doping layer may gradually decrease as it approaches the insulating layer.
  • the present disclosure can obtain a high-quality insulating thin film without significantly increasing the resistance of the field emission device by forming a doping layer with a low doping concentration on some or all regions of the surface of the semiconductor substrate, and improves the performance of the field emission device. and reliability can be secured.
  • Figure 14 is a cross-sectional view for explaining the electrical connection of a field emission device according to an embodiment of the present disclosure.
  • the top electrode 119 of the present disclosure may be electrically connected to the bottom electrode 114 and a positive voltage may be applied.
  • the It may include an anode 120 that generates X-rays by collision with electrons and reflects and transmits them in a specific direction.
  • the field emission device 110 includes a semiconductor substrate 112, a bottom electrode 114 disposed below the semiconductor substrate 112, an insulating layer 116 disposed on an upper portion of the semiconductor substrate 112, and an insulating layer 116.
  • ) may include a gate electrode 118 disposed on the gate electrode 118, and a top electrode 119 disposed on the gate electrode 118.
  • the gate electrode 118 has a first condition in which the work function is about 5.5 eV or less, a second condition in which the Gibbs free energy is positive, a third condition in which the heat of sublimation is about 300 kJ/mol or more, and an electron mean free path. It may be composed of a material that satisfies one of the fourth conditions, which is about 0.9 nm or more.
  • the gate electrode 118 satisfies the first condition that the work function is about 5.5 eV or less, the second condition that the Gibbs free energy is positive, the third condition that the heat of sublimation is about 300 kJ/mol or more, and the electron average free energy. It may be composed of a material that satisfies a plurality of conditions among the fourth conditions, such as having a path length of about 0.9 nm or more.
  • the gate electrode 118 has a first condition in which the work function is about 5.5 eV or less, a second condition in which the Gibbs free energy is positive, a third condition in which the heat of sublimation is about 300 kJ/mol or more, and an electron average. It may be composed of any one of graphene, metal, and metal compounds that satisfy all of the fourth conditions of having a free path of about 0.9 nm or more.
  • the semiconductor substrate 112 may include a first semiconductor layer having a first doping concentration, and a second semiconductor layer formed on the first semiconductor layer and having a second doping concentration lower than the first doping concentration.
  • the anode 120 is disposed at regular intervals to have a predetermined space from the field emission device 110, and the predetermined space between the anode 120 and the field emission device 110 may be in a vacuum state.
  • a first positive voltage may be applied to the top electrode 119, and a second positive voltage may be applied to the anode 120.
  • the present disclosure may further include a transmission window 140 disposed on the anode 120 to transmit X-rays.
  • the anode 120 is arranged to separate a plurality of sub-anodes at regular intervals, and the sub-anode may be arranged to correspond to the electron beam emission area 112a of the field emission device 110.
  • 18A and 18B are diagrams showing an X-ray tube to which the field emission device of the present disclosure is applied.
  • the field emission device of the present disclosure As such, the field emission device of the present disclosure and the
  • the field emission device has the effect of improving field emission performance, reliability, and stability by forming a semiconductor layer, an insulating layer, and a gate electrode layer based on specific conditions, and thus has significant industrial applicability.

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

본 개시는, 전자빔을 방출하여 엑스레이를 생성하는 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치에 관한 것으로, 반도체 기판, 반도체 기판 하부에 배치되는 바텀 전극, 반도체 기판 상부에 배치되는 절연층, 절연층 위에 배치되는 게이트 전극, 그리고 게이트 전극 위에 배치되는 탑 전극을 포함하고, 게이트 전극은, 일함수에 대한 제1 조건, 절연층과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성될 수 있다.

Description

전계 방출 소자 및 그를 이용한 엑스레이 발생 장치
본 개시는, 전자빔을 방출하여 엑스레이를 생성하는 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치에 관한 것이다.
일반적으로, 엑스레이 발생 장치는, 의료 목적의 진단, 각종 구조물 내부의 결함을 밝히는 비파괴검사 등에 널리 사용되고 있다.
엑스레이 발생 장치는, 엑스레이 방출원으로서 다양한 구조의 전계 방출 소자를 사용할 수 있다.
최근, 엑스레이 발생 장치는, 소형화 및 해상도 향상을 위하여, MIS(Metal Insulator Semiconductor) 구조를 갖는 전계 방출 소자를 엑스레이 방출원으로 사용하고 있다.
MIS 구조의 전계 방출 소자는, 반도체층, 절연층 및 게이트 전극층 등을 포함하고 있는데, 이들의 구성 물질, 두께 및 구조 등의 조건에 따라 전계 방출 성능, 신뢰성 및 안정성을 결정할 수 있다.
따라서, 향후, 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있는 전계 방출 소자의 개발이 요구되고 있으며, 해당하는 전계 방출 소자가 적용되어 엑스레이 발생 효율 및 신뢰성이 우수한 엑스레이 방출 장치의 개발이 요구되고 있다.
본 개시는, 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 개시는, 특정 조건을 기반으로 반도체층, 절연층 및 게이트 전극층을 형성하여 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있는 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치의 제공을 목적으로 한다.
본 개시의 일 실시예에 따른 전계 방출 소자는, 반도체 기판, 반도체 기판 하부에 배치되는 바텀 전극, 반도체 기판 상부에 배치되는 절연층, 절연층 위에 배치되는 게이트 전극, 그리고 게이트 전극 위에 배치되는 탑 전극을 포함하고, 게이트 전극은, 일함수에 대한 제1 조건, 절연층과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성될 수 있다.
본 개시의 일 실시예에 따른 엑스레이 발생 장치는, 다수의 전자빔 방출 영역들이 배열되는 전계 방출 소자, 그리고 전계 방출 소자의 전자빔 방출 영역으로부터 방출된 전자와의 충돌로 엑스레이를 생성하여 특정 방향으로 반사 및 투과시키는 애노드를 포함하고, 전계 방출 소자는, 반도체 기판, 반도체 기판 하부에 배치되는 바텀 전극, 반도체 기판 상부에 배치되는 절연층, 절연층 위에 배치되는 게이트 전극, 그리고 게이트 전극 위에 배치되는 탑 전극을 포함하고, 게이트 전극은, 일함수에 대한 제1 조건, 절연층과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성될 수 있다.
본 개시의 일 실시예에 따르면, 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치는, 특정 조건을 기반으로 반도체층, 절연층 및 게이트 전극층을 형성하여 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있다.
도 1은, 본 개시의 일 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 2는, 본 개시의 일 실시 예에 따른 전계 방출 소자의 에너지 밴드 다이아그램을 보여주는 도면이다.
도 3 및 도 4는, 게이트 전극의 조건에 따른 전계 방출 소자의 성능을 보여주는 그래프이다.
도 5a 및 도 5b는, 게이트 전극의 물질에 따른 전계 방출 소자의 성능을 보여주는 그래프이다.
도 6은, 본 개시의 다른 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 7은, 본 개시의 다른 실시 예에 따른 전계 방출 소자의 전기적 특성을 보여주는 그래프이다.
도 8은, 도핑 농도가 다른 반도체층 사이의 경계를 보여주는 단면도이다.
도 9a 내지 도 9c는, 도 8의 A-B 단면의 도핑 프로파일을 보여주는 그래프이다.
도 10 내지 도 12는, 본 개시의 또 다른 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 13은, 도 11 및 도 12의 전계 방출 소자에 대한 도핑 프로파일을 보여주는 그래프이다.
도 14는, 본 개시의 일 실시 예에 따른 전계 방출 소자의 전기적 연결을 설명하기 위한 단면도이다.
도 15 내지 도 17은, 본 개시의 일 실시 예에 따른 엑스레이 발생 장치를 설명하기 위한 단면도이다.
도 18a 및 도 18b는, 본 개시의 전계 방출 소자가 적용되는 엑스레이 튜브를 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
도 1은, 본 개시의 일 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 본 개시의 전계 방출 소자(110)는, MIS(Metal Insulator Semiconductor) 구조를 갖는 전계 방출 소자를 일 예로 보여주는 것으로, 본 개시는, MIM(Metal-Insulator-Metal) 구조를 갖는 전계 방출 소자를 포함한 다양한 구조의 전계 방출 소자에 적용 가능하다.
본 개시의 전계 방출 소자(110)는, 반도체 기판(112), 반도체 기판(112) 하부에 배치되는 바텀 전극(114), 반도체 기판(112) 상부에 배치되는 절연층(116), 절연층(116) 위에 배치되는 게이트 전극(118), 그리고 게이트 전극(118) 위에 배치되는 탑 전극(119)을 포함할 수 있다.
여기서, 게이트 전극(118)은, 일함수에 대한 제1 조건, 절연층(116)과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성될 수 있다.
일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 하나의 조건을 만족하는 물질로 구성될 수 있다.
다른 일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 복수의 조건을 만족하는 물질로 구성될 수도 있다.
또 다른 일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 복수의 조건에 모두 만족하는 그래핀, 금속, 금속화합물 중 어느 하나의 물질로 구성될 수도 있다.
예를 들면, 게이트 전극(118)은, 그래핀, W, Mo, TiN, Au, Ir, Pt 중 어느 하나의 물질로 구성될 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지는 않는다.
경우에 따라, 게이트 전극(118)은, 미리 설정된 우선 순위에 기반하여 제1 조건 내지 제4 조건 중 우선 순위가 높은 조건에 만족하는 물질이 우선적으로 선택될 수도 있다.
일 예로, 미리 설정된 우선 순위는, 일함수에 대한 제1 조건을 제1 순위, 깁스 자유 에너지에 대한 제2 조건을 제2 순위, 승화열에 대한 제3 조건을 제3 순위, 그리고 전자 평균 자유 행로에 대한 제4 조건을 제4 순위로 설정될 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
다른 경우로서, 게이트 전극(118)은, 제1 조건 내지 제4 조건 중 우선 순위가 높은 조건에 만족함과 동시에 가장 많은 조건에 중복되어 만족되는 물질이 우선적으로 선택될 수도 있다.
이와 같이, 본 개시는, 전계 방출 성능과 신뢰성이 우수한 전계 방출 소자를 구현하기 위하여 게이트 전극(118)의 조건을 제안하고 있다.
즉, 게이트 전극(118)의 조건은, 일함수에 대한 제1 조건, 절연층(116)과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건을 포함할 수 있다.
게이트 전극(118)의 조건 중에 게이트 전극(118)의 일함수를 포함하는 이유는, 다음과 같다.
전계 방출 소자(110)는, 바텀 전극(114)과 탑 전극(119)에 전압을 인가하면 절연층(116)의 얇은 영역(터널 베리어층)에서 강한 전계가 유도되면서 전자 터널링이 시작되는데, 게이트 전극(118)의 일함수가 낮을수록 터널 베리어층의 전계가 증가하게 되어 터널링 전류가 증가함으로써, 전계 방출 소자(110)의 전계 방출 성능이 증가하기 때문이다.
또한, 게이트 전극(118)의 조건 중에 산화환원 반응의 깁스 자유 에너지를 포함하는 이유는, 다음과 같다.
절연층(116)(특히, 터널 베리어층)과 접점하고 있는 게이트 전극(118)의 열적, 화학적, 전기적 안정성은, 전계 방출 소자(110)의 신뢰성과 연관되는 인자로서, 게이트 전극(118)이 절연층(116)으로 확산하거나 절연층(116) 물질과 반응하는 현상이 발생하지 않도록 게이트 전극(118)의 물질을 선택하는 것이 중요하기 때문이다.
또한, 게이트 전극(118)의 조건 중에 승화열을 포함하는 이유는, 다음과 같다.
게이트 전극(118)은, 게이트 전극 물질의 승화열이 낮을수록 확산이 잘 일어나고, 절연층(116) 물질과의 산화환원반응에 대한 깁스 자유 에너지가 낮을수록 (음의 값일수록) 반응이 잘 일어나기 때문이다.
또한, 게이트 전극(118)의 조건 중에 전자 평균 자유 행로를 포함하는 이유는, 다음과 같다.
터널링 현상을 통해, 반도체 기판(112)에서 절연층(116)의 터널 베리어층을 지나 게이트 전극(118)에 도달한 전자가 게이트 전극(118)을 지나 전계 방출 소자(110) 밖으로 방출되기 위해서는, 전자가 게이트 전극(118)에서의 에너지 손실을 최소화하여야 하기 때문이다.
만약, 전자가, 게이트 전극(118)에서의 산란으로 인해 에너지를 잃게 되어 게이트 전극(118)의 일함수보다 낮은 에너지를 갖게 되면, 전계 방출 소자(110) 밖으로 방출되지 않기 때문에, 전자는, 게이트 전극(118)에서의 산란(Scattering)을 최소화하여야 하므로, 게이트 전극 물질의 전자 평균 자유 경로가 길어야 한다.
한편, 게이트 전극(118)의 두께는, 약 0.1nm ~ 약 100nm일 수 있다.
또한, 게이트 전극(118)은, 절연층(116) 위에 접촉되어 형성될 수 있다.
일 예로, 절연층(116)은, SiO2, SiNx, Al2O3, Ti2O3 중 적어도 어느 하나를 포함할 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
또한, 절연층(116)의 두께는, 약 5nm ~ 약 30nm일 수 있다.
여기서, 게이트 전극(118) 및 절연층(116)의 두께를 소정 범위로 설정하는 이유는, 미리 설정된 두께 범위를 벗어나면 전계 방출 성능 및 신뢰성이 저하될 수 있기 때문이다.
그리고, 반도체 기판(112)은, 다수의 전자빔 방출 영역(112a)과 전자빔 비방출 영역(112b)을 포함할 수 있다.
이어, 탑 전극(119)은, 전자빔 비방출 영역(112b)에 위치하는 게이트 전극(118) 위에 배치될 수 있다.
다음, 반도체 기판(112)은, 제1 도전형 또는 제2 도전형 반도체로 구성되고, 제1 도전형 또는 제2 도전형 반도체는, 도핑농도가 1 × 1014 cm-3 ~ 1 × 1021 cm-3 범위에 있을 수 있다.
일 예로, 반도체 기판(112)은, n형 또는 p형 실리콘으로 구성되고, 도펀트가 보론(Boron), 인(Phosphorous), 비소(Arsenic) 중 어느 하나를 포함할 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
또한, 반도체 기판(112)은, 제1 도핑 농도를 갖는 제1 반도체층과, 제1 반도체층 위에 형성되고 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층을 포함할 수도 있다.
일 예로, 제1 반도체층의 제1 도핑 농도는, 1 × 1019 cm-3 이고, 제2 반도체층의 제2 도핑 농도는, 1 × 1016 cm-3 일 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
그리고, 제2 반도체층의 두께는, 제1 반도체층의 두께보다 더 얇을 수 있다.
여기서, 반도체 기판(112)과 제2 반도체층의 두께는, 약 10nm ~ 약 10um일 수 있다.
일 실시예로서, 제2 반도체층은, 하부면이 제1 반도체층에 접촉되고, 상부면이 절연층에 접촉되는 단일층으로 이루어질 수 있다.
여기서, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)과 전자빔 비방출 영역(112b)에 모두 형성될 수 있다.
경우에 따라, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)에만 부분적으로 형성될 수도 있다.
여기서, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)에 각각 일대일로 대응되어 형성되고, 하나의 제2 반도체층의 면적은, 그에 대응되는 전자빔 방출 영역(112a)의 면적 이상일 수 있다.
이때, 제2 반도체층의 면적은, 전자빔 비방출 영역(112b)에 위치하는 탑 전극(119)과 미중첩되도록 결정될 수 있다.
다른 실시예로서, 제2 반도체층은, 도핑 농도가 서로 다른 복수의 도핑층들로 이루어지고, 도핑층들 중 제1 반도체층에 접촉되는 제1 도핑층의 도핑 농도가 절연층에 접촉되는 제2 도핑층의 도핑 농도보다 더 높을 수 있다.
여기서, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)과 전자빔 비방출 영역(112b)에 모두 형성될 수 있다.
경우에 따라, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)에만 부분적으로 형성될 수 있다.
여기서, 제2 반도체층은, 반도체 기판(112)의 전자빔 방출 영역(112a)에 각각 일대일로 대응되어 형성되고, 하나의 제2 반도체층의 면적은, 그에 대응되는 전자빔 방출 영역(112a)의 면적 이상일 수 있다.
이때, 제2 반도체층의 면적은, 전자빔 비방출 영역(112b)에 위치하는 탑 전극(119)과 미중첩되도록 결정될 수 있다.
또 다른 실시예로서, 제2 반도체층은, 도핑 농도가 서로 다른 복수의 도핑층들로 이루어지고, 복수의 도핑층들은, 제1 반도체층에 인접할수록 도핑층의 도핑 농도가 점차적으로 높아지고, 절연층에 인접할수록 도핑층의 도핑 농도가 점차적으로 낮아질 수 있다.
이처럼, 본 개시는, 반도체 기판(112) 표면 중에 일부 영역 또는 전체 영역에 도핑 농도가 낮은 도핑층을 형성하는 이유는 다음과 같다.
전계 방출 소자의 절연층 품질은, 전계 방출 소자의 성능과 안정성을 결정짓는 중요한 인자이다.
절연층(116)은, 반도체(Semiconductor) 물질인 실리콘(Silicon)을 고온에서 산화(Oxidation)시켜 형성된 이산화규소(SiO2)로 구성되는데, 산화 공정 중 실리콘의 도펀트(Dopant)가 불순물(Impurity)로 작용하여 이산화규소 박막 내에 트랩 밀도(Trap Density)를 증가시킬 수 있다.
전계 방출 소자의 저항을 최소화하기 위해 높은 도핑농도의 실리콘 기판을 사용할 경우, 도핑 농도가 높으면 높을수록 저항은 작아지지만 이산화규소 절연층의 박막 품질을 저하될 수 밖에 없다.
따라서, 본 개시는, 반도체 기판(112) 표면 중에 일부 영역 또는 전체 영역에 도핑 농도가 낮은 도핑층을 형성함으로써, 전계 방출 소자의 저항을 크게 증가시키지 않으면서도 고품위 이산화규소 박막을 얻을 수 있고, 전계 방출 소자의 성능 및 신뢰성을 확보할 수 있다.
또한, 탑 전극(119)은, 바텀 전극(114)에 전기적으로 연결되어 양 전압이 인가될 수 있다.
이어, 절연층(116)은, 반도체 기판(112)의 전자빔 방출 영역(112a)에 위치하는 절연층(116)의 두께가 반도체 기판(112)의 전자빔 비방출 영역(112b)에 위치하는 절연층(116)의 두께보다 더 얇을 수 있다.
여기서, 절연층(116)의 두께는, 약 5nm ~ 약 30nm일 수 있다.
그리고, 절연층(116)은, SiO2, SiNx, Al2O3, Ti2O3 중 적어도 어느 하나를 포함할 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
이와 같이, 본 개시는, 특정 조건을 기반으로 반도체층, 절연층 및 게이트 전극층을 형성하여 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있다.
도 2는, 본 개시의 일 실시 예에 따른 전계 방출 소자의 에너지 밴드 다이아그램을 보여주는 도면이다.
도 2에 도시된 바와 같이, 본 개시의 전계 방출 소자는, 바텀 전극과 탑 전극에 일정 전압을 인가하면 절연층(116)의 두께가 얇은 영역에 강한 전계(Electric Field)가 유도되고, 이 전계로 인해, 전자는, 반도체 기판(112)의 반도체층에서 게이트 전극(118) 방향으로 터널링(Fowler-Nordheim)하여 게이트 전극(118)에 도달할 수 있다.
게이트 전극(118)에 도달한 전자들 중 게이트 전극(118)의 일함수보다 높은 에너지를 갖는 전자는, 게이트 전극(118)을 통과하여 진공 상태인 외부 공간으로 방출될 수 있다.
여기서, 게이트 전극(118)은, 반도체의 전자가 절연층과 게이트 전극을 통과하여 진공 상태의 공간으로 방출되는 확률을 결정짓는 주요 인자가 될 수 있다.
따라서, 본 개시는, 게이트 전극(118)을, 일함수에 대한 제1 조건, 절연층과의 산화환원 반응의 깁스 자유 에너지에 대한 제2 조건, 승화열에 대한 제3 조건, 그리고 전자 평균 자유 행로에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성할 수 있다.
도 3 및 도 4는, 게이트 전극의 조건에 따른 전계 방출 소자의 성능을 보여주는 그래프이다.
본 개시는, 전계 방출 성능과 신뢰성이 우수한 전계 방출 소자를 구현하기 위하여 다음과 같은 게이트 전극의 조건을 제안하고 있다.
게이트 전극의 조건은, 일함수에 대한 제1 조건, 절연층과의 산화환원 반응의 깁스 자유 에너지에 대한 제2 조건, 승화열에 대한 제3 조건, 그리고 전자 평균 자유 행로)에 대한 제4 조건을 포함할 수 있다.
도 3에 도시된 바와 같이, 전계 방출 소자는, 바텀 전극과 탑 전극에 전압을 인가하면 절연층의 얇은 영역(터널 베리어층)에서 강한 전계가 유도되면서 전자 터널링이 시작되는데, 게이트 전극의 일함수가 낮을수록 터널 베리어층의 전계가 증가하게 되어 터널링 전류가 증가함으로써, 전계 방출 소자의 전계 방출 성능이 증가할 수 있다.
따라서, 본 개시는, 게이트 전극을, 일함수가 약 5.5eV 이하인 물질들 중에서 선택한 물질로 구성할 수 있다.
그리고, 도 4에 도시된 바와 같이, 절연층(특히, 터널 베리어층)과 접점하고 있는 게이트 전극의 열적, 화학적, 전기적 안정성은, 전계 방출 소자의 신뢰성과 연관될 수 있다.
그러므로, 게이트 전극이 절연층으로 확산하거나 절연층 물질과 반응하는 현상이 발생하지 않도록 게이트 전극의 물질을 선택하는 것이 중요하다.
게이트 전극은, 게이트 전극 물질의 승화열이 낮을수록 확산이 잘 일어나고, 절연층 물질과의 산화환원반응에 대한 깁스 자유 에너지가 낮을수록 (음의 값일수록) 반응이 잘 일어날 수 있다.
따라서, 본 개시는, 게이트 전극을, 깁스 자유 에너지가 양의 값을 가지고, 승화열이 약 300kJ/mol 이상인 물질들 중에서 선택한 물질로 구성할 수 있다.
또한, 터널링 현상을 통해, 반도체 기판에서 절연층의 터널 베리어층을 지나 게이트 전극에 도달한 전자가 게이트 전극을 지나 전계 방출 소자 밖으로 방출되기 위해서는, 전자가 게이트 전극에서의 에너지 손실을 최소화하여야 한다.
만약, 전자가, 게이트 전극에서의 산란으로 인해 에너지를 잃게 되어 게이트 전극의 일함수보다 낮은 에너지를 갖게 되면, 전계 방출 소자 밖으로 방출되지 않기 때문에, 전자는, 게이트 전극에서의 산란(Scattering)을 최소화하여야 하므로, 게이트 전극 물질의 전자 평균 자유 경로가 길어야 한다.
따라서, 본 개시는, 게이트 전극을, 전자 평균 자유 행로가 약 0.9nm 이상인 물질들 중에서 선택한 물질로 구성할 수 있다.
도 5a 및 도 5b는, 게이트 전극의 물질에 따른 전계 방출 소자의 성능을 보여주는 그래프이다.
도 5a는, 게이트 전극의 물질로서, 일함수가 약 5.3인 Ni/Au 금속화합물을 적용한 전계 방출 소자의 성능을 보여주는 그래프이고, 도 5b는, 게이트 전극의 물질로서, 일함수가 약 4.5인 그래핀을 적용한 전계 방출 소자의 성능을 보여주는 그래프이다.
도 5a 및 도 5b에 도시된 바와 같이, 전계 방출 소자의 성능 지표는, 전자가 방출되는 방출 전류(emission current)와 다이오드의 전기적 성능을 나타내는 다이오드 전류(diode current)의 비율로 계산되는 방출 효율(emission efficiency)을 포함할 수 있다.
따라서, 본 개시는, 일함수가 낮은 Ni/Au 및 그래핀 물질을 게이트 전극 물질로 적용함으로써, 방출 전류 밀도(emission current density)와 방출 효율(emission efficiency)을 증가시킬 수 있었다.
즉, 본 개시는, 게이트 전극의 조건들 중에서, 일함수가 약 5.5eV 이하인 물질을 게이트 전극 물질로 적용함으로써, 방출 전류 밀도와 방출 효율을 개선할 수 있다.
도 6은, 본 개시의 다른 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 6에 도시된 바와 같이, 본 개시의 전계 방출 소자는, 반도체 기판(112), 반도체 기판(112) 하부에 배치되는 바텀 전극(114), 반도체 기판(112) 상부에 배치되는 절연층(116), 절연층(116) 위에 배치되는 게이트 전극(118), 그리고 게이트 전극(118) 위에 배치되는 탑 전극(119)을 포함할 수 있다.
여기서, 반도체 기판(112)은, 제1 도핑 농도를 갖는 제1 반도체층(112-1)과, 제1 반도체층(112-1) 위에 형성되고 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층(112-2)을 포함할 수 있다.
일 예로, 제1 반도체층(112-1)의 제1 도핑 농도는, 1 × 1019 cm-3 이고, 제2 반도체층(112-2)의 제2 도핑 농도는, 1 × 1016 cm-3 일 수 있는데, 이는 일 실시예일 뿐, 이에 한정되지 않는다.
그리고, 제2 반도체층(112-2)의 두께는, 제1 반도체층(112-1)의 두께보다 더 얇을 수 있다.
여기서, 제2 반도체층(112-2)의 두께는, 약 10nm ~ 약 10um일 수 있다.
이처럼, 제2 반도체층(112-2)은, 하부면이 제1 반도체층(112-1)에 접촉되고, 상부면이 절연층(116)에 접촉되는 단일층으로 이루어질 수 있다.
여기서, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)과 전자빔 비방출 영역(112b)에 모두 형성될 수 있다.
이처럼, 본 개시는, 반도체 기판(112) 표면 중에 일부 영역 또는 전체 영역에 도핑 농도가 낮은 도핑층을 형성하는 이유는 다음과 같다.
전계 방출 소자의 절연층 품질은, 전계 방출 소자의 성능과 안정성을 결정짓는 중요한 인자이다.
절연층(116)은, 반도체(Semiconductor) 물질인 실리콘(Silicon)을 고온에서 산화(Oxidation)시켜 형성된 이산화규소(SiO2)로 구성되는데, 산화 공정 중 실리콘의 도펀트(Dopant)가 불순물(Impurity)로 작용하여 이산화규소 박막 내에 트랩 밀도(Trap Density)를 증가시킬 수 있다.
전계 방출 소자의 저항을 최소화하기 위해 높은 도핑농도의 실리콘 기판을 사용할 경우, 도핑 농도가 높으면 높을수록 저항은 작아지지만 이산화규소 절연층의 박막 품질을 저하될 수 밖에 없다.
따라서, 본 개시는, 반도체 기판(112) 표면 중에 일부 영역 또는 전체 영역에 도핑 농도가 낮은 도핑층을 형성함으로써, 전계 방출 소자의 저항을 크게 증가시키지 않으면서도 고품위 이산화규소 박막을 얻을 수 있고, 전계 방출 소자의 성능 및 신뢰성을 확보할 수 있다.
도 7은, 본 개시의 다른 실시 예에 따른 전계 방출 소자의 전기적 특성을 보여주는 그래프이다.
본 개시의 반도체 기판은, 바텀 전극과 접촉하고 있는 제1 반도체층을 도핑 농도가 상대적으로 높은 층으로 구성하고, 산화공정을 진행하는 표면으로서 절연막과 접촉하고 있는 제2 반도체층의 일부 영역 또는 전체 영역을 도핑 농도가 상대적으로 낮은 층으로 구성할 수 있다.
이를 통해, 본 개시는, 도 7에 도시된 바와 같이, 반도체 기판의 저항으로 인한 전계 방출 소자의 성능 저하를 최소화하면서 다이오드 전류(diode current) 및 방출 전류(emission current)의 시간에 따른 변화를 줄일 수 있어, 전계 방출 소자의 전류 안정성 및 신뢰성을 확보할 수 있다.
도 8은, 도핑 농도가 다른 반도체층 사이의 경계를 보여주는 단면도이고, 도 9a 내지 도 9c는, 도 8의 A-B 단면의 도핑 프로파일을 보여주는 그래프이다.
도 8에 도시된 바와 같이, 본 개시의 반도체 기판(112)은, 제1 도핑 농도를 갖는 제1 반도체층(112-1)과, 제1 반도체층(112-1) 위에 형성되고 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층(112-2)을 포함할 수 있다.
도 9a 내지 도 9c에 도시된 바와 같이, 고농도로 도핑된 제1 반도체층(112-1)과 저농도로 도핑된 제2 반도체층(112-2) 사이의 경계면(A-B 단면)의 도핑 프로파일은, 경사(Graded) 형태일 수도 있고, 계단(Abrupt) 형태일수도 있다.
도 9a 내지 도 9c는, 제1 반도체층(112-1)의 제1 도핑 농도가 약 1 × 1019 cm-3 이고, 제2 반도체층(112-2)의 제2 도핑 농도가 약 1 × 1016 cm-3 일 때, 제1 반도체층(112-1)과 제2 반도체층(112-2) 사이의 경계면의 도핑 프로파일을 보여주는 그래프이다.
도 9a에 도시된 바와 같이, 제1 반도체층(112-1)과 제2 반도체층(112-2) 사이의 경계면의 도핑 프로파일은, 경사 형태의 가우시안 도핑 프로파일을 가질 수 있다.
경우에 따라, 도 9b에 도시된 바와 같이, 제1 반도체층(112-1)과 제2 반도체층(112-2) 사이의 경계면의 도핑 프로파일은, 경사 형태의 선형 경사(Linear-graded) 도핑 프로파일을 가질 수도 있다.
다른 경우로서, 도 9c에 도시된 바와 같이, 제1 반도체층(112-1)과 제2 반도체층(112-2) 사이의 경계면의 도핑 프로파일은, 계단 형태의 도핑 프로파일을 가질 수도 있다.
도 10 내지 도 12는, 본 개시의 또 다른 실시 예에 따른 전계 방출 소자를 설명하기 위한 단면도이다.
도 10에 도시된 바와 같이, 본 개시의 반도체 기판(112)은, 제1 도핑 농도를 갖는 제1 반도체층(112-1)과, 제1 반도체층(112-1) 위에 형성되고 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층(112-2)을 포함할 수 있다.
여기서, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)에만 부분적으로 형성될 수도 있다.
여기서, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)에 각각 일대일로 대응되어 형성되고, 하나의 제2 반도체층(112-2)의 면적 S2은, 그에 대응되는 전자빔 방출 영역(112a)의 면적 S1 이상일 수 있다.
이때, 제2 반도체층(112-2)의 면적 S2은, 전자빔 비방출 영역(112b)에 위치하는 탑 전극(119)과 미중첩되도록 결정될 수 있다.
다른 실시예로서, 도 11에 도시된 바와 같이, 제2 반도체층(112-2)은, 도핑 농도가 서로 다른 복수의 도핑층들(112-2a, 112-2b)로 이루어질 수 있다.
여기서, 도핑층들 중 제1 반도체층(112-1)에 접촉되는 제1 도핑층(112-2a)의 도핑 농도가 절연층(116)에 접촉되는 제2 도핑층(112-2b)의 도핑 농도보다 더 높을 수 있다.
여기서, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)과 전자빔 비방출 영역(112b)에 모두 형성될 수 있다.
경우에 따라, 도 12에 도시된 바와 같이, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)에만 부분적으로 형성될 수 있다.
여기서, 제2 반도체층(112-2)은, 반도체 기판(112)의 전자빔 방출 영역(112a)에 각각 일대일로 대응되어 형성되고, 하나의 제2 반도체층(112-2)의 면적은, 그에 대응되는 전자빔 방출 영역(112a)의 면적 이상일 수 있다.
이때, 제2 반도체층(112-2)의 면적은, 전자빔 비방출 영역(112b)에 위치하는 탑 전극(119)과 미중첩되도록 결정될 수 있다.
다른 경우로서, 제2 반도체층(112-2)은, 도핑 농도가 서로 다른 복수의 도핑층들로 이루어지고, 복수의 도핑층들은, 제1 반도체층에 인접할수록 도핑층의 도핑 농도가 점차적으로 높아지고, 절연층에 인접할수록 도핑층의 도핑 농도가 점차적으로 낮아질 수 있다.
도 13은, 도 11 및 도 12의 전계 방출 소자에 대한 도핑 프로파일을 보여주는 그래프이다.
도 13에 도시된 바와 같이, 제2 반도체층이 도핑 농도가 서로 다른 복수의 도핑층들로 이루어지는 경우, 도핑층들 사이의 경계면에서 도핑 프로파일은, 계단 형태의 도핑 프로파일을 가질 수 있다.
이처럼, 본 개시는, 반도체 기판 표면 중에 일부 영역 또는 전체 영역에 도핑 농도가 낮은 도핑층을 형성함으로써, 전계 방출 소자의 저항을 크게 증가시키지 않으면서도 고품위 절연 박막을 얻을 수 있고, 전계 방출 소자의 성능 및 신뢰성을 확보할 수 있다.
도 14는, 본 개시의 일 실시 예에 따른 전계 방출 소자의 전기적 연결을 설명하기 위한 단면도이다.
도 14에 도시된 바와 같이, 본 개시의 탑 전극(119)은, 바텀 전극(114)에 전기적으로 연결되어 양 전압이 인가될 수 있다.
즉, 본 개시는, 탑 전극(119)에 양 전압을 인가하고 바텀 전극(114)에 음 전압을 인가한 후에, 문턱전압을 넘어서면 전계 방출 소자의 터널 베리어층에서 전자 터널링이 일어나고 전계 방출이 시작될 수 있다.
도 15 내지 도 17은, 본 개시의 일 실시 예에 따른 엑스레이 발생 장치를 설명하기 위한 단면도이다.
도 15에 도시된 바와 같이, 본 개시의 엑스레이 발생 장치는, 다수의 전자빔 방출 영역(112a)들이 배열되는 전계 방출 소자(110)과, 전계 방출 소자(110)의 전자빔 방출 영역(112a)으로부터 방출된 전자와의 충돌로 엑스레이를 생성하여 특정 방향으로 반사 및 투과시키는 애노드(120)를 포함할 수 있다.
여기서, 전계 방출 소자(110)는, 반도체 기판(112), 반도체 기판(112) 하부에 배치되는 바텀 전극(114), 반도체 기판(112) 상부에 배치되는 절연층(116), 절연층(116) 위에 배치되는 게이트 전극(118), 그리고 게이트 전극(118) 위에 배치되는 탑 전극(119)을 포함할 수 있다.
여기서, 게이트 전극(118)은, 일함수에 대한 제1 조건, 절연층(116)과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성될 수 있다.
일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 하나의 조건을 만족하는 물질로 구성될 수 있다.
다른 일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 복수의 조건을 만족하는 물질로 구성될 수도 있다.
또 다른 일 예로, 게이트 전극(118)은, 일함수가 약 5.5eV 이하인 제1 조건, 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 승화열이 약 300kJ/mol 이상인 제3 조건, 그리고 전자 평균 자유 행로가 약 0.9nm 이상인 제4 조건 중 복수의 조건에 모두 만족하는 그래핀, 금속, 금속화합물 중 어느 하나의 물질로 구성될 수도 있다.
또한, 반도체 기판(112)은, 제1 도핑 농도를 갖는 제1 반도체층과, 제1 반도체층 위에 형성되고 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층을 포함할 수 있다.
그리고, 애노드(120)는, 전계 방출 소자(110)로부터 소정 공간을 갖도록 일정간격으로 떨어져 배치되고, 애노드(120)와 전계 방출 소자(110) 사이의 소정 공간은, 진공 상태일 수 있다.
여기서, 애노드(120)는, 전계 방출 소자(110)의 전체 면적을 커버하도록 배치될 수 있다.
또한, 바텀 전극(114)은, 탑 전극(119) 및 애노드(120)에 전기적으로 병렬 연결될 수 있다.
여기서, 탑 전극(119)은, 제1 양 전압이 인가되고, 애노드(120)는, 제2 양 전압이 인가될 수 있다.
다른 실시예로서, 도 16에 도시된 바와 같이, 본 개시는, 애노드(120) 위에 배치되어 엑스레이를 투과시키는 투과 윈도우(140)를 더 포함할 수도 있다.
또 다른 실시예로서, 도 17에 도시된 바와 같이, 본 개시는, 애노드(120)를 전계 방출 소자(110)의 일부 면적만을 커버하도록 배치할 수도 있다.
즉, 애노드(120)는, 전계 방출 소자(110)의 전자빔 방출 영역(112a)들만을 커버하도록 배치될 수 있다.
여기서, 애노드(120)는, 복수의 서브 애노드들이 일정간격을 갖도록 분리되어 배열되고, 서브 애노드는, 전계 방출 소자(110)의 전자빔 방출 영역(112a)에 대응되어 배열될 수 있다.
도 18a 및 도 18b는, 본 개시의 전계 방출 소자가 적용되는 엑스레이 튜브를 보여주는 도면이다.
도 18a 및 도 18b에 도시된 바와 같이, 본 개시는 엑스레이 튜브에 적용될 수 있다.
도 18a와 같이, 엑스레이 발생 장치(100)의 반사형 엑스레이 튜브는, 반사형 애노드(120)가 전계 방출 소자(110)로부터 소정 공간을 갖도록 일정간격으로 떨어져 배치되고, 애노드(120)와 전계 방출 소자(110) 사이의 소정 공간이 진공 상태일 수 있다.
그리고, 전계 방출 소자(110)의 전자빔 방출 영역으로부터 전자빔이 방출되면 반사형 애노드(120)는, 전자와의 충돌로 엑스레이를 생성하여 특정 방향으로 반사시킬 수 있다.
또한, 도 18b와 같이, 엑스레이 발생 장치(100)의 투과형 엑스레이 튜브는, 반사형 애노드(120)가 전계 방출 소자(110)로부터 소정 공간을 갖도록 일정간격으로 떨어져 배치되고, 애노드(120)와 전계 방출 소자(110) 사이의 소정 공간이 진공 상태일 수 있다.
그리고, 전계 방출 소자(110)의 전자빔 방출 영역으로부터 전자빔이 방출되면 투과형 애노드(120)는, 전자와의 충돌로 엑스레이를 생성하여 특정 방향으로 투과시킬 수 있다.
이와 같이, 본 개시의 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치는, 특정 조건을 기반으로 반도체층, 절연층 및 게이트 전극층을 형성하여 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있다.
본 개시에 따른 전계 방출 소자에 의하면, 특정 조건을 기반으로 반도체층, 절연층 및 게이트 전극층을 형성하여 전계 방출 성능, 신뢰성 및 안정성을 향상시킬 수 있다는 효과가 있으므로, 산업상 이용가능성이 현저하다.

Claims (15)

  1. 반도체 기판;
    상기 반도체 기판 하부에 배치되는 바텀 전극;
    상기 반도체 기판 상부에 배치되는 절연층;
    상기 절연층 위에 배치되는 게이트 전극; 그리고,
    상기 게이트 전극 위에 배치되는 탑 전극을 포함하고,
    상기 게이트 전극은,
    일함수에 대한 제1 조건, 상기 절연층과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성되는 것을 특징으로 하는 전계 방출 소자.
  2. 제1 항에 있어서,
    상기 게이트 전극은,
    상기 일함수가 5.5eV 이하인 제1 조건, 상기 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 상기 승화열이 300kJ/mol 이상인 제3 조건, 그리고 상기 전자 평균 자유 행로가 0.9nm 이상인 제4 조건 중 하나의 조건을 만족하는 물질로 구성되는 것을 특징으로 하는 전계 방출 소자.
  3. 제1 항에 있어서,
    상기 게이트 전극은,
    상기 일함수가 5.5eV 이하인 제1 조건, 상기 깁스 자유 에너지가 양의 값을 가지는 제2 조건, 상기 승화열이 300kJ/mol 이상인 제3 조건, 그리고 상기 전자 평균 자유 행로가 0.9nm 이상인 제4 조건 중 복수의 조건을 만족하는 물질로 구성되는 것을 특징으로 하는 전계 방출 소자.
  4. 제1 항에 있어서,
    상기 게이트 전극은,
    미리 설정된 우선 순위에 기반하여 상기 제1 조건 내지 제4 조건 중 우선 순위가 높은 조건에 만족하는 물질이 우선적으로 선택되는 것을 특징으로 하는 전계 방출 소자.
  5. 제1 항에 있어서,
    상기 게이트 전극의 두께는,
    0.1nm ~ 100nm인 것을 특징으로 하는 전계 방출 소자.
  6. 제1 항에 있어서,
    상기 게이트 전극은,
    상기 절연층 위에 접촉되어 형성되는 것을 특징으로 하는 전계 방출 소자.
  7. 제6 항에 있어서,
    상기 절연층의 두께는,
    5nm ~ 30nm인 것을 특징으로 하는 전계 방출 소자.
  8. 제1 항에 있어서,
    상기 반도체 기판은,
    제1 도핑 농도를 갖는 제1 반도체층; 그리고,
    상기 제1 반도체층 위에 형성되고, 상기 제1 도핑 농도보다 더 낮은 제2 도핑 농도를 갖는 제2 반도체층을 포함하는 것을 특징으로 하는 전계 방출 소자.
  9. 제8 항에 있어서,
    상기 제2 반도체층은,
    하부면이 상기 제1 반도체층에 접촉되고,
    상부면이 상기 절연층에 접촉되는 단일층으로 이루어지는 것을 특징으로 하는 전계 방출 소자.
  10. 제9 항에 있어서,
    상기 제2 반도체층은,
    상기 반도체 기판의 전자빔 방출 영역에만 부분적으로 형성되는 것을 특징으로 하는 전계 방출 소자.
  11. 제8 항에 있어서,
    상기 제2 반도체층은,
    도핑 농도가 서로 다른 복수의 도핑층들로 이루어지고,
    상기 도핑층들 중 상기 제1 반도체층에 접촉되는 제1 도핑층의 도핑 농도가 상기 절연층에 접촉되는 제2 도핑층의 도핑 농도보다 더 높은 것을 특징으로 하는 전계 방출 소자.
  12. 제11 항에 있어서,
    상기 제2 반도체층은,
    상기 반도체 기판의 전자빔 방출 영역에만 부분적으로 형성되는 것을 특징으로 하는 전계 방출 소자.
  13. 제8 항에 있어서,
    상기 제2 반도체층은,
    도핑 농도가 서로 다른 복수의 도핑층들로 이루어지고,
    상기 복수의 도핑층들은,
    상기 제1 반도체층에 인접할수록 도핑층의 도핑 농도가 점차적으로 높아지고,
    상기 절연층에 인접할수록 도핑층의 도핑 농도가 점차적으로 낮아지는 것을 특징으로 하는 전계 방출 소자.
  14. 다수의 전자빔 방출 영역들이 배열되는 전계 방출 소자; 그리고,
    상기 전계 방출 소자의 전자빔 방출 영역으로부터 방출된 전자와의 충돌로 엑스레이를 생성하여 특정 방향으로 반사 및 투과시키는 애노드를 포함하고,
    상기 전계 방출 소자는,
    반도체 기판;
    상기 반도체 기판 하부에 배치되는 바텀 전극;
    상기 반도체 기판 상부에 배치되는 절연층;
    상기 절연층 위에 배치되는 게이트 전극; 그리고,
    상기 게이트 전극 위에 배치되는 탑 전극을 포함하고,
    상기 게이트 전극은,
    일함수에 대한 제1 조건, 상기 절연층과의 산화환원 반응(redox reaction)의 깁스 자유 에너지(gibbs free energy)에 대한 제2 조건, 승화열(sublimation energy)에 대한 제3 조건, 그리고 전자 평균 자유 행로(electron mean free path)에 대한 제4 조건 중 하나 이상의 조건을 만족하는 물질로 구성되는 것을 특징으로 하는 엑스레이 발생 장치.
  15. 제14 항에 있어서,
    상기 애노드 위에 배치되어 상기 엑스레이를 투과시키는 투과 윈도우를 더 포함하는 것을 특징으로 하는 엑스레이 발생 장치.
PCT/KR2022/008626 2022-06-17 2022-06-17 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치 WO2023243752A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/008626 WO2023243752A1 (ko) 2022-06-17 2022-06-17 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/008626 WO2023243752A1 (ko) 2022-06-17 2022-06-17 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치

Publications (1)

Publication Number Publication Date
WO2023243752A1 true WO2023243752A1 (ko) 2023-12-21

Family

ID=89191529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/008626 WO2023243752A1 (ko) 2022-06-17 2022-06-17 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치

Country Status (1)

Country Link
WO (1) WO2023243752A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245672A (ja) * 2008-03-31 2009-10-22 Univ Of Tokyo フィールドエミッション装置、ならびに、その製造方法
JP2012089258A (ja) * 2010-10-15 2012-05-10 Canon Inc 電子放出素子
KR101266055B1 (ko) * 2011-11-18 2013-05-21 주식회사 에스엔디스플레이 전계방출 표시장치와 그 제조 방법
KR20150026363A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 전계 방출 소자 및 전계 방출 소자의 게이트 전극의 제조 방법
KR102088111B1 (ko) * 2018-09-20 2020-03-11 경희대학교 산학협력단 고전도성 고성능 탄소나노튜브 에미터 제조방법 및 그 에미터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245672A (ja) * 2008-03-31 2009-10-22 Univ Of Tokyo フィールドエミッション装置、ならびに、その製造方法
JP2012089258A (ja) * 2010-10-15 2012-05-10 Canon Inc 電子放出素子
KR101266055B1 (ko) * 2011-11-18 2013-05-21 주식회사 에스엔디스플레이 전계방출 표시장치와 그 제조 방법
KR20150026363A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 전계 방출 소자 및 전계 방출 소자의 게이트 전극의 제조 방법
KR102088111B1 (ko) * 2018-09-20 2020-03-11 경희대학교 산학협력단 고전도성 고성능 탄소나노튜브 에미터 제조방법 및 그 에미터

Similar Documents

Publication Publication Date Title
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2010147260A1 (en) Solar cell and method of manufacturing the same
WO2009128678A2 (en) Solar cell and method of manufacturing the same
WO2011005003A2 (en) Electrode paste for solar cell, solar cell using the paste, and fabrication method of the solar cell
WO2010114294A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2020209535A1 (ko) 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법
WO2020032573A1 (en) Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
WO2020218740A1 (ko) 태양전지 및 그 제조 방법
WO2011002212A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2023243752A1 (ko) 전계 방출 소자 및 그를 이용한 엑스레이 발생 장치
US5994742A (en) Plasma emission triggered protection device for protecting against charge-induced damage
WO2020004746A1 (ko) 표시패널 및 그 제조방법
WO2023249249A1 (ko) 표시 장치 및 이의 제조 방법
WO2011081239A1 (ko) 이종 접합 태양전지 및 그 제조방법
WO2022145678A1 (ko) 발광 표시 장치
WO2014061857A1 (ko) 낮은 최고준위점유분자궤도 에너지 준위의 전자 공여체를 사용한 유기 태양전지에서 Ｓ형태의 전류-전압 그래프를 극복하기 위한 효과적인 ｐ형 도펀트, 레늄 산화물
WO2021177552A1 (ko) 태양 전지 및 이의 제조 방법
WO2020218841A1 (ko) 태양 전지
WO2016099150A1 (ko) 박막트랜지스터 어레이 기판
WO2023243742A1 (ko) 엑스레이 발생 장치 및 그를 이용한 엑스레이 시스템
WO2020036330A1 (ko) 표시 장치
WO2020045850A1 (ko) 유연 디스플레이 및 그 제조방법
WO2024005610A1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
WO2022191464A1 (ko) 태양 전지 및 그 제조 방법
WO2022265208A1 (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22946958

Country of ref document: EP

Kind code of ref document: A1