WO2021177552A1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021177552A1
WO2021177552A1 PCT/KR2020/017168 KR2020017168W WO2021177552A1 WO 2021177552 A1 WO2021177552 A1 WO 2021177552A1 KR 2020017168 W KR2020017168 W KR 2020017168W WO 2021177552 A1 WO2021177552 A1 WO 2021177552A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
photoelectric conversion
conversion unit
electrode
Prior art date
Application number
PCT/KR2020/017168
Other languages
English (en)
French (fr)
Inventor
이경수
이기원
심구환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to JP2022552874A priority Critical patent/JP2023508244A/ja
Priority to US17/909,321 priority patent/US20230092881A1/en
Priority to CN202080099646.3A priority patent/CN115380391A/zh
Priority to AU2020433244A priority patent/AU2020433244B2/en
Priority to EP20922833.7A priority patent/EP4117044A4/en
Publication of WO2021177552A1 publication Critical patent/WO2021177552A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/20—Light-sensitive devices
    • H01G9/2045—Light-sensitive devices comprising a semiconductor electrode comprising elements of the fourth group of the Periodic System (C, Si, Ge, Sn, Pb) with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H10K39/15—Organic photovoltaic [PV] modules; Arrays of single organic PV cells comprising both organic PV cells and inorganic PV cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/50—Organic perovskites; Hybrid organic-inorganic perovskites [HOIP], e.g. CH3NH3PbI3
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell and a method for manufacturing the same, and more particularly, to a solar cell having an improved structure and a method for manufacturing the same.
  • a solar cell including a semiconductor substrate has excellent efficiency and is widely used.
  • solar cells including semiconductor substrates also have certain limitations in improving efficiency, so solar cells having various structures capable of improving photoelectric conversion efficiency have been proposed.
  • a solar cell including a perovskite compound that absorbs light of a short wavelength and performs photoelectric conversion using a short wavelength as a photoelectric conversion unit has been proposed.
  • a solar cell including such a perovskite compound as a photoelectric conversion unit as in Korean Patent Publication No. 10-2016-0040925, another structure or material different from the photoelectric conversion unit containing the perovskite compound It is common to realize excellent efficiency by stacking photoelectric conversion units.
  • At least one photoelectric conversion unit may include a passivation layer for improving passivation characteristics, and the passivation layer may be composed of an insulating layer made of an insulating material.
  • the passivation layer becomes a great obstacle to the movement of carriers, and it is difficult to improve the efficiency of the solar cell.
  • the present embodiment is intended to provide a solar cell having excellent efficiency and a method for manufacturing the same.
  • the present embodiment provides a solar cell having excellent efficiency while having a tandem structure including a photoelectric conversion unit including a perovskite compound, and another photoelectric conversion unit having a material or structure different therefrom, and a method for manufacturing the same. would like to provide
  • the present embodiment aims to provide a solar cell having excellent efficiency by smoothing carrier movement while improving passivation characteristics in a tandem-type structure including a plurality of photoelectric conversion units, and a method for manufacturing the same.
  • the present embodiment intends to provide a solar cell capable of improving productivity by being manufactured by a simple process and a method for manufacturing the same.
  • the solar cell according to the present embodiment has a tandem structure including a photoelectric conversion unit including a first photoelectric conversion unit including a photoelectric conversion layer made of a perovskite compound, and a second photoelectric conversion unit including a semiconductor substrate can have
  • the first semiconductor layer and the second semiconductor layer formed separately from the semiconductor substrate on one surface and the other surface of the semiconductor substrate may have different structures. Thereby, it is possible to improve the passivation characteristics and carrier movement characteristics in the tandem structure, and to simplify the manufacturing process.
  • the solar cell according to the present embodiment may further include a first electrode electrically connected to the photoelectric converter on one surface of the photoelectric converter and a second electrode electrically connected to the photoelectric converter on the other surface of the photoelectric converter.
  • the first semiconductor layer positioned on the front surface of the semiconductor substrate may include an amorphous portion
  • the second semiconductor layer positioned on the rear surface of the semiconductor substrate may include a polycrystalline portion.
  • the first semiconductor layer positioned adjacent to the first photoelectric conversion unit includes an amorphous portion
  • a second semiconductor layer disposed on a surface opposite to the first photoelectric conversion unit It may include a polycrystalline moiety.
  • the thickness of the second semiconductor layer including the polycrystalline portion may be greater than the thickness of the first semiconductor layer including the amorphous portion, and the hydrogen content of the first semiconductor layer including the amorphous portion is the second semiconductor layer including the polycrystalline portion. It may be greater than the hydrogen content of the semiconductor layer.
  • the solar cell according to the present embodiment may further include a first intermediate film positioned between the semiconductor substrate and the first semiconductor layer, and a second intermediate film positioned between the semiconductor substrate and the second conductivity-type region. Since the first semiconductor layer and the second semiconductor layer have different crystal structures, the material or thickness of the first intermediate layer and the second intermediate layer may be different from each other, and accordingly, the junction structure of the first semiconductor layer and the second semiconductor layer may be different from each other. have.
  • the semiconductor substrate and the first semiconductor layer have a heterojunction structure having different crystal structures with a first intermediate layer formed of a semiconductor material interposed therebetween, and the semiconductor substrate and the second semiconductor layer have a second intermediate layer formed of an insulating material. It may have an insulated junction structure or a tunnel junction structure that is joined with a junction therebetween.
  • the first interlayer may include a semiconductor material and the second interlayer may include an insulating material.
  • the first interlayer may include intrinsic amorphous silicon, and the second interlayer may include silicon oxide.
  • the thickness of the second interlayer may be smaller than the thickness of the first interlayer, and the hydrogen content of the first interlayer may be greater than the hydrogen content of the second interlayer.
  • first semiconductor layer and the second semiconductor layer have different crystal structures
  • first electrode positioned on the first photoelectric converter and the second photoelectric converter included in the second photoelectric converter the second semiconductor layer having a polycrystalline portion
  • the stacked structures of the electrodes may be different from each other.
  • the first electrode may include a first electrode layer formed on the first photoelectric conversion unit and including a transparent conductive material, and a second electrode layer formed on the first electrode layer and including a metal.
  • the second electrode layer may include a metal electrode layer formed on the second electrode layer and including a metal.
  • the solar cell according to the present embodiment may include at least one of an anti-reflection film formed on the first electrode layer and an optical film formed on the second semiconductor layer.
  • the method of manufacturing a solar cell according to the present embodiment may include forming a second photoelectric conversion unit, forming a first photoelectric conversion unit, and forming an electrode.
  • the second photoelectric conversion unit forming step a semiconductor substrate, a first semiconductor layer formed separately from the semiconductor substrate on one surface of the semiconductor substrate, and a crystal structure different from the first semiconductor layer and formed on the other surface of the semiconductor substrate separately from the semiconductor substrate
  • a first photoelectric conversion unit including a photoelectric conversion layer made of a perovskite compound is formed on the first semiconductor layer.
  • the electrode forming step a first electrode electrically connected to the first photoelectric converter on one surface of the first photoelectric converter and a second electrode electrically connected to the second photoelectric converter on the other surface of the second photoelectric converter may be formed. .
  • the step of forming the second photoelectric conversion unit includes forming a second portion including a second semiconductor layer including a polycrystalline portion on the other surface of the semiconductor substrate, and forming an amorphous portion on one surface of the semiconductor substrate. and a first part forming step of forming a first part including a first semiconductor layer.
  • the method may further include a hydrogen implantation step of injecting hydrogen into the second semiconductor layer between the second partial forming step and the first partial forming step.
  • a hydrogen implantation process of injecting hydrogen into the first semiconductor layer may be performed together.
  • the first semiconductor layer and the second semiconductor layer may be formed by different processes or different process conditions.
  • the temperature of the process of forming the first semiconductor layer is lower than the temperature of the process of forming the second semiconductor layer
  • the pressure of the process of forming the first semiconductor layer is higher than the pressure of the process of forming the second semiconductor layer.
  • the second portion formed on one surface may be removed after the second portion is formed on both surfaces of the semiconductor substrate by a double-sided deposition process.
  • the first portion may be formed on one surface of the semiconductor substrate by a single-sided deposition process.
  • the step of forming the second part further includes a process of forming a second intermediate film before the process of forming the second semiconductor layer, and the step of forming the first part is a first step before the process of forming the first semiconductor layer. 1 It may further include a step of forming an interlayer film.
  • the process of forming the second intermediate film and the process of forming the second semiconductor layer may be formed by a continuous process, and the process of forming the first intermediate film and the process of forming the first semiconductor layer are continuous processes. can be formed by
  • the first semiconductor layer and the second semiconductor of the second photoelectric conversion unit By changing the crystal structure of the layer, efficiency and productivity can be improved. That is, the passivation characteristic can be improved by configuring the first semiconductor layer with a hydrogenated amorphous portion containing hydrogen, and carrier movement characteristics can be improved by improving the compatibility with the first photoelectric conversion unit containing the perovskite compound.
  • the second semiconductor layer may be formed of a polycrystalline portion having excellent carrier mobility to improve carrier mobility, reduce material cost of the second electrode, and simplify the manufacturing process.
  • a solar cell having a tandem structure having excellent efficiency can be formed through a simple manufacturing process, thereby improving productivity.
  • the first semiconductor layer composed of an amorphous portion by maintaining the process temperature such as the electrode forming step performed after the first photoelectric conversion portion forming step of forming the first photoelectric conversion portion including the perovskite compound at a low temperature.
  • deterioration of properties of the first photoelectric conversion unit including the perovskite compound may be effectively prevented.
  • FIG. 1 is a cross-sectional view schematically illustrating a solar cell according to an embodiment of the present invention.
  • FIG. 2 is a front plan view illustrating the front surface of the solar cell shown in FIG. 1 .
  • FIG. 3 is a diagram schematically illustrating an example of conductivity types and roles of a plurality of layers included in a photoelectric conversion unit of a solar cell according to an embodiment of the present invention.
  • FIG. 4 is an energy band diagram schematically illustrating an energy band of the photoelectric conversion unit of the solar cell shown in FIG. 3 and the solar cells according to Comparative Examples 1 and 2;
  • FIG. 5 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • FIG. 6 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • FIG. 7 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • FIG. 8 is a flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention.
  • 9A to 9F are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
  • FIG. 10 is a cross-sectional view schematically illustrating a solar cell according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view schematically illustrating a solar cell according to another embodiment of the present invention.
  • FIG. 12 is a plan view illustrating a solar cell according to another embodiment of the present invention.
  • FIG. 1 is a cross-sectional view schematically illustrating a solar cell according to an embodiment of the present invention
  • FIG. 2 is a front plan view illustrating the front surface of the solar cell shown in FIG. 1 .
  • the illustration of the first electrode layer of the first electrode is omitted and the second electrode layer is mainly illustrated.
  • the solar cell 100 may include a photoelectric conversion unit 10 including first and second photoelectric conversion units 110 and 120 . That is, the photoelectric conversion unit 10 may have a tandem structure including a plurality of photoelectric conversion units 110 and 120 stacked on each other. In this case, in the second photoelectric conversion unit 120 , the first semiconductor layer 124 having the first conductivity type and the second semiconductor layer 126 having the second conductivity type have different crystal structures.
  • the photoelectric conversion unit 10 includes a first photoelectric conversion unit 110 including a photoelectric conversion layer 112 made of a perovskite compound, and a semiconductor substrate (eg, a silicon substrate) 122 . It may include a second photoelectric conversion unit 120 including a.
  • the second photoelectric conversion unit 120 includes the semiconductor substrate 122 and the first semiconductor layer 124 formed separately from the semiconductor substrate 122 on one surface (eg, the front surface) of the semiconductor substrate 122 .
  • the solar cell 100 includes a first electrode 42 electrically connected to the photoelectric conversion unit 10 from one surface (eg, the front surface) of the photoelectric conversion unit 10 , and the other surface of the photoelectric conversion unit 10 (
  • the second electrode 44 electrically connected to the photoelectric conversion unit 10 at the rear surface may be included. This will be described in more detail as follows.
  • the semiconductor substrate 122 in the second photoelectric converter 120 is a crystalline semiconductor (eg, a single crystal or a polycrystalline semiconductor, for example, a single crystal or a polycrystalline semiconductor) including a single semiconductor material (eg, a group 4 element). polycrystalline silicon).
  • the second photoelectric conversion unit 120 may have excellent electrical characteristics.
  • the semiconductor substrate 122 is made of a single crystal semiconductor, for example, single crystal silicon, it may have better electrical characteristics.
  • the second photoelectric converter 120 may have a crystalline silicon solar cell structure including the crystalline semiconductor substrate 122 .
  • the front surface and/or the rear surface of the semiconductor substrate 122 may be textured to have an uneven or anti-reflection structure.
  • the concave-convex or anti-reflection structure may have a pyramid shape in which a surface constituting the front and/or rear surface of the semiconductor substrate 122 is configured as a (111) surface of the semiconductor substrate 122 and has an irregular size. Accordingly, when the surface has a relatively large surface roughness, it is possible to lower the reflectance of light.
  • the anti-reflection effect is maximized by forming concavo-convex or anti-reflection structures on the front and rear surfaces of the semiconductor substrate 122 , respectively.
  • the present invention is not limited thereto, and an uneven or anti-reflection structure may be formed on at least one of the front and rear surfaces, or the uneven or anti-reflection structure may not be provided on both the front and rear surfaces.
  • the semiconductor substrate 122 is doped with a dopant of the first or second conductivity type at a lower doping concentration than the first or second semiconductor layers 124 and 126 to form a base region having the first or second conductivity type.
  • the semiconductor substrate 122 may include only the base region without a doping region formed by additionally doping the base region with a dopant.
  • the first semiconductor layer 124 positioned on one surface (eg, the front surface) of the semiconductor substrate 122 may be a semiconductor layer having a first conductivity type including a first conductivity type dopant.
  • the second semiconductor layer 126 positioned on the other surface (eg, the rear surface) of the semiconductor substrate 122 may be a semiconductor layer having a second conductivity type including a second conductivity type dopant.
  • the p-type dopant among the first and second conductivity-type dopants a group 3 element such as boron (B), aluminum (Al), gallium (Ga), and indium (In) may be used, and the n-type dopant may be used.
  • a group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), or antimony (Sb) may be used.
  • the first or second conductivity type dopant of the semiconductor substrate 122 and the first or second conductivity type dopant of the first or second semiconductor layers 124 and 126 may be of the same material or different materials.
  • first and second semiconductor layers 124 and 126 The role of the first and second semiconductor layers 124 and 126 according to the conductivity type of the semiconductor substrate 122 and the first and second semiconductor layers 124 and 126 , and the first and second semiconductor layers included in the first photoelectric converter 110 . Materials, roles, and the like of the first and second transfer layers 114 and 116 may be different. This will be described in more detail after the first photoelectric conversion unit 110 and the first and second electrodes 42 and 44 are described.
  • a first intermediate layer 124a may be provided between the front surface of the semiconductor substrate 122 and the first semiconductor layer 124 , and a second intermediate layer between the rear surface of the semiconductor substrate 122 and the second semiconductor layer 126 .
  • (126a) may be provided.
  • the first intermediate layer 124a is formed in contact with the front surface of the semiconductor substrate 122
  • the first semiconductor layer 124 is formed in contact with the first intermediate layer 124a
  • the second intermediate layer 124 is formed in contact with the rear surface of the semiconductor substrate 122 .
  • the intermediate layer 126a may be formed in contact
  • the second semiconductor layer 126 may be formed in contact with the second intermediate layer 126a. According to this, it is possible to simplify the carrier movement path by simplifying the structure, but the present invention is not limited thereto, and various modifications are possible.
  • the first and second semiconductor layers 124 and 126 , and/or the first and second intermediate layers 124a and 126a may be entirely formed on the front and rear surfaces of the semiconductor substrate 122 , respectively. Accordingly, the first and second semiconductor layers 124 and 126 and/or the first and second intermediate layers 124a and 126a can be formed with a sufficient area without separate patterning. However, the present invention is not limited thereto.
  • the first and second semiconductor layers 124 and 126 are each formed of a semiconductor layer formed separately from the semiconductor substrate 122 or the base region. Accordingly, the crystal structures of the first and second semiconductor layers 124 and 126 may be different from those of the semiconductor substrate 122 . Accordingly, since the semiconductor substrate 122 does not include a doping region, it can have excellent passivation characteristics, and the first and second semiconductor layers 124 and 126 can be easily formed by a simple process. In addition, it is possible to reduce the cost by reducing the thickness of the semiconductor substrate 122, which has excellent characteristics and is expensive.
  • first semiconductor layer 124 and the second semiconductor layer 126 separately formed on the semiconductor substrate 122 may have different crystal structures.
  • first intermediate layer 124a and the second intermediate layer 126b may include different materials. This will be described in more detail after the first photoelectric conversion unit 110 and the first and second electrodes 42 and 44 are described.
  • a junction layer (tunnel junction layer) 110a is positioned on one surface (eg, the front surface) of the second photoelectric converter 120 or on the first semiconductor layer 124 , so that the second photoelectric converter 120 and the second photoelectric converter 120 are disposed thereon.
  • the located first photoelectric conversion unit 110 is electrically connected.
  • the bonding layer 110a contacts the first semiconductor layer 124 of the second photoelectric conversion unit 124 and the second transmission layer 116 of the first photoelectric conversion unit 110 to simplify the structure. has been exemplified, but the present invention is not limited thereto.
  • the bonding layer 110a may have a thin thickness, for example, a thickness smaller than the thickness of the first electrode layer 420 of the first electrode 42 so that the tunneling of the carrier may occur smoothly.
  • the bonding layer 110a may electrically connect the first photoelectric conversion unit 110 and the second photoelectric conversion unit 120 , and the light used in the second photoelectric conversion unit 120 (eg, long-wavelength light) may It may contain a material that is permeable.
  • the bonding layer 110a may include at least one of various materials such as a transparent conductive material (eg, a transparent conductive oxide), a conductive carbon material, a conductive polymer, and n-type or p-type amorphous silicon.
  • the bonding layer 110a is formed in a structure in which silicon layers having different refractive indices are alternately stacked to convert light (eg, light of a short wavelength) used in the first photoelectric conversion unit 110 to first photoelectric conversion.
  • the light (eg, long-wavelength light) may be reflected by the unit 110 and transmitted to the second photoelectric conversion unit 120 to be provided to the second photoelectric conversion unit 120 .
  • the present invention is not limited thereto, and various materials may be used as the material and structure of the bonding layer 110a.
  • the first photoelectric conversion unit 110 including the photoelectric conversion layer 112 including the perovskite compound may be positioned on the bonding layer 110a. More specifically, the first photoelectric conversion unit 110 includes the photoelectric conversion layer 112 and the photoelectric conversion layer 112 on the other surface opposite to one surface of the photoelectric conversion layer 112 adjacent to the second photoelectric conversion unit 120 . A bonding layer on one surface of the first transport layer (first carrier transport layer) 114 positioned between the and the first electrode 42 , and the photoelectric conversion layer 112 adjacent to the second photoelectric converter 120 . A second transport layer (second carrier transport layer) 116 positioned between the 110a and the photoelectric conversion layer 112 may be included.
  • the photoelectric conversion layer 112 may be a photoactive layer that is excited by light composed of a perovskite compound having a perovskite structure to form carriers (electrons and holes).
  • the perovskite structure may have a formula of AMX 3 (where A is a monovalent organic ammonium cation or metal cation; M is a divalent metal cation; X is a halogen anion).
  • the photoelectric conversion layer 112 is AMX 3 as CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI x Cl (3-x) , CH 3 NH 3 PbI x Br (3-x) , CH 3 NH 3 PbCl x Br (3-x) , HC(NH 2 ) 2 PbI 3 , HC(NH 2 ) 2 PbI x Cl (3-x) , HC(NH 2 ) 2 PbI x Br (3-x) , HC(NH 2 ) ) 2 PbCl x Br (3-x) or the like, or a compound in which A of AMX 3 is partially doped with Cs.
  • the present invention is not limited thereto, and various materials may be used as the photoelectric conversion layer 112 .
  • the second transmission layer 116 positioned between the bonding layer 110a and the photoelectric conversion layer 112 on the other surface (eg, the rear surface) of the photoelectric conversion unit 112 has a bandgap relationship with the photoelectric conversion layer 112 .
  • the first carrier refers to a carrier that moves to the first semiconductor layer 124 by the first conductivity type of the first semiconductor layer 124 and is a majority carrier for the first conductivity type.
  • the first carriers are electrons
  • the first semiconductor layer 124 is p-type
  • the first carriers are holes
  • the second carrier refers to a carrier that moves to the second semiconductor layer 126 by the second conductivity type of the second semiconductor layer 126 and is a majority carrier for the second conductivity type.
  • the second semiconductor layer 126 is p-type
  • the second carriers are holes
  • the second semiconductor layer 126 is n-type
  • the second carriers are electrons.
  • a layer that transports electrons among the first and second transport layers 114 and 116 may be referred to as an electron transport layer, and a layer that transports holes may be referred to as a hole transport layer.
  • a hole transport layer a spiro-bifluorene compound (eg, 2,2',7,7'-tetrakis(N,N-di-p-methoxyphenylamine)-9,9'-spirobifluorene ( spiro-OMeTAD), poly-triarylamine (PTAA), or a metal compound (eg, molybdenum oxide, etc.).
  • the electron transport layer may include fullerene (C 60 ) or a derivative thereof (eg, phenyl-C61-butyric acid methyl ester (PCBM), etc.).
  • C 60 fullerene
  • PCBM phenyl-C61-butyric acid methyl ester
  • the present invention is not limited thereto, and various types that can serve to transfer the first or second carriers to the first transport layer 114 and the second transport layer 116 , or the electron transport layer and the hole transport layer are not limited thereto. material may be included.
  • the present invention is not limited thereto, and various modifications are possible.
  • the first electrode 42 is positioned on the photoelectric conversion unit 10 (for example, the first transmission layer 114 positioned on the front side of the first photoelectric conversion unit 110), and the photoelectric conversion unit 10 (for example, the photoelectric conversion unit 10) , the second electrode 44 may be positioned on the second semiconductor layer 126 positioned on the rear side of the second photoelectric converter 120 ).
  • the first electrode 42 may include a first electrode layer 420 and a second electrode layer 422 sequentially stacked on one surface (eg, the front surface) of the photoelectric conversion unit 10 .
  • the first electrode layer 420 may be entirely formed on the photoelectric conversion unit 10 (eg, the first transmission layer 114 positioned on the front side of the first photoelectric conversion unit 110 ).
  • the first electrode layer 420 may be formed entirely on the photoelectric conversion unit 10 (eg, the first transmission layer 114 positioned on the front side of the first photoelectric conversion unit 110 ) while in contact with it. have.
  • being formed as a whole may include not only covering the entirety of the photoelectric conversion unit 10 without an empty space or an empty area, but also a case in which some parts are unavoidably not formed.
  • the first carrier can easily reach the second electrode layer 422 through the first electrode layer 420 , so that in the horizontal direction can reduce the resistance of
  • the first electrode layer 420 may be formed of a material (transmissive material) that can transmit light. That is, the first electrode layer 420 is made of a transparent conductive material so that light can pass through and carriers can easily move. Accordingly, even when the first electrode layer 420 is formed entirely on the photoelectric conversion unit 10 , light transmission is not blocked.
  • the first electrode layer 420 may include a transparent conductive material (eg, a transparent conductive oxide, for example, metal-doped indium oxide, carbon nanotube (CNT)), etc.
  • the doped indium oxide examples include tin doped indium oxide (ITO), tungsten-doped indium oxide (IWO), cesium-doped indium oxide (ICO), and the like.
  • ITO tin doped indium oxide
  • IWO tungsten-doped indium oxide
  • ICO cesium-doped indium oxide
  • the present invention is not limited thereto, and the first electrode layer 420 may include various other materials.
  • a second electrode layer 422 may be formed on the first electrode layer 420 .
  • the second electrode layer 422 may be formed in contact with the first electrode layer 422 .
  • the second electrode layer 422 may be formed of a material having superior electrical conductivity than that of the first electrode layer 420 . Accordingly, characteristics such as carrier collection efficiency and resistance reduction by the second electrode layer 422 may be further improved.
  • the second electrode layer 422 may be formed of an opaque metal having excellent electrical conductivity or a metal having a lower transparency than the first electrode layer 420 .
  • the second electrode layer 422 may be partially formed to minimize shading loss to have a uniform pattern because it is opaque or has low transparency to prevent light from entering. As a result, light can be incident on a portion where the second electrode layer 422 is not formed.
  • the second electrode layer 422 may include a plurality of finger electrodes 42a spaced apart from each other while having a constant pitch. 2 illustrates that the finger electrodes 42a are parallel to each other and parallel to the main edge of the photoelectric conversion unit 10 (eg, the semiconductor substrate 122), but the present invention is not limited thereto.
  • the second electrode layer 422 may include a bus bar electrode 42b that is formed in a direction crossing the finger electrodes 42a and connects the finger electrodes 42a. Only one bus electrode 42b may be provided, or a plurality of bus electrodes 42b may be provided with a pitch larger than that of the finger electrodes 42a as shown in FIG. 2 .
  • the width of the bus bar electrode 42b may be greater than the width of the finger electrode 42a, but the present invention is not limited thereto. Accordingly, the width of the bus bar electrode 42b may be equal to or smaller than the width of the finger electrode 42a. However, the present invention is not limited thereto, and the second electrode layer 422 may have various planar shapes.
  • the second electrode 44 may have a different stacked structure from that of the first electrode 42 . This is in consideration of the material of the first photoelectric conversion unit 110 and the crystal structure of the second semiconductor layer 126 included in the second photoelectric conversion unit 120 , which will be described in more detail later.
  • the second electrode 44 may include a metal electrode layer 442 positioned on the other surface (eg, a rear surface) of the photoelectric conversion unit 10 .
  • the second electrode 44 is composed of a single layer of the metal electrode layer 442 in contact with the photoelectric conversion unit 10 (more specifically, the second semiconductor layer 126), and a transparent conductive oxide layer, etc. It may not be available any more.
  • the metal electrode layer 442 of the second electrode 42 may be formed of a material having superior electrical conductivity than the first electrode layer 420 of the first electrode 42 .
  • the metal electrode layer 442 of the second electrode 42 may be made of an opaque metal having excellent electrical conductivity or a metal having a lower transparency than the first electrode layer 420 of the first electrode 42 .
  • the metal electrode layer 442 may be partially formed on the photoelectric conversion unit 10 to have a predetermined pattern. Accordingly, in the double-sided light receiving structure, light may be incident to a portion where the metal electrode layer 442 is not formed.
  • the metal electrode layer 442 includes a plurality of finger electrodes spaced apart from each other while having a constant pitch, and may further include a bus bar electrode formed in a direction crossing the finger electrodes to connect the finger electrodes. have.
  • the finger electrode 42a and the bus bar electrode 42b included in the second electrode layer 422 of the first electrode 42 except that the metal electrode layer 442 is positioned on the other surface of the photoelectric conversion unit 10 . ) may be applied to the finger electrode and the bus bar electrode of the metal electrode layer 442 .
  • the widths and pitches of the finger electrodes 42a and busbar electrodes 42b of the first electrode 42 are the same as or different from the widths and pitches of the finger electrodes and the busbar electrodes of the second electrode 44 . can have a value.
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may have the same or different materials, compositions, shapes, or thicknesses.
  • the opaque or metal-containing metal electrode layer 442 of the first and second electrodes 42 and 44 of the solar cell 100 has a constant pattern, so that the front surfaces of the photoelectric conversion units 110 and 120 and It has a double-sided light-receiving type (bi-facial) structure through which light can be incident to the rear side. Accordingly, the amount of light used in the solar cell 100 may be increased, thereby contributing to the improvement of the efficiency of the solar cell 100 .
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 have the same or similar planar shape while each having a pattern.
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may have different planar shapes.
  • the second electrode 44 or the metal electrode layer 442 is the photoelectric conversion unit 10 (more specifically, In this way, the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may be formed entirely on the second semiconductor layer 126 (contact formation). , arrangement, etc. may be variously modified.
  • the second electrode layer 422 or the metal electrode layer 442 may include a printed layer including a metal and a resin.
  • the second electrode layer 422 is formed in contact with the first electrode layer 420 and the insulating film is not provided on the surface of the second semiconductor layer 126 on which the metal electrode layer 442 is located, so that the fire penetrating the insulating film or the like. No fire-through is required.
  • a glass frit composed of a certain metal compound for example, an oxide containing oxygen, a carbide containing carbon, a sulfide containing sulfur), etc. is not provided, but a metal and a resin (binder). , a curing agent, and an additive) may be used to form the printed layer using a low-temperature firing paste.
  • a printed layer may be formed by applying a low-temperature firing paste containing a metal and a resin without a glass frit and curing it by heat treatment.
  • the printed layer included in the second electrode layer 422 or the metal electrode layer 442 may have conductivity because a plurality of metal particles are aggregated by contacting each other without being sintered.
  • a lower temperature eg, 150° C. or less
  • a plurality of in the printed layer included in the second electrode layer 422 or the metal electrode layer 442 . of metal particles may have a shape in which they are connected while being in contact with each other without being completely necked.
  • the second electrode layer 422 or the metal electrode layer 442 when the second electrode layer 422 or the metal electrode layer 442 includes a printed layer formed using a low-temperature firing paste, the second electrode layer 422 or the metal electrode layer 442 can be formed by a simple process, and the second electrode layer In the process of forming the 422 or the metal electrode layer 442 , it is possible to prevent deterioration of the first photoelectric conversion unit 110 including the perovskite compound from occurring.
  • the present invention is not limited thereto.
  • the second electrode layer 422 or the metal electrode layer 442 may further include a separate metal layer other than the printed layer, and the second electrode layer 422 or the metal electrode layer 442 does not include a printed layer, but a plating layer, sputtering. layers and the like. Various other variations are possible.
  • the second electrode layer 422 or the metal electrode layer 442 may include various metals.
  • the second electrode layer 422 or the metal electrode layer 442 may include various metals such as silver, copper, gold, and aluminum.
  • the second electrode layer 422 and the metal electrode layer 442 may have the same material, structure, shape, thickness, etc., or may have different materials, structure, shape, thickness, etc. from each other.
  • the width of the second electrode layer 422 may be smaller than the width of the metal electrode layer 442 , and/or the thickness of the second electrode layer 422 may be greater than the thickness of the metal electrode layer 442 . This is to sufficiently secure specific resistance while reducing shading loss due to the second electrode layer 4220 located on the front surface, but the present invention is not limited thereto.
  • the photoelectric conversion unit 10 includes the second photoelectric conversion unit 120 based on a single semiconductor material (eg, silicon) and the first photoelectric conversion unit 110 based on the perovskite compound. It may have a tandem structure bonded by the bonding layer 110a. In this case, the first photoelectric conversion unit 110 has a larger band gap than the second photoelectric conversion unit 120 .
  • a single semiconductor material eg, silicon
  • the first photoelectric conversion unit 110 has a larger band gap than the second photoelectric conversion unit 120 .
  • the first photoelectric converter 110 has a relatively large bandgap, absorbs a short wavelength having a relatively small wavelength, and uses it to generate photoelectric conversion
  • the second photoelectric converter 120 is the first photoelectric converter It has a bandgap lower than (110) and effectively absorbs a long wavelength having a wavelength greater than that of the light used by the first photoelectric conversion unit 110, and uses this to cause photoelectric conversion.
  • the first photoelectric conversion unit 110 absorbs a short wavelength to generate electrons and holes by photoelectric conversion.
  • the first carrier moves toward the first electrode 42 and is collected
  • the second carrier moves toward the second electrode 420 through the first photoelectric conversion unit 110 and the second photoelectric conversion unit 120 .
  • the second photoelectric conversion unit 120 absorbs it and performs photoelectric conversion to form the first carrier and the second photoelectric conversion unit 120 . 2 Create a carrier.
  • the first carrier is collected by moving toward the first electrode 42 through the first photoelectric conversion unit 110
  • the second carrier is collected by moving toward the second electrode 44 .
  • the first semiconductor layer 124 and the second semiconductor layer 126 included in the first photoelectric conversion unit 110 have different crystal structures, and the first intermediate layer 124a and The second interlayer 126a may have different materials. That is, the junction structure formed by the first intermediate layer 124a and/or the first semiconductor layer 124 on one surface of the first photoelectric conversion unit 110 and the second intermediate layer 126a and/or the first semiconductor layer on the other surface of the first photoelectric conversion unit 110 .
  • the bonding structures formed by the layers 126 are different.
  • the first electrode 42 adjacent to the first photoelectric conversion unit 110 and the second electrode 44 adjacent to the second photoelectric conversion unit 120 may have different low-layer structures. This will be described in more detail.
  • the first semiconductor layer 124 positioned on the entire surface of the semiconductor substrate 122 may include an amorphous portion (eg, an amorphous layer) doped with a first conductivity-type dopant. More specifically, in the present embodiment, the first semiconductor layer 124 may include an amorphous portion doped with a first conductivity type dopant and hydrogenated (ie, an amorphous portion including hydrogen). For example, in the process of forming the first semiconductor layer 124 , the first semiconductor layer 124 may be formed to contain hydrogen, which will be described in detail in the method of manufacturing the solar cell 100 .
  • including the amorphous portion may include not only having an amorphous structure as a whole, but also including a portion having a crystalline structure, wherein the volume ratio of the portion having the amorphous structure is greater than the volume ratio of the portion having the crystalline structure.
  • a part of a matrix having an amorphous structure in which nanocrystals, microcrystals, etc. are partially provided also includes an amorphous portion.
  • nanocrystals may refer to crystals having a size (eg, average size) of a nanometer level (eg, 1 nm or more, less than 1um), and a microcrystal is a micrometer level (eg, 1 ⁇ m or more) , less than 1 mm) may mean a crystal having a size (eg, average size).
  • These nanocrystals, microcrystals, etc. may be intentionally formed by controlling process conditions, or may be formed naturally during the process. For example, if the first semiconductor layer 124 is formed to include hydrogen, crystallization may occur in some portions of the amorphous portion while defects are removed by hydrogen or the size of crystals present in the amorphous portion may increase. Nanocrystals, microcrystals, etc. may be formed.
  • the first semiconductor layer 124 may include at least one of an amorphous silicon layer doped with a first conductivity type dopant and containing hydrogen, an amorphous silicon oxide layer, and an amorphous silicon carbide layer.
  • the amorphous silicon, an amorphous silicon oxide layer, or an amorphous silicon carbide layer may mean having an amorphous portion including silicon, silicon oxide, or silicon carbide as a main material.
  • the first semiconductor layer 124 may be formed of an amorphous silicon layer doped with a first conductivity type dopant, including hydrogen, and having an amorphous structure as a whole.
  • the difference in characteristics with the semiconductor substrate 122 may be minimized by including the same semiconductor material as that of the semiconductor substrate 122 .
  • the first semiconductor layer 124 includes an amorphous silicon oxide layer or an amorphous silicon carbide, it has a high energy bandgap to effectively move carriers and includes a semiconductor material included in the semiconductor substrate 122 . It may be made to have characteristics similar to those of the substrate 122 .
  • the first semiconductor layer 124 when the first semiconductor layer 124 is composed of an amorphous part, it contains a lot of hydrogen to improve the hydrogen passivation characteristics, and the first photoelectric conversion unit 110 and/or the junction layer 110a have excellent matching properties. It can have good passivation properties and good connection properties.
  • the first intermediate layer 124a positioned between the first semiconductor layer 124 and the semiconductor substrate 122 includes a semiconductor material to improve electrical connection characteristics between the first semiconductor layer 124 and the semiconductor substrate 122 .
  • the first intermediate layer 124a contains intrinsic amorphous silicon, and thus minimizes lattice mismatch with the semiconductor substrate 122 to effectively prevent recombination on the surface of the semiconductor substrate 122 to improve passivation characteristics.
  • the first interlayer 124a may be a hydrogenated intrinsic amorphous silicon layer (ie, an intrinsic amorphous silicon layer including hydrogen). Thereby, the passivation characteristic can be improved.
  • the semiconductor substrate 122 and the first semiconductor layer 124 include the same semiconductor material (eg, silicon) with the first intermediate layer 124a formed of a semiconductor material (eg, silicon) interposed therebetween. It may have a hetero-junction structure having a different crystal structure.
  • the second semiconductor layer 126 positioned on the rear surface of the semiconductor substrate 122 may include a polycrystalline portion doped with a second conductivity-type dopant (eg, a polycrystalline layer).
  • the first semiconductor layer 124 may include a hydrogenated polycrystalline portion doped with a second conductivity type dopant (ie, an amorphous portion including hydrogen).
  • a hydrogen implantation process in which hydrogen is implanted into the second semiconductor layer 126 may be performed in order to improve the passivation characteristics of the second semiconductor layer 126 .
  • the process of forming the second semiconductor layer 126 is performed at a higher temperature than the process of forming the first semiconductor layer 124 , even if hydrogen is present in the first semiconductor layer 124 , the first semiconductor layer 124 is formed. During the process, dehydrogenation may occur. Accordingly, unlike the first semiconductor layer 124 , a hydrogen implantation process is additionally performed, which will be described in more detail in the manufacturing method of the solar cell 100 .
  • including the polycrystalline portion may include not only having a polycrystalline structure as a whole, but also having a volume ratio of a portion having a polycrystalline structure greater than a volume ratio of a portion having an amorphous structure.
  • the second semiconductor layer 126 may be formed of a polycrystalline semiconductor layer having a polycrystalline structure as a whole, and thus may have excellent photoelectric conversion efficiency and excellent electrical characteristics.
  • the second semiconductor layer 126 may include a polycrystalline silicon layer doped with a second conductivity type dopant and containing hydrogen.
  • the polycrystalline silicon layer may mean having a polycrystalline portion including silicon as a main material.
  • the second semiconductor layer 126 may be formed of a polycrystalline silicon layer doped with a second conductivity type dopant, including hydrogen, and having a polycrystalline structure as a whole.
  • the second semiconductor layer 126 when the second semiconductor layer 126 is formed of a polycrystalline portion, it may have high carrier mobility, and thus may have excellent photoelectric conversion efficiency and excellent electrical characteristics.
  • the second intermediate layer 126a positioned between the second semiconductor layer 126 and the semiconductor substrate 122 may serve as a passivation layer for passivating the surface of the semiconductor substrate 122 .
  • the second intermediate layer 126a may serve as a dopant control role or a diffusion barrier preventing the second conductivity-type dopant of the second semiconductor layer 126 from excessively diffusing the dopant into the semiconductor substrate 122 .
  • the second intermediate layer 126a acts as a kind of barrier to electrons and holes, prevents minority carriers from passing through, and accumulates in a portion adjacent to the second intermediate layer 126a. Only the majority carriers having energy can pass through the second intermediate layer 126a. That is, the second intermediate layer 126a may be a kind of tunneling layer. In this case, the majority carriers having a predetermined energy or more may easily pass through the second intermediate layer 126a due to the tunneling effect.
  • the second interlayer 126a may include various materials capable of performing the above-described role, for example, an insulating material.
  • an insulating material When the second intermediate layer 126a includes an insulating material, carriers may be smoothly transferred to the second semiconductor layer 126 including the polycrystalline portion.
  • the second intermediate layer 126a may be formed of an oxide layer, a dielectric or insulating layer containing silicon, a nitride oxide layer, a carbonized oxide layer, or the like.
  • the second intermediate layer 126a is formed of a silicon oxide layer, the second intermediate layer 126a can be easily manufactured and carriers can be smoothly transferred through the second intermediate layer 126a.
  • the semiconductor substrate 122 , the second semiconductor layer 126 , and/or the second intermediate layer 126a includes the same semiconductor material (eg, silicon) and the second intermediate layer 126a (ie, silicon) is made of an insulating material.
  • an insulating layer may have an insulation-junction structure or a tunnel-junction structure that is junctioned therebetween.
  • the thickness of the second intermediate layer 126a is thin, the movement of the carrier may not be hindered.
  • the second semiconductor layer 126 positioned on the rear surface of the semiconductor substrate 122 is composed of a polycrystalline portion absorbing a relatively large amount of light
  • the first semiconductor layer ( 124 is composed of an amorphous portion that absorbs less light than the second semiconductor layer 126 . Accordingly, unwanted light absorption on the front surface of the semiconductor substrate 122 may be minimized.
  • carrier movement characteristics, electrical connection characteristics, and the like can be effectively improved.
  • the first photoelectric conversion unit including the perovskite compound in which the first semiconductor layer 124 and/or the first intermediate layer 124a positioned adjacent to the first photoelectric conversion unit 110 are formed of an amorphous portion.
  • the first semiconductor layer 124 composed of an amorphous portion may have excellent hydrogen passivation characteristics including hydrogen, in order to improve hydrogen passivation characteristics in the prior art, between the junction layer 110a and the first semiconductor layer 124 . It is possible to remove the passivation film that was positioned.
  • this passivation film is an insulating film made of an insulating material, when it is positioned between the bonding layer 110a and the first semiconductor layer 124 , the movement of carriers through the first photoelectric conversion unit 110 and the second photoelectric conversion unit 120 is prevented. can interfere This will be described in more detail later with reference to FIG. 5 .
  • the first semiconductor layer 124 may directly contact the first photoelectric conversion layer 110 with the bonding layer 110a interposed therebetween. That is, the junction layer 110a may be positioned so as to be in contact with the first semiconductor layer 124 , and the first photoelectric conversion layer 110 may be positioned to be in contact with the junction layer 110a. Then, the structure can be simplified and the carrier can be moved smoothly.
  • the second semiconductor layer 126 located on a surface opposite to the surface on which the first photoelectric conversion unit 110 is located in the semiconductor substrate 122 includes a polycrystalline portion to effectively improve carrier movement characteristics, electrical connection characteristics, etc. can
  • the thickness of the second semiconductor layer 126 may be equal to or greater than the thickness of the first semiconductor layer 124 .
  • the thickness of the second semiconductor layer 126 may be greater than the thickness of the first semiconductor layer 124 . This is because, even if the second semiconductor layer 126 is located on the rear side of the semiconductor substrate 122 and has a relatively large thickness, the degree of blocking the incident light may not be large.
  • the thickness of the first semiconductor layer 124 may be 10 nm or less (eg, 5 nm to 10 nm), and the thickness of the second semiconductor layer 126 may be 10 nm or more (eg, more than 10 nm, 500 nm or less). The thickness is in consideration of the characteristics of the first semiconductor layer 124 and the second semiconductor layer 126 and the amount of light passing therethrough, but the present invention is not limited thereto.
  • the thickness of the first intermediate layer 124a or the second intermediate layer 126a may be smaller than the thickness of the first semiconductor layer 124 and the thickness of the second semiconductor layer 126 , respectively. More specifically, the thickness of the second interlayer 126a may be equal to or smaller than the thickness of the first interlayer 124a. For example, the thickness of the second intermediate layer 126a may be smaller than the thickness of the first intermediate layer 124a. According to this, the second carrier can smoothly pass through (eg, tunnel) the second intermediate layer 125a made of the insulating material, and the first intermediate layer 126a has a relatively thick thickness to have excellent passivation characteristics. can do.
  • the thickness of the first intermediate layer 124a may be 8 nm or less (eg, 2 nm to 8 nm) and the thickness of the second intermediate layer 126a may be 3 nm or less (eg, 1 nm to 3 nm).
  • the thickness is in consideration of the roles of the first intermediate layer 124a and the second intermediate layer 126a, but the present invention is not limited thereto.
  • the thickness ratio of the second semiconductor layer 126 to the second intermediate layer 126b may be greater than the thickness ratio of the first semiconductor layer 124 to the first intermediate layer 124a. According to this, the characteristics of the first intermediate layer 124a and the first semiconductor layer 124, and the second intermediate layer 126a and the second semiconductor layer 126 that have different crystal structures to form different junction structures can be effectively improved. can be improved
  • the hydrogen content of the first semiconductor layer 124 may be greater than the hydrogen content of the second semiconductor layer 126 . This is because, since the first semiconductor layer 124 has a relatively large number of defects including an amorphous structure, there is more space for hydrogen bonding. As described above, by increasing the hydrogen content of the first semiconductor layer 124 , the passivation characteristic of the first semiconductor layer 124 may be further improved.
  • the hydrogen content of the first semiconductor layer 124 may be 1X10 20 pieces/cm 3 or more (eg, 8X10 21 pieces/cm 3 or less), and the hydrogen content of the second semiconductor layer 126 is 8X10 20 pieces/cm 3 or less (eg, 1X10 19 pieces/cm 3 or more). This is limited to maximize efficiency in consideration of the crystal structure, position, and role of the first semiconductor layer 124 and the second semiconductor layer 126 , but the present invention is not limited thereto.
  • a hydrogen content of the first interlayer 124a may be greater than a hydrogen content of the second interlayer 126a.
  • the first intermediate layer 124a is made of a semiconductor material having an amorphous structure and thus has more hydrogen bonding space.
  • the passivation characteristic of the first interlayer 124a may be further improved.
  • the hydrogen content of the first intermediate layer 124a may be 1X10 20 pieces/cm 3 or more (eg, 8X10 21 pieces/cm 3 )
  • the hydrogen content of the second intermediate layer 126a is 1X10 20 pieces/cm 3 . cm 3 or less (eg, 1X10 18 pieces/cm 3 or more).
  • the hydrogen content of the second interlayer 126a may be equal to or smaller than that of the second semiconductor layer 126 , and may be equal to or smaller than the hydrogen content of the first semiconductor layer 124 .
  • the hydrogen content of the second interlayer 126a may be smaller than that of the second semiconductor layer 126 and smaller than the hydrogen content of the first semiconductor layer 124 .
  • This is limited to maximize efficiency in consideration of the material, location, and role of the first and second interlayers 124a and 126a, but the present invention is not limited thereto.
  • the first intermediate layer 124a and the first semiconductor layer 124 differ only in whether the first conductivity type dopant is included and have the same material and the same crystal structure, so that the hydrogen content is the same or at a similar level.
  • the first electrode 42 positioned on the first photoelectric converter 110 and the second electrode 44 positioned on the second semiconductor layer 126 of the second photoelectric converter 120 may have different stacked structures. More specifically, since the first photoelectric conversion unit 110 including the perovskite compound has low carrier mobility, in addition to the second electrode layer 422 , it is made of a transparent conductive material to lower the horizontal resistance and is formed as a whole. A first electrode layer 420 is provided. On the other hand, since the second semiconductor layer 126 has a polycrystalline structure or a polycrystalline portion having excellent carrier mobility, the metal electrode layer 442 directly connected to the second semiconductor layer 126 without a separate transparent electrode layer made of a transparent conductive material. ) can only be provided.
  • the second electrode 44 does not include a separate transparent electrode layer made of a transparent conductive material, material cost can be reduced and the process can be simplified.
  • the present invention is not limited thereto, and the second electrode 44 may further include a transparent electrode layer positioned between the second semiconductor layer 126 and the metal electrode layer 442 .
  • Various other variations are possible.
  • the first and second semiconductor layers 124 and 126, the first and second transfer layers ( 114, 116) may have different roles, materials, and the like.
  • the structure of the solar cell 100 according to an example of the present embodiment will be described with reference to FIG. 3
  • carrier movement characteristics thereof will be described with reference to FIG. 4 .
  • FIG. 3 is a diagram schematically illustrating an example of conductivity types and roles of a plurality of layers included in the photoelectric conversion unit 10 of the solar cell 100 according to an embodiment of the present invention.
  • FIG. 3 does not specifically show the unevenness or anti-reflection structure, but mainly shows the stacking order, conductivity type, and role of the plurality of layers included in the photoelectric conversion unit 10 .
  • the semiconductor substrate 122 may have an n-type.
  • the semiconductor substrate 122 has an n-type, bulk characteristics are excellent and the life time of a carrier can be improved.
  • the first semiconductor layer 124 may have an n-type, which is the same conductivity type as that of the semiconductor substrate 122 , but may have a higher doping concentration than that of the semiconductor substrate 122 , and the second semiconductor layer 126 is a semiconductor. It may have a p-type, which is a different conductivity type from that of the substrate 122 . Accordingly, the second semiconductor layer 126 positioned on the rear surface of the semiconductor substrate 122 constitutes an emitter region forming a pn junction with the semiconductor substrate 122 , and the first semiconductor layer 124 positioned on the front surface It is possible to construct a front surface field that prevents recombination by forming a front surface field.
  • the emitter region directly involved in photoelectric conversion is located on the rear surface, the emitter region can be formed to a sufficient thickness (eg, formed thicker than the front electric field region), thereby improving photoelectric conversion efficiency.
  • the first semiconductor layer 124 having a polycrystalline structure constitutes an emitter region, so that electrical characteristics in the emitter region directly involved in photoelectric conversion can be improved.
  • light loss may be minimized by forming the first semiconductor layer 124 as the front electric field region thinly.
  • the first transport layer 114 located on the upper side is composed of an electron transport layer that transfers electrons
  • the second photoelectric conversion unit 110 located on the lower side is composed of an electron transport layer that transfers electrons
  • the transport layer 116 may be composed of a hole transport layer that transports holes.
  • the first photoelectric conversion unit 110 may have an excellent effect.
  • the first photoelectric conversion unit 110 absorbs a short wavelength to generate electrons and holes by photoelectric conversion. At this time, electrons move toward the first electrode 42 through the first transport layer 114 and are collected, and holes pass through the second transport layer 116 and the second photoelectric conversion unit 120 to the second electrode 44 ) and are collected.
  • the second photoelectric converter 120 absorbs it and generates electrons and holes through photoelectric conversion. do. At this time, the electrons are collected by moving toward the first electrode 42 through the first semiconductor layer 124 and the first photoelectric conversion unit 110 , and the holes are collected by the second electrode 44 through the second semiconductor layer 126 . ) and are collected.
  • FIG. 4 is an energy band diagram schematically illustrating energy bands of the solar cell shown in FIG. 3 and the solar cells according to Comparative Examples 1 and 2; In FIG. 4 , illustration of the first and second interlayers, the second electrode layer of the first electrode, and the second electrode are omitted.
  • a first conductivity-type region including a doped region formed by additionally doping a portion of the semiconductor substrate with a first conductivity-type dopant is positioned on the entire surface of the semiconductor substrate, and the first conductivity-type region and the bonding layer A passivation film (insulating film) for improving passivation characteristics is provided therebetween.
  • the solar cell according to Comparative Example 1 according to this example It has the same structure as the solar cell and the photoelectric conversion unit.
  • the solar cell according to Comparative Example 2 has the same structure as the solar cell according to the present example, except that the second semiconductor layer 126 is formed of an amorphous portion rather than a polycrystalline portion.
  • an energy band diagram in which holes and electrons move smoothly in the first photoelectric converter 110 and the second photoelectric converter 120 is provided. That is, in each of the first photoelectric conversion unit 110 and the second photoelectric conversion unit 120 , the energy of the conduction band in the direction of the electron flow has a tendency to gradually decrease, and the energy of the valence band is gradually decreased in the direction of the electron flow. has a tendency to increase with That is, since the first semiconductor layer 124 is formed of an amorphous portion having a low energy band gap (1.5 to 1.7 eV) to form an energy band diagram in which carriers can flow smoothly, carrier mobility is very excellent.
  • a passivation film having a very large energy bandgap, for example, an energy bandgap of 9.0 eV, is located between the first conductivity type region and the bonding layer 110a.
  • the solar cell according to this example compared with the solar cell according to Comparative Example 2 in which the second semiconductor layer located on the rear side is composed of an amorphous portion, in the solar cell according to this example, there is a slight difference in the band gap in the second semiconductor layer, but this difference is due to the flow of carriers. It can be seen that it does not have a significant effect on the carrier movement characteristics related to . In consideration of this, in the solar cell according to this example, the efficiency of the solar cell is improved by configuring the second semiconductor layer as a polycrystalline part in consideration of carrier mobility rather than the bandgap side.
  • FIG. 4 illustrates the structure of the solar cell 100 shown in FIG. 3 as an example. Even when the conductivity types of the semiconductor substrate 122 and the first and second semiconductor layers 124 and 126 are different, the tendency of the energy band diagram may have a tendency to improve carrier movement characteristics. Examples other than the solar cell 100 shown in FIG. 3 will be described in detail with reference to FIGS. 5 to 7 . 5 to 7 are illustrated to correspond to FIG. 3 .
  • FIG. 5 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • the semiconductor substrate 122 has an n-type
  • the first semiconductor layer 124 has a p-type that is a different conductivity type from the semiconductor substrate 122
  • the second semiconductor layer 126 has a semiconductor substrate ( 122 ), but may have a higher doping concentration than that of the semiconductor substrate 122 .
  • the first semiconductor layer 124 may constitute an emitter region and the second semiconductor layer 126 may constitute a rear electric field region.
  • the second transport layer 116 may be configured as an electron transport layer that transports electrons
  • the first transport layer 114 may be configured as a hole transport layer that transports holes.
  • the lifespan of the carrier may be improved.
  • the first semiconductor layer 124 constituting the emitter region may be positioned on the front side of the semiconductor substrate 122 , so that the pn junction formed by the semiconductor substrate 120 and the first semiconductor layer 124 may be positioned on the front side. . Accordingly, the optical path reaching the pn junction can be minimized.
  • the passivation characteristic of the second semiconductor layer 126 formed of the n-type polycrystalline portion may be superior to the passivation characteristic of the p-type polycrystalline portion. This is because the n-type dopant included in the second semiconductor layer 126 causes less damage to the second intermediate layer 126b than the p-type dopant (eg, boron).
  • the first photoelectric conversion unit 110 absorbs a short wavelength to generate electrons and holes by photoelectric conversion. At this time, holes move toward the first electrode 42 through the first transport layer 114 and are collected, and electrons pass through the second transport layer 116 and the second photoelectric conversion unit 120 to the second electrode 44 ) and are collected.
  • the second photoelectric converter 120 absorbs it and generates electrons and holes through photoelectric conversion. do. At this time, the holes move toward the first electrode 42 through the first semiconductor layer 124 and the first photoelectric conversion unit 110 , and are collected, and electrons are collected through the second semiconductor layer 126 , the second electrode 44 . ) and are collected.
  • FIG. 6 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • the semiconductor substrate 122 has a p-type
  • the first semiconductor layer 124 has a p-type that is the same conductivity type as the semiconductor substrate 122 , and a semiconductor substrate It has a doping concentration higher than (122)
  • the second semiconductor layer 126 may have an n-type conductivity type different from that of the semiconductor substrate 122 .
  • the second semiconductor layer 126 may constitute an emitter region and the first semiconductor layer 124 may constitute a front electric field region.
  • the second transport layer 116 may be configured as an electron transport layer that transports electrons
  • the first transport layer 114 may be configured as a hole transport layer that transports holes.
  • the semiconductor substrate 122 has the p-type, the price is low, and thus material cost can be reduced.
  • the emitter region directly involved in photoelectric conversion is located on the rear surface, the emitter region can be formed to a sufficient thickness (for example, to be thicker than the front electric field region), thereby improving photoelectric conversion efficiency.
  • the first semiconductor layer 124 having a polycrystalline structure constitutes an emitter region, so that electrical characteristics in the emitter region directly involved in photoelectric conversion can be improved.
  • the second semiconductor layer 126 formed of the n-type polycrystalline portion may have excellent passivation characteristics. In addition, light loss can be minimized by forming the first semiconductor layer 124 thin, which is the front electric field region.
  • the first photoelectric conversion unit 110 absorbs a short wavelength to generate electrons and holes by photoelectric conversion. At this time, holes move toward the first electrode 42 through the first transport layer 114 and are collected, and electrons pass through the second transport layer 116 and the second photoelectric conversion unit 120 to the second electrode 44 ) and are collected.
  • the second photoelectric converter 120 absorbs it and generates electrons and holes through photoelectric conversion. do. At this time, the holes move toward the first electrode 42 through the first semiconductor layer 124 and the first photoelectric conversion unit 110 , and are collected, and electrons are collected through the second semiconductor layer 126 , the second electrode 44 . ) and are collected.
  • FIG. 7 is a diagram schematically illustrating another example of conductivity types and roles of a plurality of layers included in a solar cell according to an embodiment of the present invention.
  • the semiconductor substrate 122 has a p-type
  • the first semiconductor layer 124 has an n-type that is a conductivity type opposite to that of the semiconductor substrate 122
  • the second semiconductor layer 126 is a semiconductor substrate It may have a p-type that is the same conductivity type as (122) and have a higher doping concentration than that of the semiconductor substrate 122 .
  • the first semiconductor layer 124 may constitute an emitter region and the second semiconductor layer 126 may constitute a rear electric field region.
  • the second transport layer 116 may be configured as a hole transport layer that transports holes
  • the first transport layer 114 may be configured as an electron transport layer that transports electrons.
  • the semiconductor substrate 122 has the p-type, the price is low, and thus material cost can be reduced.
  • the first semiconductor layer 124 constituting the emitter region may be positioned on the front side of the semiconductor substrate 122 , so that the pn junction formed by the semiconductor substrate 120 and the first semiconductor layer 124 may be positioned on the front side. . Accordingly, the optical path reaching the pn junction can be minimized.
  • the first photoelectric conversion unit 110 absorbs a short wavelength to generate electrons and holes by photoelectric conversion. At this time, electrons move toward the first electrode 42 through the first transport layer 114 and are collected, and holes pass through the second transport layer 116 and the second photoelectric conversion unit 120 to the second electrode 44 ) and are collected.
  • the second photoelectric converter 120 absorbs it and generates electrons and holes through photoelectric conversion. do. At this time, electrons move toward the first electrode 42 through the first semiconductor layer 124 and the first photoelectric conversion unit 110 , and are collected, and holes are collected through the second semiconductor layer 126 , the second electrode 44 . ) and are collected.
  • the passivation characteristics can be improved by forming the first semiconductor layer 124 with a hydrogenated amorphous portion containing hydrogen, and the first photoelectric conversion unit 110 containing a perovskite compound. It is possible to improve the carrier mobility by improving the compatibility with the .
  • the second semiconductor layer 126 may be formed of a polycrystalline portion having excellent carrier mobility to improve carrier mobility, reduce material cost of the second electrode 44, and simplify the manufacturing process. Accordingly, the efficiency and productivity of the solar cell 100 having the tandem structure can be improved.
  • FIGS. 9A to 9F are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
  • the second photoelectric conversion unit forming step ST10 may include a second partial forming step ST12 and a first partial forming step ST16.
  • a hydrogen injection step (ST14) may be further included after the second portion forming step (ST12). This will be described in detail together with FIGS. 9A to 9F.
  • a second intermediate layer 126a and/or a second semiconductor layer 126 are formed on the other surface (eg, the rear surface) of the semiconductor substrate 122 . .
  • the semiconductor substrate 122 including the base region having the first or second conductivity type dopant is prepared.
  • at least one surface of the front and rear surfaces of the semiconductor substrate 122 may be textured to have irregularities to have an anti-reflection structure.
  • wet or dry texturing may be used as texturing of the surface of the semiconductor substrate 122 . Wet texturing may be performed by immersing the semiconductor substrate 122 in a texturing solution, and has an advantage of a short process time. In dry texturing, the surface of the semiconductor substrate 122 is cut using a diamond grill or a laser, and the unevenness may be uniformly formed, but the processing time is long and damage to the semiconductor substrate 122 may occur.
  • the semiconductor substrate 122 may be textured by reactive ion etching (RIE) or the like. As described above, in the present invention, the semiconductor substrate 122 may be textured by various methods.
  • RIE reactive ion etching
  • the second intermediate layer 126a and the second semiconductor layer 126 are formed entirely on the other surface of the semiconductor substrate 122 .
  • the first formed on the front and/or side surfaces of the semiconductor substrate 122 By removing the second intermediate layer 126a and the second semiconductor layer 126 , the second intermediate layer 126a and the second semiconductor layer 126 may be formed on the other surface of the semiconductor substrate 122 .
  • the second intermediate layer 126a and the second semiconductor layer 126 may remain only on the desired rear surface.
  • the present invention is not limited thereto, and the second intermediate layer 126a and the second semiconductor layer 126 may be formed by a single-sided deposition process. Various other variations are possible.
  • the second intermediate layer 126a may be formed by a thermal oxidation method, a vapor deposition method (eg, chemical vapor deposition (CVD), atomic layer deposition (ALD)), or the like.
  • the second semiconductor layer 126 may be formed by a deposition method (eg, chemical vapor deposition (CVD), for example, low-pressure compound vapor deposition (LPCVD)).
  • the second semiconductor layer 126 may be formed of a polycrystalline portion made of a semiconductor material including a second conductivity type dopant.
  • the second semiconductor layer 126 is formed by being deposited with a second conductivity-type dopant, and may be additionally subjected to activation heat treatment, etc.
  • the second semiconductor layer 126 may be deposited in the form of a polycrystalline portion, or may be deposited in the form of an amorphous portion and then perform a recrystallization process such that the second semiconductor layer 126 may be formed of a polycrystalline portion.
  • the second intermediate layer 126a and the second semiconductor layer on the rear surface of the semiconductor substrate 122 using an in-situ process for changing the type of gas used in a continuous process within the same equipment. (126) can be formed sequentially.
  • the second semiconductor layer 126 may be formed at a temperature of 600 to 800 degrees Celsius, a pressure lower than normal pressure (eg, 1 torr or less), and a silicon-containing gas (eg, silane).
  • SiH 4 silicon-containing gas
  • a dopant-containing gas including a second conductivity type dopant eg, PH 3 , BBr 3 , etc.
  • the second semiconductor layer 126 including a second conductivity type dopant and hydrogen and having a polycrystalline portion can be easily formed by a simple process.
  • the second intermediate layer 126a may be formed in a low-pressure chemical vapor deposition apparatus by thermal oxidation in a gas atmosphere including oxygen-containing gas or the like. Then, the process may be simplified by forming the second intermediate layer 126a and the second semiconductor layer 126 in a continuous process.
  • the present invention is not limited thereto, and the second intermediate layer 126b and the second semiconductor layer 126 may be formed by various methods.
  • the hydrogen implantation step ST14 hydrogen is implanted into the second semiconductor layer 126 and/or the second intermediate layer 126a.
  • the second semiconductor layer 126 is formed at a high temperature of 600 to 800 degrees Celsius, even if hydrogen is included in the second semiconductor layer 126, it may be dehydrogenated by a high temperature. Accordingly, after the semiconductor layer 126 is formed, a hydrogen implantation step ST14 is performed to inject hydrogen into the semiconductor layer 126 to increase the hydrogen content so that hydrogen passivation occurs sufficiently.
  • a hydrogen injection layer 126a containing hydrogen is formed on the second semiconductor layer 126 positioned on the rear surface of the semiconductor substrate 122 , and a temperature higher than room temperature (eg, 400 to 600 degrees C.) ) to exemplify the injection of hydrogen by heat treatment.
  • a temperature higher than room temperature eg, 400 to 600 degrees C.
  • an insulating layer capable of containing hydrogen in a high content for example, a silicon nitride layer containing hydrogen, an aluminum oxide layer containing hydrogen, or the like may be used.
  • 9B illustrates that the hydrogen injection layer 126a is removed after the hydrogen injection step ST14.
  • the present invention is not limited thereto, and the hydrogen injection layer 126a may remain and may be used as a backside passivation layer 126 , a reflective layer, an antireflection layer, etc. as shown in FIG. 12 .
  • the hydrogen injection layer 126a may remain and may be used as a backside passivation layer 126 , a reflective layer, an antireflection layer, etc. as shown in FIG. 12 .
  • Various other methods are possible.
  • the hydrogen injection method of the hydrogen injection step ST14 is not limited to the above-described method.
  • a mixed gas atmosphere in which hydrogen gas and a carrier gas (eg, argon gas (Ar), nitrogen gas (N 2 ), etc.) are mixed at a temperature higher than room temperature (for example, 400 to 600 degrees C)
  • Hydrogen may be injected by heat treatment.
  • hydrogen may be injected using a hydrogen plasma or the like.
  • Hydrogen may be implanted into the second semiconductor layer 126 by other various methods.
  • the first part forming step ST16 of forming the first semiconductor layer 124 including the amorphous part, and the first photoelectric conversion part 110 including the perovskite compound are formed.
  • a hydrogen injection step (ST14) is performed before the conversion part forming step (ST30) and the electrode forming step (ST40).
  • the first semiconductor layer 124 and the first photoelectric conversion are performed.
  • the part 110 it is possible to prevent the characteristic change and damage of the first semiconductor layer 124 and the first photoelectric conversion part 110 from occurring due to the high temperature in the hydrogen injection step ST14 .
  • the present invention is not limited thereto, and the order of the hydrogen injection step ST14 may be variously modified.
  • the first intermediate layer 124a and/or the first semiconductor layer 124 are formed on one surface (eg, the front surface) of the semiconductor substrate 122 . to form
  • the first intermediate layer 124a and the first semiconductor layer 124 may be formed entirely on the other surface of the semiconductor substrate 122 .
  • a separate etching process may not be performed.
  • the present invention is not limited thereto, and various modifications such as forming the first intermediate layer 124a and the first semiconductor layer 124 through a double-sided deposition process and removing some of the first intermediate layer 124a are possible.
  • the first intermediate layer 124a and/or the first semiconductor layer 124 may be formed by a deposition method (eg, chemical vapor deposition (CVD), for example, plasma-induced chemical vapor deposition (PECVD)).
  • CVD chemical vapor deposition
  • PECVD plasma-induced chemical vapor deposition
  • the first semiconductor layer 124 may be formed of an amorphous portion made of a semiconductor material including a first conductivity type dopant.
  • the first semiconductor layer 124 is formed by being deposited with a first conductivity type dopant, and may be additionally subjected to activation heat treatment, etc. It may be formed by doping a single conductivity type dopant.
  • the first intermediate layer 124a and the first semiconductor layer 124 are sequentially formed on the entire surface of the semiconductor substrate 122 by using an in-situ process for changing the type of gas used in a continuous process within the same equipment.
  • an in-situ process for changing the type of gas used in a continuous process within the same equipment.
  • can be formed For example, in a plasma-induced chemical vapor deposition apparatus, a temperature of 150 degrees Celsius and 200 degrees Celsius, a pressure lower than atmospheric pressure (for example, 10 torr or less), and a silicon-containing gas (eg, silane (SiH 4 )), After forming the first intermediate layer 124a by chemical vapor deposition in a gas atmosphere containing hydrogen gas (H 2 ), etc., a dopant-containing gas including a first conductivity-type dopant (eg, PH 3 , BBr 3 ) etc.) may be additionally supplied and the first semiconductor layer 124 may be formed by chemical vapor deposition. Accordingly, the first intermediate layer 124a and
  • the first intermediate layer 124a and/or the first semiconductor layer 124 is formed of an amorphous portion and is formed at a relatively low temperature, in the deposition process for the first portion forming step ST16, the first intermediate layer 124a is formed. ) and/or hydrogen may be sufficiently implanted into the first semiconductor layer 124 . That is, the first partial formation step ST16 may include a hydrogen implantation process of injecting hydrogen into the first intermediate layer 124a and/or the first semiconductor layer 124 . Accordingly, since a separate hydrogen implantation process for implanting hydrogen into the first intermediate layer 124a and/or the first semiconductor layer 124 is not required, the process may be simplified.
  • the process temperature of the process of forming the first semiconductor layer 124 may be lower than the process temperature of the process of forming the second semiconductor layer 126 . This is to facilitate the formation of the second semiconductor layer 126 composed of the polycrystalline portion while preventing a change or deterioration in characteristics of the first semiconductor layer 124 composed of the amorphous portion.
  • the process pressure of the process of forming the first semiconductor layer 126 may be greater than the process pressure of the process of forming the second semiconductor layer 126 . This is so that the second semiconductor layer 126 composed of the polycrystalline portion can be stably formed.
  • the first semiconductor layer 124 is formed after the second semiconductor layer 126 is first formed. This is because the process temperature of the process of forming the second semiconductor layer 126 is higher than the process temperature of the process of forming the first semiconductor layer 124 , so after forming the first semiconductor layer 124 composed of an amorphous part This is because, when the process of forming the second semiconductor layer 126 is performed, the characteristic change or deterioration of the first semiconductor layer 124 may occur due to the process of forming the second semiconductor layer 126 .
  • the present invention is not limited thereto, and the formation order of the second intermediate layer 126a , the second semiconductor layer 126 , the first intermediate layer 124a , and the first semiconductor layer 124 may be changed.
  • the bonding layer 110a is formed on the second photoelectric conversion unit 120 . More specifically, the bonding layer 110a may be formed on the first semiconductor layer 124 of the second photoelectric conversion unit 120 .
  • the bonding layer 110a may be formed by, for example, a vacuum deposition process (evaporation) or a sputtering process. The vacuum deposition process or the sputtering process may be performed at a low temperature, and the bonding layer 110a may be formed only on the second semiconductor layer 124 as a cross-sectional process.
  • the present invention is not limited thereto, and various methods such as a coating method and a vapor deposition method may be applied.
  • the first photoelectric conversion unit 110 is formed on the bonding layer 110a. More specifically, the second transmission layer 116 , the photoelectric conversion layer 112 , and the first transmission layer 114 may be sequentially formed on the bonding layer 110a.
  • the second transport layer 116 , the photoelectric conversion layer 112 , and the first transport layer 114 may be formed by various methods, for example, vapor deposition (eg, physical vapor deposition, chemical vapor deposition, etc.) or printing. It can be established by law.
  • the printing method may include inkjet printing, gravure printing, spray coating, doctor blade, bar coating, gravure coating, brush painting, slot-die coating, and the like.
  • the present invention is not limited thereto.
  • the first electrode 42 and the second electrode 44 may be formed.
  • the first electrode layer 420 of the first electrode 42 is formed on the first photoelectric conversion unit 110 (more specifically, the first transport layer 114 ), and the second electrode layer 420 is formed on the first electrode layer 420 .
  • An electrode layer 422 may be formed.
  • the metal electrode layer 442 of the second electrode 44 may be formed on the second photoelectric conversion unit 120 (more specifically, the second semiconductor layer 126 formed of a polycrystalline portion).
  • the first electrode layer 420 of the first electrode 42 may be formed by, for example, a vacuum deposition process or a sputtering process.
  • the vacuum deposition process or the sputtering process may be performed at a low temperature, and the first electrode layer 420 of the first electrode 42 may be formed only on the front surface, which is a cross-section.
  • the present invention is not limited thereto, and various methods such as a coating method may be applied.
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may be formed.
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 are formed by applying a low-temperature firing paste containing a metal and a resin and performing a curing heat treatment for curing the same. can be formed
  • a low-temperature firing paste is applied and a curing heat treatment for simultaneously curing the low-temperature firing paste for the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may be performed.
  • the hardening heat treatment is performed at a low temperature of 150° C. or less to prevent a change in properties, deterioration, etc. of the first photoelectric conversion unit 110 including the perovskite compound.
  • the order of the coating process and the heat treatment process may be variously modified. That is, in the present embodiment, the first electrode 42 and the second electrode 44 are formed by performing the electrode forming step ST40 after the second photoelectric conversion unit forming step ST10 and the first photoelectric conversion unit forming step ST30. ), but the present invention is not limited thereto. Accordingly, various modifications such as forming at least a portion of the second electrode 44 before the first photoelectric conversion unit forming step ST30 are possible.
  • the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 are formed by a printing method to simplify the process.
  • the present invention is not limited thereto, and the method and process conditions for forming the second electrode layer 422 of the first electrode 42 and the metal electrode layer 442 of the second electrode 44 may be variously modified. .
  • a solar cell having a tandem structure having excellent efficiency can be formed through a simple manufacturing process, thereby improving productivity.
  • the process temperature such as the electrode forming step (ST40) performed after the first photoelectric conversion unit forming step (ST30) of forming the first photoelectric conversion unit 110 including the perovskite compound is reduced to a low temperature (eg, For example, by maintaining the temperature at 150 degrees C or less), it is possible to effectively prevent deterioration of characteristics of the first semiconductor layer 124 composed of an amorphous portion or the first photoelectric conversion unit 110 including a perovskite compound. .
  • an anti-reflection film is not provided on the front surface of the solar cell 100 because an anti-reflection structure or unevenness by texturing is provided on the front surface of the semiconductor substrate 122 to perform an anti-reflection function.
  • the first intermediate layer 124a, the first semiconductor layer 124, the second transport layer 116, the photoelectric conversion layer 112, the first transport layer 114 which are positioned on the entire surface of the semiconductor substrate 122, Concave-convex or anti-reflection structures corresponding to the concavo-convex or anti-reflection structures formed on the front surface of the semiconductor substrate 122 may be formed on both surfaces of the first electrode layer 420 as they are.
  • an anti-reflection layer may be further provided on at least a portion of the first electrode layer 420 of the first electrode 42 as shown in FIG. 10 .
  • an anti-reflection layer may be further provided on at least a portion of the first electrode layer 420 of the first electrode 42 as shown in FIG. 10 .
  • Various other variations are possible.
  • a simple structure is exemplified because a separate passivation film is not provided on the second semiconductor layer 126 .
  • the second semiconductor layer 126 may contain hydrogen in a sufficient amount by the hydrogen implantation step ST14 and have excellent passivation characteristics, so that the effect obtained by leaving the passivation film may not be large.
  • the present invention is not limited thereto, and as shown in FIG. 12 , various modifications such as a passivation film remaining on at least a portion of the second semiconductor layer 126 or forming a separate passivation film are possible.
  • FIG. 10 is a cross-sectional view schematically illustrating a solar cell according to another embodiment of the present invention.
  • FIG. 10 is a cross-sectional view taken along line X-X of FIG. 2 .
  • an uneven or anti-reflection structure is not provided on one surface (eg, the front surface) of the semiconductor substrate 122 . That is, one surface of the semiconductor substrate 122 may be provided as a flat surface having a smaller surface roughness than the other surface of the semiconductor substrate 122 . Accordingly, the first intermediate layer 124a, the first semiconductor layer 124, the second transport layer 116, the photoelectric conversion layer 112, the first transport layer 114 positioned on one surface of the semiconductor substrate 122, Both surfaces of the first electrode layer 420 may also be provided as flat surfaces having a smaller surface roughness than the other surface of the semiconductor substrate 122 .
  • an anti-reflection film 118 for preventing reflection may be further provided on the first electrode layer 420 .
  • FIG. 10 as an example, it is illustrated that only the bus bar electrode 42b to which a wiring material for connection with another solar cell 100 or an external circuit, an interconnector, a ribbon, etc. is attached is exposed in the second electrode layer 422 .
  • the anti-reflection film 118 has an opening exposing the bus bar electrode 42b in the second electrode layer 422 on the first electrode layer 420 , and other portions (ie, the finger electrode 42a and the second electrode layer 422 ).
  • the second electrode layer 422 may be formed while completely covering the formed portion.
  • the antireflection film 118 is placed in a state in which a mask having an opening exposing the bus bar electrode 42b is placed. ) can be vapor-deposited or vacuum-deposited.
  • the present invention is not limited thereto, and the anti-reflection film 118 corresponds to the portion on the first electrode layer 420 where the second electrode layer 422 is not formed, that is, the bus bar electrode 42b and the finger electrode ( 42a) may be formed.
  • the bus bar electrode 42b and the finger electrode ( 42a) may be formed.
  • the anti-reflection film 118 is a silicon nitride film, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, a silicon carbide film, MgF 2 , ZnS, TiO 2 and CeO 2 Any one selected from the group consisting of It may have a single layer or a multilayer structure in which two or more layers are combined.
  • the anti-reflection film 118 may include MgF 2 to maximize the anti-reflection effect in the solar cell 100 having a tandem structure including the perovskite compound.
  • the present invention is not limited thereto.
  • the present invention illustrates that the anti-reflection layer 118 is provided on the first electrode layer 420 when the front surface of the semiconductor substrate 122 is formed of a flat surface.
  • the present invention is not limited thereto. Therefore, as shown in FIG. 1 , when an uneven or anti-reflection structure is provided on the front surface of the semiconductor substrate 122 , the anti-reflection effect may be improved by additionally forming the anti-reflection film 118 on the first electrode layer 420 . have.
  • Various other variations are possible.
  • FIG. 11 is a cross-sectional view schematically illustrating a solar cell according to another embodiment of the present invention.
  • an optical layer 128 may be further provided on the second semiconductor layer 126 .
  • the optical film 128 may serve various roles, such as a reflective film for inducing reflection of internal light and an anti-reflection film for preventing reflection of external light.
  • the optical film 128 is formed on the second semiconductor layer 126 to enter the solar cell 100 .
  • the amount of incident light can be maximized.
  • the present invention is not limited thereto, and the optical film 128 may be provided on the second semiconductor layer 126 even in a single-sided light-receiving solar cell.
  • the optical film 118 may be formed in various steps and by various methods. That is, the hydrogen injection layer 126b formed to inject hydrogen into the second semiconductor layer 116 in FIG. 9B may remain and be used as the optical film 118 .
  • an opening through which the second electrode 44 passes may be formed in the optical film 118 by using laser ablation or the like.
  • a separate insulating film may be formed before or after the forming process of the second electrode 44 and used as the optical film 118 .
  • an opening for penetrating the second electrode 44 or an opening for connecting the second electrode 44 to a wiring material, an interconnector, a ribbon, etc. is formed in the optical film 118 during the forming process of the optical film 118 . It may be formed during or after the process of forming the optical film 118 .
  • the optical film 128 is a silicon nitride film, a silicon nitride film containing hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, a silicon carbide film, MgF 2 , ZnS, TiO 2 and CeO 2 Any one selected from the group consisting of It may have a single layer or a multilayer structure in which two or more layers are combined.
  • the optical film 128 may include a silicon nitride film to maximize the anti-reflection effect in the first photoelectric conversion unit 110 including the semiconductor substrate 122 .
  • the present invention is not limited thereto.
  • the other surface (eg, the rear surface) of the semiconductor substrate 122 is not provided with an uneven or anti-reflection structure. That is, the other surface of the semiconductor substrate 122 may be provided as a flat surface having a smaller surface roughness than the first surface of the semiconductor substrate 122 . Accordingly, both surfaces of the second intermediate layer 126a and the second semiconductor layer 126 positioned on one surface of the semiconductor substrate 122 may also be provided as flat surfaces having a smaller surface roughness than the other surface of the semiconductor substrate 122 . 11 illustrates that the optical film 128 is provided on the second semiconductor layer 126 when the other surface of the semiconductor substrate 122 is formed of a flat surface.
  • the present invention is not limited thereto. Accordingly, as shown in FIG.
  • the optical film 128 is additionally formed on the second semiconductor layer 126 to further improve light-receiving characteristics.
  • the optical film 128 may entirely expose the metal electrode layer 442 of the second electrode 44 on the second semiconductor layer 126 , or a part of the metal electrode layer 442 of the second electrode 44 ( For example, a finger electrode) may be covered and a part (eg, a bus bar electrode) may be exposed.
  • a finger electrode may be covered and a part (eg, a bus bar electrode) may be exposed.
  • a part eg, a bus bar electrode
  • FIG. 12 is a front plan view illustrating a solar cell according to another embodiment of the present invention.
  • the illustration of the first electrode layer of the first electrode is omitted and the second electrode layer is mainly illustrated.
  • the first electrode layer 422 of the first electrode 42 is formed on one surface of the semiconductor substrate 122 in a direction in which the bus bar electrode 42b intersects the extending direction (the y-axis of the drawing). direction) in each of 6 to 33 (eg, 8 to 33, for example, 10 to 33, particularly, 10 to 15), and a plurality of busbar electrodes 42b are provided with each other. They can be spaced evenly spaced apart.
  • the bus bar electrode 42b has a relatively wide width, has a plurality of pad parts 422b provided in the longitudinal direction, and includes a line part 421b connecting the plurality of pad parts 422b in the longitudinal direction. more can be provided.
  • the first electrode 42 may further include an edge line 42c, an edge electrode part 42d, and the like.
  • the metal electrode layer 442 of the second electrode 44 may have the same or similar shape.
  • the edge line 42c and the edge electrode part 42d may or may not be provided, and the shape and arrangement thereof may be variously modified.
  • the solar cell 100 having the bus bar electrode 42b having such a shape may be connected to the neighboring solar cell 100 or an external circuit using a wire-shaped wiring material (interconnector).
  • the wire-shaped wiring material may have a smaller width than a ribbon having a relatively wide width (eg, greater than 1 mm).
  • the maximum width of the wiring member may be 1 mm or less (eg, 500 ⁇ m or less, more specifically, 250 to 500 ⁇ m).
  • Such a wiring material may have a structure including a core layer and a solder layer formed on a surface thereof. Then, a large number of wiring materials can be effectively attached by a process of applying heat and pressure while the plurality of wiring materials are mounted on the solar cell 100 .
  • the wiring material or the core layer included therein may include a rounded portion. That is, the cross section of the wiring member or the core layer may include a portion in which at least a portion is circular, or a portion of a circle, an ellipse, or a portion of an ellipse, or a curved portion.
  • the moving distance of the carrier can be reduced by a large number of wiring members while minimizing light loss and material cost by using the wiring member having a small width.
  • the efficiency of the solar cell 100 can be improved by reducing the moving distance of the carrier while reducing the light loss, and the material cost due to the wiring material can be reduced.
  • first and second electrodes 42 and 44 may be variously modified.

Abstract

본 실시예에 따른 태양 전지는, 페로브스카이트 화합물로 구성되는 광전 변환층을 포함하는 제1 광전 변환부, 그리고 반도체 기판을 포함하는 제2 광전 변환부를 포함하는 광전 변환부를 포함하는 탠덤형 구조를 가질 수 있다. 여기서, 제2 광전 변환부에서 반도체 기판의 일면 및 타면에서 반도체 기판과 별개로 형성되는 제1 반도체층 및 제2 반도체층이 서로 다른 구조를 가질 수 있다.

Description

태양 전지 및 이의 제조 방법
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
반도체 기판을 포함하는 태양 전지는 우수한 효율을 가져 널리 사용되고 있다. 그러나 반도체 기판을 포함하는 태양 전지도 효율을 향상하는 데 일정한 한계가 있어 광전 변환 효율을 향상할 수 있는 다양한 구조의 태양 전지가 제안되고 있다.
일 예로, 단파장의 광을 흡수하여 단파장을 이용한 광전 변환을 수행하는 페로브스카이트 화합물을 광전 변환부로 포함하는 태양 전지가 제안되었다. 이러한 페로브스카이트 화합물을 광전 변환부로 포함하는 태양 전지에서는, 국내공개특허 제10-2016-0040925호에서와 같이, 페로브스카이트 화합물을 포함하는 광전 변환부와 다른 구조 또는 물질로 구성된 또 다른 광전 변환부를 적층하여 우수한 효율을 구현하는 것이 일반적이다.
이러한 구조의 태양 전지에서는 효율을 향상하기 위해서는 서로 적층된 복수의 광전 변환부가 우수한 연결 특성을 가지는 것이 매우 중요하다. 이때, 태양 전지의 효율 향상을 위하여 적어도 하나의 광전 변환부에 패시베이션 특성을 향상하기 위한 패시베이션층을 포함할 수 있는데, 패시베이션층은 절연 물질로 구성되는 절연층으로 구성될 수 있다. 이와 같은 절연층이 복수의 광전 변환부 사이에 위치하면, 패시베이션층이 캐리어의 이동에 큰 장애물이 되어 태양 전지의 효율을 향상하는 데 어려움이 있다.
본 실시예는 우수한 효율을 가지는 태양 전지 및 이의 제조 방법 제공하고자 한다. 특히, 본 실시예는 페로브스카이트 화합물을 포함하는 광전 변환부와, 이와 다른 물질 또는 구조를 가지는 또 다른 광전 변환부를 구비하는 탠덤형 구조를 가지면서 우수한 효율을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
좀더 구체적으로, 본 실시예는 복수의 광전 변환부를 구비하는 탠덤형 구조에서 패시베이션 특성을 향상하면서 캐리어의 이동을 원활하게 하여 우수한 효율을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
또한, 본 실시예는 간단한 공정에 의하여 제조되어 생산성을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지는, 페로브스카이트 화합물로 구성되는 광전 변환층을 포함하는 제1 광전 변환부, 그리고 반도체 기판을 포함하는 제2 광전 변환부를 포함하는 광전 변환부를 포함하는 탠덤형 구조를 가질 수 있다. 여기서, 제2 광전 변환부에서 반도체 기판의 일면 및 타면에서 반도체 기판과 별개로 형성되는 제1 반도체층 및 제2 반도체층이 서로 다른 구조를 가질 수 있다. 이에 의하여 탠덤형 구조에서 패시베이션 특성 및 캐리어 이동 특성을 향상하고 제조 공정을 단순화할 수 있다. 본 실시예에 따른 태양 전지는 광전 변환부의 일면에서 광전 변환부에 전기적으로 연결되는 제1 전극과 광전 변환부의 타면에서 광전 변환부에 전기적으로 연결되는 제2 전극을 더 포함할 수 있다.
좀더 구체적으로, 반도체 기판의 전면 위에 위치하는 제1 반도체층이 비정질 부분을 포함하고, 반도체 기판의 후면 위에 위치하는 제2 반도체층이 다결정 부분을 포함할 수 있다. 또는, 제2 광전 변환부에서 제1 광전 변환부에 인접하여 위치하는 제1 반도체층이 비정질 부분을 포함하고, 제2 광전 변환부에서 제1 광전 변환부와 반대되는 면에 위치한 제2 반도체층이 다결정 부분을 포함할 수 있다.
여기서, 다결정 부분을 포함하는 제2 반도체층의 두께가 비정질 부분을 포함하는 제1 반도체층의 두께보다 클 수 있고, 비정질 부분을 포함하는 제1 반도체층의 수소 함량이 다결정 부분을 포함하는 제2 반도체층의 수소 함량보다 클 수 있다.
본 실시에에 따른 태양 전지는, 반도체 기판과 제1 반도체층 사이에 위치하는 제1 중간막과, 반도체 기판과 제2 도전형 영역 사이에 위치하는 제2 중간막을 더 포함할 수 있다. 제1 반도체층과 제2 반도체층이 서로 다른 결정 구조를 가져 제1 중간막과 제2 중간막의 물질 또는 두께가 서로 다를 수 있고 이에 따라 제1 반도체층과 제2 반도체층의 접합 구조가 서로 다를 수 있다.
예를 들어, 반도체 기판 및 제1 반도체층이 반도체 물질로 구성된 제1 중간막을 사이에 두고 서로 다른 결정 구조를 가지는 이종 접합 구조를 가지고, 반도체 기판 및 제2 반도체층이 절연 물질로 구성된 제2 중간막을 사이에 두고 접합되는 절연 접합 구조 또는 터널 접합 구조를 가질 수 있다. 또는, 제1 중간막이 반도체 물질을 포함하고, 제2 중간막이 절연 물질을 포함할 수 있다. 일 예로, 제1 중간막이 진성 비정질 실리콘을 포함하고, 제2 중간막이 실리콘 산화물을 포함할 수 있다.
여기서, 제2 중간막의 두께가 제1 중간막의 두께보다 작고, 제1 중간막의 수소 함량이 제2 중간막의 수소 함량보다 클 수 있다.
그리고 제1 반도체층과 제2 반도체층이 서로 다른 결정 구조를 가져 제1 광전 변환부 위에 위치하는 제1 전극과 제2 광전 변환부에 포함되며 다결정 부분을 가지는 제2 반도체층 위에 위치하는 제2 전극의 적층 구조가 서로 다를 수 있다.
예를 들어, 제1 전극은, 제1 광전 변환부 위에 형성되며 투명 전도성 물질을 포함하는 제1 전극층과, 제1 전극층 위에 형성되며 금속을 포함하는 제2 전극층을 포함할 수 있다. 그리고 제2 전극층은 제2 전극층 위에 형성되며 금속을 포함하는 금속 전극층을 포함할 수 있다.
그리고 본 실시예에 따른 태양 전지는 제1 전극층 위에 형성되는 반사 방지막 및 제2 반도체층 위에 형성되는 광학막 중 적어도 하나를 포함할 수 있다.
본 실시예에 따른 태양 전지의 제조 방법은, 제2 광전 변환부 형성 단계, 제1 광전 변환부 형성 단계 및 전극 형성 단계를 포함할 수 있다. 제2 광전 변환부 형성 단계에서는, 반도체 기판, 반도체 기판의 일면 위에 반도체 기판과 별개로 형성되는 제1 반도체층과, 반도체 기판의 타면 위에 반도체 기판과 별개로 형성되며 제1 반도체층과 다른 결정 구조를 가지는 제2 반도체층을 형성하는 포함하는 제2 광전 변환부를 형성한다. 제1 광전 변환부 형성 단게에서는 제1 반도체층 위에 페로브스카이트 화합물로 구성되는 광전 변환층을 포함하는 제1 광전 변환부를 형성한다. 전극 형성 단계에서는 제1 광전 변환부의 일면에서 제1 광전 변환부에 전기적으로 연결되는 제1 전극 및 제2 광전 변환부의 타면에서 제2 광전 변환부에 전기적으로 연결되는 제2 전극을 형성할 수 있다.
여기서, 제2 광전 변환부 형성 단계는, 반도체 기판의 타면 위에 다결정 부분을 포함하는 제2 반도체층을 포함하는 제2 부분을 형성하는 제2 부분 형성 단계와, 반도체 기판의 일면 위에 비정질 부분을 포함하는 제1 반도체층을 포함하는 제1 부분을 형성하는 제1 부분 형성 단계를 포함할 수 있다.
이때, 제2 부분 형성 단계와 제1 부분 형성 단계 사이에 제2 반도체층에 수소를 주입하는 수소 주입 단계를 더 포함할 수 있다. 제1 부분 형성 단계에서는 제1 반도체층에 수소를 주입하는 수소 주입 공정을 함께 수행할 수 있다.
제1 반도체층과 제2 반도체층이 서로 다른 결정 구조를 가지므로 서로 다른 공정 또는 서로 다른 공정 조건에 의하여 형성될 수 있다. 일 예로, 제1 반도체층을 형성하는 공정의 온도가 제2 반도체층을 형성하는 공정의 온도보다 낮고, 제1 반도체층을 형성하는 공정의 압력이 제2 반도체층을 형성하는 공정의 압력보다 높을 수 있다. 그리고 제2 부분을 형성하는 단계에서는 양면 증착 공정에 의하여 반도체 기판의 양면에 제2 부분을 형성한 이후에 일면에 형성된 제2 부분을 제거할 수 있다. 제1 부분을 형성하는 단계는 단면 증착 공정에 의하여 반도체 기판의 일면에 제1 부분을 형성할 수 있다.
그리고 제2 부분을 형성하는 단계는 제2 반도체층을 형성하는 공정 이전에 제2 중간막을 형성하는 공정을 더 포함하고, 제1 부분을 형성하는 단계는 제1 반도체층을 형성하는 공정 이전에 제1 중간막을 형성하는 공정을 더 포함할 수도 있다. 이때, 제2 중간막을 형성하는 공정과 제2 반도체층을 형성하는 공정이 연속적인 공정에 의하여 형성될 수 있고, 제1 중간막을 형성하는 공정과 제1 반도체층을 형성하는 공정이 연속적인 공정에 의하여 형성될 수 있다.
본 실시예에 의하면, 페로브스카이트 화합물을 포함하는 제1 광전 변환부 및 반도체 기판을 포함하는 제2 광전 변환부를 구비하는 탠덤형 구조에서, 제2 광전 변환부의 제1 반도체층 및 제2 반도체층의 결정 구조를 다르게 하여 효율 및 생산성을 향상할 수 있다. 즉, 제1 반도체층을 수소를 포함하는 수소화된 비정질 부분으로 구성하여 패시베이션 특성을 향상할 수 있으며 페로브스카이트 화합물을 포함하는 제1 광전 변환부와의 정합성을 향상하여 캐리어 이동 특성을 향상할 수 있다. 그리고 제2 반도체층은 우수한 캐리어 이동도를 가지는 다결정 부분으로 구성하여 캐리어 이동 특성을 향상할 수 있으며 제2 전극의 재료 비용을 절감하고 제조 공정을 단순화할 수 있다.
본 실시예에 의하면, 우수한 효율을 가지는 탠덤형 구조의 태양 전지를 간단한 제조 공정으로 형성하여 생산성을 향상할 수 있다. 이때, 페로브스카이트 화합물을 포함하는 제1 광전 변환부를 형성하는 제1 광전 변환부 형성 단계 이후에 수행되는 전극 형성 단계 등의 공정 온도를 낮은 온도로 유지하여 비정질 부분으로 구성되는 제1 반도체층 또는 페로브스카이트 화합물을 포함하는 제1 광전 변환부의 특성 열화 등을 효과적으로 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 전면을 도시한 전면 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 광전 변환부에 포함되는 복수의 층의 도전형 및 역할의 일 예를 모식적으로 도시한 도면이다.
도 4는 도 3에 도시한 태양 전지, 그리고 비교예 1 및 2에 따른 태양 전지의 광전 변환부의 에너지 밴드를 개략적으로 도시한 에너지 밴드 다이어그램이다.
도 5는 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 다른 예를 모식적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 또 다른 예를 모식적으로 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 또 다른 예를 모식적으로 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 태양 전지를 도시한 평면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 본 명세서에서 "제1" 또는 "제2"의 표현은 서로 간의 구별을 위하여 사용된 것일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 전면을 도시한 전면 평면도이다. 명확한 이해를 위하여 도 2에서는 제1 전극의 제1 전극층의 도시를 생략하고 제2 전극층을 위주로 도시하였다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 제1 및 제2 광전 변환부(110, 120)를 포함하는 광전 변환부(10)를 포함할 수 있다. 즉, 광전 변환부(10)가 서로 적층되는 복수의 광전 변환부(110, 120)을 포함하는 탠덤형 구조를 가질 수 있다. 이때, 제2 광전 변환부(120)에서 제1 도전형을 가지는 제1 반도체층(124)과 제2 도전형을 가지는 제2 반도체층(126)이 서로 다른 결정 구조를 가진다.
좀더 구체적으로, 광전 변환부(10)가 페로브스카이트 화합물로 구성되는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)와, 반도체 기판(일 예로, 실리콘 기판)(122)을 포함하는 제2 광전 변환부(120)를 포함할 수 있다. 이때, 제2 광전 변환부(120)는, 반도체 기판(122)과, 반도체 기판(122)의 일면(일 예로, 전면)에서 반도체 기판(122)과 별개로 형성된 제1 반도체층(124)과, 반도체 기판(122)의 타면(일 예로, 후면)에서 반도체 기판(10)과 별개로 형성되며 제1 반도체층(124)과 다른 결정 구조를 가지는 제2 반도체층(126)을 포함할 수 있다. 그리고 태양 전지(100)는 광전 변환부(10)의 일면(일 예로, 전면)에서 광전 변환부(10)에 전기적으로 연결되는 제1 전극(42)과, 광전 변환부(10)의 타면(일 예로, 후면)에서 광전 변환부(10)에 전기적으로 연결되는 제2 전극(44)를 포함할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다.
본 실시예에서 제2 광전 변환부(120)에서 반도체 기판(122)은 단일 반도체 물질(일 예로, 4족 원소)를 포함하는 결정질 반도체(예를 들어, 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 그러면, 결정성이 높아 결함이 적은 반도체 기판(122)을 기반으로 하므로, 제2 광전 변환부(120)가 우수한 전기적 특성을 가질 수 있다. 특히, 반도체 기판(122)이 단결정 반도체, 일 예로, 단결정 실리콘으로 구성되어 더 우수한 전기적 특성을 가질 수 있다. 이와 같이 제2 광전 변환부(120)는 결정질 반도체 기판(122)을 포함하는 결정질 실리콘 태양 전지 구조를 가질 수 있다.
반도체 기판(122)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철 또는 반사 방지 구조를 가질 수 있다. 요철 또는 반사 방지 구조는, 일 예로, 반도체 기판(122)의 전면 및/또는 후면을 구성하는 표면이 반도체 기판(122)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이에 의하여 상대적으로 큰 표면 거칠기를 가지면 광의 반사율을 낮출 수 있다. 도면에서는 반도체 기판(122)의 전면 및 후면에 각기 요철 또는 반사 방지 구조를 형성하여 반사 방지 효과를 최대화한 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 전면 및 후면 중 적어도 하나에 요철 또는 반사 방지 구조가 형성되거나, 전면 및 후면 모두 요철 또는 반사 방지 구조가 구비되지 않을 수 있다. 이와 같은 다른 실시예들의 일부에 대해서는 도 10 및 도 11을 참조하여 추후에 좀더 상세하게 설명한다. 이 외에도 다양한 변형이 가능하다.
본 실시예에서 반도체 기판(122)은 제1 또는 제2 도전형 도펀트가 제1 또는 제2 반도체층(124, 126)보다 낮은 도핑 농도로 도핑되어 제1 또는 제2 도전형을 가지는 베이스 영역으로 구성될 수 있다. 즉, 반도체 기판(122)은 베이스 영역에 추가적으로 도펀트를 도핑하여 형성된 도핑 영역을 구비하지 않고, 베이스 영역만을 구비할 수 있다.
본 실시예에서 반도체 기판(122)의 일면(일 예로, 전면) 위에 위치한 제1 반도체층(124)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 반도체층일 수 있다. 그리고 반도체 기판(122)의 타면(일 예로, 후면) 위에 위치한 제2 반도체층(126)은 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 반도체층일 수 있다.
일 예로, 제1 및 제2 도전형 도펀트 중에서 p형의 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있고, n형의 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 반도체 기판(122)의 제1 또는 제2 도전형 도펀트와 제1 또는 제2 반도체층(124, 126)의 제1 또는 제2 도전형 도펀트는 서로 동일한 물질일 수도 있고 서로 다른 물질일 수도 있다.
반도체 기판(122), 제1 및 제2 반도체층(124, 126)의 도전형에 따라 제1 및 제2 반도체층(124, 126)의 역할, 제1 광전 변환부(110)에 포함되는 제1 및 제2 전달층(114, 116)의 물질, 역할 등이 달라질 수 있다. 이에 대해서는 제1 광전 변환부(110) 및 제1 및 제2 전극(42, 44)을 설명한 이후에 좀더 상세하게 설명한다.
그리고 반도체 기판(122)의 전면과 제1 반도체층(124) 사이에 제1 중간막(124a)이 구비될 수 있고, 반도체 기판(122)의 후면과 제2 반도체층(126) 사이에 제2 중간막(126a)이 구비될 수 있다. 일 예로, 반도체 기판(122)의 전면에 제1 중간막(124a)이 접촉 형성되고 제1 중간막(124a)에 제1 반도체층(124)이 접촉 형성되며, 반도체 기판(122)의 후면에 제2 중간막(126a)이 접촉 형성되고 제2 중간막(126a)에 제2 반도체층(126)이 접촉 형성될 수 있다. 이에 의하면 구조를 단순화하여 캐리어 이동 경로를 단순화할 수 있는데, 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
본 실시예에서 제1 및 제2 반도체층(124, 126), 및/또는 제1 및 제2 중간막(124a, 126a)은 반도체 기판(122)의 전면 및 후면에서 각기 전체적으로 형성될 수 있다. 이에 의하여 제1 및 제2 반도체층(124, 126), 및/또는 제1 및 제2 중간막(124a, 126a)을 충분한 면적으로 별도의 패터닝 없이 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서는 제1 및 제2 반도체층(124, 126)이 각기 반도체 기판(122) 또는 베이스 영역과 별개로 형성되는 반도체층으로 구성된 것을 예시하였다. 이에 따라 제1 및 제2 반도체층(124, 126)의 결정 구조가 반도체 기판(122)과 서로 다를 수 있다. 이에 의하면 반도체 기판(122)이 도핑 영역을 구비하지 않아 우수한 패시베이션 특성 등을 가질 수 있고, 제1 및 제2 반도체층(124, 126)을 간단한 공정에 의하여 쉽게 형성할 수 있다. 또한, 우수한 특성을 가지며 가격이 비싼 반도체 기판(122)의 두께를 줄여 비용을 절감할 수 있다.
이에 더하여, 본 실시예에서는 반도체 기판(122) 위에 별개로 형성되는 제1 반도체층(124) 및 제2 반도체층(126)이 서로 다른 결정 구조를 가질 수 있다. 그리고 제1 중간막(124a)과 제2 중간막(126b)이 서로 다른 물질을 포함할 수 있다. 이에 대해서는 제1 광전 변환부(110), 제1 및 제2 전극(42, 44)을 설명한 후에 좀더 상세하게 설명한다.
제2 광전 변환부(120)의 일면(일 예로, 전면) 위에 또는 제1 반도체층(124) 위에 접합층(터널 접합층)(110a)이 위치하여 제2 광전 변환부(120)와 그 위에 위치하는 제1 광전 변환부(110)를 전기적으로 연결한다. 도 1에서는 접합층(110a)이 제2 광전 변환부(124)의 제1 반도체층(124)과 제1 광전 변환부(110)의 제2 전달층(116)에 각기 접촉하여 구조를 단순화한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 이러한 접합층(110a)은 캐리어의 터널링이 원활하게 일어날 수 있도록 얇은 두께, 일 예로, 제1 전극(42)의 제1 전극층(420)의 두께보다 얇은 두께를 가질 수 있다.
접합층(110a)은 제1 광전 변환부(110)와 제2 광전 변환부(120)를 전기적으로 연결할 수 있으며 제2 광전 변환부(120)에 사용되는 광(일 예로, 장파장의 광)이 투과할 수 있는 물질을 포함할 수 있다. 일 예로, 접합층(110a)은 투명 전도성 물질(일 예로, 투명 전도성 산화물), 전도성 탄소 물질, 전도성 고분자, n형 또는 p형 비정질 실리콘 등의 다양한 물질 중 적어도 하나를 포함할 수 있다. 또는, 접합층(110a)이 서로 다른 굴절율을 가지는 실리콘층을 교대로 적층한 구조로 형성되어, 제1 광전 변환부(110)에 사용되는 광(일 예로, 단파장의 광)을 제1 광전 변환부(110)로 반사시키고 제2 광전 변환부(120)에 사용되는 광(일 예로, 장파장의 광)을 투과하여 제2 광전 변환부(120)로 제공할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 접합층(110a)의 물질, 구조 등으로는 다양한 물질이 적용될 수 있다.
접합층(110a) 위에는 페로브스카이트 화합물을 포함하는 광전 변환층(112)을 포함하는 제1 광전 변환부(110)가 위치할 수 있다. 좀더 구체적으로, 제1 광전 변환부(110)는 광전 변환층(112)과, 제2 광전 변환부(120)에 인접한 광전 변환층(112)의 일면과 반대되는 타면에서 광전 변환층(112)과 제1 전극(42) 사이에 위치하는 위치하는 제1 전달층(제1 캐리어 전달층)(114)과, 제2 광전 변환부(120)에 인접한 광전 변환층(112)의 일면에서 접합층(110a)과 광전 변환층(112) 사이에 위치하는 제2 전달층(제2 캐리어 전달층)(116)을 포함할 수 있다.
예를 들어, 광전 변환층(112)은 페로브스카이트 구조를 가지는 페로브스카이트 화합물로 구성되는 광에 의하여 여기되어 캐리어(전자 및 정공)을 형성할 수 있는 광 활성층일 수 있다. 일 예로, 페로브스카이트 구조는 AMX3 (여기서, A는 1가의 유기 암모늄 양이온 또는 금속 양이온; M은 2가의 금속 양이온; X는 할로겐 음이온을 의미한다)의 화학식을 가질 수 있다. 이러한 광전 변환층(112)은 AMX3로서 CH3NH3PbI3, CH3NH3PbIxCl(3-x), CH3NH3PbIxBr(3-x), CH3NH3PbClxBr(3-x), HC(NH2)2PbI3, HC(NH2)2PbIxCl(3-x), HC(NH2)2PbIxBr(3-x), HC(NH2)2PbClxBr(3-x) 등을 포함하거나, AMX3의 A에 Cs가 일부 도핑된 화합물을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 광전 변환층(112)으로 다양한 물질이 사용될 수 있다.
광전 변환부(112)의 타면(일 예로, 후면)에서 접합층(110a)과 광전 변환층(112) 사이에 위치하는 제2 전달층(116)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제2 캐리어를 추출하여 전달하는 층이고, 광전 변환층(112)의 일면(일 예로, 전면) 위에서 광전 변환층(112)과 제1 전극(42) 사이에 위치하는 제1 전달층(114)은 광전 변환층(112)과의 밴드갭 관계에 의하여 제1 캐리어를 추출하여 전달하는 층이다. 여기서, 제1 캐리어라 함은 제1 반도체층(124)의 제1 도전형에 의하여 제1 반도체층(124)으로 이동하는 캐리어로서 제1 도전형에 대한 다수 캐리어(majority carrier)이다. 제1 반도체층(124)이 n형이면 제1 캐리어가 전자이고 제1 반도체층(124)이 p형이면 제1 캐리어가 정공이다. 그리고 제2 캐리어라 함은 제2 반도체층(126)의 제2 도전형에 의하여 제2 반도체층(126)으로 이동하는 캐리어로서 제2 도전형에 대한 다수 캐리어이다. 제2 반도체층(126)이 p형이면 제2 캐리어가 정공이고 제2 반도체층(126)이 n형이면 제2 캐리어가 전자이다.
제1 및 제2 전달층(114, 116) 중에서 전자를 전달하는 층을 전자 전달층이라 할 수 있고, 정공을 전달하는 층을 정공 전달층이라 할 수 있다. 예를 들어, 정공 전달층으로는 스피로-바이플루오렌 화합물(예를 들어, 2,2',7,7'-tetrakis(N,N-di-p-methoxyphenylamine)-9,9'-spirobifluorene(spiro-OMeTAD) 등), 폴리-트리아릴아민(poly-triarylamine, PTAA), 또는 금속 화합물(예를 들어, 몰리브덴 산화물 등)을 포함할 수 있다. 그리고 전자 전달층으로는 풀러렌(C60) 또는 이의 유도체(예를 들어, 페닐-C61-부티르산 메틸 에스테르(phenyl-C61-butyric acid methyl ester, PCBM) 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전달층(114) 및 제2 전달층(116), 또는 전자 전달층 및 정공 전달층으로 제1 또는 제2 캐리어를 전달하는 역할을 수행할 수 있는 다양한 물질을 포함할 수 있다.
도 1에서는 제2 전달층(116), 광전 변환층(112) 및 제1 전달층(114)이 서로 접촉하여 캐리어 이동 경로를 최소화한 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
광전 변환부(10)(일 예로, 제1 광전 변환부(110)의 전면 쪽에 위치하는 제1 전달층(114)) 위에 제1 전극(42)이 위치하고, 광전 변환부(10)(일 예로, 제2 광전 변환부(120)의 후면 쪽에 위치하는 제2 반도체층(126)) 위에 제2 전극(44)이 위치할 수 있다.
본 실시예에서 제1 전극(42)은 광전 변환부(10)의 일면(일 예로, 전면) 위에 차례로 적층되는 제1 전극층(420) 및 제2 전극층(422)을 포함할 수 있다.
여기서, 제1 전극층(420)은 광전 변환부(10)(일 예로, 제1 광전 변환부(110)의 전면 쪽에 위치하는 제1 전달층(114)) 위에 전체적으로 형성될 수 있다. 일 예로, 제1 전극층(420)은 광전 변환부(10)(일 예로, 제1 광전 변환부(110)의 전면 쪽에 위치하는 제1 전달층(114))에 접촉하면서 이 위에 전체적으로 형성될 수 있다. 본 명세서에서 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 광전 변환부(10)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 전극층(420)이 제1 광전 변환부(110) 위에 전체적으로 형성되면, 제1 캐리어가 제1 전극층(420)을 통하여 쉽게 제2 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다.
이와 같이 제1 전극층(420)이 광전 변환부(10) 위에서 전체적으로 형성되므로 제1 전극층(420)은 광을 투과할 수 있는 물질(투광성 물질)로 구성될 수 있다. 즉, 제1 전극층(420)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 한다. 이에 따라 제1 전극층(420)이 광전 변환부(10) 위에 전체적으로 형성되어도 광의 투과를 차단하지 않는다. 일 예로, 제1 전극층(420)이 투명 전도성 물질(예를 들어, 투명 전도성 산화물, 일 예로, 금속 도핑된 인듐 산화물, 탄소 나노 튜브(carbon nano tube, CNT) 등을 포함할 수 있다. 금속 도핑된 인듐 산화물로는, 주석 도핑된 인듐 산화물(tin doped indium oxide, ITO), 텅스텐 도핑된 인듐 산화물(tungsten-doped indium oxide, IWO), 세슘 도핑된 인듐 산화물(cesium-doped indium oxide, ICO) 등을 들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(420)이 그 외의 다양한 물질을 포함할 수 있다.
그리고 제1 전극층(420) 위에 제2 전극층(422)이 형성될 수 있다. 일 예로, 제2 전극층(422)은 제1 전극층(422)에 접촉 형성될 수 있다. 제2 전극층(422)은 제1 전극층(420)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이에 의하여 제2 전극층(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성을 좀더 향상할 수 있다. 일 예로, 제2 전극층(422)은 우수한 전기 전도도를 가지는 불투명한 금속 또는 제1 전극층(420)보다 투명도가 낮은 금속으로 구성될 수 있다.
이와 같이 제2 전극층(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)을 최소화할 수 있도록 부분적으로 형성되어 일정한 패턴을 가질 수 있다. 이에 의하여 제2 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다.
예를 들어, 제2 전극층(422)이 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a)을 포함할 수 있다. 도 2에서는 핑거 전극(42a)이 서로 평행하며 광전 변환부(10)(일 예로, 반도체 기판(122))의 메인 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제2 전극층(422)은 핑거 전극들(42a)과 교차하는 방향으로 형성되어 핑거 전극(42a)을 연결하는 버스바 전극(42b)을 포함할 수 있다. 이러한 버스 전극(42b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a)의 폭보다 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b)의 폭이 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극층(422)이 다양한 평면 형상을 가질 수 있다.
본 실시예에서 제2 전극(44)은 제1 전극(42)과 다른 적층 구조를 가질 수 있다. 이는 제1 광전 변환부(110)의 물질과 제2 광전 변환부(120)에 포함되는 제2 반도체층(126)의 결정 구조를 고려한 것인데, 이에 대해서는 추후에 좀더 상세하게 설명한다.
예를 들어, 본 실시예에서 제2 전극(44)이 광전 변환부(10)의 타면(일 예로, 후면) 위에 위치하는 금속 전극층(442)을 포함할 수 있다. 일 예로, 제2 전극(44)이 광전 변환부(10)(좀더 구체적으로, 제2 반도체층(126))에 접촉하는 금속 전극층(442)의 단일층으로 구성되고, 투명 전도성 산화물층 등을 더 구비하지 않을 수 있다.
제2 전극(42)의 금속 전극층(442)은 제1 전극(42)의 제1 전극층(420)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 일 예로, 제2 전극(42)의 금속 전극층(442)은 우수한 전기 전도도를 가지는 불투명한 금속 또는 제1 전극(42)의 제1 전극층(420)보다 투명도가 낮은 금속으로 구성될 수 있다. 이와 같이 금속 전극층(442)이 광전 변환부(10) 위에서 부분적으로 형성되어 일정한 패턴을 가질 수 있다. 이에 의하여 양면 수광 구조에서는 금속 전극층(442)이 형성되지 않은 부분으로 광이 입사할 수 있다.
예를 들어, 금속 전극층(442)이 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극을 포함하고, 핑거 전극들과 교차하는 방향으로 형성되어 핑거 전극을 연결하는 버스바 전극을 더 포함할 수 있다. 금속 전극층(442)이 광전 변환부(10)의 타면 위에 위치한다는 점을 제외하고는, 제1 전극(42)의 제2 전극층(422)에 포함되는 핑거 전극(42a) 및 버스바 전극(42b)에 대한 설명이 금속 전극층(442)의 핑거 전극 및 버스바 전극에 적용될 있다. 이때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극 및 버스바 전극의 폭, 피치 등과 서로 동일하거나 서로 다른 값을 가질 수 있다. 그리고 제1 전극(42)의 제2 전극층(422)과 제2 전극(44)의 금속 전극층(442)은 서로 동일하거나, 또는 서로 다른 물질, 조성, 형상, 또는 두께를 가질 수 있다.
본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 금속 전극층(442)이 일정한 패턴을 가져 광전 변환부(110, 120)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다.
상술한 설명에서는 제1 전극(42)의 제2 전극층(422)과 제2 전극(44)의 금속 전극층(442)이 각기 패턴을 가지면서 서로 동일 또는 유사한 평면 형상을 가지는 것을 예시하였다. 그러나 제1 전극(42)의 제2 전극층(422)과 제2 전극(44)의 금속 전극층(442)이 서로 다른 평면 형상을 가질 수 있다. 일 예로, 태양 전지(100)가 후면으로 광이 입사되지 않는 단면 수광형 구조를 가지는 경우에는, 이 경우에는 제2 전극(44) 또는 금속 전극층(442)이 광전 변환부(10)(좀더 구체적으로, 제2 반도체층(126) 위에서 전체적으로 형성(접촉 형성)될 수도 있다. 이와 같이 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)의 형상, 배치 등은 다양하게 변형될 수 있다.
본 실시예에서는 제2 전극층(422) 또는 금속 전극층(442)이 금속과 수지를 포함하는 인쇄층을 포함할 수 있다. 여기서, 제2 전극층(422)이 제1 전극층(420)에 접촉하여 형성되고 금속 전극층(442)이 위치하는 제2 반도체층(126)의 표면에 절연막이 구비되지 않아, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다. 이에 본 실시예에서는 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 구비하지 않고, 금속과 수지(바인더, 경화제, 첨가제)만을 포함하는 저온 소성 페이스트를 이용하여 인쇄층을 형성할 수 있다.
좀더 구체적으로, 유리 프릿을 구비하지 않으며 금속과 수지를 포함하는 저온 소성 페이스트를 도포하고 이를 열처리하여 경화시켜 인쇄층을 형성할 수 있다. 이에 따라 제2 전극층(422) 또는 금속 전극층(442)에 포함되는 인쇄층은 복수의 금속 입자가 소결(sintering)되지 않고 서로 접촉하여 응집(aggregation)되어서 전도성을 가질 수 있다. 일 예로, 기존의 저온 공정에서 사용하는 온도보다 더 낮은 온도(일 예로, 150℃ 이하)에서 저온 소성 페이스트를 경화하여, 제2 전극층(422) 또는 금속 전극층(442)에 포함되는 인쇄층에서 복수의 금속 입자가 완벽하게 네킹(necking)되지 않고 서로 접촉되면서 연결되는 형상을 가질 수 있다.
이와 같이 제2 전극층(422) 또는 금속 전극층(442)이 저온 소성 페이스트를 이용한 형성된 인쇄층을 포함하면, 간단한 공정으로 제2 전극층(422) 또는 금속 전극층(442)의 형성이 가능하며 제2 전극층(422) 또는 금속 전극층(442)의 형성 공정에서 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)의 열화 현상 등이 발생하는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제2 전극층(422) 또는 금속 전극층(442)이 인쇄층 이외의 별도의 금속층 등을 더 포함할 수도 있고, 제2 전극층(422) 또는 금속 전극층(442)이 인쇄층을 포함하지 않고 도금층, 스퍼터링층 등을 포함할 수도 있다. 그 외의 다양한 변형이 가능하다.
제2 전극층(422) 또는 금속 전극층(442)은 다양한 금속을 포함할 수 있다. 예를 들어, 제2 전극층(422) 또는 금속 전극층(442)이 은, 구리, 금, 알루미늄 등 다양한 금속을 포함할 수 있다. 본 실시예에서 제2 전극층(422)과 금속 전극층(442)은 서로 동일한 물질, 구조, 형상, 두께 등을 가질 수도 있고 서로 다른 물질, 구조, 형상, 두께 등을 가질 수 있다. 일 예로, 제2 전극층(422)의 폭이 금속 전극층(442)의 폭보다 작거나, 및/또는 제2 전극층(422)의 두께가 금속 전극층(442)의 두께보다 클 수 있다. 이는 전면에 위치한 제2 전극층(4220에 의한 쉐이딩 손실을 줄이면서 비저항을 충분하게 확보하기 위한 것이나, 본 발명이 이에 한정되는 것은 아니다.
이와 같이 본 실시예에 따른 광전 변환부(10)는 단일 반도체 물질(일 예로, 실리콘) 기반의 제2 광전 변환부(120)와 페로브스카이트 화합물 기반의 제1 광전 변환부(110)가 접합층(110a)에 의하여 접합된 탠덤형 구조를 가질 수 있다. 이때, 제2 광전 변환부(120)보다 제1 광전 변환부(110)가 더 큰 밴드 갭을 가지게 된다. 즉, 제1 광전 변환부(110)는 상대적으로 큰 밴드갭을 가져 상대적으로 작은 파장을 가지는 단파장을 흡수하여 이를 이용하여 광전 변환을 일으키며, 제2 광전 변환부(120)는 제1 광전 변환부(110)보다 낮은 밴드갭을 가져 제1 광전 변환부(110)에서 사용하는 광보다 큰 파장을 가지는 장파장을 효과적으로 흡수하여 이를 이용하여 광전 변환을 일으킨다.
좀더 상세하게, 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 제1 캐리어가 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어가 제1 광전 변환부(110) 및 제2 광전 변환부(120)을 거쳐 제2 전극(420) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 제1 캐리어 및 제2 캐리어를 생성한다. 이때, 제1 캐리어는 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 제2 캐리어는 제2 전극(44) 쪽으로 이동하여 수집된다.
앞서 언급한 바와 같이 본 실시예에서 제1 광전 변환부(110)에 포함되는 제1 반도체층(124)과 제2 반도체층(126)은 서로 다른 결정 구조를 가지고, 제1 중간막(124a)과 제2 중간막(126a)이 서로 다른 물질을 가질 수 있다. 즉, 제1 광전 변환부(110)의 일면에서 제1 중간막(124a) 및/또는 제1 반도체층(124)에 의하여 형성되는 접합 구조와 타면에서 제2 중간막(126a) 및/또는 제1 반도체층(126)에 의하여 형성되는 접합 구조가 서로 다르다. 그리고 제1 광전 변환부(110)에 인접한 제1 전극(42)과 제2 광전 변환부(120)에 인접한 제2 전극(44)이 서로 다른 ㅈ거층 구조를 가질 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(122)의 전면 위에 위치하는 제1 반도체층(124)이 제1 도전형 도펀트가 도핑되는 비정질 부분(일 예로, 비정질층)을 포함할 수 있다. 좀더 구체적으로, 본 실시예에서 제1 반도체층(124)은 제1 도전형 도펀트가 도핑되며 수소화된 비정질 부분(즉, 수소를 포함하는 비정질 부분)을 포함할 수 있다. 일 예로, 제1 반도체층(124)을 형성하는 공정에서 수소를 포함하도록 제1 반도체층(124)을 형성할 수 있는데, 이에 대해서는 태양 전지(100)의 제조 방법에서 상세하게 설명한다.
여기서, 비정질 부분을 포함한다 함은 전체적으로 비정질 구조를 가지는 것 뿐만 아니라, 결정질 구조를 가지는 부분을 포함하되 비정질 구조를 가지는 부분의 부피비가 결정질 구조를 가지는 부분의 부피비보다 큰 것을 포함할 수 있다. 예를 들어, 비정질 구조를 가지는 매트릭스(matrix) 내부에 나노 결정(nanocrystal), 마이크로 결정(microcrystal) 등이 일부 구비되는 것도 비정질 부분을 포함한다고 할 수 있다. 여기서, 나노 결정은 나노미터 수준(예를 들어, 1nm 이상, 1um 미만)의 크기(일 예로, 평균 크기)를 가지는 결정을 의미할 수 있고, 마이크로 결정은 마이크로미터 수준(예를 들어, 1um 이상, 1mm 미만)의 크기(일 예로, 평균 크기)를 가지는 결정을 의미할 수 있다. 이러한 나노 결정, 마이크로 결정 등은 공정 조건을 제어하여 의도적으로 형성될 수도 있고, 공정 중에 자연스럽게 형성될 수도 있다. 예를 들어, 수소를 포함하도록 제1 반도체층(124)을 형성하면, 수소에 의하여 결함이 제거되면서 비정질 부분 중 일부 부분에서 결정화가 일어나거나 비정질 부분 내에 존재하는 결정의 크기가 커질 수 있는데, 이에 의하여 나노 결정, 마이크로 결정 등이 형성될 수 있다.
예를 들어, 제1 반도체층(124)이 제1 도전형 도펀트가 도핑되며 수소를 포함하는 비정질 실리콘층, 비정질 실리콘 산화물층, 비정질 실리콘 탄화물층 중 적어도 하나를 포함할 수 있다. 여기서, 비정질 실리콘, 비정질 실리콘 산화물층, 또는 비정질 실리콘 탄화물층이라 함은 실리콘, 실리콘 산화물, 실리콘 탄화물을 주요 물질로 포함하는 비정질 부분을 구비하는 것을 의미할 수 있다. 일 예로, 제1 반도체층(124)이 제1 도전형 도펀트가 도핑되며 수소를 포함하며 전체적으로 비정질 구조를 가지는 비정질 실리콘층으로 구성될 수 있다.
일 예로, 제1 반도체층(124)이 비정질 실리콘층을 포함하면, 반도체 기판(122)과 동일한 반도체 물질을 포함하여 반도체 기판(122)과의 특성 차이를 최소화할 수 있다. 다른 예로, 제1 반도체층(124)이 비정질 실리콘 산화물층 또는 비정질 실리콘 탄화물을 포함하면, 높은 에너지 밴드갭을 가져 캐리어를 효과적으로 이동시킬 수 있으며 반도체 기판(122)에 포함되는 반도체 물질을 포함하여 반도체 기판(122)과 유사한 특성을 가지도록 할 수 있다.
이와 같이 제1 반도체층(124)이 비정질 부분으로 구성되면 수소를 많이 포함하여 수소 패시베이션 특성을 향상할 수 있으며 제1 광전 변환부(110) 및/또는 접합층(110a)과의 정합성이 우수하여 우수한 패시베이션 특성 및 우수한 연결 특성을 가질 수 있다.
이러한 제1 반도체층(124)과 반도체 기판(122) 사이에 위치하는 제1 중간막(124a)이 반도체 물질을 포함하여 제1 반도체층(124)과 반도체 기판(122)의 전기적 연결 특성 등을 향상할 수 있다. 일 예로, 제1 중간막(124a)이 진성 비정질 실리콘을 포함하여, 반도체 기판(122)과의 격자 불일치(lattice mismatch)를 최소화하여 반도체 기판(122)의 표면에서의 재결합을 효과적으로 방지하여 패시베이션 특성을 향상할 수 있다. 일 예로, 제1 중간막(124a)은 수소화된 진성 비정질 실리콘층(즉, 수소를 포함하는 진성 비정질 실리콘층)일 수 있다. 이에 의하여 패시베이션 특성을 향상할 수 있다.
이에 의하여 반도체 기판(122) 및 제1 반도체층(124)이 반도체 물질(일 예로, 실리콘)로 구성된 제1 중간막(124a)을 사이에 두고 서로 동일한 반도체 물질(일 예로, 실리콘)을 포함하되 서로 다른 결정 구조를 가지는 이종 접합(hetero-junction) 구조를 가질 수 있다.
그리고 반도체 기판(122)의 후면 위에 위치하는 제2 반도체층(126)이 제2 도전형 도펀트가 도핑되는 다결정 부분(일 예로, 다결정층)을 포함할 수 있다. 좀더 구체적으로, 본 실시예에서 제1 반도체층(124)은 제2 도전형 도펀트가 도핑되며 수소화된 다결정 부분(즉, 수소를 포함하는 비정질 부분)을 포함할 수 있다. 이를 위하여, 일 예로, 제2 반도체층(126)의 패시베이션 특성을 향상하기 위하여 제2 반도체층(126)에 수소를 주입하는 수소 주입 공정을 수행할 수 있다. 제2 반도체층(126)을 형성하는 공정은 제1 반도체층(124)을 형성하는 공정보다 높은 온도에서 수행되므로 제1 반도체층(124) 내에 수소가 존재하더라도 제1 반도체층(124)을 형성하는 공정 중에 탈수소 현상이 일어날 수 있다. 이에 제1 반도체층(124)과 달리 수소 주입 공정을 추가로 수행하는 것인데, 이에 대해서는 태양 전지(100)의 제조 방법에서 좀더 상세하게 설명한다.
여기서, 다결정 부분을 포함한다 함은 전체적으로 다결정 구조를 가지는 것 뿐만 아니라, 다결정 구조를 가지는 부분의 부피비가 비정질 구조를 가지는 부분의 부피비보다 큰 것을 포함할 수 있다. 일 예로, 본 실시예에서 제2 반도체층(126)이 전체적으로 다결정 구조를 가지는 다결정 반도체층으로 이루어져 우수한 광전 변환 효율 및 우수한 전기적 특성을 가질 수 있다.
예를 들어, 제2 반도체층(126)이 제2 도전형 도펀트가 도핑되며 수소를 포함하는 다결정 실리콘층을 포함할 수 있다. 여기서, 다결정 실리콘층이라 함은 실리콘을 주요 물질로 포함하는 다결정 부분을 구비하는 것을 의미할 수 있다. 일 예로, 제2 반도체층(126)이 제2 도전형 도펀트가 도핑되며 수소를 포함하며 전체적으로 다결정 구조를 가지는 다결정 실리콘층으로 구성될 수 있다.
이와 같이 제2 반도체층(126)이 다결정 부분으로 구성되면 높은 캐리어 이동도를 가질 수 있어 우수한 광전 변환 효율 및 우수한 전기적 특성을 가질 수 있다.
이러한 제2 반도체층(126)과 반도체 기판(122) 사이에 위치하는 제2 중간막(126a)은 반도체 기판(122)의 표면을 패시베이션하는 패시베이션막의 역할을 할 수 있다. 또는, 제2 중간막(126a)이 제2 반도체층(126)의 제2 도전형 도펀트가 도펀트가 반도체 기판(122)으로 지나치게 확산하는 것을 방지하는 도펀트 제어 역할 또는 확산 배리어로서의 역할을 수행할 수 있다. 일 예로, 제2 중간막(126a)이 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 제2 중간막(126a)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어만이 제2 중간막(126a)을 통과할 수 있도록 한다. 즉, 제2 중간막(126a)은 일종의 터널링막일 수 있다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제2 중간막(126a)을 통과할 수 있다.
이러한 제2 중간막(126a)은 상술한 역할을 수행할 수 있는 다양한 물질을 포함할 수 있는데, 예를 들어, 절연 물질을 포함할 수 있다. 제2 중간막(126a)이 절연 물질을 포함하면 다결정 부분으로 구성된 제2 반도체층(126)으로의 캐리어 전달이 원활하게 이루어질 수 있다. 예를 들어, 제2 중간막(126a)이 산화막, 실리콘을 포함하는 유전막 또는 절연막, 질화 산화막, 탄화 산화막 등으로 이루어질 수 있다. 일 예로, 제2 중간막(126a)이 실리콘 산화막으로 형성하면, 제2 중간막(126a)을 쉽게 제조할 수 있으며 제2 중간막(126a)을 통한 캐리어 전달이 원활하게 이루어질 수 있다.
이에 의하여 반도체 기판(122), 제2 반도체층(126) 및/또는 제2 중간막(126a)이 서로 동일한 반도체 물질(일 예로, 실리콘)을 포함하되 절연 물질로 구성된 제2 중간막(126a)(즉, 절연막)을 사이에 두고 접합되는 절연 접합(insulation-junction) 구조 또는 터널 접합 구조(tunnel-junction) 구조를 가질 수 있다. 이때, 제2 중간막(126a)의 두께가 얇기 때문에 캐리어의 이동을 방해하지 않을 수 있다.
본 실시예에서 반도체 기판(122)의 후면에 위치하는 제2 반도체층(126)을 상대적으로 광을 많이 흡수하는 다결정 부분으로 구성하고, 반도체 기판(122)의 전면에 위치하는 제1 반도체층(124)을 제2 반도체층(126)보다 광을 적게 흡수하는 비정질 부분으로 구성한다. 이에 의하여 반도체 기판(122)의 전면에서의 원하지 않는 광 흡수를 최소화할 수 있다. 그리고 반도체 기판(122)의 후면에 위치한 제2 반도체층(126)에서는 캐리어 이동 특성, 전기적 연결 특성 등을 효과적으로 향상할 수 있다.
그리고 제1 광전 변환부(110)와 인접하여 위치하는 제1 반도체층(124) 및/또는 제1 중간막(124a)이 비정질 부분으로 구성하여, 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)와의 정합성을 향상하여 캐리어 이동 특성을 향상할 수 있다. 그리고 비정질 부분으로 구성되는 제1 반도체층(124)은 수소를 포함하여 우수한 수소 패시베이션 특성을 가질 수 있으므로 기존에 수소 패시베이션 특성을 향상하기 위하여 접합층(110a)과 제1 반도체층(124) 사이에 위치하였던 패시베이션막을 제거할 수 있다. 이러한 패시베이션막은 절연 물질로 구성되는 절연막이므로 접합층(110a)과 제1 반도체층(124) 사이에 위치하면 제1 광전 변환부(110)와 제2 광전 변환부(120)를 통한 캐리어의 이동을 방해할 수 있다. 이에 대해서는 도 5를 참조하여 추후에 좀더 상세하게 설명한다. 일 예로, 제1 반도체층(124)은 접합층(110a)을 사이에 두고 제1 광전 변환층(110)과 직접 접촉할 수 있다. 즉, 제1 반도체층(124) 위에 접합층(110a)이 접촉하도록 위치하고, 접합층(110a) 위에 제1 광전 변환층(110)이 접촉하도록 위치할 수 있다. 그러면, 구조를 단순화할 수 있으며 캐리어의 이동을 원활하게 하도록 할 수 있다.
그리고 반도체 기판(122)에서 제1 광전 변환부(110)가 위치하는 면과 반대되는 면에 위치한 제2 반도체층(126)은 다결정 부분을 포함하여 캐리어 이동 특성, 전기적 연결 특성 등을 효과적으로 향상할 수 있다.
이때, 제2 반도체층(126)의 두께가 제1 반도체층(124)의 두께와 같거나 이보다 클 수 있다. 일 예로, 제2 반도체층(126)의 두께가 제1 반도체층(124)의 두깨보다 클 수 있다. 이는 제2 반도체층(126)이 반도체 기판(122)의 후면 쪽에 위치하여 상대적으로 큰 두께를 가져도 입사되는 광을 방해하는 정도가 크지 않을 수 있기 때문이다. 또는, 제1 반도체층(124)의 두께가 10nm 이하(일 예로, 5nm 내지 10nm), 제2 반도체층(126)의 두께가 10nm 이상(일 예로, 10nm 초과, 500nm 이하)일 수 있다. 이러한 두께는 제1 반도체층(124) 및 제2 반도체층(126)의 특성, 이를 통과하는 광의 양 등을 고려한 것이나 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 중간막(124a) 또는 제2 중간막(126a)의 두께는 제1 반도체층(124)의 두께 및 제2 반도체층(126)의 두께보다 각기 작을 수 있다. 좀더 구체적으로, 제2 중간막(126a)의 두께가 제1 중간막(124a)의 두께와 같거나 이보다 작을 수 있다. 일 예로, 제2 중간막(126a)의 두께가 제1 중간막(124a)의 두께보다 작을 수 있다. 이에 의하면, 제2 캐리어가 절연 물질로 구성된 제2 중간막(125a)을 원활하게 통과(일 예로, 터널링)할 수 있고, 제1 중간막(126a)이 상대적으로 두꺼운 두께를 가져 우수한 패시베이션 특성을 가지도록 할 수 있다. 또는, 제1 중간막(124a)의 두께가 8nm 이하(일 예로, 2nm 내지 8nm), 제2 중간막(126a)의 두께가 3nm 이하(일 예로, 1nm 내지 3nm)일 수 있다. 이러한 두께는 제1 중간막(124a) 및 제2 중간막(126a)의 역할 등을 고려한 것이나 본 발명이 이에 한정되는 것은 아니다.
이에 따라 본 실시예에서는 제1 중간막(124a)에 대한 제1 반도체층(124)의 두께 비율보다 제2 중간막(126b)에 대한 제2 반도체층(126)의 두께 비율이 더 클 수 있다. 이에 의하면, 서로 다른 결정 구조를 가져 서로 다른 접합 구조를 구성하는 제1 중간막(124a) 및 제1 반도체층(124), 그리고 제2 중간막(126a) 및 제2 반도체층(126)의 특성을 효과적으로 향상할 수 있다.
본 실시예에서 제1 반도체층(124)의 수소 함량이 제2 반도체층(126)의 수소 함량보다 클 수 있다. 이는 제1 반도체층(124)이 비정질 구조를 포함하여 상대적으로 많은 결함이 구비되므로 수소 결합 공간이 더 많기 때문이다. 이와 같이 제1 반도체층(124)의 수소 함량을 크게 하여 제1 반도체층(124)에 의한 패시베이션 특성을 좀더 향상할 수 있다. 일 예로, 제1 반도체층(124)의 수소 함량이 1X1020개/cm3 이상(예를 들어, 8X1021개/cm3 이하)일 수 있고, 제2 반도체층(126)의 수소 함량이 8X1020개/cm3 이하(예를 들어, 1X1019개/cm3 이상)일 수 있다. 이는 제1 반도체층(124) 및 제2 반도체층(126)의 결정 구조, 위치, 역할 등을 고려하여 효율을 최대화할 수 있도록 한정된 것이나 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 중간막(124a)의 수소 함량이 제2 중간막(126a)의 수소 함량보다 클 수 있다. 이는 제1 중간막(124a)이 비정질 구조를 가지는 반도체 물질로 구성되어 수소 결합 공간이 더 많기 때문이다. 이와 같이 제1 중간막(124a)의 수소 함량을 크게 하여 제1 중간막(124a)에 의한 패시베이션 특성을 좀더 향상할 수 있다. 일 예로, 제1 중간막(124a)의 수소 함량이 1X1020개/cm3 이상(예를 들어, 8X1021개/cm3)일 수 있고, 제2 중간막(126a)의 수소 함량이 1X1020개/cm3 이하(예를 들어, 1X1018개/cm3 이상)일 수 있다. 또는, 제2 중간막(126a)의 수소 함량이 제2 반도체층(126)과 같거나 이보다 작고, 제1 반도체층(124)의 수소 함량과 같거나 이보다 작을 수 있다. 특히, 제2 중간막(126a)의 수소 함량이 제2 반도체층(126)보다 작고, 제1 반도체층(124)의 수소 함량보다 작을 수 있다. 이는 제1 중간막(124a) 및 제2 중간막(126a)의 물질, 위치, 역할 등을 고려하여 효율을 최대화할 수 있도록 한정된 것이나 본 발명이 이에 한정되는 것은 아니다. 참조로, 제1 중간막(124a)과 제1 반도체층(124)은, 제1 도전형 도펀트의 포함 여부만 서로 다를 뿐, 동일한 물질 및 동일한 결정 구조를 가지므로 수소 함량이 동일 또는 유사한 수준을 가질 수 있다.
이와 함께 앞서 설명한 바와 같이, 제1 광전 변환부(110) 위에 위치하는 제1 전극(42)과 제2 광전 변환부(120)의 제2 반도체층(126) 위에 위치하는 제2 전극(44)이 서로 다른 적층 구조를 가질 수 있다. 좀더 구체적으로, 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)은 낮은 캐리어 이동도를 가지므로, 제2 전극층(422) 이외에도 수평 저항을 낮출 수 있도록 투명 전도성 물질로 구성되며 전체적으로 형성되는 제1 전극층(420)을 구비한 것이다. 반면, 제2 반도체층(126)은 우수한 캐리어 이동도를 가지는 다결정 구조 또는 다결정 부분을 구비하므로, 투명 전도성 물질로 이루어지는 별도의 투명 전극층 없이 제2 반도체층(126)에 직접 연결되는 금속 전극층(442)만을 구비할 수 있다. 이에 의하면 제2 전극(44)이 투명 전도성 물질로 이루어지는 별도의 투명 전극층을 구비하지 않아 재료 비용을 절감할 수 있으며 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 전극(44)이 제2 반도체층(126)과 금속 전극층(442)과 사이에 위치하는 투명 전극층을 더 구비할 수도 있다. 그 외의 다양한 변형이 가능하다.
앞서 언급한 바와 같이, 반도체 기판(122), 제1 및 제2 반도체층(124, 126)의 도전형에 따라 제1 및 제2 반도체층(124, 126), 제1 및 제2 전달층(114, 116)의 역할, 물질 등이 달라질 수 있다. 이를 고려하여 본 실시예의 일 예에 따른 태양 전지(100)의 구조를 도 3을 참조하여 설명하고 이에 따른 캐리어 이동 특성을 도 4를 참조하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 태양 전지(100)의 광전 변환부(10)에 포함되는 복수의 층의 도전형 및 역할의 일 예를 모식적으로 도시한 도면이다. 명확한 이해를 위하여 도 3에는 요철 또는 반사 방지 구조 등을 구체적으로 도시하지 않고 광전 변환부(10)에 포함되는 복수의 층의 적층 순서, 도전형 및 역할을 위주로 도시하였다.
도 3을 참조하면, 본 일 예에서는 반도체 기판(122)이 n형을 가질 수 있다. 반도체 기판(122)이 n형을 가지면 벌크(bulk) 특성이 우수하며 캐리어의 수명(life time)을 향상할 수 있다.
그리고 본 실시예에서 제1 반도체층(124)이 반도체 기판(122)과 동일한 도전형인 n형을 가지되 반도체 기판(122)보다 높은 도핑 농도를 가질 수 있고, 제2 반도체층(126)이 반도체 기판(122)과 다른 도전형인 p형을 가질 수 있다. 이에 따라 반도체 기판(122)의 후면에 위치하는 제2 반도체층(126)이 반도체 기판(122)과 pn 접합을 형성하는 에미터 영역을 구성하고, 전면에 위치하는 제1 반도체층(124)이 전면 전계(front surface field)를 형성하여 재결합을 방지하는 전면 전계 영역을 구성할 수 있다. 그러면, 광전 변환에 직접 관여하는 에미터 영역이 후면에 위치하므로, 에미터 영역을 충분한 두께로 형성할 수 있어(일 예로, 전면 전계 영역보다 두껍게 형성하여) 광전 변환 효율을 향상할 수 있다. 그리고 제1 광전 변환부(110)에서 다결정 구조를 가지는 제1 반도체층(124)이 에미터 영역을 구성하여, 광전 변환에 직접 관여하는 에미터 영역 쪽에서의 전기적 특성을 향상할 수 있다. 그리고 전면 전계 영역인 제1 반도체층(124)을 얇게 형성하여 광 손실을 최소화할 수 있다.
이 경우에는 제2 광전 변환부(120) 위에 위치하는 제1 광전 변환부(110)에서, 상부 쪽에 위치한 제1 전달층(114)이 전자를 전달하는 전자 전달층으로 구성되고, 하부 쪽에 위치한 제2 전달층(116)이 정공을 전달하는 정공 전달층으로 구성될 수 있다. 이러한 경우에 제1 광전 변환부(110)가 우수한 효과를 가질 수 있다.
이러한 태양 전지(100)에서는 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 전자가 제1 전달층(114)을 통하여 제1 전극(42) 쪽으로 이동하여 수집되고, 정공이 제2 전달층(116) 및 제2 광전 변환부(120)을 거쳐 제2 전극(44) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 전자는 제1 반도체층(124) 및 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 정공은 제2 반도체층(126)을 통하여 제2 전극(44) 쪽으로 이동하여 수집된다.
도 4는 도 3에 도시한 태양 전지, 그리고 비교예 1 및 2에 따른 태양 전지의 에너지 밴드를 개략적으로 도시한 에너지 밴드 다이어그램이다. 도 4에서는 제1 및 제2 중간막, 제1 전극의 제2 전극층 및 제2 전극의 도시를 생략하였다.
여기서, 비교예 1에 따른 태양 전지에는 반도체 기판의 전면에 반도체 기판의 일부에 제1 도전형 도펀트를 추가로 도핑하여 형성된 도핑 영역으로 구성된 제1 도전형 영역 위치하고, 제1 도전형 영역과 접합층 사이에 패시베이션 특성을 향상하기 위한 패시베이션막(절연막)이 구비된다. 이와 같이 비교예 1에 따른 태양 전지는, 본 일 예에 따른 제1 중간막 및 제1 반도체층 대신 제1 도전형 영역 및 패시베이션막(절연막)이 구비된다는 점을 제외하고는, 본 일 예에 따른 태양 전지와 광전 변환부와 동일한 구조를 가진다. 그리고 비교예 2에 따른 태양 전지는, 제2 반도체층(126)이 다결정 부분이 아닌 비정질 부분으로 이루어진다는 점을 제외하고는, 본 예에 따른 태양 전지와 동일한 구조를 가진다.
도 4를 참조하면, 본 예에서는 제1 광전 변환부(110) 및 제2 광전 변환부(120)에서 정공 및 전자의 이동이 원활하게 이루어지는 에너지 밴드 다이어그램을 가진다. 즉, 제1 광전 변환부(110) 및 제2 광전 변환부(120) 각각에서 전자의 흐름의 방향으로 전도대의 에너지가 점진적으로 낮아지는 경향성을 가지고 전자의 흐름의 방향으로 가전도대의 에너지가 점진적으로 높아지는 경향성을 가진다. 즉, 제1 반도체층(124)이 낮은 에너지 밴드갭(1.5 내지 1.7eV)을 가지는 비정질 부분으로 구성되어 캐리어가 원활하게 흐를 수 있는 에너지 밴드 다이어그램을 형성하므로 캐리어의 이동 특성이 매우 우수하다.
반면, 비교예 1에 따른 태양 전지에서는 매우 큰 에너지 밴드갭을 가지는, 예를 들어, 9.0 eV의 에너지 밴드갭을 가지는 패시베이션막(절연막)이 제1 도전형 영역과 접합층(110a) 사이에 위치하여 캐리어의 이동을 크게 방해하는 것을 알 수 있다. 비교예 1에서와 같이 제1 도전형 도펀트를 구비하는 제1 도전형 영역이 반도체 기판의 일부로 이루어지는 도핑 영역으로 구성되는 경우에는 패시베이션 특성을 향상하기 위하여 제1 도전형 영역을 덮는 패시베이션막(절연막)이 구비되어야 한다. 그런데, 이와 같이 큰 에너지 밴드갭을 가지는 패시베이션막(절연막)에 의하여 전자의 흐름 방향에서 에너지 밴드가 크게 높아지면 패시베이션막(절연막)이 일종의 배리어로 작용하여 캐리어의 이동 특성이 크게 저하될 수 있다. 이에 따라 비교예 1에 따른 태양 전지에서는 패시베이션 특성 및 캐리어의 이동 특성을 함께 향상시키는 데 어려움이 있었다.
그리고 후면 쪽에 위치한 제2 반도체층이 비정질 부분으로 이루어진 비교예 2에 따른 태양 전지와 비교하면, 본 예에 따른 태양 전지에서는 제2 반도체층에서의 밴드갭에 다소 차이가 있으나 이러한 차이는 캐리어의 흐름과 관련된 캐리어 이동 특성에 큰 영향을 줄 정도가 아님을 알 수 있다. 이를 고려하여 본 예에 따른 태양 전지에서는 제2 반도체층을 밴드갭 측면보다는 캐리어 이동도 측면을 고려하여 다결정 부분으로 구성하여 태양 전지의 효율을 향상한 것이다.
도 4는 도 3에 도시한 태양 전지(100)의 구조를 일 예로 도시하였다. 반도체 기판(122), 그리고 제1 및 제2 반도체층(124, 126)의 도전형이 달라지는 경우에도 에너지 밴드 다이어그램의 경향성은 캐리어 이동 특성을 향상하는 경향을 가질 수 있다. 도 3에 도시한 태양 전지(100) 이외의 다른 예를 도 5 내지 도 7을 참조하여 상세하게 설명한다. 도 5 내지 도 7은 도 3에 대응하도록 도시되었다.
도 5는 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 다른 예를 모식적으로 도시한 도면이다.
도 5를 참조하면, 반도체 기판(122)이 n형을 가지고, 제1 반도체층(124)이 반도체 기판(122)과 다른 도전형인 p형을 가지며, 제2 반도체층(126)이 반도체 기판(122)과 동일한 n형을 가지되 반도체 기판(122)보다 높은 도핑 농도를 가질 수 있다. 그러면, 제1 반도체층(124)이 에미터 영역을 구성하고 제2 반도체층(126)이 후면 전계 영역을 구성할 수 있다. 그리고 제1 광전 변환부(110)에서 제2 전달층(116)이 전자를 전달하는 전자 전달층으로 구성되고, 제1 전달층(114)이 정공을 전달하는 정공 전달층으로 구성될 수 있다.
이와 같이 반도체 기판(122)이 n형을 가지면 캐리어의 수명을 향상할 수 있다. 그리고 에미터 영역을 구성하는 제1 반도체층(124)이 반도체 기판(122)의 전면 쪽에 위치하여 반도체 기판(120)과 제1 반도체층(124)에 의하여 형성된 pn 접합이 전면 쪽에 위치할 수 있다. 이에 따라 pn 접합에 도달하는 광 경로를 최소화할 수 있다. 그리고 n형의 다결정 부분으로 구성된 제2 반도체층(126)의 패시베이션 특성이 p형의 다결정 부분의 패시베이션 특성보다 우수할 수 있다. 이는 제2 반도체층(126)에 포함되는 n형 도펀트가 p형 도펀트(예를 들어, 보론)보다 제2 중간막(126b)에 가하는 손상이 적기 때문이다.
이러한 태양 전지(100)에서는 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 정공이 제1 전달층(114)을 통하여 제1 전극(42) 쪽으로 이동하여 수집되고, 전자가 제2 전달층(116) 및 제2 광전 변환부(120)을 거쳐 제2 전극(44) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 정공이 제1 반도체층(124) 및 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 전자가 제2 반도체층(126)을 통하여 제2 전극(44) 쪽으로 이동하여 수집된다.
도 6은 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 또 다른 예를 모식적으로 도시한 도면이다.
도 6을 참조하면, 제2 광전 변환부(120)에서, 반도체 기판(122)이 p형을 가지고, 제1 반도체층(124)이 반도체 기판(122)과 동일한 도전형인 p형을 가지며 반도체 기판(122)보다 높은 도핑 농도를 가지며, 제2 반도체층(126)이 반도체 기판(122)과 다른 도전형인 n형을 가질 수 있다. 그러면, 제2 반도체층(126)이 에미터 영역을 구성하고 제1 반도체층(124)이 전면 전계 영역을 구성할 수 있다. 그리고 제1 광전 변환부(110)에서 제2 전달층(116)이 전자를 전달하는 전자 전달층으로 구성되고, 제1 전달층(114)이 정공을 전달하는 정공 전달층으로 구성될 수 있다.
이와 같이 반도체 기판(122)이 p형을 가지면 가격이 저렴하여 재료 비용을 절감할 수 있다. 그리고 광전 변환에 직접 관여하는 에미터 영역이 후면에 위치하므로, 에미터 영역을 충분한 두께로 형성할 수 있어(일 예로, 전면 전계 영역보다 두껍게 형성하여) 광전 변환 효율을 향상할 수 있다. 그리고 제1 광전 변환부(110)에서 다결정 구조를 가지는 제1 반도체층(124)이 에미터 영역을 구성하여, 광전 변환에 직접 관여하는 에미터 영역 쪽에서의 전기적 특성을 향상할 수 있다. 또한, n형의 다결정 부분으로 구성된 제2 반도체층(126)은 우수한 패시베이션 특성을 가질 수 있다. 그리고 전면 전계 영역인 제1 반도체층(124)을 얇게 형성하여 광 손실을 최소화할 수 있다.
이러한 태양 전지(100)에서는 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 정공이 제1 전달층(114)을 통하여 제1 전극(42) 쪽으로 이동하여 수집되고, 전자가 제2 전달층(116) 및 제2 광전 변환부(120)을 거쳐 제2 전극(44) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 정공이 제1 반도체층(124) 및 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 전자가 제2 반도체층(126)을 통하여 제2 전극(44) 쪽으로 이동하여 수집된다.
도 7은 본 발명의 일 실시예에 따른 태양 전지에 포함되는 복수의 층의 도전형 및 역할의 또 다른 예를 모식적으로 도시한 도면이다.
도 7을 참조하면, 반도체 기판(122)이 p형을 가지고, 제1 반도체층(124)이 반도체 기판(122)과 반대되는 도전형인 n형을 가지며, 제2 반도체층(126)이 반도체 기판(122)과 동일한 도전형인 p형을 가지고 반도체 기판(122)보다 높은 도핑 농도를 가질 수 있다. 그러면, 제1 반도체층(124)이 에미터 영역을 구성하고 제2 반도체층(126)이 후면 전계 영역을 구성할 수 있다. 그리고 제1 광전 변환부(110)에서 제2 전달층(116)이 정공을 전달하는 정공 전달층으로 구성되고, 제1 전달층(114)이 전자를 전달하는 전자 전달층으로 구성될 수 있다.
이와 같이 반도체 기판(122)이 p형을 가지면 가격이 저렴하여 재료 비용을 절감할 수 있다. 그리고 에미터 영역을 구성하는 제1 반도체층(124)이 반도체 기판(122)의 전면 쪽에 위치하여 반도체 기판(120)과 제1 반도체층(124)에 의하여 형성된 pn 접합이 전면 쪽에 위치할 수 있다. 이에 따라 pn 접합에 도달하는 광 경로를 최소화할 수 있다.
이러한 태양 전지(100)에서는 태양 전지(100)의 전면을 통하여 광이 입사되면 제1 광전 변환부(110)가 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 전자가 제1 전달층(114)을 통하여 제1 전극(42) 쪽으로 이동하여 수집되고, 정공이 제2 전달층(116) 및 제2 광전 변환부(120)을 거쳐 제2 전극(44) 쪽으로 이동하여 수집된다. 제1 광전 변환부(110)에 사용되지 않아 이를 통과한 장파장이 제2 광전 변환부(120)에 도달하면, 제2 광전 변환부(120)가 이를 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이때, 전자가 제1 반도체층(124) 및 제1 광전 변환부(110)를 거쳐 제1 전극(42) 쪽으로 이동하여 수집되고, 정공이 제2 반도체층(126)을 통하여 제2 전극(44) 쪽으로 이동하여 수집된다.
이와 같이 본 실시예에 따르면, 제1 반도체층(124)을 수소를 포함하는 수소화된 비정질 부분으로 구성하여 패시베이션 특성을 향상할 수 있으며 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)와의 정합성을 향상하여 캐리어 이동 특성을 향상할 수 있다. 그리고 제2 반도체층(126)은 우수한 캐리어 이동도를 가지는 다결정 부분으로 구성하여 캐리어 이동 특성을 향상할 수 있으며 제2 전극(44)의 재료 비용을 절감하고 제조 공정을 단순화할 수 있다. 이에 의하여 탠덤형 구조를 가지는 태양 전지(100)의 효율 및 생산성을 향상할 수 있다.
상술한 구조를 가지는 태양 전지(100)의 제조 방법을 도 8, 그리고 도 9a 내지 도 9f를 참조하여 상세하게 설명한다. 상술한 설명에서 이미 설명한 내용에 대해서는 상세한 설명을 생략하고 설명하지 않은 부분에 대하여 상세하게 설명한다.
도 8은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이고, 도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 8을 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 제2 광전 변환부 형성 단계(ST10), 접합층 형성 단계(ST30), 제1 광전 변환부 형성 단계(ST30) 및 전극 형성 단계(ST40)을 포함한다. 여기서, 제2 광전 변환부 형성 단계(ST10)는 제2 부분 형성 단계(ST12), 제1 부분 형성 단계(ST16)를 포함할 수 있다. 그리고 제2 부분 형성 단계(ST12) 이후에 수소 주입 단계(ST14)를 더 포함할 수 있다. 이를 도 9a 내지 도 9f와 함께 상세하게 설명한다.
도 9a에 도시한 바와 같이, 제2 부분 형성 단계(ST12)에서는 반도체 기판(122)의 타면(일 예로, 후면) 위에 제2 중간막(126a) 및/또는 제2 반도체층(126)을 형성한다.
좀더 구체적으로, 먼저, 제1 또는 제2 도전형 도펀트를 가지는 베이스 영역으로 구성되는 반도체 기판(122)을 준비한다. 이때, 반도체 기판(122)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링되어 반사 방지 구조를 가질 수 있다. 반도체 기판(122)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(122)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(122)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(122)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(122)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(122)을 텍스쳐링 할 수 있다.
이어서, 반도체 기판(122)의 타면 위에 전체적으로 제2 중간막(126a) 및 제2 반도체층(126)을 형성한다. 이때, 반도체 기판(122)의 전면 및 후면, 그리고 선택적으로 측면 위에 제2 중간막(126a) 및 제2 반도체층(126)을 전체적으로 형성한 후에 반도체 기판(122)의 전면 및/또는 측면에 형성된 제2 중간막(126a) 및 제2 반도체층(126)을 제거하는 것에 의하여 반도체 기판(122)의 타면 위에 제2 중간막(126a) 및 제2 반도체층(126)을 형성할 수 있다. 이에 의하여 제2 중간막(126a) 및 제2 반도체층(126)을 쉽게 형성할 수 있는 양면 증착 공정을 이용하여 제2 중간막(126a) 및 제2 반도체층(126)을 형성한 후에 단면 식각 공정에 의하여 원하는 후면에만 제2 중간막(126a) 및 제2 반도체층(126)을 잔류시킬 수 있다. 그러나 본 발명이 이에 한정되는 것이 아니며 제2 중간막(126a) 및 제2 반도체층(126)은 단면 증착 공정으로 형성할 수도 있다. 그 외의 다양한 변형이 가능하다.
예를 들어, 제2 중간막(126a)은, 열적 산화법, 증착법(예를 들어, 화학 기상 증착법(CVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 예를 들어, 제2 반도체층(126)은 증착법(예를 들어, 화학 기상 증착법(CVD), 일 예로, 저압 화합 기상 증착법(LPCVD)) 등에 의하여 형성될 수 있다. 본 실시예에서 제2 반도체층(126)은 제2 도전형 도펀트를 포함하는 반도체 물질로 구성되는 다결정 부분으로 구성될 수 있다. 제2 반도체층(126)은 제2 도전형 도펀트를 구비한 상태로 증착되어 형성되고 추가적으로 활성화 열처리 등이 수행될 수 있고, 진성 반도체 물질을 증착하여 반도체층을 형성한 이후에 도핑 공정에 의하여 제2 도전형 도펀트를 도핑하여 형성될 수도 있다. 그리고 다결정 부분으로 구성된 제2 반도체층(126)의 형태로 증착될 수도 있고, 비정질 부분의 형태로 증착한 후에 재결정화 공정을 수행하여 제2 반도체층(126)이 다결정 부분으로 구성될 수도 있다.
일 예로, 동일한 장비 내에서 연속적인 공정으로 사용되는 기체의 종류를 변경하는 인-시츄(in-situ) 공정을 이용하여 반도체 기판(122)의 후면 위에 제2 중간막(126a) 및 제2 반도체층(126)을 차례로 형성할 수 있다. 예를 들어, 제2 반도체층(126)은 저압 화학 기상 증착 장치에서, 600 내지 800도씨의 온도, 상압보다 낮은 압력(일 예로, 1 torr 이하), 그리고 실리콘 포함 기체(예를 들어, 실란(SiH4)), 수소 기체(H2), 제2 도전형 도펀트를 포함하는 도펀트 포함 기체(예를 들어, PH3, BBr3 등) 등을 포함하는 기체 분위기에서 형성될 수 있다. 이에 의하면 제2 도전형 도펀트 및 수소를 포함하면서 다결정 부분을 가지는 제2 반도체층(126)을 간단한 공정으로 쉽게 형성할 수 있다. 이때, 제2 중간막(126a)은 저압 화학 기상 증착 장치 내에서 산소 포함 기체 등을 포함하는 기체 분위기에서 열적 산화법으로 형성될 수 있다. 그러면, 연속적인 공정으로 제2 중간막(126a) 및 제2 반도체층(126)을 형성하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제2 중간막(126b) 및 제2 반도체층(126)을 형성할 수 있다.
이어서, 도 9b에 도시한 바와 같이, 수소 주입 단계(ST14)에서는 제2 반도체층(126) 및/또는 제2 중간막(126a)에 수소를 주입한다. 앞서 설명한 바와 같이 제2 반도체층(126)은 600 내지 800도씨의 높은 온도에서 형성되므로 제2 반도체층(126) 내에 수소가 포함되더라도 높은 온도에 의하여 탈수소화될 수 있다. 이에 반도체층(126)을 형성한 이후에 수소 주입 단계(ST14)를 수행하여 반도체층(126)에 수소를 주입하여 수소 함량을 증가하여 수소 패시베이션이 충분히 일어나도록 한다.
도 9b에서는, 일 예로, 반도체 기판(122)의 후면 위에 위치한 제2 반도체층(126) 위에 수소를 포함하는 수소 주입층(126a)을 형성하고 상온보다 높은 온도(일 예로, 400 내지 600 도씨)에서 열처리하여 수소를 주입하는 것을 예시하였다. 여기서, 수소 주입층(126a)으로는 수소를 높은 함량으로 포함할 수 있는 절연층, 예를 들어, 수소를 포함하는 실리콘 질화층, 수소를 포함하는 알루미늄 산화층 등을 사용할 수 있다. 도 9b에서는 수소 주입 단계(ST14) 이후에 수소 주입층(126a)은 제거되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 수소 주입층(126a)을 잔류하여, 도 12에 도시한 바와 같이, 후면 패시베이션막(126), 반사막, 반사 방지막 등으로 사용할 수도 있다. 그 외의 다양한 방법이 가능하다.
그리고 수소 주입 단계(ST14)의 수소 주입 방법이 상술한 방법에 한정되는 것은 아니다. 예를 들어, 수소 기체와 캐리어 기체(예를 들어, 아르곤 기체(Ar), 질소 기체(N2) 등)를 혼합한 혼합 기체 분위기에서 상온보다 높은 온도(일 예로, 400 내지 600 도씨)에서 열처리하여 수소를 주입할 수도 있다. 그 외 수소 플라스마 등을 이용하여 수소를 주입할 수도 있다. 그 외의 다양한 방법으로 제2 반도체층(126)에 수소를 주입할 수 있다.
본 실시예에서는 비정질 부분을 포함하는 제1 반도체층(124)을 형성하는 제1 부분 형성 단계(ST16), 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)를 형성하는 제1 광전 변환부 형성 단계(ST30) 및 전극 형성 단계(ST40) 이전에 수소 주입 단계(ST14)를 수행한다. 이와 같이 제1 부분 형성 단계(ST16) 및 제1 광전 변환부 형성 단계(ST30)보다 높은 공정에서 수행되는 수소 주입 단계(ST14)를 수행한 이후에 제1 반도체층(124) 및 제1 광전 변환부(110)를 형성하여, 수소 주입 단계(ST14)에서의 높은 온도에 의하여 제1 반도체층(124) 및 제1 광전 변환부(110)의 특성 변화, 손상 등이 발생하는 것을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 수소 주입 단계(ST14)의 순서 등은 다양하게 변형될 수 있다.
이어서, 도 9c에 도시한 바와 같이, 제1 부분 형성 단계(ST14)에서는 반도체 기판(122)의 일면(일 예로, 전면) 위에 제1 중간막(124a) 및/또는 제1 반도체층(124)을 형성한다.
좀더 구체적으로, 반도체 기판(122)의 타면 위에 전체적으로 제1 중간막(124a) 및 제1 반도체층(124)을 형성할 수 있다. 이때, 제1 중간막(124a) 및 제1 반도체층(124)은 단면 증착 공정을 이용하여 형성하여 별도의 식각 공정 등을 수행하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것이 아니며 제1 중간막(124a) 및 제1 반도체층(124)은 양면 증착 공정으로 형성하고 일부를 제거하는 등 다양한 변형이 가능하다.
예를 들어, 제1 중간막(124a) 및/또는 제1 반도체층(124)은 증착법(예를 들어, 화학 기상 증착법(CVD), 일 예로, 플라스마 유도 화학 기상 증착법(PECVD)) 등에 의하여 형성될 수 있다. 본 실시예에서 제1 반도체층(124)은 제1 도전형 도펀트를 포함하는 반도체 물질로 구성되는 비정질 부분으로 구성될 수 있다. 제1 반도체층(124)은 제1 도전형 도펀트를 구비한 상태로 증착되어 형성되고 추가적으로 활성화 열처리 등이 수행될 수 있고, 진성 반도체 물질을 증착하여 반도체층을 형성한 이후에 도핑 공정에 의하여 제1 도전형 도펀트를 도핑하여 형성될 수도 있다.
일 예로, 동일한 장비 내에서 연속적인 공정으로 사용되는 기체의 종류를 변경하는 인-시츄 공정을 이용하여 반도체 기판(122)의 전면 위에 제1 중간막(124a) 및 제1 반도체층(124)을 차례로 형성할 수 있다. 예를 들어, 플라스마 유도 화학 기상 증착 장치에서, 150도씨 200도씨의 온도, 상압보다 낮은 압력(일 예로, 10 torr 이하), 그리고 실리콘 포함 기체(예를 들어, 실란(SiH4)), 수소 기체(H2) 등을 포함하는 기체 분위기에서 화학 기상 증착에 의하여 제1 중간막(124a)을 형성한 다음, 제1 도전형 도펀트를 포함하는 도펀트 포함 기체(예를 들어, PH3, BBr3 등) 등을 추가 공급하여 화학 기상 증착하는 것에 의하여 제1 반도체층(124)을 형성할 수 있다. 이에 의하면 제1 중간막(124a) 및 제1 반도체층(124)을 간단한 공정으로 쉽게 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 중간막(124a) 및 제1 반도체층(124)을 형성할 수 있다.
이때, 제1 중간막(124a) 및/또는 제1 반도체층(124)은 비정질 부분으로 구성되며 상대적으로 낮은 온도에서 형성되므로, 제1 부분 형성 단계(ST16)를 위한 증착 공정에서 제1 중간막(124a) 및/또는 제1 반도체층(124)에 충분히 수소가 주입될 수 있다. 즉, 제1 부분 형성 단계(ST16)에서는 제1 중간막(124a) 및/또는 제1 반도체층(124)에 수소를 주입하는 수소 주입 공정을 포함할 수 있다. 이에 따라 제1 중간막(124a) 및/또는 제1 반도체층(124)에 수소를 주입하는 수소 주입 공정을 별도로 수행하지 않아도 되므로 공정을 단순화할 수 있다.
여기서, 제1 반도체층(124)을 형성하는 공정의 공정 온도는 제2 반도체층(126)을 형성하는 공정의 공정 온도보다 낮을 수 있다. 이는 비정질 부분으로 구성되는 제1 반도체층(124)의 특성 변화, 열화 등을 방지하면서 다결정 부분으로 구성되는 제2 반도체층(126)의 형성을 용이하게 하기 위함이다. 그리고 제1 반도체층(126)을 형성하는 공정의 공정 압력이 제2 반도체층(126)을 형성하는 공정의 공정 압력보다 클 수 있다. 이는 다결정 부분으로 구성되는 제2 반도체층(126)이 안정적으로 형성될 수 있도록 하기 위한 것이다.
그리고 본 실시예에서는 제2 반도체층(126)을 먼저 형성한 이후에 제1 반도체층(124)을 형성한다. 이는 제2 반도체층(126)을 형성하는 공정의 공정 온도가 제1 반도체층(124)을 형성하는 공정의 공정 온도보다 높으므로 비정질 부분으로 구성되는 제1 반도체층(124)을 형성한 이후에 제2 반도체층(126)을 형성하는 공정을 수행하면, 제2 반도체층(126)을 형성하는 공정에 의하여 제1 반도체층(124)의 특성 변화, 열화 등이 발생할 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 중간막(126a), 제2 반도체층(126), 제1 중간막(124a), 제1 반도체층(124)의 형성 순서가 달라질 수도 있다.
이어서, 도 9d에 도시한 바와 같이, 접합층 형성 단계(ST20)에서는, 제2 광전 변환부(120) 위에 접합층(110a)을 형성한다. 좀더 구체적으로, 제2 광전 변환부(120)의 제1 반도체층(124) 위에 접합층(110a)을 형성할 수 있다. 접합층(110a)은, 일 예로, 진공 증착 공정(evaporation) 또는 스퍼터링 공정에 의하여 형성될 수 있다. 진공 증착 공정 또는 스퍼터링 공정은 저온에서 수행될 수 있으며 단면 공정으로 제2 반도체층(124) 위에만 접합층(110a)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 코팅법, 증착법 등의 다양한 방법이 적용될 수 있다.
이어서, 도 9d에 도시한 바와 같이, 제1 광전 변환부(110)를 형성하는 단계(ST30)에서는, 접합층(110a) 위에 제1 광전 변환부(110)를 형성한다. 좀더 구체적으로는, 접합층(110a) 위에 제2 전달층(116), 광전 변환층(112) 및 제1 전달층(114)을 차례로 형성할 수 있다.
제2 전달층(116), 광전 변환층(112) 및 제1 전달층(114)은 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 증착(예를 들어, 물리적 증착법, 화학적 증착법 등) 또는 인쇄법 등을 통해 형성될 수 있다. 여기서, 인쇄법은 잉크젯 프린팅, 그라비아 프린팅, 스프레이 코팅, 닥터 블레이드, 바 코팅, 그라비아 코팅, 브러쉬 페인팅 및 슬롯-다이 코팅 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 9e에 도시한 바와 같이, 전극 형성 단계(ST40)에서는 제1 전극(42) 및 제2 전극(44)을 형성할 수 있다.
즉, 제1 광전 변환부(110)(좀더 구체적으로, 제1 전달층(114)) 위에 제1 전극(42)의 제1 전극층(420)을 형성하고, 제1 전극층(420) 위에 제2 전극층(422)을 형성할 수 있다. 그리고 제2 광전 변환부(120)(좀더 구체적으로, 다결정 부분으로 구성된 제2 반도체층(126)) 위에 제2 전극(44)의 금속 전극층(442)을 형성할 수 있다.
제1 전극(42)의 제1 전극층(420)은, 일 예로, 진공 증착 공정 또는 스퍼터링 공정에 의하여 형성될 수 있다. 진공 증착 공정 또는 스퍼터링 공정은 저온에서 수행될 수 있으며 단면인 전면에만 제1 전극(42)의 제1 전극층(420)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 코팅법 등의 다양한 방법이 적용될 수 있다. 그리고 본 실시예에서는 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)을 형성할 수 있다. 일 예로, 금속과 수지를 포함하는 저온 소성 페이스트를 도포하고 이를 경화하는 경화 열처리를 수행하여 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)을 형성할 수 있다.
일 예로, 제1 전극(42)의 제1 전극층(420)을 형성한 이후에, 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)을 위한 저온 소성 페이스트를 도포하고, 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)을 위한 저온 소성 페이스트를 동시에 경화하는 경화 열처리를 수행할 수 있다. 경화 열처리는 150도씨 이하의 낮은 온도에서 수행되어 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)의 특성 변화, 열화 등을 방지할 수 있다.
제1 전극(42)의 제1 전극층(420)의 형성 공정, 제1 전극(42)의 제2 전극층(422)의 도포 공정 및 열처리 공정, 그리고 제2 전극(44)의 금속 전극층(442)의 도포 공정 및 열처리 공정의 순서는 다양하게 변형될 수 있다. 즉, 본 실시예에서는 제2 광전 변환부 형성 단계(ST10) 및 제1 광전 변환부 형성 단계(ST30) 이후에 전극 형성 단계(ST40)를 수행하여 제1 전극(42) 및 제2 전극(44)을 형성하는 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제2 전극(44)의 적어도 일부를 제1 광전 변환부 형성 단계(ST30) 이전에 형성하는 등 다양한 변형이 가능하다.
그리고 상술한 설명은 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)이 인쇄법에 의하여 형성되어 공정을 단순화하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전극(42)의 제2 전극층(422) 및 제2 전극(44)의 금속 전극층(442)의 형성 방법, 공정 조건 등은 다양하게 변형될 수 있다.
본 실시예에 의하면, 우수한 효율을 가지는 탠덤형 구조의 태양 전지를 간단한 제조 공정으로 형성하여 생산성을 향상할 수 있다. 이때, 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)를 형성하는 제1 광전 변환부 형성 단계(ST30) 이후에 수행되는 전극 형성 단계(ST40) 등의 공정 온도를 낮은 온도(예를 들어, 150도씨 이하)로 유지하여 비정질 부분으로 구성되는 제1 반도체층(124) 또는 페로브스카이트 화합물을 포함하는 제1 광전 변환부(110)의 특성 열화 등을 효과적으로 방지할 수 있다.
본 실시예에서는 반도체 기판(122)의 전면에 텍스쳐링에 의한 요철 또는 반사 방지 구조가 구비되어 반사 방지 역할을 수행하여 태양 전지(100)의 전면 쪽에 반사 방지막이 구비되지 않았다. 이때, 반도체 기판(122)의 전면 위에 위치하는 제1 중간막(124a), 제1 반도체층(124), 제2 전달층(116), 광전 변환층(112), 제1 전달층(114), 제1 전극층(420)의 양측 표면에도 반도체 기판(122)의 전면에 형성된 요철 또는 반사 방지 구조에 대응하는 요철 또는 반사 방지 구조가 그대로 형성될 수 있다. 이와 같이 별도의 반사 방지 구조가 구비되지 않아 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도 10에 도시한 바와 같이 제1 전극(42)의 제1 전극층(420) 위의 적어도 일부에 반사 방지막이 더 구비될 수도 있다. 그 외의 다양한 변형이 가능하다.
그리고 본 실시예에서는 제2 반도체층(126) 위에 별도의 패시베이션막이 구비되지 않아 단순한 구조를 가지는 것을 예시하였다. 제2 반도체층(126)이 수소 주입 단계(ST14)에 의하여 충분한 양으로 수소를 포함하여 우수한 패시베이션 특성을 가질 수 있어 패시베이션막을 잔류시켜 얻을 수 있는 효과가 크지 않을 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도 12에 도시한 바와 같이, 제2 반도체층(126) 위의 적어도 일부에 패시베이션막이 잔류하거나 별도의 패시베이션막을 형성하는 등 다양한 변형이 가능하다.
이하에서는 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 상술한 설명과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 상술한 실시예 또는 이를 변형한 예와 아래의 실시예 또는 이를 변형한 예들을 서로 결합한 것 또한 본 발명의 범위에 속한다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이다. 도 10은 도 2의 X-X 선을 따라 잘라서 본 단면도이다.
도 10을 참조하면, 본 실시예에 따른 태양 전지(100)에서는 반도체 기판(122)의 일면(일 예로, 전면)에 요철 또는 반사 방지 구조가 구비되지 않는다. 즉, 반도체 기판(122)의 일면이 반도체 기판(122)의 타면보다 표면 거칠기가 작은 편평한 면으로 구비될 수 있다. 이에 따라 반도체 기판(122)의 일면 위에 위치하는 제1 중간막(124a), 제1 반도체층(124), 제2 전달층(116), 광전 변환층(112), 제1 전달층(114), 제1 전극층(420)의 양측 표면 또한 반도체 기판(122)의 타면보다 표면 거칠기가 작은 편평한 면으로 구비될 수 있다.
이때, 제1 전극층(420) 위에 반사를 방지하기 위한 반사 방지막(118)이 더 구비될 수 있다. 도 10에서는, 일 예로, 제2 전극층(422)에서 다른 태양 전지(100) 또는 외부 회로와의 연결을 위한 배선재, 인터커넥터, 리본 등이 부착되는 버스바 전극(42b)만을 노출하는 것을 예시하였다. 이에 따라 반사 방지막(118)이 제1 전극층(420) 위에서, 제2 전극층(422) 중에서 버스바 전극(42b)을 노출하는 개구부를 구비하고, 그 외의 부분(즉, 핑거 전극(42a) 및 제2 전극층(422))이 형성된 부분을 전체적으로 덮으면서 형성될 수 있다. 이에 따라 반사 방지막(118)의 형성 면적을 최대화하여 반사 방지 특성을 향상할 수 있다. 이러한 반사 방지막(118)을 형성하기 위하여 제1 전극층(420) 및 제2 전극층(422)을 형성한 이후에 버스바 전극(42b)을 노출하는 개구부를 구비하는 마스크를 위치한 상태로 반사 방지막(118)을 증착 또는 진공 증착할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 반사 방지막(118)이 제1 전극층(420) 위에서 제2 전극층(422)이 형성되지 않은 부분에 대응하여, 즉, 버스바 전극(42b) 및 핑거 전극(42a)을 노출하도록 형성될 수도 있다. 그 외의 다양한 변형이 가능하다.
일 예로, 반사 방지막(118)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(118)이 MgF2를 구비하여 페로브스카이트 화합물을 포함하는 탠덤형 구조의 태양 전지(100)에서 반사 방지 효과를 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도 10에서는 반도체 기판(122)의 전면이 편평한 면으로 구성되는 경우에 제1 전극층(420) 위에 반사 방지막(118)이 구비된 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 도 1에 도시한 바와 같이 반도체 기판(122)의 전면에 요철 또는 반사 방지 구조가 구비되는 경우에 제1 전극층(420) 위에 반사 방지막(118)을 추가로 형성하여 반사 방지 효과를 향상할 수도 있다. 그 외의 다양한 변형이 가능하다.
도 11은 본 발명의 또 다른 실시예에 따른 태양 전지를 개략적으로 도시한 단면도이다.
도 11을 참조하면, 제2 반도체층(126) 위에 광학막(128)이 더 구비될 수 있다. 광학막(128)은 내부광의 반사를 유도하는 반사막, 외부광의 반사를 방지하는 반사 방지막 등의 다양한 역할을 할 수 있다. 일 예로, 제2 전극층(422)이 일정한 패턴을 가져 양면으로 광이 수광되는 양면 수광형 태양 전지에서는 제2 반도체층(126) 위에 광학막(128)을 형성하여 태양 전지(100)의 내부로 입사되는 광량을 최대화할 수 있다. 그러나 본 발명이 이에 한정3되는 것은 아니며 단면 수광형 태양 전지에서도 제2 반도체층(126) 위에 광학막(128)이 구비될 수 있다.
도 11에서는 광학막(118)은 다양한 단계에서 다양한 방법에 의하여 형성될 수 있다. 즉, 도 9b에서 제2 반도체층(116)에 수소를 주입하기 위하여 형성한 수소 주입층(126b)을 잔류시켜 광학막(118)으로 사용할 수 있다. 이때, 제2 전극(44)의 형성 공정 이전에 광학막(118)에는 레이저 어블레이션 등을 이용하여 제2 전극(44)이 관통하는 개구부를 형성할 수 있다. 또는, 제2 전극(44)의 형성 공정 이전 또는 형성 공정 이후에 별도의 절연막을 형성하여 이를 광학막(118)으로 사용할 수도 있다. 이 경우에 광학막(118)에 제2 전극(44)의 관통을 위한 개구부 또는 제2 전극(44)과 배선재, 인터커넥터, 리본 등과의 연결을 위한 개구부 등을 광학막(118)의 형성 공정 중에 또는 광학막(118)의 형성 공정 이후에 형성할 수 있다.
일 예로, 광학막(128)이 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 광학막(128)이 실리콘 질화막을 포함하여 반도체 기판(122)을 포함하는 제1 광전 변환부(110)에서의 반사 방지 효과를 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
도 11에서는 반도체 기판(122)의 타면(일 예로, 후면)에 요철 또는 반사 방지 구조가 구비되지 않는 것을 예시하였다. 즉, 반도체 기판(122)의 타면이 반도체 기판(122)의 일면보다 표면 거칠기가 작은 편평한 면으로 구비될 수 있다. 이에 따라 반도체 기판(122)의 일면 위에 위치하는 제2 중간막(126a), 제2 반도체층(126)의 양측 표면 또한 반도체 기판(122)의 타면보다 표면 거칠기가 작은 편평한 면으로 구비될 수 있다. 이와 같이 도 11에서는 반도체 기판(122)의 타면이 편평한 면으로 구성되는 경우에 제2 반도체층(126) 위에 광학막(128)이 구비된 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 도 1에 도시한 바와 같이 반도체 기판(122)의 타면에 요철 또는 반사 방지 구조가 구비되는 경우에 제2 반도체층(126) 위에 광학막(128)을 추가로 형성하여 수광 특성을 좀더 향상할 수도 있다. 이때, 광학막(128)은 제2 반도체층(126) 위에서 제2 전극(44)의 금속 전극층(442)을 전체적으로 노출할 수도 있고, 제2 전극(44)의 금속 전극층(442)의 일부(예를 들어, 핑거 전극)를 덮고 일부(예를 들어, 버스바 전극)를 노출할 수도 있다. 그 외의 다양한 변형이 가능하다.
도 12는 본 발명의 또 다른 실시예에 따른 태양 전지를 도시한 전면 평면도이다. 명확한 이해를 위하여 도 12에서는 제1 전극의 제1 전극층의 도시를 생략하고 제2 전극층을 위주로 도시하였다.
도 12를 참조하면, 본 실시예에서는 제1 전극(42)의 제1 전극층(422)이 반도체 기판(122)의 일면에 버스바 전극(42b)이 연장 방향과 교차하는 방향(도면의 y축 방향)에서 각기 6개 내지 33개(예를 들어, 8개 내지 33개, 일 예로, 10개 내지 33개, 특히, 10개 내지 15개) 구비되고, 복수의 버스바 전극(42b)이 서로 균일한 간격을 두고 위치할 수 있다. 여기서, 버스바 전극(42b)은 상대적으로 넓은 폭을 가지며 길이 방향에서 복수로 구비되는 패드부(422b)를 구비하고, 길이 방향으로 복수의 패드부(422b)를 연결하는 라인부(421b)를 더 구비할 수 있다. 그 외에도 제1 전극(42)이 테두리 라인(42c), 에지 전극부(42d) 등을 더 포함할 수 있다. 도 12 및 상술한 설명에서는 제1 전극(42)을 위주로 도시하였으나, 제2 전극(44)의 금속 전극층(442)이 이와 동일 또는 유사한 형상을 가질 수 있다. 테두리 라인(42c), 에지 전극부(42d)는 구비되거나 구비되지 않을 수도 있고, 그 형상, 배치 등은 다양하게 변형될 수 있다.
이와 같은 형상의 버스바 전극(42b)를 구비하는 태양 전지(100)는, 와이어 형상의 배선재(인터커넥터)를 사용하여 이웃한 태양 전지(100) 또는 외부 회로와 연결될 수 있다. 와이어 형상의 배선재는 상대적으로 넓은 폭(예를 들어, 1mm 초과)을 가지는 리본보다 작은 폭을 가질 수 있다. 일 예로, 배선재의 최대 폭이 1mm 이하(일 예로, 500㎛ 이하, 좀더 구체적으로, 250 내지 500㎛)일 수 있다.
이와 같은 배선재는 코어층과 이의 표면에 형성되는 솔더층을 구비한 구조를 가질 수 있다. 그러면, 복수의 배선재를 태양 전지(100)를 올려 놓은 상태에서 열과 압력을 가하는 공정에 의하여 많은 개수의 배선재를 효과적으로 부착할 수 있다. 배선재 또는 이에 포함되는 코어층이 라운드진 부분을 포함할 수 있다. 즉, 배선재 또는 코어층의 단면은 적어도 일부가 원형, 또는 원형의 일부, 타원형, 또는 타원형의 일부, 또는 곡선으로 이루어진 부분을 포함할 수 있다.
그러면, 작은 폭을 가지는 배선재에 의하여 광 손실 및 재료 비용을 최소화하면서 많은 개수의 배선재에 의하여 캐리어의 이동 거리를 줄일 수 있다. 이와 같이 광 손실을 줄이면서도 캐리어의 이동 거리를 줄여 태양 전지(100)의 효율을 향상할 수 있고, 배선재에 의한 재료 비용을 줄일 수 있다.
그 외에도 제1 및 제2 전극(42, 44)의 구조, 형상, 배치, 그리고 이에 연결되는 배선재, 인터커넥터, 리본 등의 구조, 형상 등은 다양하게 변형될 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 페로브스카이트 화합물로 구성되는 광전 변환층을 포함하는 제1 광전 변환부, 그리고 반도체 기판을 포함하는 제2 광전 변환부를 포함하는 광전 변환부;
    상기 광전 변환부의 일면에서 상기 광전 변환부에 전기적으로 연결되는 제1 전극; 및
    상기 광전 변환부의 타면에서 상기 광전 변환부에 전기적으로 연결되는 제2 전극
    을 포함하고,
    상기 제2 광전 변환부는, 상기 반도체 기판, 상기 반도체 기판의 일면 위에 상기 반도체 기판과 별개로 형성되는 제1 반도체층과, 상기 반도체 기판의 타면 위에서 상기 반도체 기판과 별개로 형성되며 상기 제1 반도체층과 다른 결정 구조를 가지는 제2 반도체층을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 반도체 기판의 전면 위에 위치하는 상기 제1 반도체층이 비정질 부분을 포함하고,
    상기 반도체 기판의 후면 위에 위치하는 상기 제2 반도체층이 다결정 부분을 포함하는 태양 전지.
  3. 제1항에 있어서,
    상기 제2 광전 변환부에서 상기 제1 광전 변환부에 인접하여 위치하는 상기 제1 반도체층이 비정질 부분을 포함하고,
    상기 제2 광전 변환부에서 상기 제1 광전 변환부와 반대되는 면에 위치한 상기 제2 반도체층이 다결정 부분을 포함하는 태양 전지.
  4. 제3항에 있어서,
    상기 제2 반도체층의 두께가 상기 제1 반도체층의 두께보다 큰 태양 전지.
  5. 제1항에 있어서,
    상기 제1 반도체층이 비정질 부분을 포함하고,
    상기 제2 반도체층이 다결정 부분을 포함하며,
    상기 제1 반도체층의 수소 함량이 상기 제2 반도체층의 수소 함량보다 큰 태양 전지.
  6. 제1항에 있어서,
    상기 반도체 기판과 상기 제1 반도체층 사이에 위치하는 제1 중간막과, 상기 반도체 기판과 상기 제2 도전형 영역 사이에 위치하는 제2 중간막을 더 포함하고,
    상기 제1 중간막과 상기 제2 중간막의 물질 또는 두께가 서로 다른 태양 전지.
  7. 제6항에 있어서,
    상기 반도체 기판 및 상기 제1 반도체층이 반도체 물질로 구성된 상기 제1 중간막을 사이에 두고 서로 다른 결정 구조를 가지는 이종 접합 구조를 가지고,
    상기 반도체 기판 및 상기 제2 반도체층이 절연 물질로 구성된 상기 제2 중간막을 사이에 두고 접합되는 절연 접합 구조 또는 터널 접합 구조를 가지는 태양 전지.
  8. 제6항에 있어서,
    상기 제1 반도체층이 비정질 부분을 포함하고,
    상기 제2 반도체층이 다결정 부분을 포함하며,
    상기 제1 중간막이 반도체 물질을 포함하고,
    상기 제2 중간막이 절연 물질을 포함하는 태양 전지.
  9. 제8항에 있어서,
    상기 제1 중간막이 진성 비정질 실리콘을 포함하고,
    상기 제2 중간막이 실리콘 산화물을 포함하는 태양 전지.
  10. 제8항에 있어서,
    상기 제2 중간막의 두께가 상기 제1 중간막의 두께보다 작은 태양 전지.
  11. 제8항에 있어서,
    상기 제1 중간막의 수소 함량이 상기 제2 중간막의 수소 함량보다 큰 태양 전지.
  12. 제1항에 있어서,
    상기 제2 광전 변환부의 일면 위에 상기 제1 광전 변환부가 위치하고,
    상기 제1 광전 변환부 위에 상기 제1 전극이 위치하고,
    상기 제2 광전 변환부의 상기 제2 반도체층 위에 상기 제2 전극이 위치하며,
    상기 제2 반도체층이 다결정 부분을 포함하며,
    상기 제1 전극과 상기 제2 전극의 적층 구조가 서로 다른 태양 전지.
  13. 제12항에 있어서,
    상기 제1 전극은, 상기 제1 광전 변환부 위에 형성되며 투명 전도성 물질을 포함하는 제1 전극층과, 상기 제1 전극층 위에 형성되며 금속을 포함하는 제2 전극층을 포함하고,
    상기 제2 전극층은 상기 제2 전극층 위에 형성되며 금속을 포함하는 금속 전극층을 포함하는 태양 전지.
  14. 제12항에 있어서,
    상기 제1 전극층 위에 형성되는 반사 방지막 및 상기 제2 반도체층 위에 형성되는 광학막 중 적어도 하나를 포함하는 태양 전지.
  15. 반도체 기판, 상기 반도체 기판의 일면 위에 상기 반도체 기판과 별개로 형성되는 제1 반도체층과, 상기 반도체 기판의 타면 위에 상기 반도체 기판과 별개로 형성되며 상기 제1 반도체층과 다른 결정 구조를 가지는 상기 제2 반도체층을 형성하는 포함하는 제2 광전 변환부를 형성하는, 제2 광전 변환부 형성 단계;
    상기 제1 반도체층 위에 페로브스카이트 화합물로 구성되는 광전 변환층을 포함하는 제1 광전 변환부를 형성하는, 제1 광전 변환부 형성 단계; 및
    상기 제1 광전 변환부의 일면에서 상기 제1 광전 변환부에 전기적으로 연결되는 제1 전극 및 상기 제2 광전 변환부의 타면에서 상기 제2 광전 변환부에 전기적으로 연결되는 제2 전극을 형성하는, 전극 형성 단계
    를 포함하는 태양 전지의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 광전 변환부 형성 단계는,
    상기 반도체 기판의 상기 타면 위에 다결정 부분을 포함하는 상기 제2 반도체층을 포함하는 제2 부분을 형성하는, 제2 부분 형성 단계; 및
    상기 반도체 기판의 상기 일면 위에 비정질 부분을 포함하는 상기 제1 반도체층을 포함하는 제1 부분을 형성하는, 제1 부분 형성 단계
    를 포함하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 부분 형성 단계와 상기 제1 부분 형성 단계 사이에 상기 제2 반도체층에 수소를 주입하는 수소 주입 단계를 더 포함하고,
    상기 제1 부분 형성 단계에서는 상기 제1 반도체층에 수소를 주입하는 수소 주입 공정을 함께 수행하는 태양 전지의 제조 방법.
  18. 제16항에 있어서,
    상기 제1 반도체층을 형성하는 공정의 온도가 상기 제2 반도체층을 형성하는 공정의 온도보다 낮고,
    상기 제1 반도체층을 형성하는 공정의 압력이 상기 제2 반도체층을 형성하는 공정의 압력보다 높은 태양 전지의 제조 방법.
  19. 제16항에 있어서,
    상기 제2 부분을 형성하는 단계에서는, 양면 증착 공정에 의하여 상기 반도체 기판의 양면에 상기 제2 부분을 형성한 이후에 상기 일면에 형성된 상기 제2 부분을 제거하여 상기 타면에 상기 제2 부분을 형성하고,
    상기 제1 부분을 형성하는 단계는, 단면 증착 공정에 의하여 상기 반도체 기판의 상기 일면에 상기 제1 부분을 형성하는 태양 전지의 제조 방법.
  20. 제16항에 있어서,
    상기 제2 부분을 형성하는 단계는, 상기 제2 반도체층을 형성하는 공정 이전에 제2 중간막을 형성하는 공정을 더 포함하고,
    상기 제1 부분을 형성하는 단계는, 상기 제1 반도체층을 형성하는 공정 이전에 제1 중간막을 형성하는 공정을 더 포함하며,
    상기 제2 중간막을 형성하는 공정과 상기 제2 반도체층을 형성하는 공정이 연속적인 공정에 의하여 형성되고,
    상기 제1 중간막을 형성하는 공정과 상기 제1 반도체층을 형성하는 공정이 연속적인 공정에 의하여 형성되는 태양 전지의 제조 방법.
PCT/KR2020/017168 2020-03-04 2020-11-27 태양 전지 및 이의 제조 방법 WO2021177552A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022552874A JP2023508244A (ja) 2020-03-04 2020-11-27 太陽電池及びその製造方法
US17/909,321 US20230092881A1 (en) 2020-03-04 2020-11-27 Solar cell and method of fabricating same
CN202080099646.3A CN115380391A (zh) 2020-03-04 2020-11-27 太阳能电池及其制造方法
AU2020433244A AU2020433244B2 (en) 2020-03-04 2020-11-27 Solar cell and method of fabricating same
EP20922833.7A EP4117044A4 (en) 2020-03-04 2020-11-27 SOLAR CELL AND ITS MANUFACTURING METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0027368 2020-03-04
KR1020200027368A KR20210112160A (ko) 2020-03-04 2020-03-04 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021177552A1 true WO2021177552A1 (ko) 2021-09-10

Family

ID=77613623

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/017168 WO2021177552A1 (ko) 2020-03-04 2020-11-27 태양 전지 및 이의 제조 방법

Country Status (7)

Country Link
US (1) US20230092881A1 (ko)
EP (1) EP4117044A4 (ko)
JP (1) JP2023508244A (ko)
KR (1) KR20210112160A (ko)
CN (1) CN115380391A (ko)
AU (1) AU2020433244B2 (ko)
WO (1) WO2021177552A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045947A (ko) * 2021-09-29 2023-04-05 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024376A (ko) * 2009-09-02 2011-03-09 한국철강 주식회사 광기전력 장치 및 광기전력 장치의 제조 방법
JP2013239694A (ja) * 2012-05-14 2013-11-28 Sereebo Inc トンネル酸化物を有する後面接合太陽電池
KR20160040925A (ko) 2014-10-06 2016-04-15 한국과학기술연구원 탠덤 태양전지 및 그 제조방법
US20180374976A1 (en) * 2015-11-19 2018-12-27 Institut Für Solarenergieforschung Gmbh Solar cell having a plurality of absorbers connected to one another by means of charge-carrier-selective contacts
KR20190016927A (ko) * 2018-08-23 2019-02-19 고려대학교 산학협력단 탠덤태양전지소자
KR20190053374A (ko) * 2017-11-10 2019-05-20 엘지전자 주식회사 탠덤 태양전지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1973167B1 (en) * 2007-03-19 2018-06-13 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic device and method of manufacturing the same
WO2016090179A1 (en) * 2014-12-03 2016-06-09 The Board Of Trustees Of The Leland Stanford Junior University 2-terminal metal halide semiconductor/c-silicon multijunction solar cell with tunnel junction
NL2015987B1 (en) * 2015-12-18 2017-07-10 Stichting Energieonderzoek Centrum Nederland Tandem solar cell and method for manufacturing such a solar cell.
US9842956B2 (en) * 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
TWI580058B (zh) * 2016-10-26 2017-04-21 財團法人工業技術研究院 太陽能電池
GB2559800B (en) * 2017-02-20 2019-06-12 Oxford Photovoltaics Ltd Multijunction photovoltaic device
KR102600452B1 (ko) * 2017-10-16 2023-11-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양전지
WO2019050185A1 (ko) * 2017-09-05 2019-03-14 엘지전자 주식회사 태양전지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024376A (ko) * 2009-09-02 2011-03-09 한국철강 주식회사 광기전력 장치 및 광기전력 장치의 제조 방법
JP2013239694A (ja) * 2012-05-14 2013-11-28 Sereebo Inc トンネル酸化物を有する後面接合太陽電池
KR20160040925A (ko) 2014-10-06 2016-04-15 한국과학기술연구원 탠덤 태양전지 및 그 제조방법
US20180374976A1 (en) * 2015-11-19 2018-12-27 Institut Für Solarenergieforschung Gmbh Solar cell having a plurality of absorbers connected to one another by means of charge-carrier-selective contacts
KR20190053374A (ko) * 2017-11-10 2019-05-20 엘지전자 주식회사 탠덤 태양전지
KR20190016927A (ko) * 2018-08-23 2019-02-19 고려대학교 산학협력단 탠덤태양전지소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4117044A4

Also Published As

Publication number Publication date
US20230092881A1 (en) 2023-03-23
AU2020433244B2 (en) 2024-02-22
EP4117044A1 (en) 2023-01-11
KR20210112160A (ko) 2021-09-14
EP4117044A4 (en) 2023-11-22
CN115380391A (zh) 2022-11-22
AU2020433244A1 (en) 2022-10-20
JP2023508244A (ja) 2023-03-01

Similar Documents

Publication Publication Date Title
WO2019017522A1 (ko) 페로브스카이트 태양전지 및 이를 포함하는 탬덤 태양전지
WO2010058976A2 (en) Solar cell and method of manufacturing the same
WO2010147260A1 (en) Solar cell and method of manufacturing the same
WO2012030019A1 (en) Solar cell and method for manufacturing the same
WO2011136488A2 (en) Solar cell
WO2019098527A1 (ko) 태양전지의 제조 방법
EP3437144A2 (en) Solar cell panel
WO2020130318A1 (ko) 텐덤 태양전지
WO2010147393A2 (en) Solar cell and method of fabricating the same
WO2019039762A1 (ko) 태양전지 및 태양전지의 제조 방법
WO2019216545A1 (ko) 텐덤 태양전지 및 이의 제조방법
WO2021015395A2 (ko) 태양 전지 및 이의 제조 방법
WO2017171287A2 (en) Solar cell panel
WO2018221914A1 (ko) 페로브스카이트 실리콘 탠덤 태양전지 및 제조 방법
WO2020116722A1 (ko) 태양전지
WO2020218740A1 (ko) 태양전지 및 그 제조 방법
WO2019050185A1 (ko) 태양전지 및 그 제조 방법
WO2021177552A1 (ko) 태양 전지 및 이의 제조 방법
WO2021162216A1 (ko) 태양 전지, 그리고 태양 전지 패널 및 이의 제조 방법
WO2022186534A1 (ko) 태양 전지 및 그를 포함하는 태양 전지 모듈
WO2022059834A1 (ko) 광안정성이 향상된 양자점 태양전지 및 이의 제조방법
WO2020116794A1 (ko) 태양 전지 제조 방법
WO2023054786A1 (ko) 태양 전지 및 이의 제조 방법
WO2020067780A1 (ko) 태양 전지 및 이의 제조 방법
WO2022164116A1 (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20922833

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022552874

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020433244

Country of ref document: AU

Date of ref document: 20201127

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020922833

Country of ref document: EP

Effective date: 20221004